CN100570911C - 半导体发光元件以及半导体发光元件安装完成基板 - Google Patents

半导体发光元件以及半导体发光元件安装完成基板 Download PDF

Info

Publication number
CN100570911C
CN100570911C CNB2006800106550A CN200680010655A CN100570911C CN 100570911 C CN100570911 C CN 100570911C CN B2006800106550 A CNB2006800106550 A CN B2006800106550A CN 200680010655 A CN200680010655 A CN 200680010655A CN 100570911 C CN100570911 C CN 100570911C
Authority
CN
China
Prior art keywords
mentioned
projection
electrode layer
semiconductor layer
emitting elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006800106550A
Other languages
English (en)
Other versions
CN101151740A (zh
Inventor
东和司
石谷伸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everlight Electronics Co Ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101151740A publication Critical patent/CN101151740A/zh
Application granted granted Critical
Publication of CN100570911C publication Critical patent/CN100570911C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Abstract

本发明提供一种半导体发光元件，排列有形成在n电极层上的1个n凸起、以及形成在p电极层上的多个p凸起，通过将n凸起在设置安装后最难发生应力的凸起排列的中心，能够抑制与p凸起相比个数较少的n凸起中的安装后接合不良的发生。通过采用这种凸起排列构成，能够在大型化的半导体发光元件中，提高发光强度的均匀性，并提高其安装中的可靠性。

Description

半导体发光元件以及半导体发光元件安装完成基板
技术领域
本发明涉及一种倒装在电路基板上的半导体发光元件以及安装有该半导体发光元件的电路基板。
背景技术
近年来，一直在使用一种将多个以发光二极管(以下称作“LED”)为代表的半导体发光元件的裸芯片安装到电路基板上制造照明或显示装置等的技术。作为LED的裸芯片(以下称作“LED芯片”)，例如使用0.3mm见方大小的芯片，在基板上的给定区域中高密度地安装。
这里，使用图11A与图11B中所示的附图，对这样的以往的LED芯片的主要构造进行说明。另外，图11B为LED芯片501的示意仰视图，图11A示出了图11B的B-B线位置中的剖面的示意构造。
如图11A与图11B所示，以往的LED芯片501例如具备：具有约0.3mm见方的矩形形状的透光性的元件基板511、形成为将该元件基板511的图11A中的下面覆盖起来的n型半导体层521、形成在该n型半导体层521的上面并在与n型半导体层521之间进行发光的p型半导体层522、形成在n型半导体层521上的薄膜即n电极层531、以及形成在p型半导体层上的薄膜即p电极层532。另外，各个电极层531、532上，分别形成有用来与未图示的电路基板实现电连接的凸起(bump)。这种结构的LED芯片501，起到所谓的“蓝色LED芯片”的功能，这样的结构中，具有n电极层531的面积小于p电极层532的面积的特征。因此如图11B所示，各个电极层中所形成的凸起的个数也不同，n电极层531中例如形成有1个n凸起541，p电极层532中例如形成有2个p凸起542。
具有这样的结构的以往的LED芯片501，为了让各个凸起541、542与未图示的电路基板上所形成的电极焊盘电连接，而例如使用倒装等手段，安装在上述电路基板上，通过由电路基板通电使得LED芯片501发光。
另外，这样的LED芯片中，为了提高其功能和特性，公开了例如用来让LED芯片均匀发光的各种各样的技术。
例如，专利文献1中公开了一种技术，将发光二极管元件的表面背面分别形成的p电极与n电极分割成多个，通过芯片焊接(die bonding)将背面的n电极与电路基板相连接，同时将表面的p电极通过引线接合(wirebonding)与布线图案相连接，通过这样，提高发光二极管元件内流通的电流的分布的均匀性。
另外，专利文献2中公开了一种技术，在n型半导体层的上面通过扩散形成梳状的p型半导体层，从而让n型半导体层与p型半导体层的接合端(即两半导体层的接合面的边缘)在LED芯片的表面中折返多次，通过这样来实现发光面整体的光输出分布的均匀化。
进而，专利文献3中，公开了一种在LED芯片的下面形成n电极与p电极，并经由各向异性导电材料将这些电极与电路基板接合的技术。通过这样，来自LED的光出射而不会在LED芯片的上面被电极等所遮挡，因此提高了LED芯片的亮度。
专利文献1：特开平11-163396号公报
专利文献2：特开平4-239185号公报
专利文献3：特开平9-8360号公报
近年来，大型的LED芯片(例如1mm见方以上)的开发也在不断发展。在推进这样的LED芯片的大型化时，为了确保其发光强度的均匀性，需要对应于芯片的大小，增加形成在LED芯片的下面的n电极及p电极上形成的凸起，实现电流分布的均匀化。
另一方面，在伴随着这样的LED芯片的大型化，增加凸起的这种情况下，关于如何设置各个凸起的想法，以往没有怎么确定。特别是考虑到随着凸起个数的增加，1个LED芯片中含有成为连接不良的凸起的可能性也增加，用来确保LED芯片安装的可靠性的想法也变得很必要。
发明内容
因此，本发明的目的在于解决上述问题，提供一种能够确保发光强度的均匀性与安装的可靠性的大型化的半导体发光元件以及半导体发光元件安装完成基板。
为了实现上述目的，本发明采用以下构成。
本发明的第1方案，提供一种半导体发光元件，具有：
透光性的元件基板；
第1半导体层，其是覆盖上述元件基板地形成在上述元件基板上的p型半导体层及n型半导体层中的一方；
形成在上述第1半导体层上的第1电极层；
第2半导体层，其是另一方的上述半导体层，并且形成在上述第1半导体层中除了上述第1电极层的形成区域之外的区域，与上述第1半导体层之间进行发光；
形成在上述第2半导体层上的第2电极层；
形成在上述第1电极层上的第1凸起；以及，
形成在上述第2电极层上的多个第2凸起，
上述第1电极层按照以下方式形成：与上述第1凸起及上述各个第2凸起的凸起配置中的、设置在最远离该中心的位置上的上述第2凸起相比，上述第1凸起被设置在靠近上述凸起配置的中心的位置。
本发明的第2方案提供一种根据第1方案的半导体发光元件：
在上述第2电极层上，上述各个第2凸起形成为具有多个排列，
上述第1凸起，被设置得比位于上述各个排列中的位于最外周的各个上述第2凸起更靠内侧。
本发明的第3方案提供一种根据第1方案的半导体发光元件，上述第1凸起被设置在上述凸起配置的中心。
本发明的第4方案提供一种根据第1方案的半导体发光元件：还具有形成在上述第1电极层上的另一个第1凸起，
上述另一个第1凸起，被设置在比最远离上述凸起配置的上述第2凸起更靠近上述凸起配置的中心的位置。
本发明的第5方案提供一种根据第1方案的半导体发光元件：上述第1凸起与上述各个第2凸起，以相同的形状和大小形成，同时上述各个凸起以格子状排列。
本发明的第6方案提供一种根据第1方案的半导体发光元件：在上述第1半导体层中的除了上述第1电极层的形成区域之外的上述区域中，形成互相独立的多个上述第2半导体层，
在上述各个第2半导体层上，分别形成形成有上述第2凸起的上述第2电极层。
本发明的第7方案，提供一种半导体发光元件，具有：
具有透光性的近似矩形状的元件基板；
第1半导体层，其是覆盖上述元件基板地形成在上述元件基板上的p型半导体层及n型半导体层中的一方；
形成在上述第1半导体层上的第1电极层；
第2半导体层，其是另一方的上述半导体层，并且形成在上述第1半导体层中除了上述第1电极层的形成区域之外的区域，与上述第1半导体层之间进行发光；
形成在上述第2半导体层上的第2电极层；
形成在上述第1电极层上的第1凸起；以及，
形成在上述第2电极层上的多个第2凸起，
上述第2半导体层以及上述第2电极层按照以下方式形成：由上述第1凸起与上述各个第2凸起构成格子状的凸起排列，位于上述格子状的凸起排列状的各个角部的凸起，是上述第2凸起。
本发明的第8方案提供一种根据第7方案的半导体发光元件：还具有形成在上述第1电极层上的另一个第1凸起，
上述第1凸起以及上述另一个第1凸起，位于比上述格子状的凸起排列中的最外周的列更靠内侧。
本发明的第9方案提供一种根据第7方案的半导体发光元件：上述第1凸起与上述各个第2凸起以相同的形状和大小形成。
本发明的第10方案提供一种根据第7方案的半导体发光元件：在上述第1半导体层中的除了上述第1电极层的形成区域之外的上述区域中，形成与上述各个第2凸起分别对应的多个上述第2电极层，
形成有设置在上述角部的上述第2凸起的角部侧的上述第2电极层，与形成有相邻的上述第2凸起的相邻侧的上述第2电极层电连接。
本发明的第10方案提供一种根据第1～10方案中任一个的半导体发光元件，上述第1电极层具有：
形成上述第1凸起的凸起形成部；以及
带状部，其设置为：从上述凸起形成部起，在上述各个第2凸起之间，与上述第2半导体层以及上述第2电极层不接触地，朝着上述第1半导体层的端部延伸。
本发明的第12方案提供一种半导体发光元件安装完成基板，具有：
第1～10方案中任一个所述的半导体发光元件；以及
电路基板，其中与上述半导体发光元件中的上述第1凸起电连接的第1电极部，与上述各个第2凸起电连接的多个电极部，通过与上述各个凸起配置对应的配置形成，并且按照使上述各个凸起与电极部电连接的方式，安装上述半导体发光元件。
根据本发明，伴随着半导体发光元件的大型化，设置个数比第1凸起多的多个第2凸起，通过这样能够让电流分布均匀化，提高发光强度的均匀性。进而，通过将个数比上述第2凸起少的上述第1凸起的配置，设为比各个凸起配置的最远离中心的上述第2凸起靠近上述中心的位置上，能够使得安装时或安装后，使上述第1凸起中产生的应力，比上述最远离的上述第2凸起中产生的应力低。通过这样能够抑制与个数较少的上述第1凸起中的接合不良的发生，提高半导体发光元件中的安装的可靠性。因此能够具体实现一种可提高发光强度的均匀性，并提高其安装中的可靠性的大型化半导体发光元件。
本发明的以上以及其他目的与特征，通过下面与关于附图的理想实施方式相关联的描述能够根据明确。
附图说明
图1为本发明的第1实施方式的相关LED芯片的示意剖面图。
图2为上述第1实施方式的LED芯片的示意仰视图。
图3A为表示上述第1实施方式的LED芯片的比较例的相关LED芯片安装在电路基板中的状态的示意剖面图。
图3B为表示图3A的比较例的LED芯片中，设置在角部的凸起中发生了接合不良的状态的示意剖面图。
图4A为表示图1的LED芯片安装在电路基板中的状态的示意剖面图。
图4B为表示图4A的LED芯片中，设置在角部的凸起中发生了接合不良的状态的示意剖面图。
图5为上述第1实施方式的第1变形例的LED芯片的示意仰视图。
图6为上述第1实施方式的第2变形例的LED芯片的示意仰视图。
图7为本发明的第2实施方式的LED芯片的示意仰视图。
图8为本发明的第3实施方式的LED芯片的示意部分剖面图。
图9为图8的LED芯片的示意部分仰视图。
图10为上述第1实施方式的变形例的LED芯片的示意剖面图。
图11A为以往的LED芯片的示意剖面图。
图11B为以往的LED芯片的示意仰视图。
具体实施方式
在继续本发明的说明之前，在附图中给相同部件标注相同参考符号。
下面根据附图对本发明的实施方式进行详细说明。
图1为表示具有本发明的第1实施方式的发光二极管的芯片状半导体发光元件(以下称作“LED芯片”)1的示意纵剖面图，图2为LED芯片1的示意仰视图。另外，图1中示出了图2所示的LED芯片1中的A-A线的剖面。
如图1与图2所示，LED芯片1具有：例如形成在约1mm见方的矩形形状的蓝宝石上的透光性基板(芯片自身的基板，以下称作“元件基板”)11、形成为将元件基板11的图1中的下面完全覆盖起来的第1半导体层之一例即n型半导体层121、形成在该n型半导体层121上并在与n型半导体层121之间进行发光的第2半导体层之一例即p型半导体层122、形成在n型半导体层121上的薄膜即第1电极层之一例的n电极层131(通过符号133、134所示的部位)、以及形成在p型半导体层122上的薄膜即第2电极层之一例的p电极层132。另外，图1与图2中，只示出了LED芯片1中的主要构成，LED芯片1的各个半导体层以及各个电极层的界面上，还根据需要设置非常薄的其他层和膜。
P型半导体层122，形成在n型半导体层中的除了给定的电极用区域(即第1电极层的形成区域)123之外的区域，在n型半导体层121的电极用区域123上形成n电极层131。n电极层131，具有位于n型半导体层121的近似中央的略矩形的区域133，以及从该区域133穿过p电极层132之间延伸的网格状的带状部(或线状部)134。
LED芯片1，还具有作为形成在n电极层131的区域133上的第1凸起之一例的1个n凸起141(以下将n电极层131的区域133称作“凸起形成部133”)，以及作为在区域133的周围形成在p电极层132上的第2凸起之一例的多个(优选为3个以上，本实施例中例如是24个)p凸起142。另外，图1与图2中，为了与p凸起142区别而用粗线绘制n凸起141(图5、图6、图7、图9以及图10中也一样)。
如图2所示，n凸起141与多个p凸起142，在具有略矩形形状的LED芯片1的下面，排列为形成纵横分别由5个凸起构成的矩形，也即排列成5×5个格子状，n凸起141设置为位于这25个凸起的排列(以下简称作“凸起排列(或凸起配置)”)的中心。凸起排列的中心，是指将多个凸起即5×5个凸起群看作一体的情况下的重心。该凸起排列在距离中心最远的位置具有4个角部P1，这4个角部P1中，分别设有p凸起142。另外，n电极层131的带状部134，设置为从位于n型半导体层121的略中央的凸起形成部133穿过多个p凸起142之间向着n型半导体层121的外周端部延伸，同时沿着n型半导体层121的周边部全体设置。另外，像这样设置的带状部134，设置为从各个p凸起142之间穿过，但为了不在p凸起142与p电极层132之间发生电导通，而确保有给定的间隔。
在电路基板中安装LED芯片1时，以将形成有n凸起141以及p凸起142的下面与电路基板的主面即形成有与LED芯片1电连接的电极的面相对的状态，对LED芯片1作用超声波振动(或热)，并同时对电路基板按压，通过这样，使得这些凸起与电路基板上的电极金属接合同时电连接(即倒装在电路基板上)。另外，LED芯片1的各个凸起与电路基板的电极之间，除了互相直接连接的情况之外，还可以为经由导电性材料等间接连接的情况。例如，可以在凸起与电极之间隔着各向异性导电性树脂的情况下进行倒装。
具有这样的结构的本第1实施方式的LED芯片1，可以使用一般的半导体制造工艺来制造。例如，能够通过反复进行成膜工序、外延成长工序、光刻工序、蚀刻工序、以及抗蚀膜去除工序之类的各个工序，来对元件基板11使用所期望的材料，顺次形成具有所期望的厚度与大小的各种层(膜)，来制造LED芯片1。
另外，具有这种结构的本第1实施方式的LED芯片1，例如可以使用下面所示的材料来构成。使用厚80μm的蓝宝石基板作为元件基板11，使用n-GaN形成厚5μm作为n型半导体层121，并在其表面通过GaN-p、AlGaN-p、InGaN、GaN、以及AlGaN-n这多个层形成厚5μm的p型半导体层122。进而，通过在由Ti、Al、以及钒v所形成的多个层的表面进一步形成Au层，来形成厚2μm左右的电极层，另外，作为p电极层132，在由Ti与Rh所形成的多个层的表面上进一步形成Au层，通过这样，形成厚1.5μm左右的电极层。另外，在各个电极层的表面，通过Au或焊锡等导电性材料形成凸起。这样所构成的LED芯片1，例如平面上具有1mm×1mm的大小，以及90μm左右的厚度。另外，各个p型半导体层122以及p电极层132，例如形成为其一边为120～130μm左右的正方形形状。
但是，LED芯片的倒装中，电路基板因安装时的压力或热等而弹性变形，安装后因电路基板的弹性变形(因电路基板恢复到原来的形状)会引起凸起与电路基板的电极间的接合部产生应力。在LED芯片通过多个凸起与电路基板相接合的情况下，安装后接合部中产生的应力，设置在远离该中心的位置中的接合部中与凸起排列的中心相比更大，由于该应力，有时会发生LED芯片的凸起与电路基板的电极之间的金属接合断裂从而接合不良(所谓的开路不良)。
图1与图2中所示的LED芯片1中，n凸起141被设置为位于凸起排列的中心，通过这样，电路基板与n凸起141的接合部中的安装后的应力，与其周围(即电路基板与各个p凸起142的接合部)相比减小。这样，LED芯片1中，通过在安装后最难产生应力(或者即使产生了应力，应力也最小)的凸起排列的中心设置n凸起141，能够抑制n凸起141中的安装后的接合不良(即开路不良)的发生。这样，通过抑制与p凸起142相比个数较少的n凸起141中的安装后的开路不良，能够提高LED芯片1的可靠性。
以下对本第1实施方式的LED芯片1中的这样的效果，与本第1实施方式对应的比较例中的LED芯片301进行比较，同时使用附图具体进行说明。
首先，图3A中示出了比较例中的LED芯片301的主要构成的示意剖面图。如图3A所示，比较例的LED芯片301中，n电极层131、p电极层132、n凸起141、以及p凸起142的配置，与本第1实施方式的LED芯片1构成得不同。另外，LED芯片1与LED芯片301仅仅是各个构成部件的配置不同，因此为了让说明容易理解，而给相同的构成部件标注相同的参照符号，并省略其说明。
如图3A所示，比较例的LED芯片301，在其图示下面具有n型半导体层121、p型半导体层122、n电极层131、p电极层132、1个n凸起141、以及多个p凸起142，在电路基板21的图示上面，对与各个凸起的配置相对应形成的电极31以及32，电连接n凸起141以及各个p凸起142，形成LED芯片301被安装在电路基板21上的状态。只具有1个的n凸起141，如图3A所示，设置在各个凸起排列中的角部P1中。这种结构的比较例中的LED芯片301，如上所述，由于安装时的按压力或热等使得电路基板21弹性变形，安装后电路基板又恢复到原来的形状等原因，导致凸起与电路基板的电极之间的接合部中产生应力。该应力越靠LED芯片301的周边部越大，如图3B所示，有时设置在角部P1(图示左侧)的n凸起141与电路基板21的电极31之间的金属接合会断裂从而发生接合不良(图3B中通过符号Q所表示的位置)。设置在另一方角部P1(图示右侧)的p凸起142与电路基板21的电极32之间的金属接合有时也会断裂从而发生接合不良。即使在像这样发生了凸起的接合不良的情况下，如果发生了接合不良的凸起是所具有的多个p凸起142之中的1个，则由于其他p凸起142的连接仍然维持，因此很少会发生LED芯片301整体的功能大幅降低。但是，发生了连接不良的凸起，是在LED芯片301中只具有1个的n凸起141的情况下，n凸起141中所发生的接合不良，会直接导致LED芯片301的功能不良。这种情况下，大型化的LED芯片中的安装的可靠性会显著降低。
与此相对，本第1实施方式的LED芯片1中，如图4A所示，在凸起排列中的各个角部P1中设置p凸起142，n凸起131设置为位于凸起排列的中心。因此，例如，如图4B所示，即使设置在角部P1的p凸起142与电路基板21的电极32之间的金属接合断裂从而发生了接合不良(图4B中符号R所表示的位置)，这些个接合不良也被其他p凸起142与电极32间的接合所维持，因此能够抑制LED芯片整体的大幅功能降低的发生。再有，由于n凸起141设置在最难产生应力的位置即凸起排列的中心，因此即使发生电路基板21的变形等，n凸起141与电路基板21的电极31之间的金属接合也不易断裂。所以通过像本第1实施方式的LED芯片1那样，决定各个凸起的配置，使得个数较少的n凸起141设置在凸起排列的中心，从而能够提高大型化了的LED芯片1中的安装的可靠性。
另外，LED芯片1中，通过从电路基板经由n凸起141与多个p凸起142对n电极层131与p电极层132之间加载电流，使得n型半导体层121与p型半导体层122之间产生光，所产生的光透过透光性的元件基板11，向图1中的上方或侧方出射。LED芯片1中，这些层间的电流密度分布给发光强度的分布带来影响。
因此，LED芯片1中，如图2所示，n电极层131的带状部134，设为从位于n型半导体层121的中央部的凸起形成部133朝着n型半导体层121的周边部扩展，并将p电极层132的形成各个凸起142的区域的周围的一部分(或全部)包围起来，因此能够提高n电极层131与p电极层132间的电流密度分布的均匀性。其结果能够提高n型半导体层121与p型半导体层122之间的发光强度分布的均匀性。特别是，由于在LED芯片大型化后，与n电极层131的面积相比，p电极层132所占据的面积比率越来越大，因此如果只是将以往构造的LED芯片直接放大，其发光强度的分布就会变得不均匀，而像本第1实施方式的LED芯片1这样，通过对带状部134的设置进行设计，能够提高大型化的LED芯片中的发光强度分布的均匀性。另外，这样的带状部134的配置结构如图2所示，以LED芯片1为中心采用对称的配置结构，这一点对于让发光强度均匀化特剔优选。再有，让n凸起141位于凸起排列的中心，并对该中心设置各个p凸起142的这种本第1实施方式的配置构成，很适于使LED芯片1中的发光强度均匀化。
接下来，对本第1实施方式的LED芯片的变形例进行说明。
(第1变形例)
从抑制n凸起141中的安装后的接合不良的发生的观点来看，不一定要将n凸起141设置在凸起排列的中心位置，例如，像图5中通过仰视图所示的第1变形例中的LED芯片1a那样，n凸起141只要设置在比凸起排列中位于最外周的凸起群(图5中设置在双点虚线151、152所夹的区域中的16个p凸起142)的内侧即可。LED芯片1a中，n凸起141，位于从n型半导体层121的最近的边向内侧后退大于n凸起141的直径的距离。难以想象发生上述的位于最外周的凸起群所有的金属接合都断裂的情况，由于最外周的凸起群中存在维持凸起与电极之间的金属接合的凸起，因此能够保护设置在其内侧区域的凸起与电极的接合，抑制n凸起141中发生接合不良。另外，本第1变形例中，图5中的被双点虚线152所包围的内侧区域，是能够设置n凸起的区域。
(第2变形例)
接下来，图6中示出了本第1实施方式的第2变形例中的LED芯片1b的示意仰视图。如图6中所示的第2变形例的LED芯片1b所示，n凸起141可以设置在凸起排列的最外周之中除了4个角部P1以外的位置。这样，通过将n凸起141设置在比最远离凸起排列的中心的p凸起142(即设置在4个角部P1中的4个p凸起142)靠近凸起排列的中心的位置上，与设置在最远离凸起排列的中心的位置(即角部)的情况相比，能够降低n凸起141与电路基板的接合部中产生的应力，抑制n凸起141中的安装后的接合不良的发生。另外，本第2变形例中，凸起排列中的除了4个角部以外的区域，是能够设置n凸起的区域。
但是从更加可靠地抑制n凸起141中的安装后的接合不良的观点来看，n凸起141优选设置在凸起排列的位于最外周的凸起群的内侧，更加优选设置为位于凸起排列的中心。
(第2实施方式)
接下来，使用图7中所示的LED芯片1c的示意仰视图，对作为本发明的第2实施方式的半导体发光元件之一例的LED芯片1c进行说明。如图7所示，LED芯片1c中，在n电极层131中设置两个凸起形成部133，两个凸起形成部133中分别形成n凸起141a、141b。即，上述第1实施方式的LED芯片1中，只设有1个n凸起141，与此相对，本第2实施方式的LED芯片1c中，多设置了1个n凸起。另外，LED芯片1c中的其他构成，与图1以及图2中所示的上述第1实施方式的LED芯片1相同，以下的说明中通过给同样的构成部件标注同样的符号，省略其说明。
如图7所示，LED芯片1c中，2个n凸起141a、141b以及23个p凸起142，与上述第1实施方式的LED芯片1一样，设置为形成纵横分别由5个凸起构成的格子状且形成矩形的排列。一个n凸起141a(以下称作“第1n凸起141a”)，设置为位于该凸起排列的中心，另一个n凸起141b(以下称作“第2n凸起141b”)，与第1n凸起141a相邻设置。换而言之，第1n凸起141a与第2n凸起141b，设置在凸起排列中位于最外周的凸起群(图7中设置在双点虚线151、152所夹的区域中的16个p凸起142)的内侧。
凸起排列，与上述第1实施方式的LED芯片1中的凸起排列一样，在距离中心最远的位置中具有4个角部P1，4个角部P1中，分别设有p凸起142。另外，n电极层131，具有网格状的带状部134，其被设置为从两个凸起形成部133穿过多个p凸起142之间向着n型半导体层121的周端部延伸。
LED芯片1c中，第1n凸起141a与第2n凸起141b，设置在凸起排列的最外周的凸起群的内侧，通过这样，能够降低电路基板与两个n凸起之间的接合部中的安装后的应力，抑制第1n凸起141a与第2n凸起141b中的安装后的接合不良的发生。而且，通过抑制与p凸起142相比个数较少的n凸起中的安装后的接合不良，与第1实施方式一样，能够提高LED芯片1c的安装中的可靠性。
另外，在LED芯片1c被倒装在电路基板中的情况下，LED芯片1c的n电极层131与电路基板上的电极经由第1n凸起141a与第2n凸起141b相接合。因此，即使万一第1n凸起141a或第2n凸起141b中发生了接合不良，也能够维持n电极层131与电路基板的电连接，从而能够进一步提高LED芯片1c的安装中的可靠性。
另外，LED芯片1c中，与上述第1实施方式的LED芯片1一样，由于n电极层131的带状部134，设置为将p电极层132的各个形成p电极142的区域的周围的一部分(或全部)包围起来，因此能够提高n电极层131与p电极层132之间的电流密度分布的均匀性。其结果是，大型化了的LED芯片中，能够提高安装中的可靠性，同时提高n型半导体层121与p型半导体层122(参照图1)之间的发光强度分布的均匀性。
另外，LED芯片1c中，第1n凸起141a与第2n凸起141b的一方或双方，可设置在凸起排列的最外周之中除4个角部P1以外的位置。这样，通过将两个n凸起设置在比最远离凸起排列的中心的p凸起142(即，设置在4个角部P1中的4个p凸起142)靠近凸起排列的中心的位置上，与设置在最远离凸起排列的中心的位置(即角部)的情况相比，能够降低两个n凸起与电路基板间的接合部中产生的应力，抑制第1n凸起141a与第2n凸起141b中的安装后的接合不良的发生。
(第3实施方式)
接下来，使用图8与图9，对作为本发明的第3实施方式的半导体发光元件之一例的LED芯片51进行说明。另外，图9为LED芯片51中的示意部分仰视图，图8为图9的芯片51中的C-C线的示意部分剖面图。
如图8和图9所示，本第3实施方式的LED芯片51中，与上述第1实施方式的LED芯片1不同的构成在于，将形成有位于凸起排列的角部P1的p凸起142a的p电极层(角部侧p电极层)、与形成有与该角部P1的p凸起142a相邻的各个p凸起p142b的p电极层(相邻侧p电极层)，彼此连接起来作为共通的一体p电极层132A。另外，此外的构成与上述第1实施方式的LED芯片1相同，因此给同样的构成部件标注同样的参照符号，并省略其说明。
如图9所示，LED芯片51中设置在角部P1中的p凸起142a、以及与该p凸起142a的图示上方以及左方相邻设置的两个p凸起142b，形成在一体形成的共通的p电极层132A上，且平面上具有L字状。此外的p电极层132与上述第1实施方式相同，凸起与电极层分别对应形成。进而，这样的L字状的p电极层132A，形成在具有同样的形状的共通的p型半导体层122A上。
具有这样的构成的LED芯片51中，例如，即使发生了位于角部P1的凸起142a与未图示的电路基板的电极之间的金属接合断裂的这种情况，也能够通过相邻设置的各个p凸起142a与电路基板的电极间的接合，维持对共通的p电极层132A的电流供给。因此，由于在产生接合不良的可能性较高的位置即角部P1主动设置p凸起142a，同时能够在发生了其接合不良的情况下可靠地实现对p电极层的电流供给的备用，从而能够进一步提高大型化的LED芯片中的安装的可靠性。
以上，对本发明的实施方式进行了说明，但本发明并不限于上述实施方式，还能够进行各种各样的变更。
例如，可以在上述实施方式的LED芯片的下面，形成3个以上的n凸起141。但从增大p型半导体层122与n型半导体层121的接合面积并提高LED芯片的发光强度的观点来看，n凸起141的个数过多并不好，因此，根据提高LED芯片的发光强度与可靠性的要求，适当决定LED芯片的个数。
另外，在形成了2个以上的n凸起141的情况下，通过将至少1个n凸起形成在比最远离凸起排列的中心的p凸起142靠近凸起排列的中心的位置上，能够抑制该n凸起141的安装后的接合不良的发生，提高LED芯片的可靠性。从进一步提高LED芯片的可靠性的观点来看，最好将另一个n凸起141也设置在靠近凸起排列的中心的位置，但根据电路基板上的电极设置等的情况，另一n凸起141，也可以根据需要设置在最远离凸起排列的中心的位置(即凸起排列的角部)。
LED芯片中，n凸起141与p凸起142不一定必须排列成矩形，还可以在LED芯片的下面形成其他各种形状的凸起排列。在凸起排列是能够确定角部的形状的情况下，在角部设置p凸起142，而将n凸起141设置在除了角部之外的其他位置、也就是比最远离凸起排列中心的p凸起142靠近凸起排列的中心的位置中。另外，在凸起排列是能够确定最外周的凸起群的形状的情况下，n凸起141，优选设置在最外周的凸起群的内侧，更加优选设置在凸起排列的中心。
另外，上述各个实施方式的说明中，虽然是在元件基板的下面上形成n型半导体层，在该n型半导体层中的除了给定电极用区域之外的区域上形成p型半导体层的起到所谓的“蓝色LED芯片”的功能的器件，但本发明并不仅限于这种情况。例如还可以将本发明的构造应用于所谓的“红色LED芯片”构造。具体来说，图10的示意剖面图中所示的作为半导体发光元件之一例的LED芯片71中，在元件基板11的图示下面设置将该下面完全覆盖起来的作为第1半导体层之一例的p型半导体层221、进而在该p型半导体层221的除了给定的电极用区域之外的区域上形成作为第2半导体层之一例的p电极层222，上述电极区域中，作为第1电极层之一例的p电极层231，在n型半导体层222上形成有作为第2电极层之一例的n电极层232。进而，在p电极层231中的凸起形成部233中，形成作为第1凸起之一例的p凸起241，在n电极层232中形成作为第2凸起之一例的多个n凸起242。这种构成的LED芯片71中，只设有1个的p凸起241，设置在比最远离凸起排列的中心的n凸起242靠近凸起排列的中心的位置，例如位于凸起排列的中心。通过采用这样的凸起配置构成，在大型化的“红色LED芯片”中，也能够提高安装的可靠性。另外，红色LED芯片中的各个构成部件，虽然与上述蓝色LED芯片的各个构成部件在材料等上有所不同，但其大小等可以采用同样的构思。
另外，通过将上述各种实施方式中任意的实施方式适当组合起来，能够起到其分别所具有的效果。
本发明的半导体发光元件，在实现大型化的同时，具体来说能够提高其安装中的可靠性，同时能够实现发光强度分布的均匀性的提高，因此能够适用于要求更大的发光面积的设备例如汽车用头灯、相当于以往的荧光灯的LED照明，甚至大型液晶装置中的背灯等，非常有用。
虽然对于本发明，对照附图并关联理想实施方式进行了充分说明，但本领域技术人员应当明白各种变形与修正。这样的变形与修正只要没有超出基于权利要求范围的本发明的范围，就包括在本发明中。
2005年7月15日所提出的日本国特许出愿No.2005-206421号的说明书、附图、以及权利要求的范围所公开的内容，全部参照并包括在本说明书中。

Claims (12)

1.一种半导体发光元件，具有：
透光性的元件基板；
第1半导体层，其是覆盖上述元件基板地形成在上述元件基板上的p型半导体层及n型半导体层中的一方；
形成在上述第1半导体层上的第1电极层；
第2半导体层，其是另一方的上述半导体层，并且形成在上述第1半导体层中除了上述第1电极层的形成区域之外的区域，与上述第1半导体层之间进行发光；
形成在上述第2半导体层上的第2电极层；
形成在上述第1电极层上的第1凸起；以及，
形成在上述第2电极层上的多个第2凸起，
上述第1电极层按照以下方式形成：与上述第1凸起及上述各个第2凸起的凸起配置中的、设置在最远离该中心的位置上的上述第2凸起相比，上述第1凸起被设置在靠近上述凸起配置的中心的位置，
上述第1凸起与上述各个第2凸起，以格子状排列。
2.如权利要求1所述的半导体发光元件，其特征在于：
在上述第2电极层上，上述各个第2凸起形成为具有多个排列，
上述第1凸起，被设置得比位于上述各个排列中的位于最外周的各个上述第2凸起更靠内侧。
3.如权利要求1所述的半导体发光元件，其特征在于：
上述第1凸起被设置在上述凸起配置的中心。
4.如权利要求1所述的半导体发光元件，其特征在于：
还具有形成在上述第1电极层上的另一个第1凸起，
上述另一个第1凸起，被设置在比最远离上述凸起配置的中心的上述第2凸起更靠近上述凸起配置的中心的位置。
5.如权利要求1所述的半导体发光元件，其特征在于：
上述第1凸起与上述各个第2凸起，以相同的形状和大小形成。
6.如权利要求1所述的半导体发光元件，其特征在于：
在上述第1半导体层中的除了上述第1电极层的形成区域之外的上述区域中，形成互相独立的多个上述第2半导体层，
在上述各个第2半导体层上，分别形成形成有上述第2凸起的上述第2电极层。
7.一种半导体发光元件，具有：
具有透光性的近似矩形状的元件基板；
第1半导体层，其是覆盖上述元件基板地形成在上述元件基板上的p型半导体层及n型半导体层中的一方；
形成在上述第1半导体层上的第1电极层；
第2半导体层，其是另一方的上述半导体层，并且形成在上述第1半导体层中除了上述第1电极层的形成区域之外的区域，与上述第1半导体层之间进行发光；
形成在上述第2半导体层上的第2电极层；
形成在上述第1电极层上的第1凸起；以及，
形成在上述第2电极层上的多个第2凸起，
上述第2半导体层以及上述第2电极层按照以下方式形成：由上述第1凸起与上述各个第2凸起构成格子状的凸起排列，位于上述格子状的凸起排列的各个角部的凸起，是上述第2凸起。
8.如权利要求7所述的半导体发光元件，其特征在于：
还具有形成在上述第1电极层上的另一个第1凸起，
上述第1凸起以及上述另一个第1凸起，位于比上述格子状的凸起排列中的最外周的列更靠内侧。
9.如权利要求7所述的半导体发光元件，其特征在于：
上述第1凸起与上述各个第2凸起以相同的形状和大小形成。
10.如权利要求7所述的半导体发光元件，其特征在于：
在上述第1半导体层中的除了上述第1电极层的形成区域之外的上述区域中，形成与上述各个第2凸起分别对应的多个上述第2电极层，
形成有设置在上述角部的上述第2凸起的角部侧的上述第2电极层，与形成有相邻的上述第2凸起的相邻侧的上述第2电极层电连接。
11.如权利要求1～10中任一项所述的半导体发光元件，其特征在于：
上述第1电极层具有：
形成上述第1凸起的凸起形成部；以及
带状部，其设置为：从上述凸起形成部起，在上述各个第2凸起之间，与上述第2半导体层以及上述第2电极层不接触地，朝着上述第1半导体层的端部延伸。
12.一种半导体发光元件安装完成基板，其具有：
如权利要求1～10中任一项所述的半导体发光元件；以及
电路基板，其中与上述半导体发光元件中的上述第1凸起电连接的第1电极部，与上述各个第2凸起电连接的多个电极部，通过与上述各个凸起配置对应的配置形成，并且按照使上述各个凸起与电极部电连接的方式，安装上述半导体发光元件。
CNB2006800106550A 2005-07-15 2006-07-12 半导体发光元件以及半导体发光元件安装完成基板 Expired - Fee Related CN100570911C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005206421 2005-07-15
JP206421/2005 2005-07-15

Publications (2)

Publication Number Publication Date
CN101151740A CN101151740A (zh) 2008-03-26
CN100570911C true CN100570911C (zh) 2009-12-16

Family

ID=37668675

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800106550A Expired - Fee Related CN100570911C (zh) 2005-07-15 2006-07-12 半导体发光元件以及半导体发光元件安装完成基板

Country Status (4)

Country Link
US (1) US8129739B2 (zh)
JP (1) JP4680260B2 (zh)
CN (1) CN100570911C (zh)
WO (1) WO2007010793A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5123221B2 (ja) * 2009-01-21 2013-01-23 パナソニック株式会社 発光装置
JP5479211B2 (ja) * 2010-05-12 2014-04-23 スタンレー電気株式会社 照明装置
USD676001S1 (en) 2011-04-07 2013-02-12 Epistar Corporation Light emitting diode
KR102099439B1 (ko) * 2013-10-08 2020-04-09 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
WO2016068141A1 (ja) * 2014-10-28 2016-05-06 株式会社クラレ シーリング材組成物
US10275560B2 (en) * 2016-05-26 2019-04-30 Synopsys, Inc. Placement of circuit elements in regions with customized placement grids
US10425993B2 (en) * 2016-12-08 2019-09-24 Goodrich Corporation Carbon nanotube yarn heater
CN107482031B (zh) * 2017-08-09 2020-05-05 南京邮电大学 GaN基微米级LED阵列及其制备方法
TW201933605A (zh) 2018-01-23 2019-08-16 晶元光電股份有限公司 發光元件、其製造方法及顯示模組
CN114720858B (zh) * 2022-05-11 2023-01-31 江苏锦花电子股份有限公司 一种led布线电路板钎焊均匀性通电检测装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04239185A (ja) 1991-01-11 1992-08-27 Eastman Kodak Japan Kk 発光ダイオード
JP3262087B2 (ja) 1991-06-28 2002-03-04 豊田合成株式会社 半導体発光素子の製造方法
JPH098360A (ja) 1995-06-20 1997-01-10 Shichizun Denshi:Kk 発光ダイオード
JPH10294493A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 半導体発光デバイス
US6281524B1 (en) * 1997-02-21 2001-08-28 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
JPH1197827A (ja) * 1997-09-25 1999-04-09 Canon Inc プリント配線基板および電子部品が実装されたプリント配線基板
JP3312869B2 (ja) 1997-11-25 2002-08-12 松下電工株式会社 発光ダイオード素子
US6885035B2 (en) * 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
JP2001245480A (ja) 2000-02-28 2001-09-07 Hitachi Ltd 半導体電力変換装置
JP4810746B2 (ja) * 2000-03-31 2011-11-09 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
WO2001073858A1 (en) * 2000-03-31 2001-10-04 Toyoda Gosei Co., Ltd. Group-iii nitride compound semiconductor device
JP4474753B2 (ja) 2000-08-08 2010-06-09 パナソニック株式会社 半導体発光装置の製造方法
JP4052848B2 (ja) * 2002-02-15 2008-02-27 日本オプネクスト株式会社 光素子の実装方法
JP2004079972A (ja) 2002-08-22 2004-03-11 Fuji Photo Film Co Ltd 面発光型発光素子
US6958498B2 (en) * 2002-09-27 2005-10-25 Emcore Corporation Optimized contact design for flip-chip LED
US20050127374A1 (en) * 2003-12-16 2005-06-16 Chao-Huang Lin Light-emitting device and forming method thereof
KR100576853B1 (ko) * 2003-12-18 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자
JP4630629B2 (ja) * 2004-10-29 2011-02-09 豊田合成株式会社 発光装置の製造方法
JP4353043B2 (ja) * 2004-09-27 2009-10-28 パナソニック電工株式会社 半導体発光装置
US7736945B2 (en) * 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate

Also Published As

Publication number Publication date
CN101151740A (zh) 2008-03-26
JP4680260B2 (ja) 2011-05-11
WO2007010793A1 (ja) 2007-01-25
JPWO2007010793A1 (ja) 2009-01-29
US8129739B2 (en) 2012-03-06
US20100012965A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
CN100570911C (zh) 半导体发光元件以及半导体发光元件安装完成基板
TWI668856B (zh) 發光二極體面板
TWI635630B (zh) 微型發光二極體及顯示面板
US7554126B2 (en) Semiconductor light-emitting element, manufacturing method and mounting method of the same and light-emitting device
TWI607559B (zh) 顯示面板
US10872882B2 (en) LED module assemblies for displays
JP3906653B2 (ja) 画像表示装置及びその製造方法
US9620683B2 (en) Light emitting device, light emitting device array and lighting apparatus including the same
JP5113349B2 (ja) Ｒｇｂ熱隔離基板
US20190088168A1 (en) Display device using semiconductor light-emitting diode
CN109887956B (zh) 有机发光二极管柔性阵列基板
JP2016516305A (ja) 発光素子パッケージ
TWI707466B (zh) 亮度均勻之被動式微發光二極體陣列裝置
WO2021027415A1 (zh) 一种led背光模块及显示装置
JP4575248B2 (ja) 液晶表示装置
CN108305925B (zh) 包括浮置导电图案的半导体发光装置
JP4403422B2 (ja) 画像表示装置の製造方法
JP2008077100A (ja) 画像表示装置
TWM627099U (zh) 畫素封裝模組及其顯示裝置
CN101651136A (zh) 半导体发光装置
TWI797305B (zh) 具有平面狀接合表面之發光二極體背板及其製造方法
US8040306B2 (en) Display driving chip
CN113918051B (zh) 触控显示面板
JP4055817B2 (ja) 画像表示装置
JP2018093097A (ja) 発光装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CI03 Correction of invention patent

Correction item: Instruction fourth

Correct: The correct instructions, page fourth

False: Incorrect instructions, fourth pages

Number: 50

Volume: 25

ERR Gazette correction

Free format text: CORRECT: INSTRUCTIONS PAGE 4; FROM: PAGE 4 IN ERROR INSTRUCTION TO: PAGE FOUR OF EXACT SPECIFICATION

CI01 Publication of corrected invention patent application

Correction item: Grant text

Correct: Correct

False: Error

Number: 50

Volume: 25

CI02 Correction of invention patent application

Correction item: Grant text

Correct: Correct

False: Error

Number: 50

Page: Description

Volume: 25

ERR Gazette correction

Free format text: CORRECT: AUTHORIZED TEXT; FROM: WRONG TO: CORRECT

ASS Succession or assignment of patent right

Owner name: YIGUANG ELECTRONIC INDUSTRY CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20141010

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; TO: TAIWAN, CHINA

TR01 Transfer of patent right

Effective date of registration: 20141010

Address after: China Taiwan New Taipei city forest region of the road 6 No. 8

Patentee after: Everlight Electronics Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091216

Termination date: 20210712

CF01 Termination of patent right due to non-payment of annual fee