CN100580930C - 可变电阻元件和其制造方法以及具备其的存储装置 - Google Patents

可变电阻元件和其制造方法以及具备其的存储装置 Download PDF

Info

Publication number
CN100580930C
CN100580930C CN200680029245A CN200680029245A CN100580930C CN 100580930 C CN100580930 C CN 100580930C CN 200680029245 A CN200680029245 A CN 200680029245A CN 200680029245 A CN200680029245 A CN 200680029245A CN 100580930 C CN100580930 C CN 100580930C
Authority
CN
China
Prior art keywords
variable resistor
electrode
mentioned
resistor element
resistor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200680029245A
Other languages
English (en)
Other versions
CN101238582A (zh
Inventor
细井康成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101238582A publication Critical patent/CN101238582A/zh
Application granted granted Critical
Publication of CN100580930C publication Critical patent/CN100580930C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/028—Formation of the switching material, e.g. layer deposition by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making

Abstract

可变电阻元件具备第1电极、第2电极和可变电阻体，该可变电阻体存在于被第1电极和第2电极所夹持的区域中，通过对两电极之间施加电压脉冲从而使电阻变化，在该可变电阻元件中，存在作为电极材料必须使用贵金属电极的制约，有与以往的CMOS工艺的匹配性差的问题。在将过渡金属元素的氧氮化物作为可变电阻体而应用的可变电阻元件中，显示了稳定的转换动作，数据的保持特性良好，写入电流也小。此外，因为作为电极材料并不一定需要贵金属，所以与现有的CMOS工艺的匹配性高且能够容易制造。此外，能够通过氧化由导电性氮化物构成的下部电极表面使可变电阻体材料成膜的简便的工序形成可变电阻元件。

Description

可变电阻元件和其制造方法以及具备其的存储装置
技术领域
本发明涉及一种可变电阻元件和其制造方法，该可变电阻元件具备第1电极、第2电极和可变电阻体，上述可变电阻体存在于被上述第1电极和上述第2电极所夹持的区域中，通过对两电极之间施加电压脉冲从而使电阻变化。此外，本发明还涉及具备该可变电阻元件的存储装置。
背景技术
近年来，作为取代闪速存储器的能够高速工作的下一代非易失性随机存取存储器(NVRAM：Nonvolatile Random Access Memory)，提出有FeRAM(Ferroelectric RAM：铁电随机存取存储器)、MRAM(MagneticRAM：磁阻随机存取存储器)、OUM(Ovonic Unified Memory：相变存储器)等各种各样的器件构造，从高性能化、高可靠性化、低成本化、以及工艺匹配性的观点出发，进行着激烈的开发竞争。但是，现有的这些存储器件各有长短，距离实现兼具SRAM、DRAM、以及闪速存储器的各个优点的“通用存储器(Universal Memory)”的理想还很遥远。
相对于这些现有技术，提案有一种使用了通过施加电压脉冲从而使电阻可逆地变化的可变电阻元件的电阻性非易失性存储器RRAM(Resistive Random Access Memory：电阻性随机存储器)(注册商标)。该可变电阻元件的结构极其简单，如图1所示，是成为第2电极的下部电极3、可变电阻体2、以及成为第1电极的上部电极1依次层叠的结构，通过对上部电极1和下部电极3之间施加电压脉冲，能够使电阻值可逆地变化。通过读出该可逆性电阻变化动作(以下酌情称为“转换(switching)动作”。)中的电阻值，就能够实现新的非易失性存储装置。
作为可变电阻体2的材料，由美国休斯顿大学的Shangquing Liu、Alex Ignatiev等在下述的专利文献1和非专利文献1中公开了通过对因超大磁阻效应而公知的钙钛矿材料施加电压脉冲从而使电阻可逆地变化的方法。这是虽然使用了因超大磁阻效应而公知的钙钛矿材料但即使不施加磁场在室温下也显现出涉及数位的电阻变化的极其划时代的方法。再有，在专利文献1中例示的元件结构中，作为可变电阻体2的材料使用了作为钙钛矿型氧化物的结晶性镨钙锰氧化物Pr1-xCaxMnO3(PCMO)膜。
此外，从非专利文献2和专利文献2等中可知，作为可变电阻体2的材料，关于钛氧化(TiO2)膜、镍氧化(NiO)膜、锌氧化(ZnO)膜、铌氧化(Nb2O5)膜等的过渡金属(transition metal)元素的氧化物也显示了可逆的电阻变化。其中，在非专利文献3中详细报告了使用了NiO的转换动作的现象。
专利文献1：美国专利第6204139号说明书
非专利文献1：Liu，S.Q.及其他、“Electric-pulse-induced reversibleResistance change effect in magnetoresistive films”，Applied Physics Letter，Vol.76，pp.2749-2751，2000年
非专利文献2：H.Pagnia及其他、“Bistable Switching in ElectroformedMetal-Insulator-Metal Devices”，Phys.Stat.Sol.(a)，vol.108，pp.11-65，1988年
专利文献2：日本专利特表2002-537627号说明书
非专利文献3：Baek，I.G.及其他、“Highly Scalable Non-volatileResistive Memory using Simple Binary Oxide Driven by AsymmetricUnipolar Voltage Pulses”，IEDM 04，pp.587-590，2004年
发明内容
发明要解决的问题
但是，在作为通过电压脉冲使电阻变化的可变电阻体2的材料使用了钙钛矿型氧化物的情况下，根据材料有时电阻变化小，得不到稳定的转换动作，或者此外作为下部电极3，存在必须使用与钙钛矿型氧化物的晶格匹配性良好且拥有高导电性和高耐氧化性的贵金属(noble metal)电极，与以往的CMOS工艺的匹配性差的问题。
此外，在作为可变电阻体2的材料使用了过渡金属元素的氧化物的情况下，例如在使用了NiO的非专利文献3中，存在写入电流大(数mA)的问题。此外，关于上部电极1和下部电极3的材料，也存在考虑到可靠性的方面而优选贵金属电极的制约。
本发明是作为解决上述问题的一个方法而开发的，其目的在于通过与CMOS工艺匹配性高的容易的手法来提供实现了稳定的转换动作且保持特性良好的可变电阻元件。
用于解决问题的方法
为了达成上述目的，本发明的可变电阻元件具备第1电极、第2电极和可变电阻体，可变电阻体存在于被第1电极和第2电极所夹持的区域中，通过对第1电极和第2电极之间施加电压脉冲，从而使第1电极和第2电极之间的电阻变化，其特征在于，可变电阻体是过渡金属元素的氧氮化物(oxynitride)。
此外，本发明的可变电阻元件其特征在于，可变电阻体是从钛、镍、钒、锆、钨、钴和锌中选择的元素的氧氮化物。
此外，本发明的可变电阻元件其特征在于，第2电极是导电性氮化物，该导电性氮化物包含与构成作为氧氮化物的可变电阻体的过渡金属相同的元素。
此外，本发明的可变电阻元件其特征在于，第2电极是从钛、镍、钒、锆、钨、钴和锌中选择的元素的导电性氮化物。
此外，本发明的可变电阻元件其特征在于，第1电极与可变电阻体接触或相向的区域的面积、或者第2电极与可变电阻体接触或相向的区域的面积之中小的一方的面积为0.06μm2以下。
此外，本发明的可变电阻元件的制造方法其特征在于，具有：形成由过渡金属的导电性氮化物构成的第2电极的工序；通过氧化第2电极的表面从而形成由过渡金属元素的氧氮化物构成的可变电阻体的工序；以及形成第1电极的工序。
此外，本发明的可变电阻元件的制造方法其特征在于，第2电极是从钛、镍、钒、锆、钨、钴和锌中选择的元素的导电性氮化物。
此外，本发明的具备可变电阻元件的存储装置，其中该可变电阻元件具备第1电极、第2电极和可变电阻体，可变电阻体存在于被第1电极和第2电极所夹持的区域中，通过对第1电极和第2电极之间施加电压脉冲，从而使第1电极和第2电极之间的电阻变化，其特征在于，可变电阻体是过渡金属元素的氧氮化物。
发明效果
在本发明的以过渡金属元素的氧氮化物为可变电阻体的可变电阻元件中，显示出稳定的转换动作，数据的保持特性也良好。
此外，如果使用了本发明的可变电阻元件，则因为作为电极材料并不一定需要使用贵金属，所以与现有的CMOS工艺的匹配性高并能够容易制造。
此外，本发明的可变电阻元件能够通过氧化由导电性氮化物构成的下部电极表面从而形成可变电阻体材料。如果使用该制造方法，就能通过在半导体工艺中作为一般性工序的热氧化工序来形成可变电阻体膜，而不需要用于成膜的特别的装置。
此外，根据具备了本发明的可变电阻元件的存储装置，由于能够以电阻比大的稳定的转换动作来实现数据的保持特性也良好的存储装置，所以能够用作存储卡或便携式电话、便携用游戏、数字照相机、打印机等电子设备的记录介质。
附图说明
图1是表示可变电阻元件的基本构造的立体图。
图2是以制造工序顺序表示了本发明实施方式的可变电阻元件的简略剖面图。
图3是以制造工序顺序表示了本发明实施方式的可变电阻元件的简略剖面图。
图4是以制造工序顺序表示了本发明实施方式的可变电阻元件的简略剖面图。
图5是以制造工序顺序表示了本发明实施方式的可变电阻元件的简略剖面图。
图6是以制造工序顺序表示了本发明实施方式的可变电阻元件的简略剖面图。
图7是以制造工序顺序表示了本发明实施方式的可变电阻元件的简略剖面图。
图8是表示用于测定对可变电阻元件的电压脉冲的施加、以及I-V特性的测定系统的结构的图。
图9是表示本发明实施方式的可变电阻元件的电压脉冲的施加和电阻变化的图表。
图10是表示本发明实施方式的可变电阻元件的低电阻状态的保持特性的图表。
图11是表示本发明实施方式的可变电阻元件的高电阻状态的保持特性的图表。
图12是表示以第1电极面积为参数的本发明实施方式的可变电阻元件的电压脉冲的施加和电阻变化的图表。
图13是表示第1电极面积和转换的电阻比的关系的图表。
图14是表示本发明的存储装置的一种实施方式中的简略框结构的框图。
图15是表示本发明的存储装置的一种实施方式中的简略存储单元阵列结构的图。
图16是表示本发明的存储装置的一种实施方式中的简略存储单元剖面构造的图。
附图标记说明
1，11 第1电极
2，12 可变电阻体
3，13 第1电极
14 层间绝缘膜
15 接触孔
16 金属布线
21 可变电阻元件
22 脉冲发生器
23 数字示波器
24 参数分析器
25 切换开关
30 本发明的存储装置
31 存储单元阵列
32 控制电路
33 读出电路
34 位线解码器
35 字线解码器
36 电压脉冲发生电路
W1，W2，...，Wn，Wx，Wy 字线
B1，B2，...，Bm，Bx，By 位线
S 源极线
R 可变电阻元件
T 选择晶体管
101 半导体衬底
102 元件分离区域
103 栅极绝缘膜
104 栅电极
105 漏极扩散层区域
106 源极扩散层区域
107 第1层间绝缘膜
108，114，115 接触孔
109 阻挡层
110 下部电极
111 可变电阻体
112 上部电极
113 第2层间绝缘膜
116，117 第1布线
118 第3层间绝缘膜
119 第2布线
120 表面保护膜
具体实施方式
下面，基于附图详细地说明本发明的可变电阻元件的实施方式。再有，本发明人发现过渡金属元素的氧氮化物通过施加电压脉冲从而显现电阻变化的转换(switching)现象，能够作为可变电阻材料应用，从而完成了本发明。
实施例1
本发明的第1实施方式的可变电阻元件是将由过渡金属元素的氧氮化物构成的可变电阻体2的材料作为TiON(氧氮化钛)膜。以下将第1实施方式的具体例作为实施例1说明。
在图7中表示了涉及本发明实施例1的可变电阻元件的简略剖面构造图。该可变电阻元件是在衬底垂直方向上顺序地层叠了成为下部电极的第2电极13、可变电阻体12、以及成为上部电极的第1电极11的构造。此外，为了对第1电极11和第2电极13施加电压脉冲，在层间绝缘膜14中开口出了接触孔15并进行金属布线16。该可变电阻元件能够经过以下的工序而制作。
首先，如图2所示，在基底衬底(未图示)上以溅射法堆积作为下部电极的第2电极13。作为第2电极13的一个例子，是将作为导电性材料的氮化钛(TiN)膜(以下，在本实施方式中将第2电极记述为TiN膜13)以膜厚200nm的厚度堆积。
接着，如图3所示，为了在TiN膜13的表面上形成由过渡金属元素的氧氮化物构成的可变电阻体材料膜12，进行氧化处理。在本实施例中，在常压(1013Pa)、O2气氛中，通过快速加热氧化法(RTO：RapidThermal Oxidation)，在衬底加热温度500℃下，通过进行2分钟热氧化处理，从而形成厚度为10nm的氧氮化钛层(TiON)12。
接着，如图4所示，在TiON层12上通过溅射法以膜厚为100nm的厚度堆积作为上部电极的第1电极的一个例子的TiN膜11。
接着，如图5所示，将利用公知的光刻手法构图的抗蚀剂作为掩模来依次干刻蚀作为第1电极材料的TiN膜11、以及作为可变电阻体材料的TiON膜12。再有在本实施例中，为了评价可变电阻元件的转换特性的面积依赖性，使利用该构图形成的第1电极11的加工面积以0.043μm2、0.058μm2、0.080μm2、以及1.04μm2的4种大小来制作可变电阻元件。
进而，将利用公知的光刻法的手法构图的抗蚀剂作为掩模来加工作为下部电极的TiN膜13。(加工图形未图示)
接着，作为层间绝缘膜14，以TEOS(四乙氧基甲硅烷)为原料，与臭氧、氧气混合利用进行汽相淀积的常压热CVD法来使膜厚500nm的厚度的硅氧化膜成膜。而且，如图6所示，将利用光刻的手法构图的抗蚀剂作为掩模来干刻蚀层间绝缘膜14，形成到达第1电极11或者第2电极13的接触孔15。
接着，作为用于施加电压脉冲到第1电极11和第2电极13上的金属布线的材料膜，分别通过溅射法依次堆积厚度为50nm的TiN膜、厚度为400nm的Al-Si-Cu膜、以及厚度为50nm的TiN膜。(TiN/Al-Si-Cu/TiN的层叠构造)而且，通过将利用光刻的手法构图的抗蚀剂作为掩模来刻蚀金属布线材料，从而如图7所示，形成了经接触孔15与第1电极11或者第2电极13连接的金属布线16。
再有，在以上的说明中，省略了对光致抗蚀剂进行涂敷、曝光、以及显影的工序、刻蚀后除去光致抗蚀剂的工序、刻蚀以及抗蚀剂除去后的洗净工序等一般性工序的记述。
接着，在以下说明用于评价根据上述要点制作的可变电阻元件的测定装置以及测定次序。
图8是表示用于测定对可变电阻元件的电压脉冲的施加、以及I-V特性的测定系统的结构的图。该测定系统具备：可变电阻元件21、脉冲发生器22、数字示波器23、参数分析器24、以及切换开关25。参数分析器24例如用安捷伦科技公司制的型号4156B，作为电流电压测定器使用。
而且，可变电阻元件21的一个端子连接到数字示波器23的接地端(ground)，另一个端子连接到切换开关25的固定端。进而，将数字示波器23的一个端子和脉冲发生器22的一个端子连接。而且，将切换开关25的可动端的一个端子和数字示波器23的另一端子以及脉冲发生器22的另一端子连接并形成一个电路。进而，将切换开关的可动端的另一个端子和参数分析器24连接形成另一个电路。以这样的方式通过切换开关25的可动端的切换动作，形成为能够对双方的电路进行切换，用作测定系统。
而且，在施加电压脉冲时，操作切换开关25使脉冲发生器22和可变电阻元件21电连接从而施加电压脉冲。以数字示波器23监视此时发生的电压脉冲。接着，将切换开关25连接到参数分析器24上(与脉冲发生器22切断)，测定可变电阻元件21的I-V特性。
以对可变电阻元件21的上部电极施加-2V(电压振幅为2V的负极性脉冲)、脉冲宽度(脉冲施加时间)100n秒的电压的方式从脉冲发生器22发生电压脉冲，用参数分析器24测定I-V特性来求出施加后的电阻值。在测定后，再次以对可变电阻元件21施加+2V(电压振幅为2V的正极性脉冲)、脉冲宽度30n秒的电压的方式从脉冲发生器22发生电压脉冲，用参数分析器44测定I-V特性来求出施加后的电阻值。
I-V特性的测定在每次上述电压脉冲的施加时都进行，测定施加+0.7V的电压时电流值。根据其结果，求出电压脉冲施加后的可变电阻元件的电阻值。在本实施方式中使用的可变电阻元件，由于虽然施加±2V的电压脉冲会使电阻值变化，但施加±0.7V的比较低的电压却使电阻值也几乎不变化，所以能够测定电压脉冲施加后的可变电阻元件的电阻值，而不会对以后的电压脉冲施加带来影响。
图9是表示对于以上部电极面积0.043μm2制作的可变电阻元件，交替施加脉冲宽度100n秒的负极性(-2V)和脉冲宽度30n秒的正极性(+2V)电压时的电阻值的变化的图。横轴表示施加脉冲周期的回数，纵轴以对数刻度表示读出电阻。施加脉冲周期的回数是负极性的电压脉冲和正极性的电压脉冲交替地施加算作一回。如图9所示，通过负极性(-2V)的电压脉冲的施加能够使电阻值变化到高电阻状态(约2×105Ω)，接着通过施加的正极性(+2V)的电压脉冲能够使电阻值变化到低电阻状态(约4×102Ω)。接着通过施加负极性的电压脉冲能成为高电阻状态，通过施加正极性的电压脉冲能成为低电阻状态。如以上那样，以TiON膜作为可变电阻体的可变电阻元件能够确认到在电阻比(高电阻状态的电阻值和低电阻状态的电阻值的比率)约为500倍下进行转换动作。此外，虽然没有图示，但各电阻状态在下一次电压脉冲施加前，维持其电阻状态。这就表示可变电阻元件作为非易失性的存储元件，能够在二进制数据(高电阻状态和低电阻状态)之间可逆地进行转换动作。
此外，在施加电压脉冲以改写电阻状态时流过元件的电流(写入电流)是小到数百μA。
接着，在上述转换动作之后，在高温(温度150℃)下保持将数据写入为低电阻状态(使电阻值变为低电阻状态)的可变电阻元件，1小时、10小时、100小时、500小时后在适宜的室温下读出电阻的结果如图10所示。在高温保持500小时后也几乎看不到电阻值的劣化(在低电阻状态的情况下电阻值的增加)，显示了良好的保持特性。
同样，在高温(温度150℃)下保持将数据写入为高电阻状态(使电阻值变为高电阻状态)的可变电阻元件，1小时、10小时、100小时、500小时后在适宜的室温下读出电阻的结果如图11所示。在高温保持500小时后也几乎看不到电阻值的劣化(在高电阻状态的情况下电阻值的增加)，显示了良好的保持特性。
以上说明的特性意味着本发明的可变电阻元件能够通过施加电压脉冲来反复改写数据，能用作即使在高温环境下也具有良好的数据保持特性的非易失性存储装置。
接着，关于将过渡金属元素的氧氮化物作为可变电阻体的本发明的可变电阻元件的面积依赖性进行说明。图12表示了上部电极的加工面积为0.043μm2、0.058μm2、0.080μm2、以及1.04μm2的4种大小的可变电阻元件的转换特性。虽然在最小的0.043μm2中能够确认电阻比为500倍的大的转换反复发生，但在0.058μm2中同样的施加电压脉冲条件下，仅发生电阻比为3倍左右的转换动作。此外，在更大的面积(0.080μm2、1.04μm2)，不能确认到转换现象。
图13以图12的结果为基础表示了上部电极的面积和电阻比的关系。虽然在电极面积大的情况下没有转换动作，但是知道了在电极面积大概为0.06μm2以下的特定的面积范围会发现转换现象。再有，在本实施例中，虽然使作为上部电极的第1电极的面积成为电极面积，但在作为下部电极的第2电极和可变电阻体接触的面积比第1电极和可变电阻体接触的面积小的情况下，因为对可变电阻体的电气特性有贡献的区域是面积小的一方占支配性的，所以只要将任一小的一方的面积(第2电极的面积)作为电极面积考虑即可。
再有，在上述的实施例1中，虽然使作为第2电极的下部电极13成为TiN(氮化钛)的单层膜但并不限定于此。例如，表面为TiN膜的TiN/Pt、或者TiN/Al-Cu/TiN等的层叠构造膜也可。上述那样结构的可变电阻体因为能够利用比Al的熔点低的温度的氧化处理来成膜，所以能够使用电阻率小的Al类材料。
此外，在上述的实施例1中，虽然使作为第2电极的下部电极13成为由TiN(氮化钛)膜构成的材料，使作为过渡金属元素的氧氮化物的可变电阻体成为TiON(氧氮化钛)膜，但并不限定于此。例如，作为下部电极材料，由氮化钛、氮化镍、氮化钒、氮化锆、氮化钨、氮化钴、以及氮化锌等的导电性氮化物构成的膜也可。在这种情况下，作为过渡金属元素的氧氮化物的可变电阻体12分别由氧氮化钛、氧氮化镍、氧氮化钒、氧氮化锆、氧氮化钨、氧氮化钴、以及氧氮化锌形成。
此外，在上述的实施例1中，虽然使作为第1电极的上部电极11成为TiN膜，但并不限定于此，Pt等贵金属、Ag、Al、Cu、Ni、Ti等构成的金属单体或其合金也可。
此外，作为另一种形成可变电阻体材料膜12的方法，也能够使下部电极13成为导电性氧化物，并将其表面氮化处理从而形成作为过渡金属元素的氧氮化物的可变电阻体材料膜12。在这种情况下，作为导电性氧化物，必须选择作为其氮化物的可变电阻体材料膜12显示转换动作这样的材料。
实施例2
本发明的第2实施方式的可变电阻元件其构造具有与图2到图7所示的第1实施方式的可变电阻元件同样的结构。但是，在可变电阻体12的制造方法上与第1实施方式的可变电阻元件不同。即，在第1实施方式中，通过氧化处理作为下部电极的导电性氮化物13的表面，形成了作为过渡金属元素的氧氮化物的可变电阻体材料膜12，但在本发明的第2实施方式中，通过CVD法形成该可变电阻体材料膜12。以下，将该具体例作为实施例2进行说明。
实施例2的可变电阻元件能够经过以下的工序来制作。
首先，与实施例1同样地如图2所示，在基底衬底(未图示)上，通过溅射法以膜厚为200nm的厚度堆积作为下部电极的第2电极的一个例子的Pt膜13。
接着，如图3所示，通过公知的记述成膜TiON膜12。在本实施例中，以TiCl4以及N2O作为起源气体，在400℃的处理温度下，通过偏置ECR-CVD法(Bias Electron Cyclotron Resonance Chemical VaporDeposition：偏置电子回旋共振化学汽相淀积)，以膜厚为10nm的厚度成膜。
以下，通过与实施例1同样的次序，经过如图4到图7所示的工序，能够制作本发明的第2实施方式的可变电阻元件。
再有，在上述实施例2中，虽然将作为过渡金属元素的氧氮化物的可变电阻体12以CVD法成膜，但并不限定于此，以溅射法成膜也可。例如在N2-O2混合气体中将Ti为靶以反应溅射的方法来成膜也可，也有在Ar气体中用TiON的烧结靶溅射成膜的方法。
此外，在上述实施例2中，虽然使作为过渡金属元素的氧氮化物的可变电阻体12成为TiON(氧氮化钛)膜，但并不限定于此。例如，也能够应用氧氮化镍、氧氮化钙、氧氮化钒、氧氮化铱、氧氮化钌等。
此外在上述的实施例2中，虽然使作为第2电极的下部电极13成为Pt膜，但与实施例1同样TiN膜或含有Al的膜也可，或者Pt以外的贵金属、Ag、Al、Cu、Ni、Ti等构成的金属单体或其合金也可。
实施例3
在本发明的第3实施方式中，关于以上详细地说明了的具备由过渡金属元素的氧氮化物构成的可变电阻元件的存储装置进行说明。以下，将第3实施方式的具体例作为实施例3进行说明。
图14表示本发明的存储装置30的一种实施方式的简略框结构。本发明的存储装置30具备作为存储单元阵列31的外围电路的控制电路32、读出电路33、位线解码器34、字线解码器35、以及电压脉冲发生电路36。
控制电路32对存储单元阵列31的写入、擦除、以及读出进行控制。在对应于地址信号的存储单元阵列31内的特定存储器单元中存储数据，该数据经读出电路33被输出到外部装置。控制电路32基于地址信号、写入时的数据输入、以及控制输入信号，来控制位线解码器34、字线解码器35、以及电压脉冲发生电路36，从而控制存储单元阵列31的读出动作、写入动作、以及擦除动作。在图14所示的例子中，控制电路32虽然没有图示但具备作为一般的地址缓冲电路、数据输入输出缓冲电路、以及控制输入缓冲电路的功能。
字线解码器35与存储单元阵列31的各字线连接，选择对应于地址信号的存储单元阵列31的字线，位线解码器34与存储单元阵列31的各位线连接，选择对应于地址信号的存储单元阵列31的位线。
电压脉冲发生电路36发生存储单元阵列31的读出动作、写入动作、以及擦除动作所需要的位线、字线的各电压。在写入动作时，以仅在根据地址信号选择的存储单元的可变电阻元件的上部电极和下部电极之间施加比阈值电压大的电压的电压脉冲的方式，设定位线、字线的各电压，从电压脉冲发生电路36分别经位线解码器34和字线解码器35对选择、非选择位线以及选择、非选择字线进行施加。写入电压脉冲通过控制电路32以设定了的脉冲宽度被控制了施加时间，并被施加到选择存储单元的可变电阻元件上以进行写入。
作为存储单元阵列31的一个例子，能够应用图15所示的存储单元结构。该存储单元阵列31的一个存储单元包括一个选择晶体管和一个可变电阻元件R，即是所谓1T1R结构。在图15中，各存储单元的选择晶体管的栅极连接到字线(W1～Wn)上，各存储单元的选择晶体管的源极连接到源极线S上。此外，每个存储单元的可变电阻元件R的一方(上部电极侧)连接到位线(B1～Bm)上。
接着，下面关于由图14和图15构成的存储装置的动作进行说明。
首先，关于存储单元的写入动作进行说明。在这里，定义写入状态是在可变电阻元件R处于低电阻状态时。通过字线解码器35的地址信号使连接到选择单元上的字线Wx为+2V，通过字线解码器35的地址信号使连接到非选择单元上的字线Wy为0V。而且，使源极线为0V，通过位线解码器34的地址信号使连接到选择单元上的位线Bx为+2V，通过位线解码器34的地址信号使连接到非选择单元上的位线By为0V。因为通过这个程序，在选择单元的可变电阻元件R中，对上部电极被施加了正极性的电压，所以数据被写入为低电阻状态。另一方面，在非选择单元的可变电阻元件R中，因为对可变电阻体没有施加电压，所以没有数据的写入。(数据没有变动)在这里，施加到字线Wx的电压是选择晶体管接通的电压(所谓晶体管的阈值电压)以上，在源极线为接地电压的情况下，施加到位线Bx的电压必须是可变电阻元件进行转换的电压(转换动作的阈值电压)以上。
接着，关于存储单元的读出动作进行说明。通过字线解码器35的地址信号使连接到选择单元上的字线Wx为+2V，通过字线解码器35的地址信号使连接到非选择单元上的字线Wy为0V。而且，使源极线为0V，通过位线解码器34的地址信号使连接到非选择单元上的位线By为0V，通过位线解码器34的地址信号对连接到选择单元上的位线Bx施加读出电压+1V。在这里，为了使非选择单元的可变电阻元件R不转换并不改写数据，读出电压必须是可变电阻元件R进行转换的电压(转换的阈值电压)以下。在本实施例中，与实施例1同样地，使读出电压成为+0.7V。读出是将此时流过选择存储单元的存储单元电流在位线解码器34中进行电压变换，读出电路33对该电压值进行判定，并将该判定结果传送到控制电路32，向外部输出。因为选择存储单元的可变电阻元件的电阻状态若是高电阻则存储单元电流小，相反，该电阻状态若是低电阻则存储单元电流大，所以通过将该电流差进行电压变换从而进行数据的读出。
接着，关于存储单元的擦除动作进行说明。在这里，定义擦除状态是在可变电阻元件R处于高电阻状态时。通过字线解码器35的地址信号使连接到选择单元上的字线Wx为+2V，通过字线解码器35的地址信号使连接到非选择单元上的字线Wy为0V。而且，使源极线为+2V，通过位线解码器34的地址信号使连接到选择单元上的位线Bx为0V，通过位线解码器34的地址信号使连接到非选择单元上的位线By为+2V。因为通过这个程序，在选择单元的可变电阻元件R中，对上部电极被施加了负极性的电压，所以变为高电阻状态数据被擦除。(数据改写为高电阻状态)另一方面，在非选择单元的可变电阻元件R中，因为对可变电阻体没有施加电压，所以不进行数据的写入(数据没有变动)。在这里，施加到字线Wx的电压是选择晶体管接通的电压(所谓晶体管的阈值电压)以上，施加到源极线的电压必须是可变电阻元件进行转换的电压(转换的阈值电压)以上。
作为以上说明了的在本发明的存储装置中的存储单元的一个例子，能够应用如图16所示的简略剖面结构图的1T1R结构的存储单元。具有该存储单元的本发明的存储装置能够通过以下的制造次序来制作。
首先，在半导体衬底101上形成选择晶体管T。即，在形成了元素分离区域102的半导体衬底101上形成包括栅极绝缘膜103、栅极104、以及漏极扩散层区域105和源极扩散层区域106的选择晶体管T。这时，虽然没有图示，但与构成存储单元以外的外围电路(上述的控制电路32、读出电路33、位线解码器34、字线解码器35、以及电压脉冲发生电路36等)的晶体管一起形成。
接着，在形成由BPSG(Boron Phosphorous Silicate Glass：硼磷硅玻璃)构成的第1层间绝缘膜107之后，以公知的光刻法和干式刻蚀法开口出到达选择晶体管T的漏极区域105的接触孔108。而且，以公知的手法仅在该接触孔108内形成以导电性多晶硅埋入的接触栓。
接着，作为用于确保在接触孔108内埋入的导电性接触栓与下部电极110的电连接的阻挡金属层109，通过溅射法以厚度20nm/50nm的厚度形成TiN/Ti膜。在该TiN/Ti阻挡金属层109上以膜厚100nm/100nm的厚度形成第2电极110的TiN/Pt膜之后，在常压(1013Pa)、O2气氛中，通过快速加热氧化法(RTO：Rapid Thermal Oxidation)，在衬底加热温度为500℃下进行2分钟热氧化处理，从而在第2电极110的表面形成厚度为10nm的氧氮化钛层(TiON)111。接着，作为上部电极的第1电极112形成厚度100nm的Pt膜。
接着，以公知的光刻法和干式刻蚀法依次加工第1电极112、可变电阻体膜111、以及第2电极110，完成可变电阻元件R。在该可变电阻元件R上以50～60nm形成第2层间绝缘膜113，开口出连接到可变电阻元件R上的接触孔115以及连接到选择晶体管的源极扩散层区域上的接触孔114。接着，作为第1布线材料成膜TiN/Al-Si/TiN/Ti，以公知的光刻法和干式刻蚀法加工从而形成第1布线116以及117。
接着，形成第3层间绝缘膜118，在形成了到达第1布线的接触孔(未图示)之后，作为第2布线材料成膜TiN/Al-Si/TiN/Ti，以公知的光刻法和干式刻蚀法加工从而形成第2布线119(加工图形未图示)。最后，通过等离子体CVD法形成作为表面保护膜120的SiN膜，完成在存储单元内具有可变电阻元件R和选择晶体管T的存储装置。
再有，在上述的制造次序中，虽然省略了外围电路的接触孔形成、第1布线以及第2布线的加工等的记述，但只要分别在存储单元内形成时一起形成即可。
此外，在上述的实施例3中，虽然以在实施例1中说明了的制造方法形成了可变电阻体111，但是以在实施例2中说明了的CVD法或溅射法形成也可。
以上，关于可变电阻元件的驱动方法、和将可变电阻元件作为存储单元使用的存储装置，虽然通过表示具体的数值进行了说明，但已经确认了如果可变电阻元件的材料、组成、以及构造不同的话，则例示的数值也不同，本发明的制造方法以及本发明的装置并不限定于在上述实施方式中例示的数值。
此外，虽然具体地说明了本发明的装置的功能性的结构以及剖面构造，但该结构以及构造只是一个例子，基于本发明的主旨能够适当地变更。
例如，在上述实施例3中，关于存储单元，虽然成为包括可变电阻元件R和选择晶体管的1T1R结构，但并不限定于此。也能够是将位线以及字线分别与第1电极或第2电极直接连接以将在两电极间的交点(交叉点)的可变电阻体的数据直接读出的存储单元结构，即是所谓的交叉点结构的存储单元。在这种情况下，也可以是使表示读出数据经位线解码器34被读出的情况的图14中所表示的结构，成为经字线解码器35读出。此外，为了降低在交叉点结构中的寄生电流，也能够是将可变电阻元件R和二极管串联连接的所谓1D1R结构的存储单元。该二极管虽然一般是相对于可变电阻体串联连接于第1电极或第2电极的外侧的构造，但是作为将二极管配置在可变电阻体和第1电极之间、或可变电阻体和第2电极之间的构造也可。作为二极管，使用显示PN二极管特性或肖特基二极管特性的材料，或ZnO或Bi2O3等的变阻器等。
此外，如图14所示的电压脉冲发生电路虽然表示了以一个电路块发生写入、擦除、以及读出的各动作的电压脉冲的形态，但分别具备个别地发生上述各动作用的电压脉冲的电压脉冲发生电路也可。进而，发生读出用的电压脉冲的电压脉冲发生电路设置在位线解码器34和字线解码器35内也可。
此外，虽然如将上述二极管配置在与第1电极或第2电极之间的结构那样，本发明的可变电阻元件的可变电阻体存在于被第1电极和第2电极夹持的区域中，但并不一定限定于与第1电极以及第2电极接触的构造。此外在这种情况下，在实施例1中以图13说明的电极面积和电阻比的关系因为第1电极或第2电极没有与可变电阻体接触，所以以第1电极或第2电极与可变电阻体相向的区域面积作为电极面积即可。
此外，在以上说明的实施例1到实施例3中，虽然将氧氮化钛记为TiON、将氮化钛记为TiN等，但这只是简略标记并不是限定各元素的组成比。

Claims (8)

1.一种可变电阻元件，具备第1电极、第2电极和可变电阻体，上述可变电阻体存在于被上述第1电极和上述第2电极所夹持的区域中，通过对上述第1电极和上述第2电极之间施加电压脉冲，从而使上述第1电极和上述第2电极之间的电阻变化，其特征在于，
上述可变电阻体是过渡金属元素的氧氮化物。
2.根据权利要求1所述的可变电阻元件，其特征在于，上述可变电阻体是从钛、镍、钒、锆、钨、钴和锌中选择的元素的氧氮化物。
3.根据权利要求1所述的可变电阻元件，其特征在于，上述第2电极是导电性氮化物，该导电性氮化物包含与构成作为氧氮化物的上述可变电阻体的过渡金属相同的元素。
4.根据权利要求3所述的可变电阻元件，其特征在于，上述第2电极是从钛、镍、钒、锆、钨、钴和锌中选择的元素的导电性氮化物。
5.根据权利要求1至4的任何一项所述的可变电阻元件，其特征在于，上述第1电极与上述可变电阻体接触时的接触区域的面积或不接触时的上述两者的相向区域的面积、或者上述第2电极与上述可变电阻体接触时的接触区域的面积或不接触时的上述两者的相向区域的面积之中小的一方的面积为0.06μm2以下。
6.一种根据权利要求1至3的任何一项所述的可变电阻元件的制造方法，其特征在于，具有：
形成由过渡金属的导电性氮化物构成的上述第2电极的工序；
通过氧化上述第2电极的表面从而形成由过渡金属元素的氧氮化物构成的上述可变电阻体的工序；以及
形成上述第1电极的工序。
7.根据权利要求6所述的可变电阻元件的制造方法，其特征在于，上述第2电极是从钛、镍、钒、锆、钨、钴和锌中选择的元素的导电性氮化物。
8.一种具备可变电阻元件的存储装置，其中该可变电阻元件具备第1电极、第2电极和可变电阻体，上述可变电阻体存在于被上述第1电极和上述第2电极所夹持的区域中，通过对上述第1电极和上述第2电极之间施加电压脉冲，从而使上述第1电极和上述第2电极之间的电阻变化，其特征在于，
上述可变电阻体是过渡金属元素的氧氮化物。
CN200680029245A 2005-08-05 2006-07-21 可变电阻元件和其制造方法以及具备其的存储装置 Expired - Fee Related CN100580930C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005228600A JP3889023B2 (ja) 2005-08-05 2005-08-05 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
JP228600/2005 2005-08-05

Publications (2)

Publication Number Publication Date
CN101238582A CN101238582A (zh) 2008-08-06
CN100580930C true CN100580930C (zh) 2010-01-13

Family

ID=37727215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680029245A Expired - Fee Related CN100580930C (zh) 2005-08-05 2006-07-21 可变电阻元件和其制造方法以及具备其的存储装置

Country Status (7)

Country Link
US (1) US7884699B2 (zh)
EP (1) EP1914806B1 (zh)
JP (1) JP3889023B2 (zh)
KR (1) KR100966063B1 (zh)
CN (1) CN100580930C (zh)
TW (1) TW200710845A (zh)
WO (1) WO2007018026A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7816659B2 (en) 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US7808810B2 (en) 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
JP4857014B2 (ja) 2006-04-19 2012-01-18 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリ
JP4805865B2 (ja) * 2007-03-19 2011-11-02 シャープ株式会社 可変抵抗素子
JP4648940B2 (ja) * 2007-03-20 2011-03-09 シャープ株式会社 可変抵抗素子の製造方法
EP2128901A4 (en) * 2007-03-22 2013-01-09 Panasonic Corp STORAGE ELEMENT AND STORAGE DEVICE
WO2008117371A1 (ja) * 2007-03-23 2008-10-02 Fujitsu Limited 抵抗記憶素子及び不揮発性半導体記憶装置
JP5422552B2 (ja) * 2007-05-09 2014-02-19 インターモレキュラー， インコーポレイテッド 抵抗性スイッチング不揮発性メモリ要素
WO2008149808A1 (ja) * 2007-06-07 2008-12-11 Nec Corporation スイッチ回路および半導体集積回路
TW200915543A (en) * 2007-06-29 2009-04-01 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7846785B2 (en) 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
KR101326077B1 (ko) 2007-08-24 2013-11-07 삼성전자주식회사 저항성 메모리 소자
US8143092B2 (en) * 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers
KR101127236B1 (ko) * 2008-12-29 2012-03-29 주식회사 하이닉스반도체 저항성 메모리 소자의 제조 방법
KR101039191B1 (ko) * 2009-01-19 2011-06-03 한양대학교 산학협력단 비휘발성 메모리 소자 및 그 제조 방법
WO2011082272A2 (en) 2009-12-31 2011-07-07 Deka Products Limited Partnership Infusion pump assembley
JP5001464B2 (ja) * 2010-03-19 2012-08-15 パナソニック株式会社 不揮発性記憶素子、その製造方法、その設計支援方法および不揮発性記憶装置
CN101834274B (zh) * 2010-04-15 2012-08-01 复旦大学 一种阻变金属氮化物材料的制备方法
KR101124403B1 (ko) * 2010-06-11 2012-03-20 광주과학기술원 크로스포인트 구조를 갖는 저항변화메모리의 제조방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리
CN101872855B (zh) * 2010-06-17 2012-10-17 复旦大学 一种用于锂离子电池的负极材料v2on及其制备方法
WO2012124314A1 (ja) 2011-03-14 2012-09-20 パナソニック株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
US8942024B2 (en) * 2011-12-06 2015-01-27 Agency For Science, Technology And Research Circuit arrangement and a method of writing states to a memory cell
US9627057B2 (en) 2013-03-15 2017-04-18 Crossbar, Inc. Programming two-terminal memory cells with reduced program current
TWI549326B (zh) * 2014-05-29 2016-09-11 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
KR102225782B1 (ko) 2014-07-28 2021-03-10 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
CN107155374A (zh) 2014-09-30 2017-09-12 惠普发展公司，有限责任合伙企业 具有氧化物切换层的忆阻器
KR101755775B1 (ko) * 2014-12-09 2017-07-07 현대자동차주식회사 연료전지 필터 오염 감지 장치 및 방법
TW201703130A (zh) * 2015-02-25 2017-01-16 應用材料股份有限公司 使用烷基胺於金屬氮化物之選擇性移除的方法及設備
JP6755164B2 (ja) * 2016-11-14 2020-09-16 東京エレクトロン株式会社 ＴｉＮ系膜およびその形成方法
US20190273205A1 (en) * 2018-03-05 2019-09-05 International Business Machines Corporation ReRAM DEVICE RESISTIVITY CONTROL BY OXIDIZED ELECTRODE
CN112986357A (zh) * 2019-12-13 2021-06-18 成都今是科技有限公司 基因测序芯片的微电极及其制备方法、基因测序芯片
KR102405553B1 (ko) * 2021-07-26 2022-06-03 연세대학교 산학협력단 멀티레벨 저항 변화형 메모리 소자 및 이의 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
AU1887000A (en) * 1999-02-17 2000-09-04 International Business Machines Corporation Microelectronic device for storing information and method thereof
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP3752589B2 (ja) * 2003-06-25 2006-03-08 松下電器産業株式会社 不揮発性メモリを駆動する方法
KR100827653B1 (ko) * 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
FR2879013A1 (fr) * 2005-12-06 2006-06-09 Samsung Electronics Co Ltd Cellule de memoire a changement de phase et procede de fabrication

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Electric-pulse-induced reversible resistance change effect inmagnetoresistive films. S. Q. Liu等.Appiled Physics Letters,Vol.76 No.19. 2000
Electric-pulse-induced reversible resistance change effect inmagnetoresistive films. S.Q.Liu等.Appiled Physics Letters,Vol.76 No.19. 2000 *
Highly scalable nonvolatile resistive memory using simplebinary oxide driven by asymmetric unipolar voltage pulses. I.G.Baek等.Electron Devices Meeting, 2004. IEDM Technical Digest. IEEE International. 2004
Highly scalable nonvolatile resistive memory using simplebinary oxide driven by asymmetric unipolar voltage pulses. I.G.Baek等.Electron Devices Meeting, 2004.IEDM Technical Digest. IEEE International. 2004 *

Also Published As

Publication number Publication date
US7884699B2 (en) 2011-02-08
TW200710845A (en) 2007-03-16
CN101238582A (zh) 2008-08-06
KR100966063B1 (ko) 2010-06-28
EP1914806A4 (en) 2012-06-20
JP2007048779A (ja) 2007-02-22
KR20080028501A (ko) 2008-03-31
EP1914806B1 (en) 2013-09-25
US20100085142A1 (en) 2010-04-08
TWI299865B (zh) 2008-08-11
JP3889023B2 (ja) 2007-03-07
WO2007018026A1 (ja) 2007-02-15
EP1914806A1 (en) 2008-04-23

Similar Documents

Publication Publication Date Title
CN100580930C (zh) 可变电阻元件和其制造方法以及具备其的存储装置
CN102655210B (zh) 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置
JP4365737B2 (ja) 可変抵抗素子の駆動方法及び記憶装置
CN1898749B (zh) 具有可变电阻的存储器件、存储电路及半导体集成电路
JP5156060B2 (ja) 不揮発性半導体記憶装置
CN101432879B (zh) 可变电阻元件及其制造方法
KR100680563B1 (ko) 불휘발성 반도체 기억장치
CN101952893B (zh) 电阻变化元件的驱动方法及使用它的电阻变化型存储装置
JP3989506B2 (ja) 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
CN101432878B (zh) 可变电阻元件及其制造方法
CN101636840B (zh) 非易失性存储元件、非易失性存储器件、非易失性半导体器件以及非易失性存储元件的制造方法
CN102648522B (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
JP4623670B2 (ja) メモリデバイス
WO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP5081069B2 (ja) 半導体記憶装置
JP4791454B2 (ja) 電気素子およびメモリ装置
JP5357532B2 (ja) 可変抵抗素子及びその製造方法
WO2008035432A1 (fr) Dispositif de stockage à semi-conducteur, procédé pour fabriquer un dispositif de stockage à semi-conducteur, procédé d'écriture de dispositif de stockage à semi-conducteur et procédé de lecture de dispositif de stockage à semi-conducteur
Wenjuan Study of TaOx-based resistive Random Access Memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100113

Termination date: 20200721

CF01 Termination of patent right due to non-payment of annual fee