CN100583298C - 跟踪和保持电路 - Google Patents

Abstract

一种跟踪和保持电路(1)，包括：线性放大器(2)，用于接收差分模拟信号(D+、D-)并且由具有第一相位的第一二进制时钟信号(H+)控制，在第一二进制时钟信号(H+)的第一相位中，线性放大器(2)将与差分模拟信号(D+、D-)基本上相等的前馈输入信号提供给伪锁存电路(3)，所述伪锁存电路(3)由第二二进制时钟信号(H-)控制，用于存储输入信号以及用于在第一二进制时钟信号(H+)的第二相位期间提供与输入信号基本上相等的差分输出信号(LD+、LD-)，第二二进制时钟信号与第一二进制时钟信号(H+)基本上反相。

Description

跟踪和保持电路

技术领域

本发明涉及跟踪和保持电路，本发明还涉及包含这种跟踪和保持电路的锁相环。

背景技术

跟踪和保持(T/H)电路在模拟到数字转换器电路中的使用是众所周知的。在跟踪阶段期间，T/H电路跟随模拟输入振幅，以及在保持阶段，存储该模拟振幅，所述T/H电路在输出处提供存储的信号。操作速度和精度之间存在折衷，例如，精确度越高，T/H越慢。

数据和时钟恢复(DCR)电路可以被作为用于不归零(NZR)信号的锁相环(PLL)，其用于频率在GHz范围内的现代光学通信网络。在这个频率范围内，使用与较低频率范围内相同的硬件实现DCR(例如，触发器)相对较难。任何触发器具有如由时钟信号确定的延迟的基本延迟以及判定延迟(例如使输出变得稳定所需要的时间)。这些延迟都是与技术相关的，因此它们不可能非常小。因此，需要寻到用于代替如DCR的相对较高频率的设备中的触发器的设备。

T/H电路可以作为可能的解决方案。US-A-6489814显示了一种T/H电路，它包括串联的输入缓冲器、pn结开关以及保持电容器。在所述保持电容器和所述输入缓冲器之间设置有反馈，以及设置第二pn结开关，以在所述保持模式期间禁止所述反馈。所述反馈控制提高了设备的线性度，但是降低了最大操作频率。此外，当考虑差分信号时，电路的复杂性基本上增大，这不利于集成。

发明内容

本发明的目的是提供一种具有简单结构的T/H电路，它能够在相对较高的频率下进行操作。

在一种T/H电路中实现该目的，该T/H电路包括：

线性放大器，用于接收差分模拟信号并且由具有第一相位和第二相位的第一二进制时钟信号控制，所述线性放大器提供与所述差分模拟信号基本上相等的前馈输入信号，

伪锁存电路，其由第二二进制时钟信号控制，用于存储所述前馈输入信号，以及在第一二进制时钟信号的第二相位期间提供与所述前馈输入信号基本上相等的差分输出信号，所述第二二进制时钟信号与所述第一二进制时钟信号的相位相反，例如相移90度。T/H电路使用时钟信号的两个相位，因此，其操作频率为US-A-6489814中的T/H电路的两倍。此外，没有反馈控制，因此T/H电路没有被反馈控制所减缓。由所述线性放大器提供的信号直接前馈给所述伪锁存电路。

在本发明的实施例中，所述线性放大器包括第一共源极晶体管对，第一共源极晶体管对经由所述第一二进制时钟信号控制的第一开关通过可开关的电流源在它们的共源极端施加偏压以及在它们的栅极处接收所述差分模拟信号，所述线性放大器还包括共漏极晶体管，所述共漏极晶体管的栅极经由基本上相等的电阻耦合到所述晶体管对的各个栅极，用于确定流经所述晶体管对的漏电流。考虑晶体管对包括具有相同区域的晶体管，以及所述共漏极晶体管具有不同的区域。进一步请注意：所述公共电阻为R并且流经的电流为i，则可以有以下关系式：

$\left\{\begin{array}{c}{V}_{\mathrm{iD}}=2\mathrm{iR}\\ V_{\mathrm{iD}}=V_T+\sqrt{\frac{{2i}_1}{{\mathrm{\β}}_1}}-V_T-\sqrt{\frac{{2i}_1}{{\mathrm{\β}}_3}}+\mathrm{iR}\\ V_{\mathrm{iD}}=\mathrm{iR}+V_T+\sqrt{\frac{{2i}_3}{{\mathrm{\β}}_3}}-V_T-\sqrt{\frac{{2i}_2}{{\mathrm{\β}}_1}}\\ i_3=I_B-(i_1-i_2)\end{array}\right.---\left(1\right)$

在关系(1)中，β₁和β₃分别是与所述晶体管对和共漏极晶体管的尺寸相关的系数。V_T是晶体管的阈值电压。i₁和i₂是流经所述晶体管对的电流。V_iD是差分输入信号以及I_B是由可开关的电流源提供的电流，以及i₃是流经共漏极晶体管的电流。i₃是相对于输入差分电压V_iD的二次方程式，正如关系式(2)所示。

$i_3=\frac{I_B}{1+2\left(\frac{w_1}{w_3}\right)}(1-\frac{{\mathrm{\β}}_1{v_{\mathrm{iD}}}^2}{4I_B})---\left(2\right)$

所述差分输出电流依赖于所述差分输入电压，正如关系式(3)所示：

$i_{\mathrm{OD}}=i_1-i_2={\mathrm{\β}}_1\sqrt{\frac{2I_B}{{\mathrm{\β}}_3(1+2\frac{w_1}{w_3})}}\·v_{\mathrm{ID}}\sqrt{1-\frac{{\mathrm{\β}}_1{v_{\mathrm{ID}}}^2}{4I_B}}---\left(3\right)$

这里要提醒的是：相β₁v_iD ²具有电流的维度。还可以看到如果选择的I_B使得β₁v_iD ²＜＜I_B，则关系式(3)简化为关系式(4)。

$i_{\mathrm{OD}}={\mathrm{\β}}_1\sqrt{\frac{{2I}_B}{{\mathrm{\β}}_3(1+2\frac{w_1}{w_3})}}\·v_{\mathrm{ID}}---\left(4\right)$

因此，所述电流线性依赖于所述差分输入电压。

在本发明的另一个实施例中，所述伪锁存电路包括第二共源极晶体管对，所述第二共源极晶体管对经由所述第二二进制时钟信号控制的第二开关通过可开关的电流源在它们的共源极端施加偏压，以及在它们的栅极处接收由所述线性放大器提供的信号，所述伪锁存电路还包括共漏极晶体管，所述共漏极晶体管的栅极经由基本上相等的电阻耦合到所述第二差分晶体管对的各个栅极，用于减少经过所述第二晶体管对的偏流。所述第二晶体管对被交叉耦合，交叉耦合的晶体管对(例如，一个晶体管的漏极与另一个晶体管的栅极耦合，以及反之)确定所述伪锁存电路中的正反馈。正如前面描述的关系式1-4中所示的，流经共漏极晶体管的电流确定了流经所述第二晶体管对的电流。选择所述电流，使得整个放大系数为1。因此，所述伪锁存电路不能代替标准的锁存电路，在该标准的锁存电路中所述晶体管对的一个漏极为高电压，以及另一个漏极为低电压，以及反之，并且此时流经所述晶体管对的电流为基本上较大的值。因此，所述伪锁存电路提供与所述输入信号基本上相等的信号。

在本发明的另一个实施例中，所述线性放大器还包括一对电容器，其交叉耦合在第一晶体管对的一个晶体管的漏极和第一晶体管对的另一个晶体管的栅极之间，分别用于减小所述放大器的输出的串扰电流。在这种情况下，增加两个额外的伪电容器，以产生与所述跟踪晶体管的漏栅电容相等的寄生电容。所述电容在第一对晶体管的漏极处注入电荷，使得流经所述输出处的净串扰电流为零。

在本发明的实施例中，所述跟踪和保持电路包括两个基本上相同的线性放大器的级联耦合，用于更好地隔离来自所述伪锁存电路的输入数据。增加的线性级用于在保持阶段更好地将所述输出信号与输入信号隔离。所述增加的级的增益被选择为基本上等于一，因此，在跟踪模式中，两个线性级的组合的输出跟踪所述输入信号。由于两个级的级联连接以及增加的电容器的中和作用，减小了输入和输出之间总的寄生电容。在实际应用中，在保持模式期间，可以在所述差分输出处增加500fF的额外电容器，以提高精度。

在优选的实施例中，所述跟踪和保持电路用于跟踪数据单元，所述跟踪数据单元包括耦合到第一多路复用器的一对跟踪和保持电路。所述时钟信号被反相输出到各个跟踪和保持电路中，用于确定具有速率的数据信号的接收，以及所述跟踪和保持电路提供具有基本上半速率的输出信号O。在高速判定电路(该电路工作在输入信号的全速率下，例如触发器，锁存器)中，最困难的功能是存储。所述判定电路必须以全速进行判定，并且非常快地跟踪所述输入数据信号，使得所述判定电路(例如，锁存器、触发器)的设置和保持条件不受干扰。因此，在这些条件中，跟踪和保持电路是有作用的，因为其包括伪锁存器，伪锁存器保持所述输入数据并且不用判定所述输入数据是低电平还是高电平。所述跟踪数据单元可以用于锁相环，该锁相环包括用于接收输入信号并且分别由压控振荡器产生的正交时钟信号控制的第一跟踪数据单元和第二跟踪数据单元。第一跟踪数据单元被耦合到用于提供二进制数据输出信号的硬限幅器。第二跟踪数据单元被耦合到用于向一对跟踪和保持电路提供输入信号的延迟元件。跟踪和保持电路都由二进制输出信号控制并且经由低通滤波器向压控振荡器提供频率校正信号。上述实施例在光学通信网络中的所述数据和时钟恢复电路(用于不归零信号的锁相环)中是很有用的。因为这里涉及的频率例如根据IEEE802.16可以为10到66GHz，所以半速率概念对发射器和接收器都是非常有用的。所述锁相环还包括频率误差检测器，该频率误差检测器包含用于接收频率校正信号并且由二进制输出信号控制的第一跟踪和保持电路以及第二跟踪和保持电路。所述第一和第二跟踪和保持电路被耦合到由所述二进制输出信号控制的多路复用装置，多路复用装置被耦合到限幅器，所述限幅器提供一信号，其中在减法器中从频率校正信号中减去该信号，所述减法器提供表示所述频率校正信号和所述二进制输出信号之间的频率误差的信号。在第一跟踪和保持器以及多路复用器结合之后，存储以及减去鉴相器的输出。其任务是测量所述鉴相器输出的梯度，以及当所述鉴相器输出发生周期滑移时产生正的和负的误差，在锁定中，鉴相器的输出在正值和负值之间转换，在低通滤波之后产生零平均信号。这就是考虑可能的选通机构以检测频率锁定条件以及如果频率误差小于阈值则截止所述频率环的原因。

根据本发明的跟踪和保持电路可以用于包括第一输入电路和第二输入电路的鉴相器，所述第一和第二输入电路接收各自的正交时钟信号，并且由输入数据信号控制。所述第一和第二输入电路提供相应的第一输出信号和第二输出信号。所述第一输出信号和它的反相复制信号都输入到，其中输出多路复用器通过经由所述硬限幅器的所述第二输出信号控制。所述输出多路复用器提供表示所述输入数据信号和时钟信号之间的相位误差的信号。

根据第二个信号B的值，所述鉴相器输出为A或者与A相反的值。当第二信号B为正值(例如，在x轴的投影，例如B＝Δ)时，则鉴相器的输出与A的值相等。当第二信号B为负值(例如，例如B＝-Δ)时，则需要在所述鉴相器的输出处将所述第一信号反相。因此，得到与所述相位误差成线性比例的输出信号。

附图说明

通过以下参考附图对本发明示例性实施例的描述，本发明的上述以及其它特征和优势将更加明显，其中：

图1描述了根据本发明的跟踪和保持电路的方框图；

图2描述了根据本发明的线性放大器的晶体管层次结构；

图3描述了根据本发明的跟踪和保持电路的第一实施例的晶体管层次结构；

图4描述了根据本发明的跟踪和保持电路的第二实施例；

图5描述了根据本发明的跟踪和保持电路的第三实施例；

图6描述了根据本发明的跟踪数据单元；

图7描述了根据本发明的数据转变跟踪环的波形；

图8描述了根据本发明的鉴相器的输出波形；

图9描述了根据本发明的锁相环，

图10描述了根据本发明的锁相环中使用的鉴相器的输出信号；

图11描述了根据本发明的频率误差检测器；

图12描述了根据本发明的相位误差检测器；以及

图13描述了根据本发明的鉴相器产生的正交矢量。

具体实施方式

图1描述了根据本发明的跟踪和保持电路1的方框图。所述跟踪和保持电路1包括线性放大器2，用于接收差分模拟信号D+、D-。线性放大器2由具有第一相位的第一二进制时钟信号H+控制。在第一二进制时钟信号H+的第一相位中，所述线性放大器2向伪锁存电路3提供与所述差分模拟信号D+、D-基本上相等的前馈输入信号。伪锁存电路3由第二二进制时钟信号H-控制，用于存储所述输入信号。在第一二进制时钟信号H+的第二相位期间，伪锁存电路3提供与所述输入信号D+、D-基本上相等的差分输出信号LD+、LD-。第二二进制时钟信号与第一二进制时钟信号H+基本上反相，例如相移90度。T/H电路使用时钟信号的两个相位，因此，操作频率为US-A-6489814中的T/H电路的两倍。此外，没有反馈，因此T/H电路没有被所述反馈减缓。由所述线性放大器提供的信号直接前馈给所述伪锁存电路2。

图2描述根据本发明的线性放大器2的晶体管层次结构。线性放大器2包括第一共源极晶体管对T1、T2，所述第一共源极晶体管对T1、T2经由所述第一二进制时钟信号H+控制的第一开关S1通过可开关的电流源I_DC在它们的共源极端施加偏压。第一共源极晶体管对T1、T2在晶体管的栅极处接收差分输入信号D+、D-。线性放大器2还包括共漏极晶体管T3，共漏极晶体管T3的栅极经由基本上相等的电阻R耦合到差分输入信号D+、D-，用于确定流经所述一对晶体管的漏电流。正如关系式1到4所显示的，输出电流线性依赖于输入处的差分电压。电阻R_L将所述输出电流转换为电压，该电压进一步提供给所述伪锁存电路3。伪锁存电路3包括第二共源极晶体管对T4、T5，所述第二共源极晶体管对T4、T5经由第二二进制时钟信号H-控制的第二开关S2通过可开关的电流源I_DC在它们的共源极端施加偏压。第二共源极晶体管对T4、T5在晶体管的栅极接处收由所述线性放大器2提供的信号，例如，来自第一共源极晶体管对T1、T2的漏极信号。伪锁存电路3还包括共漏极晶体管T6，共漏极晶体管T6的栅极经由基本上相等的电阻Rg耦合到第二共源极晶体管对T4、T5的各个栅极，用于减少流经晶体管对T4、T5的偏流。第二晶体管对T4、T5被交叉耦合，例如，一个晶体管的漏极(例如)耦合到另一个晶体管(例如T5)的栅极，并且反之。正如先前的关系式1-4中所示的，流经共漏极晶体管T6的电流确定了流经第二晶体管对T4、T5的电流。选择所述电流，使得整个放大系数为1。因此，所述伪锁存电路不能代替标准的锁存电路，在该标准的锁存电路中所述晶体管对的一个漏极为高电压，以及另一个漏极为低电压，以及反之，并且此时流经所述晶体管对的电流为基本上较大的值。因此，伪锁存电路3提供与输入信号D+、D-基本上相等的信号OUTP、OUTN。电容器CAP表示在跟踪和保持电路之后的极的输入电容。当涉及相对较低的频率时，可以增加额外的电容CAP，用于改进保持状态中的存储处理。

图4描述根据本发明的跟踪和保持电路1的第二实施例。线性放大器2还包括一对电容器，分别交叉耦合在第一晶体管对T1、T2的一个晶体管的漏极和第一晶体管对T2、T1的另一个晶体管的栅极之间，分别用于减小所述放大器的输出处的串扰电流。在这种情况下，增加两个额外的伪电容器C，以产生与所述跟踪晶体管T1、T2的漏栅电容相等的寄生电容。所述电容在第一对晶体管T1、T2的漏极处注入电荷，使得流经所述输出处(例如，T1、T2的漏极)的净串扰电流为零。

图5描述根据本发明的跟踪和保持电路1的第三实施例。跟踪和保持电路1包括两个基本上相同的线性放大器2、2′的级联耦合，用于更好地隔离来自伪锁存电路3的输入信号D+、D-。所述增加的级的增益被选择为基本上等于一，因此，在跟踪模式中，两个线性级的组合的输出跟踪所述输入信号。由于两个级2、2′的级联连接以及增加的电容器C的中和作用，减小了输入和输出之间总的寄生电容。在实际应用中，在保持模式期间，可以在所述差分输出处增加例如500fF的额外电容器CAP，以提高精度。

图6描述了根据本发明的跟踪数据单元10。跟踪单元10包括耦合到第一多路复用器5的一对跟踪和保持电路1、1′。时钟信号H+、H-被反相输入到各个跟踪和保持电路1、1′中，以确定具有速率的数据信号D+、D-的接收。跟踪和保持电路1、1′提供具有基本上半速率的输出信号O。在高速判定电路(该电路在输入信号的全速率下工作，例如，触发器，锁存器)中，最困难的功能是存储。所述判定电路必须以全速进行判定，并且非常快地跟踪所述输入数据信号，使得所述判定电路(例如，锁存器、触发器)的设置和保持条件不受干扰。因此，在这些条件中，跟踪和保持电路是有帮助的，其保持所述输出数据以及不用判定所述输入数据是低电平还是高电平。在此，多路复用器5的输出信号O与所述输入信号D+、D-基本上相等。这个电路的优势在于：通过增加由时钟信号H+、H-反相计时的两个跟踪和保持电路1、1′，跟踪和保持电路1、1′的输出可以用于产生半速率版本的输入信号。

图9描述根据本发明的锁相环(PLL)100。我们假设存在正交输入信号D+、D-。还假设所述系统在其输出处设置有限幅器/缓冲器，所述限幅器/缓冲器没有设置用来对所述输入信号进行频带限制，以及因此，输入数据的形状是图7所示的正弦。根据图7，如果所述时钟提前，正交采样为负数，当时钟准时时，所述正交采样为零，当时钟推迟时，所述正交采样为正数。这种状况与所述输入信号的主动转变相对应。可以按照下面的规则产生相位误差：

-如果所述输入信号没有转变，则保持先前相位误差值，

-如果所述输入信号进行从低到高的转变，则传送所述正交采样，

-如果输入信号进行从高到低的转变，则将正交采样的负值传送到鉴相器输出。

鉴相器的输出在一个伪周期上具有单调特性，正如图8所示。基于上述用于产生相位误差的规则，可以得到PLL 100，正如图9所示。所述PLL包括第一跟踪数据单元10和第二跟踪数据单元10′。所述跟踪数据单元10和10′接收输入信号D+、D-，以及被由压控振荡器(VCO)产生的相应正交时钟信号控制Hi、Hq控制。第一跟踪数据单元10被耦合到用于提供二进制数据输出信号DO的硬限幅器11。第二跟踪数据单元10′被耦合到用于向一对跟踪和保持电路1、1′提供输入信号的延迟元件12。跟踪和保持电路1、1′都由二进制输出信号控制，以及经由低通滤波器LPF向压控振荡器(VCO)提供频率校正信号。这对跟踪和保持电路1、1′被耦合到多路复用器5，以实现如先前描述的一样的鉴相器。在图10中，显示了所述PLL中使用的鉴相器的输出信号E。上述实施例在光学通信网络中的所述数据和时钟恢复电路(不归零信号的锁相环)中是很有用的。因为这里涉及的频率例如根据IEEE802.16可以为10到66GHz，所以半速率概念对发射器和接收器都是很有用的。

图11描述根据本发明的频率误差检测器50。频率误差检测器50包括接收频率校正信号E的第一跟踪和保持电路30和第二跟踪和保持电路30′，跟踪和保持电路30、30′都由二进制输出信号DO控制。第一和第二跟踪和保持电路30、30′被耦合到限幅器35，所述限幅器35提供一信号，其中在减法器S中从频率校正信号E减去该信号，所述减法器S提供表示所述频率校正信号E和所述二进制信号DO之间的频率误差的信号。在第一跟踪和保持以及多路复用处理之后，存储以及减去所述鉴相器输出E，其任务是测量所述鉴相器输出E的提度，以及当所述鉴相器输出信号发生周期滑移时产生正的或负的误差。在锁定中，鉴相器的输出在正值和负值之间转换，在低通滤波LPF之后产生零平均信号。这就是考虑可能的选通机构以检测频率锁定条件以及如果频率误差小于阈值则截止所述频率环的原因。

图12描述了根据本发明的相位误差检测器。所述鉴相器包括第一输入电500和第二输入电路500′。第一和第二输入电路500、500’接收各自的正交时钟信号Hq、Hi，所述第一和第二输入电路500、500′都由输入数据信号D控制，以及提供相应的第一输出信号A和第二输出信号B。所述第一输出信号A和它的反相复制信号都输入到输出多路复用器OM，多路复用器OM通过经由所述硬限幅器250的第二输出信号B控制。所述输出多路复用器OM提供表示所述输入数据信号Hq、Hi和时钟信号D之间的相位误差的信号。所述输出多路复用器的选择信号是量化版本的B信号。因此，我们可以使用限幅器或数字多路复用器，以产生信号B。图13表示三种可能状况(推迟、同相、提前)的矢量图。根据第二信号B的值，所述鉴相器输出为A或者A相反的值。当第二信号B为正值(例如，在x轴的投影，例如B＝Δ)时，则鉴相器的输出与A的值相等。当第二信号B为负值(例如，  B＝-Δ)时，则需要将所述第一信号反相。因此，我们得到与所述相位误差成线性比例的输出信号。产生所述相位误差的逻辑表示在表1中。

表1

B＝+Δ	B＝-Δ	提前	B＝-Δ
				B＝+Δ	B＝+Δ	推迟	B＝+Δ
B＝-Δ	B＝-Δ	推迟	B＝+Δ
				B＝-Δ	B＝+Δ	提前	B＝-Δ

在图13中，描述B＝Δ和B＝-Δ的矢量图。

请注意，本发明的保护范围并不局限于此处描述的实施例。本发明的保护范围也不受权利要求中的参考数字的限制。词“包括”不排除在权利要求中所提及的那些元件之外的其它元件。元件前面的词“一个”并不排除有多个这些元件。形成本发明一部分的装置可以以专用硬件形式或者可编程处理器形式来实现。本发明归于每个新的特征或者特征的组合。显示但没有声明的方面可以在共同未决申请中声明。

Claims (9)

1、一种跟踪和保持电路(1)，包括：

线性放大器(2)，用于接收差分模拟信号(D+、D-)并且由具有第一相位和第二相位的第一二进制时钟信号(H+)控制，所述线性放大器(2)在第一二进制时钟信号(H+)的第一相位期间提供与所述差分模拟信号(D+、D-)相等的前馈输入信号；

伪锁存电路(3)，由第二二进制时钟信号(H-)控制，用于存储所述前馈输入信号以及用于在所述第一二进制时钟信号(H+)的第二相位期间提供与所述前馈输入信号相等的差分输出信号(LD+、LD-)，所述第二二进制时钟信号与所述第一二进制时钟信号(H+)反相。

2、根据权利要求1所述的跟踪和保持电路(1)，其中，所述线性放大器(2)包括第一共源极晶体管对(T1、T2)，所述第一共源极晶体管对(T1、T2)经由所述第一二进制时钟信号(H+)控制的第一开关(S1)通过可开关的电流源(I_DC)在它们的共源极端施加偏压并且在它们的栅极处接收所述差分模拟信号(D+、D-)，所述线性放大器(2)还包括共漏极晶体管(T3)，所述共漏极晶体管(T3)的栅极经由基本上相等的电阻(R)耦合到第一共源极晶体管对(T1、T2)的栅极，用于确定流经所述晶体管对(T1、T2)的漏电流。

3、根据权利要求1所述的跟踪和保持电路(1)，其中，所述伪锁存电路(3)包括第二共源极晶体管对(T4、T5)，所述第二共源极晶体管对(T4、T5)经由所述第二二进制时钟信号(H-)控制的第二开关(S2)通过可开关的电流源(I_DC)在它们的共源极端施加偏压以及在它们的栅极处接收由所述线性放大器(2)提供的信号，所述伪锁存电路(3)还包括共漏极晶体管(T6)，所述共漏极晶体管(T6)的栅极经由相等的电阻(Rg)耦合到第二差分晶体管对(T4、T5)的相应栅极，用于减少流经所述晶体管对(T4、T5)的偏流，所述第二晶体管对(T4、T5)被交叉耦合。

4、根据权利要求2所述的跟踪和保持电路(1)，其中，所述线性放大器(2)还包括一对电容器，被交叉耦合在所述第一晶体管对(T1、T2)的一个晶体管的漏极和所述第一晶体管对(T2、T1)的另一个晶体管的栅极之间，分别用于减小所述放大器的输出处的串扰电流。

5、如权利要求4所述的跟踪和保持电路(1)，包括两个相同的线性放大器(2)的级联耦合，用于更好地隔离来自所述锁存电路(3)的输入数据。

6、一种跟踪数据单元(10)，包括：一对如权利要求1所述的跟踪和保持电路(1、1’)，被耦合到第一多路复用器(5)；时钟信号(H+、H-)，被基本上反相地输入到各个跟踪和保持电路(1、1’)中，用于确定具有速率的数据信号(D+、D-)的接收，所述跟踪和保持电路(1、1’)提供具有基本上半速率的输出信号(O)。

7、一种锁相环，包括如权利要求6所述的第一跟踪数据单元(10)和第二跟踪数据单元(10’)，所述第一跟踪数据单元(10)和第二跟踪数据单元(10’)接收输入信号(D+、D-)并且由压控振荡器(VCO)产生的相应正交时钟信号(Hi、Hq)控制，所述第一跟踪数据单元(10)被耦合到用于提供二进制数据输出信号(DO)的硬限幅器(11)，所述第二跟踪数据单元被耦合到用于向一对跟踪和保持电路(1、1’)提供输入信号的延迟元件(12)，所述跟踪和保持电路都由所述二进制输出信号(DO)控制并且经由低通滤波器(LPF)向所述压控振荡器(VCO)提供频率校正信号(E)。

8、根据权利要求7所述的锁相环，还包括频率误差检测器，该频率误差检测器包含输入电路(50)，所述输入电路(50)包含：

如权利要求1所述的第一跟踪和保持电路(30)以及第二跟踪和保持电路(30’)，用于接收所述频率校正信号(E)并且由所述二进制输出信号(DO)控制，所述第一和第二跟踪和保持电路(30、30’)被耦合到由所述二进制输出信号(DO)控制的多路复用装置(25)，

所述多路复用装置(25)被耦合到限幅器(35)，所述限幅器(35)提供一信号，其中在减法器(S)中从所述频率校正信号(E)减去该信号，所述减法器(S)提供表示所述频率校正信号(E)和所述二进制输出信号(DO)之间的频率误差的信号。

9、一种鉴相器，包括如权利要求8中所述的第一输入电路(500)和第二输入电路(500’)，第一和第二输入电路(500、500’)接收各自的正交时钟信号(Hq、Hi)，由输入数据信号(D)控制，并且提供相应的第一输出信号(A)和第二输出信号(B)，所述第一输出信号(A)和它的反相复制信号都被输入到输出多路复用器(OM)，所述输出多路复用器(OM)由所述第二输出信号(B)经由硬限幅器(250)控制并且提供表示所述输入数据信号和时钟信号之间的相位误差的信号(PD)。

Images