CN100583423C - 多层配线基板及其制造方法 - Google Patents

多层配线基板及其制造方法 Download PDF

Info

Publication number
CN100583423C
CN100583423C CN200610127687A CN200610127687A CN100583423C CN 100583423 C CN100583423 C CN 100583423C CN 200610127687 A CN200610127687 A CN 200610127687A CN 200610127687 A CN200610127687 A CN 200610127687A CN 100583423 C CN100583423 C CN 100583423C
Authority
CN
China
Prior art keywords
wiring layer
thickness
insulating barrier
reinforcing
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610127687A
Other languages
English (en)
Other versions
CN1929123A (zh
Inventor
中村顺一
永田欣司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1929123A publication Critical patent/CN1929123A/zh
Application granted granted Critical
Publication of CN100583423C publication Critical patent/CN100583423C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种多层配线基板，通过以预定数目层叠配线层105、108、110、112和绝缘层104、106、107、109构成该多层配线基板，并且该多层配线基板包括设置为一层或多层的加强配线层103，该加强配线层的厚度为35至150μm。

Description

多层配线基板及其制造方法
技术领域
本发明涉及一种多层配线基板及其制造方法，更具体涉及一种设有用以防止翘曲的加强装置的多层配线基板及其制造方法。
背景技术
现在，正在进行使用例如半导体芯片等半导体器件的电子器件的性能和尺寸方面的改进。因此，增加了半导体器件的集成密度，并且存在增加多管脚的数量和尺寸缩小化的趋势。提供使用增层法的多层配线基板，作为其上安装半导体器件的基板，该半导体器件的管脚数目增加，而其尺寸减小。
这种多层配线基板这样构成，即例如玻璃纤维织物包铜层压板等加强部件用作芯层，然后分别在该芯层的两个表面上分别交替形成绝缘层和配线层。由于可以在具有此构造的多层配线基板上形成精细配线层，所以可以在该多层配线基板上安装高度集成的半导体器件。
然而，由于此多层配线基板在其内部具有芯层，所以存在这样的问题，即难以使在该芯层中形成的通孔小型化，并且无法实现整个多层配线基板的更高密度。此外，存在这样的问题，即由于设有芯层，所以多层配线基板不可避免地变厚，这样阻碍了电子器件的尺寸减小。为此，在利用增层法的多层配线基板中，近来不具有芯层的多层配线基板的开发取得进展(见专利文献1：国际公开WO2003/039219和专利文献2：日本专利未经审查公开No.Hei.10-125818)。
图14示出了现有技术中的实例，不具有芯层的多层配线基板10用作半导体封装。在图14所示的实例中，半导体元件13安装在多层配线基板10的上部，并且焊球14设置在基板10的下部。此外，绝缘层15的厚度t1全部设为相等，同样配线层16的厚度t2在各层中也全部设为相等。如图14所示，由于未形成芯层，所以可以减小多层配线基板10的厚度。
然而，当仅仅去除作为加强部件的芯层时，存在这样的问题：即，由于由树脂制成的绝缘层和由金属等制成的配线层之间热膨胀的差异，而产生多层配线基板的翘曲。如果产生这种翘曲，则在安装步骤中，半导体元件等无法正确安装在多层配线基板上，并且难以将半导体封装封装在封装基板中。因此，降低了封装可靠性。此外，无法在多层配线基板中可靠地建立配线层的层间连接，并且人们担心多层配线基板的可靠性也会降低。
因此，如图14所示，已经提出这样的结构，即加强板11设置在多层配线基板10上，在加强板11中，在半导体安装区域中形成开口部12，由此加强板11加强多层配线基板10。然而，在具有此构造的多层配线基板10中，部件数目增加，并且多层配线基板10因加强板11的厚度而变厚。
发明内容
本发明的实施例提供一种多层配线基板及其制造方法，该多层配线基板能够在减小厚度的同时，抑制翘曲的产生。
根据本发明一个或多个实施例的第一方面，提供一种多层配线基板，该多层配线基板包括：配线层和绝缘层，所述配线层和绝缘层以预定数目层叠，其中，至少一个所述配线层形成为加强配线层，所述加强配线层的厚度为35至150μm。
根据本发明的第一方面，其厚度设为35至150μm的加强配线层可以执行两种功能：即作为配线层的功能和抑制翘曲产生的功能。因此，可以在不使用其它加强部件等的情况下，抑制翘曲的产生，并且可以在减小多层配线基板的厚度的同时，抑制翘曲的产生。
此外，在本发明的第一方面中，所述加强配线层的厚度T1与所述绝缘层的厚度T2之比(T1/T2)设为1≤(T1/T2)≤5。
根据本发明，可以有效防止多层配线基板中产生的翘曲。
此外，在本发明的第一方面中，所述绝缘层可由树脂形成。
此外，在本发明的第一方面中，所述加强配线层可由铜形成。
此外，根据本发明一个或多个实施例的第二方面，提供一种制造多层配线基板的方法，该方法包括以下步骤：在支撑基板上以预定次数分别进行使用树脂形成绝缘层的步骤和形成配线层的步骤；以及去除所述支撑基板的步骤，其中，在形成所述配线层的步骤中，将至少一个所述配线层形成为加强配线层，所述加强配线层的厚度为35至150μm。
根据本发明的第二方面，由于将加强配线层的厚度设为35至150μm，即厚于正常厚度，所以在总是应用于在制造多层配线基板的步骤形成配线的步骤中，可以抑制多层配线基板的翘曲。因此，由于没有必要改变制造步骤和制造设备，这样可以以较低成本制造不产生翘曲的多层配线基板。
各种实施方式可以包括下列一个或多个优点。例如，可以在减小多层配线基板的厚度的同时，抑制该基板的翘曲的产生。
通过下列详细说明书、附图和权利要求书，其它特征和优点会更加明显。
附图说明
图1为示出作为本发明实施例的多层配线基板的剖视图。
图2为示出图6所示的多层配线基板的翘曲量和加强配线层的厚度之间的关系的视图。
图3为示出图7所示的多层配线基板的翘曲量和加强配线层的厚度之间的关系的视图。
图4为示出图8所示的多层配线基板的翘曲量和加强配线层的厚度之间的关系的视图。
图5为示出未设有加强配线层的多层配线基板的构造示意图。
图6为示出其中最下配线层用作加强配线层的多层配线基板的构造示意图。
图7为示出其中次最下配线层用作加强配线层的多层配线基板的构造示意图。
图8为示出其中最下和次最下配线层用作加强配线层的多层配线基板的构造示意图。
图9为示出其中最下和最上配线层用作加强配线层的多层配线基板的构造示意图。
图10A至10D为按照制造过程说明制造作为本发明实施例的多层配线基板的方法的视图(#1)。
图11A至11D为按照制造过程说明制造作为本发明实施例的多层配线基板的方法的视图(#2)。
图12A至12C为按照制造过程说明制造作为本发明实施例的多层配线基板的方法的视图(#3)。
图13为按照制造过程说明制造作为本发明实施例的多层配线基板的方法的视图(#4)。
图14为示出作为现有技术中的实例的多层配线基板的剖视图。
具体实施方式
接下来，在下文中根据附图说明本发明的最佳实施方式。
图1示出了作为本发明实施例的多层配线基板100。如图1所示，在本实施例中，以下以具有五层结构的多层配线基板100作为实例进行说明。然而，本申请发明的应用并不局限于五层结构，而是本发明可以广泛应用于具有各种层数的多层配线基板100。
通过按顺序从底层到顶层层叠粗略分类的加强配线层103、第一绝缘层104、配线105、第二绝缘层106、配线108、第三绝缘层107、配线110、第四绝缘层109和配线112，以构成多层配线基板100。此外，在第一绝缘层104的下表面上形成阻焊层102，并且在第四绝缘层109的上表面上形成阻焊层120。
各个绝缘层104、106、107、109由例如具有热固性能的基于环氧树脂的增层树脂制成。绝缘层104、106、107、109的厚度T2设为在所有层中相等，并可以设在30至40μm的范围内。在本实施例中，作为实例，厚度T2设为30μm。这里，绝缘层的厚度T2指的是在下面放置的配线层和在上面放置的配线层之间存在的树脂(绝缘层)的厚度。
增层树脂并不局限于热固性增层树脂，也可以采用感光增层树脂和其它绝缘树脂。
同时，各个配线103、105、108、110、112由例如铜(Cu)形成。如后面所述，加强配线层103的厚度设为厚于其它配线105、108、110、112的厚度。在本实施例中，将厚度较大的配线层设在最下层，作为加强配线层103。但是厚度较大的加强配线层的设置位置并不局限于最下层。如参照图7至图9所说明的，加强配线层可以设在其它层。
配线105由导通塞部(via plug portion)105a和图案配线部105b构成。在图1中，在第一绝缘层104中形成的开口部104A(见图10D)中形成导通塞部105a，并且在第一绝缘层104的上表面上形成图案配线部105b。
在图1中，导通塞部105a的上端连接到图案配线部105b，并且导通塞部105a的下端连接到加强配线层103。加强配线层103形成为部分与在第一绝缘层104的下表面上形成的阻焊层102的开口部102A相对。如后面所述，此加强配线层103作为加强部件，以防止多层配线基板100的翘曲，也作为外部连接端子。此外，根据实际情况，设置焊球等(未在本实施例中设置)。
配线108由导通塞部108a和图案配线部108b构成。在图1中，在第二绝缘层106中形成的开口部106A(见图11B)中形成导通塞部108a，并且在第二绝缘层106的上表面上形成图案配线部108b。在图1中，导通塞部108a的上端连接到图案配线部108b，并且导通塞部108a的下端部连接到配线105的图案配线部105b。
配线110由导通塞部110a和图案配线部110b构成。在图1中，在第三绝缘层107中形成的开口部107A(见图11D)中形成导通塞部110a，并且在第三绝缘层107的上表面上形成图案配线部110b。在图1中，导通塞部110a的上端连接到图案配线部110b，并且导通塞部110a的下端部连接到配线108的图案配线部108b。
配线112由导通塞部112a和图案配线部112b构成。在图1中，在第四绝缘层109中形成的开口部109A(见图12B)中形成导通塞部112a，并且在第四绝缘层109的上表面上形成图案配线部112b。
形成图案配线部112b的一部分的位置设为与在第四绝缘层109的上表面上形成的阻焊层120中的开口部120A相对。因此，图案配线部112b这样构成，即图案配线部112b的一部分通过开口部120A从阻焊层120露出。图案配线部112b从开口部120A露出的一部分作为外部连接端子。举例来说，半导体元件等连接到图案配线部112b上(在本实施例中未设置半导体元件)。
然后，在下文中详细说明加强配线层103。与其他配线105、108、110、112一样，加强配线层103由铜形成。通常，在多层配线基板100中用作层间配线的图案配线部105b、108b、110b、112b的厚度T3约为10至20μm。在本实施例中，作为实例将厚度T3设为约12μm。主要根据电学性质来设定此厚度。
与之对比，加强配线层103的厚度设为约35至150μm。在本实施例中，示出了这样的构造，即只设置一层加强配线层103。然而，如后面所述，加强配线层103的数目并不局限于一层，也可以设置为多层。
如上所述，加强配线层103由金属铜(Cu)形成。加强配线层103的刚度大于构成各个绝缘层104、106、107、109的增层树脂。如果将此加强配线层103的厚度设为大于普通图案配线部105b、108b、110b、112b的厚度(约12μm)，则这种加强配线层103可以用作抑制多层配线基板100产生翘曲的加强部件。
换言之，根据本实施例的多层配线基板100这样构成，即加强配线层103具有两种功能，即作为配线层的功能(电学功能)和抑制翘曲产生的功能(机械功能)。因此，在根据本实施例的多层配线基板100中，可以在不使用其它加强部件等的情况下，抑制翘曲的产生，因此可以在减小厚度的同时，抑制翘曲的产生。
由于可以增强加强效果，所以优选的是将加强配线层103的面积(当加强配线层由导通塞部和图案配线部构成时为图案配线部的面积)设为较大。因此，加强配线层最好由接地层、电源层等实心(solid)配线图案部形成。
此外，作为加强配线层，框状图案配线部可以设在与多层配线基板的周围部分对应的区域。此外，除了导通电信号的图案配线部以外，用以增加加强配线层的面积的伪图案配线部(未电连接到其它图案配线部)可以设在加强配线层中。另外，此框状图案配线部和此伪图案配线部可以连接到电源线或接地线。
这里，在下文中将参照图2至图9说明当加强配线层的厚度变化时以及当该加强配线层的设置位置和设置数目变化时产生的多层配线基板的翘曲。
在图2至图4中，纵坐标示出了在多层配线基板中产生的翘曲量，横坐标示出了加强配线层的厚度。图2至4示出了在各具有40mm×40mm尺寸的试件中产生的翘曲量的测量结果。图2示出了图6中所示的多层配线基板的特性。具体来说，图2示出了其中厚于配线116的加强配线层117设在最下层的多层配线基板的特性。
此外，图3示出了图7中所示的多层配线基板的特性。具体来说，图3示出了其中厚于配线116的加强配线层117设在次最下层的多层配线基板的特性。此外，图4示出了图8中所示的多层配线基板的特性。具体来说，图4示出了其中厚于配线116的加强配线层117设在最下层和次最下层的多层配线基板的特性。
如图6至图8所示，所有多层配线基板都由四层多层配线基板形成，并由四个绝缘层115和四个配线层116、117构成。此外，绝缘层115的厚度T2均全部相等，并分别设为30μm，并且普通配线层116的厚度设为12μm。
此外，在图2至图4中用箭头A表示的特性与如图5所示、将所有配线层116的厚度设为相等(设为正常厚度12μm)时获得的特性对应。此多层配线基板具有与现有技术中的多层配线基板等效的构造。此外，在图2至图4中，用箭头B表示的特性与将加强配线层117的厚度设为18μm时获得的特性对应，用箭头C表示的特性与将加强配线层117的厚度设为35μm时获得的特性对应，并且用箭头D表示的特性与将加强配线层117的厚度设为150μm时获得的特性对应。
当研究图2至图4所示的特性时，在所有图中，与现有技术等效的多层配线基板的特性(用箭头A表示的特性)均较差。在多层配线基板中产生超过600μm的较大翘曲。此外，在用箭头B表示、并在将加强配线层117的厚度设为18μm时获得的特性中，在图3和图4中所示的多层配线基板中稍微表现出特性的改进，但是尚未令人满意地抑制翘曲的产生。
与之对比，在用箭头C表示、并在将加强配线层117的厚度设为35μm时获得的特性中，可以看出，在图2至图4的所有图中翘曲量明显显著减少。此外，即使当将加强配线层117的厚度设为150μm时，用箭头D表示的翘曲产生也不会比用箭头C表示的在厚度为35μm时翘曲产生受到更大程度的抑制。
如上所述，减少翘曲的效果随着加强配线层117的厚度的增加而增加。然而，当考虑实际的翘曲减少效果和多层配线基板的生产率(形成更厚的配线层要消耗多得多的时间和成本)，并且考虑图2至图4所示的特性时，需要将为抑制多层配线基板产生翘曲而设置的加强配线层117的厚度T1设为35至150μm。另外，当考虑这样的情况时，即当加强配线层117的厚度超过35μm时，翘曲特性保持在几乎相同的水平线上，这样，优选的是将加强配线层117的厚度T1设为35至70μm。
此外，与图2所示的特性相比较，图3所示的特性示出表现出较好的特性。这是由于，在与图3中的特性对应的图7所示的多层配线基板中，加强配线层117设置在次最下层，这样加强配线层117定位为更接近于多层配线基板的中心位置。这样，由于作为加强部件的加强配线层117位于多层配线基板的中心位置处或位于接近于该中心的位置处，所以改进了以加强配线层117为中心的上下平衡(竖直平衡)，因此可以抑制翘曲的产生。
此外，与图2所示的特性相比较，图4所示的特性表现出较好的特性。这是由于，在与图4中的特性对应的图8所示的多层配线基板中，设置了多个加强配线层117。这样，由于增加了作为加强部件的加强配线层117的设置数目，所以增加了例如刚度等机械强度，因此可以抑制翘曲的产生。
因此，如图9所示，由于加强配线层117设置在最上配线层和最下配线层中，所以设置了多个加强配线层117并且改进了上下平衡，从而可以有效减少翘曲的产生。
如上所述，最好将为抑制多层配线基板产生翘曲而设置的加强配线层117的厚度T1设为35至150μm。然而，尽管仅提供具有此厚度的加强配线层117，但是在绝缘层115的厚度T2厚于加强配线层117的厚度T1的情况下，也会降低翘曲减小效果。
因此，为了有效抑制在多层配线基板中产生的翘曲，需要将加强配线层117的厚度T1与绝缘层115的厚度T2之比(T1/T2)设为1≤(T1/T2)≤5，并且将加强配线层117设为厚于绝缘层115。因此，可以有效防止多层配线基板中产生的翘曲。
通过以形成为四层结构的多层配线基板作为实例，说明了以上特性。但是，对于具有其它层数的多层配线基板，以上说明同样适用。
接下来，在下文中将说明制造根据本发明的多层配线基板的方法。在下面说明中，以制造图1所示的多层配线基板100的方法作为实例。
图10A至图13根据制造过程示出了制造多层配线基板100的方法。在图10A至图13中，在与图1所示构造对应的构造上附加相同的附图标记。
在制造多层配线基板100的过程中，首先制备图10A所示的支撑基板101。此支撑基板101由例如铜等导电材料形成。在支撑基板101的上表面(其上形成有多层配线基板100的表面)上预先形成例如镍膜等阻挡膜(未示出)。
由感光树脂材料制成的膜状抗蚀薄膜(抗蚀剂)113设在支撑基板101上。选择厚于加强配线层103的厚度(至少为35至150μm)的厚度，作为抗蚀薄膜113的厚度。
然后，通过经由掩模图案(未示出)向抗蚀薄膜113照射光而使其曝光，从而使抗蚀薄膜113形成图案。这样，在形成加强配线层103的位置形成开口部。从而使得支撑基板101从开口部露出。
然后，通过在使用支撑基板101作为导电路径的同时，实施电镀，以在抗蚀薄膜113中形成的开口部上沉积铜(Cu)。这样，形成加强配线层103。图10B示出了形成加强配线层103的状态。
此时，通过执行管理电镀时间等，将加强配线层103的厚度控制在35至150μm的范围内。在电镀法中，通常控制电镀金属的厚度。因此，在电镀过程中，可以容易地实现将加强配线层103的厚度设为35至150μm，即厚于普通配线层的厚度(12μm)。然后，在形成加强配线层103之后，去除抗蚀薄膜113。
然后，形成第一绝缘层104和配线105。首先，如图10C所示，通过涂覆例如热固性环氧树脂等树脂或层压树脂薄膜，在支撑基板101和加强配线层103上形成第一绝缘层104(增层)。然后，如图10D所示，通过使用例如激光，在第一绝缘层104中形成开口部104A(导通孔)。
然后，通过使用电镀法在第一绝缘层104上形成配线105。换言之，在第一绝缘层104中的开口部104A中形成导通塞部105a，并且在第一绝缘层104上形成连接到导通塞部105a的图案配线部105b。图11A示出了形成配线105的状态。此时，将图案配线部105b的厚度设为12μm，即普通配线层的厚度。
具体来说，通过无电解镀铜，在第一绝缘层104上形成种晶层(seed layer)，然后，通过光刻法在第一绝缘层104上形成抗蚀图案(未示出)。然后，在使用该抗蚀图案作为掩模的同时，通过电镀沉积铜，然后去除该抗蚀图案和不必要的种晶层。因此，形成分别由导通塞部105a和图案配线部105b构成的配线105。
然后，执行在第一绝缘层104上形成第二绝缘层106和配线108的过程。通过使用与形成第一绝缘层104和配线105相同的方法，执行第二绝缘层106和配线108的形成。换言之，通过涂覆例如热固性环氧树脂等树脂或层压树脂薄膜，在第一绝缘层104和图案配线部105b上形成第二绝缘层106(增层)。然后，如图11B所示，通过使用例如激光，在第二绝缘层106中形成开口部106A(导通孔)。
然后，通过使用电镀法，在第二绝缘层106上形成配线108。换言之，通过无电解镀铜，在第二绝缘层106上形成种晶层，然后，通过光刻法，在第二绝缘层106上形成抗蚀图案(未示出)。
然后，在使用抗蚀图案作为掩模的同时，通过电镀沉积铜，然后，去除该抗蚀图案和不必要的种晶层。因此，在第二绝缘层106上形成分别由导通塞部108a和图案配线部108b(厚度为约12μm)构成的配线108。图11C示出了形成配线108的状态。
然后，执行形成第三绝缘层107和配线110的过程。通过使用与形成第一绝缘层104和配线105相同的方法，执行第三绝缘层107和配线110的形成。换言之，通过涂覆例如热固性环氧树脂等树脂或层压树脂薄膜，在第二绝缘层106和图案配线部108b上形成第三绝缘层107(增层)。然后，如图11D所示，通过使用例如激光，在第三绝缘层107中形成开口部107A(导通孔)。
然后，通过使用电镀法，在第三绝缘层107上形成配线110。换言之，通过无电解镀铜，在第三绝缘层107上形成种晶层，然后，通过光刻法，在第三绝缘层107上形成抗蚀图案(未示出)。
然后，在使用抗蚀图案作为掩模的同时，通过电镀沉积铜，然后，去除该抗蚀图案和不必要的种晶层。因此，在第三绝缘层107上形成分别由导通塞部110a和图案配线部110b(厚度为约12μm)构成的配线110。图12A示出了形成配线110的状态。
然后，执行形成第四绝缘层109和配线112的过程。通过使用与形成第一绝缘层104和配线105相同的方法，执行第四绝缘层109和配线112的形成。换言之，通过涂覆例如热固性环氧树脂等树脂或层压树脂薄膜，在第三绝缘层107和图案配线部110b上形成第四绝缘层109(增层)。然后，如图12B所示，通过使用例如激光，在第四绝缘层109中形成开口部109A(导通孔)。
然后，通过使用电镀法，在第四绝缘层109上形成配线112。换言之，通过无电解镀铜，在第四绝缘层109上形成种晶层，然后，通过光刻法，在第四绝缘层109上形成抗蚀图案(未示出)。
然后，在使用抗蚀图案作为掩模的同时，通过电镀沉积铜，然后，去除该抗蚀图案和不必要的种晶层。因此，在第四绝缘层109上形成分别由导通塞部112a和图案配线部112b(厚度为约12μm)构成的配线112。图12C示出了形成配线112的状态。
然后，通过蚀刻(例如湿法蚀刻)，从图12C所示的状态去除支撑基板101。通过使用只溶解支撑基板101而不能溶解其上的阻挡膜(镍膜)的蚀刻溶液，执行此蚀刻过程。
此时，由于在用抗蚀剂等覆盖第四绝缘层109的整个上表面的同时进行蚀刻，所以，图案配线部112b不会因蚀刻而受到损伤。在露出阻挡膜的条件下，完成支撑基板101的蚀刻，然后，执行蚀刻过程，以便只去除该阻挡膜。图13示出了去除支撑基板101和阻挡膜的状态。
如果在多层配线基板上安装半导体元件，则半导体元件和电子部件可以在去除支撑基板101之前安装在图案配线部120b上，然后，可以去除支撑基板101。
然后，通过丝网印刷法等，在第一绝缘层104的下表面和第四绝缘层109的上表面上形成阻焊层102、120。然后，通过经由掩模图案(未示出)向阻焊层102、120照射光而使它们曝光，从而使阻焊层102、120形成图案。这样，形成开口部102A、120A。
形成开口部102A的位置选为与加强配线层103相对，并且形成开口部120A的位置选为与图案配线部112b的位置对应。
通过执行以上一系列步骤，从而制造出图1所示的多层配线基板100。根据本实施例的制造方法，由于将加强配线层103的厚度设为35至150μm，即厚于正常厚度，所以在总是应用于在制造多层配线基板100的步骤形成配线的步骤中，可以抑制多层配线基板100的翘曲。因此，由于没有必要改变制造步骤和制造设备，所以可以以较低成本制造不产生翘曲的多层配线基板100。另外，通过根据本实施例的多层配线基板100的制造方法，可以实现从其去除支撑基板101的所谓的无芯结构。因此，可以实现多层配线基板100的厚度减小。
在以上实施例中，说明了以下情况：即，多层配线基板100在第四绝缘层109侧的表面用作在其上安装半导体元件的表面，并且多层配线基板100在第一绝缘层104侧的表面用作在其上设置外部连接端子的表面。但是，在第一绝缘层104侧的表面可以用作在其上安装半导体元件的表面，并且在第四绝缘层109侧的表面用作在其上设置外部连接端子的表面。
此外，本实施例的多层配线基板100并不局限于作为在其上安装半导体元件的基板的应用，而是可以广泛应用于在其上安装各种电子元件和各种电子部件的基板。
此外，在制造多层配线基板100的方法中，为便于说明，示出并说明了从一个支撑基板101制造一个多层配线基板100的过程。实际上应用了所谓的多联印刷(gang printing)。也就是说，通过在一个支撑基板101上印刷大量的多层配线基板100，然后，将基板101切割成单独的片，形成大量的多层配线基板100。因此，可以实现制造效率的提高。
此外，在本实施例中，示出了通过使用一块支撑基板101制造多层配线基板100的方法。然而，如在专利文献1中所披露的，举例来说，可以使用两块支撑基板，然后，可以在通过层叠两块支撑基板而获得的复合基板上形成多层配线基板。在这种构造的情况下，支撑体侧作为在其上安装半导体元件的表面。此外，作为专利文献2中所披露的多层配线基板，支撑体侧作为在其上设置外部连接端子的表面。
另外，随着配线层的厚度变得更薄，可以实现配线层(配线图案)的更高密度和更精细图案，因此，如果图6和图8所示以上实施例中的多层配线基板的构造应用于专利文献1、2中所披露的制造方法，则优选的是在形成外部连接端子的一侧形成加强配线层117。
换言之，在半导体元件安装表面和外部连接端子表面中，在其上安装半导体元件的表面必须小型化，所述半导体元件与焊球等相对比是小型化的。以上构造可以应对这种小型化。具体来说，当图6所示的多层配线基板的构造应用于专利文献1时，优选的是将配线层和绝缘层层叠在支撑体上，然后应将最后形成的配线层用作加强配线层。此外，当图6所示的多层配线基板的构造应用于专利文献2时，优选的是应将最先在支撑体上形成的配线层用作加强配线层。

Claims (6)

1.一种多层配线基板，包括：
配线层和绝缘层，所述配线层和绝缘层以预定数目层叠以形成多层结构，
其中，至少一个所述配线层形成为加强配线层，所述加强配线层的厚度为T1，35μm≤T1＜70μm，除所述加强配线层之外的其它配线层的厚度为10至20μm，所述绝缘层的厚度为T2，所述绝缘层的厚度T2指的是下面的配线层和上面的配线层之间的厚度，所述绝缘层的厚度T2为30至40μm，厚度T1与厚度T2之比(T1/T2)设为1≤(T1/T2)≤5，所述加强配线层位于所述多层配线基板的中心位置处或位于接近于所述中心的位置处。
2.根据权利要求1所述的多层配线基板，其中，
所述绝缘层由树脂形成。
3.根据权利要求1所述的多层配线基板，其中，
所述加强配线层由铜形成。
4.一种多层配线基板，包括：
配线层和绝缘层，所述配线层和绝缘层以预定数目层叠以形成多层结构，
其中，至少一个所述配线层形成为加强配线层，所述加强配线层的厚度为T1，35μm≤T1＜70μm，除所述加强配线层之外的其它配线层的厚度为10至20μm，所述绝缘层的厚度为T2，所述绝缘层的厚度T2指的是下面的配线层和上面的配线层之间的厚度，所述绝缘层的厚度T2为30至40μm，厚度T1与厚度T2之比(T1/T2)设为1≤(T1/T2)≤5，最上配线层和最下配线层形成为所述加强配线层。
5.一种制造多层配线基板的方法，包括以下步骤：
在支撑基板上以预定次数分别进行使用树脂形成绝缘层和形成配线层以形成多层结构；以及
去除所述支撑基板，
其中，在形成所述配线层的步骤中，将至少一个所述配线层形成为加强配线层，所述加强配线层的厚度为T1，35μm≤T1＜70μm，除所述加强配线层之外的其它配线层的厚度为10至20μm，所述绝缘层的厚度为T2，所述绝缘层的厚度T2指的是下面的配线层和上面的配线层之间的厚度，所述绝缘层的厚度T2为30至40μm，厚度T1与厚度T2之比(T1/T2)设为1≤(T1/T2)≤5，所述加强配线层位于所述多层配线基板的中心位置处或位于接近于所述中心的位置处。
6.一种制造多层配线基板的方法，包括以下步骤：
在支撑基板上以预定次数分别进行使用树脂形成绝缘层和形成配线层以形成多层结构；以及
去除所述支撑基板，
其中，在形成所述配线层的步骤中，将至少一个所述配线层形成为加强配线层，所述加强配线层的厚度为T1，35μm≤T1＜70μm，除所述加强配线层之外的其它配线层的厚度为10至20μm，所述绝缘层的厚度为T2，所述绝缘层的厚度T2指的是下面的配线层和上面的配线层之间的厚度，所述绝缘层的厚度T2为30至40μm，厚度T1与厚度T2之比(T1/T2)设为1≤(T1/T2)≤5，最上配线层和最下配线层形成为所述加强配线层。
CN200610127687A 2005-09-07 2006-09-07 多层配线基板及其制造方法 Expired - Fee Related CN100583423C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005259724A JP4452222B2 (ja) 2005-09-07 2005-09-07 多層配線基板及びその製造方法
JP2005259724 2005-09-07

Publications (2)

Publication Number Publication Date
CN1929123A CN1929123A (zh) 2007-03-14
CN100583423C true CN100583423C (zh) 2010-01-20

Family

ID=37854252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610127687A Expired - Fee Related CN100583423C (zh) 2005-09-07 2006-09-07 多层配线基板及其制造方法

Country Status (5)

Country Link
US (1) US7696613B2 (zh)
JP (1) JP4452222B2 (zh)
KR (1) KR20070028246A (zh)
CN (1) CN100583423C (zh)
TW (1) TWI388257B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108713353A (zh) * 2016-03-07 2018-10-26 三菱电机株式会社 电子控制装置

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI296843B (en) * 2006-04-19 2008-05-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
TWI295842B (en) * 2006-04-19 2008-04-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
KR20080097065A (ko) * 2007-04-30 2008-11-04 주식회사 탑 엔지니어링 박막 세라믹 다층 배선 기판 및 이의 제조 방법
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
JP5114130B2 (ja) * 2007-08-24 2013-01-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP5025399B2 (ja) * 2007-09-27 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP4993739B2 (ja) 2007-12-06 2012-08-08 新光電気工業株式会社 配線基板、その製造方法及び電子部品装置
KR100925666B1 (ko) 2007-12-18 2009-11-10 대덕전자 주식회사 플립 칩 실장을 위한 솔더 형성 방법
JP5157587B2 (ja) * 2008-03-31 2013-03-06 凸版印刷株式会社 多層配線基板の製造方法
KR100956688B1 (ko) 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
KR20100043547A (ko) * 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
JP5111342B2 (ja) * 2008-12-01 2013-01-09 日本特殊陶業株式会社 配線基板
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US7994631B1 (en) * 2009-05-04 2011-08-09 Xilinx, Inc. Substrate for an integrated circuit package and a method of forming a substrate
JP4473935B1 (ja) 2009-07-06 2010-06-02 新光電気工業株式会社 多層配線基板
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
JP5367523B2 (ja) * 2009-09-25 2013-12-11 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP5527585B2 (ja) * 2009-12-15 2014-06-18 日立化成株式会社 多層配線基板及びその製造方法
JP4576480B1 (ja) * 2010-01-18 2010-11-10 新光電気工業株式会社 多層配線基板
US8929090B2 (en) * 2010-01-22 2015-01-06 Nec Corporation Functional element built-in substrate and wiring substrate
JP5570855B2 (ja) * 2010-03-18 2014-08-13 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置及びその製造方法
US8319318B2 (en) * 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
JP4669908B2 (ja) * 2010-07-12 2011-04-13 新光電気工業株式会社 多層配線基板
JP5587139B2 (ja) * 2010-11-04 2014-09-10 日本特殊陶業株式会社 多層配線基板
JP2013135080A (ja) * 2011-12-26 2013-07-08 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2013149674A (ja) * 2012-01-17 2013-08-01 Denso Corp モールドパッケージおよびその製造方法
JP5971518B2 (ja) * 2012-03-30 2016-08-17 日立化成株式会社 多層配線基板
JP5903337B2 (ja) * 2012-06-08 2016-04-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
DE102012214982B4 (de) * 2012-08-23 2021-06-02 Vitesco Technologies GmbH Leiterplatine
JP2013065876A (ja) * 2012-11-22 2013-04-11 Princo Corp 多層基板及びその製造方法
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
KR101506794B1 (ko) * 2013-07-18 2015-03-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6208054B2 (ja) * 2014-03-10 2017-10-04 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
CN104183567B (zh) * 2014-08-19 2017-03-01 华进半导体封装先导技术研发中心有限公司 薄型封装基板及其制作工艺
JP6070909B2 (ja) * 2014-12-01 2017-02-01 株式会社村田製作所 電子機器、電気素子および電気素子用トレイ
US20160174365A1 (en) * 2014-12-15 2016-06-16 Bridge Semiconductor Corporation Wiring board with dual wiring structures integrated together and method of making the same
JP2016139632A (ja) * 2015-01-26 2016-08-04 京セラ株式会社 配線基板
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
CN205810855U (zh) * 2015-07-03 2016-12-14 西铁城电子株式会社 具有基板和安装于基板的发光元件的发光装置
CN208227405U (zh) * 2015-10-15 2018-12-11 株式会社村田制作所 树脂基板及部件安装树脂基板
US10115668B2 (en) 2015-12-15 2018-10-30 Intel IP Corporation Semiconductor package having a variable redistribution layer thickness
KR102494343B1 (ko) * 2016-01-11 2023-02-01 삼성전기주식회사 인쇄회로기판
CN107887285A (zh) * 2016-09-30 2018-04-06 中芯国际集成电路制造(北京)有限公司 焊垫结构及其制造方法、及图像传感器
JP2018174236A (ja) * 2017-03-31 2018-11-08 信之 幸谷 多層回路基板構造
US11315862B2 (en) * 2020-01-31 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US11233035B2 (en) * 2020-05-28 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
WO2022086295A1 (ko) * 2020-10-22 2022-04-28 엘지이노텍 주식회사 회로 기판

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425380A (en) * 1982-11-19 1984-01-10 Kollmorgen Technologies Corporation Hole cleaning process for printed circuit boards using permanganate and caustic treating solutions
JPH06334279A (ja) * 1993-05-20 1994-12-02 Minolta Camera Co Ltd 多層フレキシブル電装基板
US5505321A (en) * 1994-12-05 1996-04-09 Teledyne Industries, Inc. Fabrication multilayer combined rigid/flex printed circuit board
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
JP4282777B2 (ja) 1996-10-16 2009-06-24 株式会社トッパンＮｅｃサーキットソリューションズ 半導体装置用基板及び半導体装置の製造方法
EP1041590A4 (en) * 1997-11-18 2004-09-22 Matsushita Electric Ind Co Ltd LAMINATE AND CAPACITOR
JP2000068328A (ja) 1998-08-21 2000-03-03 Olympus Optical Co Ltd フリップチップ実装用配線基板
US6736988B1 (en) * 1999-11-04 2004-05-18 Mitsubishi Gas Chemical Company, Inc. Copper-clad board suitable for making hole with carbon dioxide laser, method of making hole in said copper-clad board and printed wiring board comprising said copper-clad board
JP3744383B2 (ja) 2000-06-09 2006-02-08 松下電器産業株式会社 複合配線基板及びその製造方法
JP2003007921A (ja) 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
KR100516795B1 (ko) 2001-10-31 2005-09-26 신꼬오덴기 고교 가부시키가이샤 반도체 장치용 다층 회로 기판의 제조 방법
JP4024563B2 (ja) * 2002-03-15 2007-12-19 株式会社日立製作所 半導体装置
US7239013B2 (en) * 2002-07-18 2007-07-03 Hitachi Chemical Co., Ltd. Multilayer wiring board, method for producing the same, semiconductor device and radio electronic device
AU2003262050B2 (en) * 2002-11-14 2009-07-02 Toray Industries, Inc. Reinforcing fiber substrate, composite material and method for producing the same
JP4106438B2 (ja) * 2003-06-20 2008-06-25 独立行政法人産業技術総合研究所 多層微細配線インターポーザおよびその製造方法
JP4184909B2 (ja) 2003-09-22 2008-11-19 日東電工株式会社 配線回路基板の製造方法
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP4837264B2 (ja) * 2004-07-14 2011-12-14 ヤマウチ株式会社 熱プレス用クッション材

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108713353A (zh) * 2016-03-07 2018-10-26 三菱电机株式会社 电子控制装置

Also Published As

Publication number Publication date
US20070057363A1 (en) 2007-03-15
JP2007073766A (ja) 2007-03-22
CN1929123A (zh) 2007-03-14
KR20070028246A (ko) 2007-03-12
TW200730062A (en) 2007-08-01
JP4452222B2 (ja) 2010-04-21
US7696613B2 (en) 2010-04-13
TWI388257B (zh) 2013-03-01

Similar Documents

Publication Publication Date Title
CN100583423C (zh) 多层配线基板及其制造方法
KR101751232B1 (ko) 일체식 구조적 요소를 갖는 다층 전자 구조체의 제조방법
KR101342031B1 (ko) 다층 배선 기판 및 그 제조 방법
US20150216050A1 (en) Printed wiring board and method for manufacturing the same
KR20070065789A (ko) 회로판 및 그 제조방법
WO2004053983A1 (en) Metal core substrate packaging
KR20030050400A (ko) 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
US8987602B2 (en) Multilayer electronic support structure with cofabricated metal core
CN101409238A (zh) 无核层封装基板的制作方法
US20130153266A1 (en) Printed circuit board and method of manufacturing the same
CN1791311B (zh) 制造电路基板的方法和制造电子部件封装结构的方法
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
CN101364586B (zh) 封装基板结构
KR101489798B1 (ko) 배선 기판
US20080030965A1 (en) Circuit board structure with capacitors embedded therein and method for fabricating the same
WO2008008798A1 (en) Integrated circuit mount system with solder mask pad
US7810232B2 (en) Method of manufacturing a circuit board
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
US6913814B2 (en) Lamination process and structure of high layout density substrate
KR20100043592A (ko) 스택비아 포스트를 갖는 다층 인쇄회로기판
CN101740403B (zh) 封装基板结构及其制作方法
JP2021022621A (ja) ガラス基板を用いたプリント配線板およびその製造方法
KR102172678B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR20150069767A (ko) 인쇄회로기판 및 그 제조방법
KR20090011932A (ko) 패키지 기판 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100120

Termination date: 20190907