CN100593249C - 制造具有介电层表面处理的电子器件的方法 - Google Patents

制造具有介电层表面处理的电子器件的方法 Download PDF

Info

Publication number
CN100593249C
CN100593249C CN200580039067A CN200580039067A CN100593249C CN 100593249 C CN100593249 C CN 100593249C CN 200580039067 A CN200580039067 A CN 200580039067A CN 200580039067 A CN200580039067 A CN 200580039067A CN 100593249 C CN100593249 C CN 100593249C
Authority
CN
China
Prior art keywords
polymeric layer
layer
dielectric
plasma
monomer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580039067A
Other languages
English (en)
Other versions
CN101057346A (zh
Inventor
蒂莫西·D·邓巴
托米·W·凯利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN101057346A publication Critical patent/CN101057346A/zh
Application granted granted Critical
Publication of CN100593249C publication Critical patent/CN100593249C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Abstract

一种制造电子器件的方法，所述方法为：(a)使用选自(i)等离子体聚合含单体的前体和(ii)从包括一种或多种单体共聚单元的聚合物的靶进行溅射的等离子体基沉积技术，在介电层上沉积基本上非氟化的聚合物层，所述单体选自芳族单体、基本上为烃的单体和其组合；以及(b)沉积与所述聚合物层相邻的有机半导体层。

Description

制造具有介电层表面处理的电子器件的方法
技术领域
本发明涉及制造晶体管和其他具有介电层表面处理的电子器件的方法，在另一个方面中，涉及晶体管和其他具有介电层表面处理的电子器件。
背景技术
有机薄膜晶体管(OTFT)(即，具有有机半导体的薄膜晶体管)作为围绕低成本电子能实现各种应用的技术越来越受到关注。可以认为，可以合成有机半导体以加入各种器件所需的电子性能。还可以构建这些器件以实现低成本、卷带式加工，而目前对于硅晶微电子学这是不可能的。
然而，有机电子器件中一个受关注领域是有机半导体和栅极电介质之间形成的界面的质量。对控制半导体/介电质间界面的努力，例如在有机半导体和栅极电介质之间插入聚合物层(参见，例如美国专利6,617,609(Kelley等人)和美国专利申请03/0102471(Kelley等人))，已经使器件性能得到改进。
通常，这些聚合物界面层是溶液沉积的，例如，通过旋涂或相似技术。然而在许多情况下，OTFT的其他层(例如栅电极，栅极电介质，有机半导体，和源极和漏极)是气相沉积的。因此，为在气相沉积的晶体管上溶液沉积聚合物界面层，必须在栅极电介质和有机半导体的气相沉积之间从真空室取出部分完成的晶体管，然后送回真空室。
发明内容
有鉴于此，需要一种快速和容易的方法来改进OTFT的半导体/电介质间的界面。
简言之，在一个方面中，本发明提供一种制造有机薄膜晶体管和其他具有介电层表面处理的有机电子器件的方法。所述方法包括
(a)使用选自(i)等离子体聚合含单体的前体和(ii)从包括一种或多种单体共聚单元的聚合物的靶进行溅射
的等离子体基沉积技术，在介电层上沉积基本上非氟化的聚合物层；以及
(b)沉积与所述聚合物层相邻的有机半导体层。所述单体可以选自芳族单体，基本上为烃的单体，和其组合。
本文中，″基本上非氟化的″指聚合物层中小于约5％(优选小于约1％；更优选0％)的碳具有氟取代基，″基本上为烃″指单体中小于约30％(优选地，小于约20％；更优选地，小于约10％)的非氢原子不是碳原子(即，X小于约0.3(优选地，小于约0.2；更优选地，小于约0.1)，其中X＝(非H，非C原子数)/(非H原子数)。
在另一个方面中，本发明提供一种制造有机薄膜晶体管的方法，所述方法包括(a)提供衬底，(b)在所述衬底上气相沉积栅电极材料，(c)在所述栅电极材料上气相沉积栅极电介质，(d)在所述栅极电介质上等离子体聚合包括选自芳族单体、基本上为烃的单体或其组合的单体的前体，从而在其上形成基本上非氟化的聚合物层，(e)气相沉积与所述聚合物层相邻的有机半导体层，以及(f)气相沉积与有机半导体层邻接的源极和漏极。
在另一个方面中，本发明提供有机薄膜晶体管和其他有机电子器件，其包括在介电层上的基本上非氟化的聚合物层和与所述聚合物层相邻的有机半导体层；所述聚合物层包括芳族聚合物或基本上为烃的聚合物，并且是基本上不溶的。
本文中，″基本上不溶的″指在环境条件下能够制造包括至少20wt.％非等离子体聚合的线性聚合物(通常分子量为100,000～200,000原子质量单位)的溶液的溶剂，溶解小于30％的从相同单体等离子体聚合的聚合物层。
基本上非氟化的聚合物层(下面称作″聚合物层″)通过控制有机半导体和介电材料之间的界面，可以改进有机电子器件如OTFT的性能(例如阈值电压，亚阈值电压，开/关比，和/或载荷子迁移率)。有利的是，本发明的方法能够使用气相沉积技术制造包括聚合物层的整个有机电子器件或OTFT。因此，在制造过程中通常不需要暂停真空。
此外，已经发现利用上述方法沉积的聚合物层可以使用荫罩技术而图案化。因此，可以在一个步骤中沉积聚合物层并图案化。此外，可以使用荫罩技术制造整个有机电子器件或OTFT。
因此，本发明的方法满足本领域中对快速和容易的方法来改进OTFT的半导体/电介质间界面的需求。
附图说明
图1是通过在300W下等离子体聚合而在硅晶片上沉积的图案化聚合物层的照片。
图2是通过在900W下等离子体聚合而在硅晶片上沉积的图案化聚合物层的照片。
具体实施方式
本发明的方法可用于制造电子器件，例如电容器，晶体管(有多种类型，包括结式晶体管和薄膜晶体管)，二极管(例如，发光二极管)，光电器件，和显示器。优选地，电子器件是有机电子器件(即，具有有机半导体的电子器件)，例如有机薄膜晶体管和有机发光二极管。
有机薄膜晶体管(OTFT)是一种特别有用类型的有机电子器件。OTFT通常包括衬底，衬底上的栅电极，栅电极上的栅极电介质，与栅极电介质相邻的源极和漏极，和与栅极电介质相邻和与源极和漏极相邻的有机半导体层。这些部件可以组装成各种结构。例如，源极和漏极可以与栅极电介质相邻，其中有机半导体层在源极和漏极之上，或有机半导体层可以插在源极和漏极与栅极电介质之间。
本发明的OTFT还包括插在栅极电介质和有机半导体层之间的聚合物层。聚合物层可任选与栅极电介质集成。
衬底
本发明制造的OTFT可以配置在衬底上。衬底通常在制造、试验和/或使用中承载OTFT。例如，可以选择一个衬底进行试验或筛选各种实施方案，而选择另一个衬底用于商业实施方案。任选地，衬底可以提供用于OTFT的电气功能。有用的衬底材料包括有机和无机材料。例如，衬底可以包括无机玻璃，陶瓷箔，聚合材料(例如丙烯酸类树脂，环氧树脂，聚酰胺，聚碳酸酯，聚酰亚胺，聚酮，聚(氧-1，4-亚苯基氧-1，4-亚苯基羰基-1，4-亚苯基)(有时称作聚(醚醚酮)或PEEK)，聚降冰片烯，聚苯醚，聚(萘二羧酸乙二醇酯)(PEN)，聚(对苯二甲酸乙二醇酯)(PET)，聚(苯硫醚)(PPS))，填充的聚合材料(例如，纤维增强的塑料(FRP))，纤维材料如纸和织物，和涂布或未涂布的金属箔。
本发明可以使用柔性衬底。柔性衬底可以辊压加工，该加工可以是连续的，从而提供优于平坦和/或刚性衬底的经济规模和经济制造。优选选择的柔性衬底能够绕直径小于约50cm(优选地，直径小于约25cm；更优选地，小于约10；最优选地，小于约5cm)的圆柱周围缠绕，而不会扭曲或破坏。用于绕特定圆柱缠绕本发明柔性衬底的力通常较低，如仅用徒手(即，未辅助使用杠杆，机器，液压，等)。优选的柔性衬底可以在自身上卷绕。
栅电极
OTFT的栅电极可以是任何有用的导电材料。例如，栅电极可以包括掺杂的硅，或金属如铝、铜、铬、金、银、镍、钯、铂、钽和钛，和透明导电氧化物如氧化铟锡。还可以使用导电聚合物，例如聚苯胺或聚(3，4-乙撑二氧噻吩)/聚(苯乙烯磺酸酯)(PEDOT:PSS)。此外，可以使用这些材料的合金、组合和多层。在一些OTFT中，同一种材料可以提供栅电极功能，还可以提供衬底的承载功能。例如，掺杂的硅可以用作栅电极，并承载OTFT。
栅极电介质
栅极电介质通常配置在栅电极上。栅极电介质使栅电极与OTFT器件的其余元件电绝缘。其可以沉积在OTFT上作为单独层，或通过氧化(包括阳极化)栅极材料形成栅极电介质而在栅极上形成。栅极电介质优选相对介电常数大于约2(更优选地，大于约5)。栅极电介质的介电常数可以相对较高，例如80～100或更高。有用的栅极电介质材料可以包括例如有机或无机电绝缘材料。
有用的栅极电介质的有机材料的具体例子包括聚合材料，如聚偏二氟乙烯(PVDF)，氰基纤维素，聚酰亚胺，环氧树脂，等等。
其他有用的有机材料记载在共同未决申请USSN 10/434,377中。这些材料包括氰基官能的(优选地，氰基官能的苯乙烯)聚合物，优选具有相对较高的介电常数。适合的聚合物优选包括氰基官能的部分和对整个聚合物提供相对较高介电常数的部分，这些部分可以相同或不同。
有用的氰基官能的聚合物包括具有下式重复单元的基本上非氟化的有机聚合物：
Figure C20058003906700101
其中
每个R1 独立地是H，芳基(包括芳烷基和烷芳基)，Cl，Br，I，或包括可交联基团(即一个或多个可交联基团)的有机基团；
每个R2独立地是H，芳基(包括芳烷基和烷芳基)，或R4；
每个R3是H或甲基；
每个R5是芳环上的取代基，独立地是烷基，卤素，或R4；
n是0-3；以及
每个R4独立地是包括至少一个CN基团并且每个CN基团的分子量约30～约200的有机基团；条件是聚合物中的至少一种重复单元包括R4。优选地，至少一个R1包括可交联基团。
其他有用的氰基官能的聚合物包括具有下式重复单元的有机聚合物(优选地，基本上非氟化的有机聚合物)：
Figure C20058003906700111
其中
每个R1独立地是包括可交联基团(即，一个或多个可交联基团)的有机基团；
每个R2独立地是H，芳基(包括芳烷基和烷芳基)，或R4；
每个R3独立地是H或甲基；
每个R5是芳环上的取代基，独立地是烷基，卤素，或R4；
n是0-3；以及
每个R4独立地是包括至少一个CN基团并且每个CN基团的分子量约30～约200的有机基团；条件是聚合物中的至少一个重复单元包括R4。
优选的氰基官能的聚合物包括苯乙烯共聚单元(任选地氰基官能的苯乙烯单元)。
此外，可以等离子体聚合的其他有机材料可以用作栅极电介质。适合的例子包括其中单体选自苯乙烯、乙烯、异丁烯和四氟乙烯的等离子体聚合物。用于等离子体聚合的单体不必具有常规聚合需要的反应性官能团，因此，介电薄膜可以从以下单体制造：如甲烷，乙烷和其他烷烃；苯和取代的苯；萘和取代的萘；蒽，取代的蒽；以及菲和取代的菲。含有杂原子如氧，氮，硫和卤素以及更不寻常的杂原子如硒，锡，汞和钛的单体也被等离子体聚合，以制造介电薄膜。进一步细节可以在现有技术中找到，例如，Bradley等人，Journal of theElectrochemical Society，第110卷，第1期，第15-22页(1963)。
可用于栅极电介质的无机材料的具体例子包括锶酸盐，钽酸盐，钛酸盐，锆酸盐，氧化铝，氧化硅，氧化钽，氧化钛，氧化铪，氮化硅，钛酸钡，钛酸锶钡，和锆钛酸钡。此外，可将这些材料的合金、组合和多层用于栅极电介质。
用于栅极电介质的优选无机材料包括氧化铝，氧化硅，和氮化硅。
源极和漏极
源极和漏极通过栅极电介质与栅电极分开，而半导体层可以在源极和漏极之上或之下。源极和漏极可以是任何有用的导电材料。有用的材料包括上面对于栅电极所述的大部分材料，例如铝，钡，钙，铬，铜，金，银，镍，钯，铂，钛，透明导电氧化物如氧化铟锡，聚苯胺，PEDOT:PSS，其他导电聚合物，其合金，其组合，和其多层。这些材料中的一些适用于n-型半导体材料，而另一些适用于p-型半导体材料，这在本领域中是已知的。
有机半导体
有用的有机半导体材料包括并苯类和其取代的衍生物。并苯类的特定例子包括蒽，萘，并四苯，并五苯，和取代的并五苯(优选并五苯或取代的并五苯)。其他例子包括半导电聚合物，二萘嵌苯，富勒烯，酞菁，低聚噻吩，聚噻吩，聚苯基亚乙烯，聚乙炔，金属酞菁和取代的衍生物。有用的双(2-并苯基)乙炔半导体材料记载在2003年7月15日提交的共同未决申请USSN 10/620027中。有用的并苯-噻吩半导体材料记载在2003年8月15日提交的共同未决申请USSN 10/641730中。
并苯类的取代衍生物包括用至少一个给电子基团、卤素原子或其组合取代的并苯类，或任选地用至少一个给电子基团、卤素原子或其组合取代的苯并稠环并苯或多苯并稠环并苯。给电子基团选自具有1～24个碳原子的烷基，烷氧基，或硫代烷氧基。优选的烷基例子是甲基，乙基，正丙基，异丙基，正丁基，仲丁基，正戊基，正己基，正庚基，2-甲基己基，2-乙基己基，正辛基，正壬基，正癸基，正十二烷基，正十八烷基，和3，5，5-三甲基己基。取代的并五苯和其制造方法记载在美国专利申请公开03/0100779(Vogel等人)和03/0105365(Smith等人)中。
苯并稠环和多苯并稠环的并苯类的进一步细节可以在现有技术中找到，例如，National Institute of Standards and Technology(NIST)Special Publication 922″Polycyclic Aromatic Hydrocarbon StructureIndex″，U.S.Govt.Printing Office，Sander and Wise(1997)。
聚合物层
本发明制造的OTFT包括设置在栅极电介质上的基本非氟化的聚合物层。聚合物层包括芳族聚合物或基本上为烃的聚合物。在本发明的OTFT中，聚合物层是基本上不溶的。
用于制造聚合物层的单体包括选自芳族单体，基本上为烃的单体，和其组合的单体。
有用的单体的例子包括萘，取代的萘如甲基-和乙基-萘，苯，乙基苯，甲苯，二甲苯，三甲苯，苯乙烯，苯乙炔，芴，和菲以及非芳族分子，如烷烃(例如甲烷，乙烷，丙烷，丁烷，戊烷，己烷，等等)，环烷烃(例如，环丙烷，环丁烷，环戊烷，环己烷，等等)，烯烃(例如乙烯，丙烯，1-丁烯，2-丁烯，等等)，炔烃(例如乙炔，1-丙炔，1-丁炔，2-丁炔，等等)，包括支链的上述结构如异丁烯、3-乙基环己烯或2-甲基环戊烷等的组合，和其组合。
单体分子量的上限仅由存在使分子蒸发的方法这一要求来决定。可能的是，通过在等离子体聚合室中提供固体形式的分子，并直接加热使其蒸发，从而可以使用大分子。
优选地，单体是芳族的。更优选地，使用仅包括烃取代基的芳族单体。
有用的芳族单体的具体例子包括苯，乙基苯，甲苯，邻二甲苯，间二甲苯，对二甲苯，三甲苯，苯乙烯，苯乙炔，萘，1-甲基萘，2-甲基萘，1-乙基萘，2-乙基萘，1-乙烯基萘，和2-乙烯基萘。
优选地，聚合物层包括选自萘，苯，乙基苯，甲苯，二甲苯，三甲苯，苯乙烯，苯乙炔和其组合的单体的共聚单元。更优选地，聚合物层包括苯乙烯共聚单元。再更优选地，聚合物层包括衍生于选自α-甲基苯乙烯，4-叔丁基苯乙烯，2-甲基苯乙烯，3-甲基苯乙烯，4-甲基苯乙烯和其组合的单体的苯乙烯共聚单元。最优选地，聚合物层包括衍生于α-甲基苯乙烯的苯乙烯共聚单元。
聚合物层通常约1nm～约20nm厚(优选地，约2nm～约15nm；更优选地，约5nm～约10nm)。如果聚合物层与介电层集成，那么该组合层通常小于约300nm(优选地，小于约200nm；更优选地，小于约100nm)。
制造
可以通过任何有用的方式提供薄膜电极(即栅电极，源极，和漏极)，所述方法例如电镀，喷墨印刷，或气相沉积(例如，热蒸发或溅射)。优选地，通过气相沉积提供薄膜电极。
可以通过任何有用的方式提供有机半导体层，例如溶液沉积，旋涂，印刷技术，或气相沉积(优选地，气相沉积)。
可以通过任何有用的方式提供栅极电介质，例如气相沉积或等离子体基沉积。
可以使用等离子体基沉积技术提供一些栅极电介质材料如氰基官能的聚合物和上述其他聚合物。也可以使用等离子体基沉积技术提供聚合物层。
等离子体基沉积指在等离子体(即，部分电离的气体)影响下形成和沉积聚合材料。等离子体基沉积包括例如等离子体聚合(例如，等离子体增强的化学气相沉积(PE CVD)，辉光放电聚合等)，和溅射(例如，直流电(DC)溅射，磁控管溅射，和射频(RF)溅射)。
通过等离子体基沉积而沉积的薄膜通常表现出一定特性，例如，光滑，与衬底的贴合性，和相对少量残余反应性组分。这种特性对于良好的晶体管性能是令人期望的。
此外，本发明通过等离子体基技术沉积的聚合物层通常是高度支化和交联的，因此是基本上不溶的。对于需要在OTFT上面额外加工的应用而言，不溶性是极令人期望的，所述应用例如在显示器制造中。
等离子体聚合包括在等离子体(即，部分电离的气体)影响下形成聚合物薄膜。当等离子体与气相有机分子(例如，单体)相互作用时，形成聚合物。因此，等离子体是引起等离子体聚合的引发剂。
可以通过各种方式产生等离子体，例如通过直流电，射频，或电子回旋共振技术。
在等离子体聚合中，许多因素可以影响化学过程。例如，反应器特性可以影响此过程，如电极尺寸，电极间距离，和电力频率。通过可调节的工艺参数如单体流速，系统压力，和放电功率也可影响此过程。
本领域中已知的是，通过改变等离子体接收到的输入功率(W)相对于真空室所接纳并通过聚合或真空泵移除的单体的流速(F)之比，可以改变从等离子体聚合给定单体而得到的薄膜的结构。W/F之比基本上是单位质量聚合单体的能量输入量的量度。假设例如，通过在给定功率(W1)和流速(F1)下进行等离子体聚合形成聚合物薄膜(薄膜1)。在增大功率(W2)和增大流速(F2)下进行等离子体聚合形成的另一聚合物薄膜(薄膜2)可能与薄膜1相似，只要W2/F2之比与W1/F1相同。然而，由于各等离子体聚合反应器设计的几何形状有所不同，因而W/F是对给定反应器的特性。
当存在足够输入功率以点燃稳定的等离子体时，可以使用等离子体聚合生成本发明的聚合物层。优选地，在相对于流速的这种高输入功率区中，应避免衬底或任何已经沉积的薄膜的烧蚀。更优选地，应调节输入到等离子体的能量，从而在沉积速率(R)对W/F的图中的功率不足区(II)进行等离子体聚合：
Figure C20058003906700161
本领域中还已知的是，等离子体聚合中的某些条件可能导致形成输入单体的等离子体聚合的粉末，而不是输入单体的等离子体聚合的薄膜。本领域技术人员能够理解，可以选择诸如沉积系统几何形状，选择W/F，和选择系统压力等参数来最小化粉末形成。
等离子体聚合可以按连续模式或脉冲模式进行。对于脉冲-等离子体聚合，通过对引入到室中的前体气体所应用的等离子体激励进行脉冲(即，以所需的工作循环打开和关闭励磁功率，而不是应用连续等离子体激励)，在沉积室中提供等离子体。脉冲-等离子体激励能够比连续等离子体过程实现更好的控制。本领域中已知的是，等离子体聚合包括多个竞争机理。脉冲可以允许对等离子体聚合中占主要地位的同时操作机理进行一些控制，并因此在最终的等离子体聚合的薄膜中提供不同的性能，这对于它们的表面处理是有利的。
等离子体聚合的进一步细节可以在现有技术中找到(参见，例如H.Yasuda，Plasma Polymerization，Academic Press，Inc.，Orlando，FL(1985)，或N.Inagaki，Plasma Surface Modification and Plasma Polymerization，Technomic Publishing Company，Inc.，Lancaster，PA(1996))。
溅射包括使因原子大小的高能轰击粒子的动量转移而从由所需涂料构成的″靶″射出的原子的沉积。高能粒子通常是从等离子体加速的气态离子。在溅射中，高能粒子打击靶，使靶的原子从靶射出。然后射出的原子在气体等离子体中等离子体聚合。
在DC溅射中，当高负DC电压施加到低压气体如，氩，氖，氪，氙，或氡时，即形成等离子体。例如，可以在约1-3Pa氩气压力下和在施加电压约2000-5000伏下操作DC二极管氩-溅射等离子体。磁场，或DC磁控管结构，可用于限制靶表面附近的等离子体，从而增大等离子体密度和溅射速率。
在RF溅射中，使用MHz区域(例如，13.56MHz)的电磁功率形成等离子体。RF溅射经常优选用于沉积介电或绝缘材料，因为在DC溅射中电荷会在靶上积聚。通过在靶上使用RF电势，通过定期中和在靶上积聚的任何电荷，可以溅射介电或绝缘材料。
各种变量可能影响材料的溅射过程(例如，溅射气体，溅射压力，衬底温度，沉积速率，靶电压，靶功率，沉积形状，等等)。因此，本领域技术人员应理解，可以调节各种工艺参数，从而对于给定材料实现优化条件。溅射的进一步细节可以在现有技术中找到，例如，Encyclopedia of Chemical Technology，Kirk-Othmer，第4版，第23卷，第1049-1056页，John Wiley & Sons(1997)。
当栅极电介质是可以使用等离子体基沉积技术沉积的材料时，可以得到集成的栅极电介质/聚合物层。集成的层可能是优选的，因为与单独制造的各层相比，聚合物层能够更强地与介电层结合，这样制得更稳定的电子器件。此外，将各层集成可促进各层的图案化，因为例如一个荫罩可同时用于介电材料和聚合物表面处理，并且在沉积之间荫罩不需要相对于衬底移动/重新排列。
可以通过各种方式得到集成的层。例如，在介电材料被等离子体聚合的间歇系统中，原料气体可以从介电材料供料切换到聚合物表面处理供料。或者，当溅射介电材料时，通过改变溅射靶完成集成。在等离子体基沉积之外的沉积方法用于沉积介电材料的间歇系统中，可以在完成介电层沉积之前在同一真空室中开始等离子体聚合或溅射，由此将两层集成。在卷带式系统中，例如，通过使网(web)从沉积介电材料(例如，通过等离子体聚合，溅射，电子束，等等)区到经等离子体基沉积而沉积聚合物表面处理的区通过，从而可以使各层集成。任选地，在卷带式系统中，沉积的两个区可以交迭，使得介电材料和聚合物表面处理层牢固地相互结合。
在使用等离子体基沉积技术沉积聚合物层之后，可以任选地猝灭聚合物层中的残余自由基以进一步改进层性能。这种猝灭处理可以按下述完成：例如可以使用加热、电磁辐射、或提供与聚合物层进一步反应的物质如氢等离子体的任何其他处理，或提供原子氢以与等离子体聚合层反应的另一种方法，或其组合。
薄膜电极，栅极电介质，和半导体层的图案化可以通过已知方法实现，如荫罩、正光刻、负光刻、印刷、微接触印刷和图案涂布(优选地，荫罩)。
使用荫罩还可以实现聚合物层的任选图案化。例如，当本发明的OTFT是集成电路的一部分，并且未图案化的或连续的聚合物层将在晶体管之间提供电阻时，则聚合物层的图案化可能是令人期望的。
荫罩能够沉积所需的材料，并且同时在所需的预选图案中形成该材料。因此，在沉积之前或之后不需要单独的图案化步骤。
优选地，通过从聚合物材料例如聚酰亚胺或聚酯形成的荫罩的图案沉积OTFT层或特征。聚合物荫罩通常厚度约5微米～约50微米。使用聚合材料用于荫罩比其他材料更具有优点，包括易于制造荫罩，荫罩成本下降，和其他优点。然而，可以使用非聚合材料，例如硅，金属，或结晶材料。聚合物荫罩是柔性的，通常更不易因意外形成折皱或永久弯曲而受损。此外，聚合物荫罩对存在的沉积层的损害更小。此外，一些聚合物荫罩可以用酸清洗。
通过一个或多个荫罩可以沉积两个或多个OTFT层或特征，或通过一个荫罩可以沉积每一个OTFT层或特征。沉积孔的排列和形状取决于OTFT和使用者预想的电路布图而有很大变化。可以形成一个或多个沉积孔，其宽度小于约1000微米(优选地，小于约50微米；更优选地，小于约20微米；再更优选地，小于约10微米；最优选地，小于约5微米)。通过形成宽度在这些范围内的沉积孔，可以降低OTFT或电路元件的尺寸。此外，两个沉积孔之间的距离(间隙)可以小于约1000微米(优选地，小于约50微米；更优选地，小于约20微米；最优选地，小于约10微米)，以降低各TFT或电路元件的尺寸。当制造、使用、再利用荫罩或对荫罩重新置位时，各特征之间的距离，如孔之间的距离或子图案之间的距离，可以在约1.0％(优选地，约0.5％，更优选地，约0.1％)内再现。
激光烧蚀技术可用于限定聚合物荫罩中的沉积孔的图案。因此，从聚合物薄膜形成荫罩可允许使用比其他孔罩(例如，硅荫罩或金属荫罩)通常所需更便宜、更简单和/或更精确的制造方法。此外，由于激光烧蚀技术可用于产生图案，所以图案宽度可以比常规图案更大。例如，激光烧蚀技术可以促进图案生成，使得图案宽度大于约1厘米，大于约25厘米，大于约100厘米，或甚至大于约500厘米。然后可以将这些大荫罩用在沉积过程中，产生在大表面积上分布并间隔大距离的电路元件或OTFT，所述大荫罩可以是网的宽度并极长(例如，辊子的长度)。
或者，如果从硅晶片形成荫罩，可以使用反应性离子蚀刻或激光烧蚀生成孔图案。可以通过各种技术制造金属罩，包括例如常规加工，微加工，金刚石加工，等离子体或反应性离子蚀刻，和放电加工(EDM)或火花腐蚀加工。
每个OTFT层或特征也可以通过荫罩组的一个或多个单独孔罩进行沉积。荫罩组包括用于沉积过程的多个孔罩。例如，取决于将在沉积过程中制造的OTFT或电路元件，荫罩组可以包括任何数量的荫罩。荫罩形成″组″，其中每个荫罩可对应于TFT或集成电路中的特定层或OTFT组或电路元件。每个荫罩可以形成有限定OTFT或电路的至少一部分层的沉积孔的图案。
沉积台可用于进行气相沉积或等离子体基沉积过程，其中将材料蒸发，并通过荫罩在衬底上沉积。沉积台通常是真空室。
对于气相沉积，将荫罩接近衬底放置，然后通过沉积单元蒸发待沉积的材料。沉积单元可以包括用于加热蒸发材料的材料舟。通过限定衬底上的至少一部分OTFT或电路层的荫罩的孔，所述蒸发材料沉积在衬底上。经沉积，所述材料形成由荫罩限定的图案。
对于等离子体基沉积，可以使用相似的过程。将荫罩接近衬底放置之后，任选地在加热下，通过真空而蒸发待沉积的材料。可将载气鼓泡通过液体沉积材料(即液体单体)，从而利用载气将沉积材料从其储存室输送到真空室。通过室中的电极从外部施加DC或RF能量，生成的等离子体聚合物通过荫罩的孔沉积在衬底上。
当在真空室中气相沉积或通过等离子体基技术沉积OTFT的每一层时，可以制造整个OTFT，而不用暂停真空。
荫罩图案也可以形成在柔性薄膜的一个或多个伸长网中。可以通过在网中形成的荫罩图案顺序地沉积材料，用以限定OTFT或电路的层或元件。沉积衬底也可以由伸长网形成，并且可以通过一系列沉积台供应沉积衬底网。每个沉积台可具有形成有孔罩图案的各自伸长网。
可以进行直进式荫罩沉积技术，例如，通过使形成有孔罩图案的聚合物薄膜网移动通过沉积衬底。还可以使用包括网的沉积衬底进行直进式荫罩沉积技术。即，荫罩和沉积衬底都可以包括网。这种网可以例如从聚合材料制造。
关于荫罩技术的进一步细节可以在美国专利申请公开03/0151118(Baude等人)，03/0152691(Baude等人)，和03/0150384(Baude等人)中找到。
集成电路
多个TFT可以相互连接，形成集成电路(IC)。集成电路包括但不限于例如环形振荡器，射频识别(RFID)电路，逻辑元件，放大器，和时钟。因此，本发明方法制造的OTFT可以通过本领域中已知的方式与其他TFT相互连接而形成IC。本发明的OTFT也可以用在各种有机电子制品中，例如RFID标签，显示器底板(例如，用于个人电脑，手机，或手持器件)，智能卡，存储器件，等等。
实施例
下面的实施例进一步阐明本发明的目的和优点，但这些实施例中引用的特定材料和其量以及其他条件和细节不应被解释成不适当地限制本发明。
试验方法
A.薄膜厚度
使用单波长椭圆偏光法评价聚合物层厚度。在70°入射角和波长632.8nm下，使用Gaertner双模式自动椭圆偏振仪，型号L116A(Gaertner Co.，Skokie，Illinois)，从清洗的衬底(下面所述)得到衬底的Psi和Δ值(ψs和Δs)。将聚合物层应用到衬底，测量各值(ψf和Δf)。
使用椭圆偏光法建模软件WVASE32(J.A.Woollam，Inc.，Lincoln，Nebraska)构建适于被研究的特定聚合物和衬底的光学模型。除非另有所指，使用的程序内包括材料光学常数。
对于硅衬底上的热氧化物，光学模型由在硅衬底上50
Figure C20058003906700221
混合层(一种Bruggeman有效介质，大约由50％SiO2和50％Si组成)上的1000SiO2组成。这种拟合中的浮动变量(floating variables)是SiO2厚度，混合层厚度和混合层SiO2百分比(其中调节Si百分比，以补充夹层组成的其余部分)。典型拟合值是950-990SiO2，由20-60％SiO2组成的40-60
Figure C20058003906700231
混合层。
对于硅衬底上的氧化铝层，光学模型是Si上的1500
Figure C20058003906700232
Al2O3。这种拟合中的浮动变量是Al2O3以埃计的厚度(d)和折射率(n)。使用d＝1500和n＝1.6作为基础值(seed value)。典型的最终拟合值为1400
Figure C20058003906700233
至1700
Figure C20058003906700234
其中n为1.56～1.60。
一旦通过建模ψs和Δs确定了衬底参数，即将其固定并将聚合物层加到光学模型中，处于空气和介电层之间。该层厚度可以变化，但其折射率固定为1.588。然后改变聚合物层厚度，得到对ψf和Δf的最优拟合。表1(下文所述)中报道的每一厚度均是对每一样品四次测量的平均值。
B.水接触角(WCA)
使用视频接触角设备(型号VCA-2500XE，从AST Products，Billerica，Massachusetts得到)测量静态、前进和后退水接触角。报道的值是在每一试验表面上至少三滴的两侧上的测量平均值。这些测量的估计不可信度在静态和前进测量中为+/-1°，在后退测量中为+/-2°。表面特征数据总结在表1(下文所述)中。
C.薄膜晶体管性能
使用本领域已知技术，在室温空气中试验晶体管性能，例如S.M.Sze，Physics of Semiconductor Devices，第442页，John Wiley & Sons，New York(1981)。使用半导体参数分析仪(型号4145A，从Hewlett-Packard，Palo Alto，California得到)得到以下结果。
对于p-型半导体，将漏电流(Id)的平方根作为+10V～-40V的栅-源偏压(Vg)的函数作图，恒定的源-漏偏压(Vd)为-40V。使用栅极电介质的比电容、沟道宽度和沟道长度，从曲线的直线部分计算饱和场效应迁移率。直线拟合的x-轴外推作为阈值电压(Vt)。此外，以Id作为Vg的函数作图，得到曲线，其中沿含有Vt的部分曲线绘制直线拟合。该直线的斜率倒数是亚阈值斜率(S)。以开关之比作为Id～Vg曲线最小和最大漏电流(Id)值之差。
器件制备和试验
衬底
从Silicon Valley Microelectronics(San Jose，California)得到单晶<100>方向高度掺杂的硅晶片。通过化学气相沉积方法，在每一晶片正面沉积1500
Figure C20058003906700241
的氧化铝层(晶片A)，或1000的高温热氧化硅层(晶片B)。在每一晶片背面气相沉积5000
Figure C20058003906700243
的铝金属层。在此例子中，当制备有机薄膜晶体管时，用铝覆盖的掺杂晶片用作栅电极，氧化铝或氧化硅用作栅极电介质。
晶片制备和聚合物层
相继用庚烷、丙酮和2-丙醇洗涤晶片衬底，然后在氮气流中干燥。然后在UV/臭氧室中，将它们进一步清洗10分钟。将样品置于等离子体聚合室带电的电极上，其中室壁构成相反的接地电极。用干燥机械泵(型号iQDP80，BOC Edwards，Wilmington，MA)支持的罗茨鼓风机(型号1200，BOC Edwards，Wilminton，MA)抽吸所述室，使底压降为0.010torr。通过加热到55℃的不锈钢鼓泡器使α-甲基苯乙烯(AldrichChemical)被接纳入室中。以100sccm速率流动的氩用作将α-甲基苯乙烯引入等离子体聚合室中的载气。通过在13.56MHz下操作的射频(rf)电源(型号RF30H，Advanced Energy，Fort Collins，CO)驱动等离子体。等离子体在给定功率下以脉冲模式运行(参见下面的实施例)，使用10％″开″～90％″关″的工作循环，同时保持脉冲电流频率为10Hz。在经规定时间达到足够薄膜厚度之后，停止等离子体沉积，使所述室对大气通风，移出样品。使用上述过程测量椭圆偏光的薄膜厚度和水接触角。结果列于下表中。
半导体
减压下，在含氢(2％)的恒流速氮气中，在3-区炉(Thermolyne 79500管式炉，从Barnstead Thermolyne，Dubuque，Iowa得到)中纯化并五苯(从Aldrich Chemical得到)。
通过真空(约10-6Torr(或1.33×10-4Pa))升华将纯化的并五苯以0.5
Figure C20058003906700251
/秒的速率沉积在聚合物层上，通过石英晶体微天平测量厚度达到300
器件制备和试验的最终步骤
在p-型半导体层上通过荫罩形成金源极和漏极。器件尺寸为40μm～120μm沟道长度×1000μm沟道宽度。
制备多个OTFT，对至少三个并五苯OTFT的代表性样品进行试验，每一个试验至少两个并五苯沉积实验。平均结果列于下表2中。
实施例1
脉冲-等离子体聚合的功率设置为300W。使用晶片A。(氧化铝/Si)
实施例2
脉冲-等离子体聚合的功率设置为300W。使用晶片B。(热SiO2/Si)
实施例3
脉冲-等离子体聚合的功率设置为900W。使用晶片A。(氧化铝/Si)
实施例4
脉冲-等离子体聚合的功率设置为900W。使用晶片B。(热SiO2/Si)
比较例A
使用原样晶片A。
比较例B
使用原样晶片B。
表1
Figure C20058003906700261
表2
  实施例   Vt   迁移率(cm<sup>2</sup>/V·s)   亚阈值斜率   开/关比
  1   -12.15   0.75   1.10   6.11E+5
  2   -9.31   0.40   3.29   5.39E+5
  3   -10.93   0.74   1.00   1.4E+6
  4   -6.66   0.39   1.31   4.54E+5
  比较例A   -6.89   0.80   0.96   1.29E+6
  比较例B   -9.02   0.45   2.19   4.21E+5
旋涂的聚(α-甲基苯乙烯)的差别
使用上述过程清洗硅晶片。然后用1.5wt.％聚(α-甲基苯乙烯)(Aldrich Chemical)的甲苯溶液旋涂。然后将晶片在100℃下在空气中烘焙10分钟。通过椭圆偏光法测量其厚度为494在甲苯流中漂洗20秒，并吹干。通过椭圆偏光法再次检查，残余薄膜的厚度为4
Figure C20058003906700263
由于漂洗使聚合物损失＞99％。
通过椭圆偏光法再次测量实施例1的小晶片样品，发现等离子体聚合的α-甲基苯乙烯层厚度为117
Figure C20058003906700264
在甲苯中漂洗20秒，并吹干。通过椭圆偏光法再次测量，等离子体聚合的α-甲基苯乙烯层厚度为108
Figure C20058003906700271
由于漂洗使聚合物损失为8％。
通过椭圆偏光法再次测量实施例2的小晶片样品，发现等离子体聚合的α-甲基苯乙烯层厚度为138
Figure C20058003906700272
在甲苯中漂洗20秒，并吹干。通过椭圆偏光法再次测量，等离子体聚合的α-甲基苯乙烯层厚度为120
Figure C20058003906700273
由于漂洗使聚合物损失为13％。
等离子体聚合的α-甲基苯乙烯的图案化层
通过将孔的图案激光烧蚀入聚酰亚胺薄膜中，产生两个荫罩。通过上述溶剂洗涤和UV-臭氧接触，清洗两个硅晶片。对每个晶片胶贴一个荫罩。将一个这种带荫罩的晶片(实施例1)置入300W等离子体聚合中，将另一个(实施例3)置入900W等离子体聚合中。在等离子体聚合层已沉积，并且从沉积室取出样品之后，通过将硅晶片冷却到水蒸汽开始冷凝而在样品上成为水滴的程度，采集冷凝图像，从而揭示出图案化的层。然后使用光学显微法检测样品。图1示出300W样品，图2示出900W样品。
本领域技术人员显然可以在本发明的范围和精神内对本发明作出各种修改和变化。应该理解，本发明不应被不适当地限制到所述实施方案和实施例，这些实施例和实施方案仅是示例性的，本发明的范围仅由所附权利要求书限定。

Claims (24)

1.一种制造有机电子器件的方法，所述方法包括：
(a)使用等离子体基沉积技术在介电层上沉积基本上非氟化的聚合物层，所述等离子体沉积技术选自如下技术：(i)等离子体聚合含单体的前体，其中使用脉冲-等离子体激励进行所述等离子体聚合，和(ii)从包括一种或多种单体的共聚单元的聚合物的靶进行溅射，所述单体选自萘、苯、乙基苯、甲苯、二甲苯、三甲苯、苯乙烯、苯乙炔和其组合；以及
(b)沉积与所述聚合物层相邻的有机半导体层，
其中所述基本上非氟化的是指聚合物层中小于5％的碳具有氟取代基。
2.如权利要求1所述的方法，其中所述聚合物层包括苯乙烯共聚单元。
3.如权利要求2所述的方法，其中所述苯乙烯共聚单元衍生于选自α-甲基苯乙烯、4-叔丁基苯乙烯、2-甲基苯乙烯、3-甲基苯乙烯、4-甲基苯乙烯和其组合的单体。
4.如权利要求3所述的方法，其中所述苯乙烯共聚单元衍生于α-甲基苯乙烯。
5.如权利要求1所述的方法，其中使用等离子体基沉积技术沉积所述介电层，且所述介电层和所述聚合物层是集成层。
6.如权利要求1所述的方法，其中所述聚合物层通过荫罩中的孔沉积在所述介电层上。
7.如权利要求6所述的方法，其中所述聚合物层形成预选择的图案。
8.如权利要求6所述的方法，其中使用等离子体基沉积技术，通过所述荫罩中的孔或第二荫罩中的孔沉积所述介电层，且所述介电层和所述聚合物层是集成层。
9.如权利要求1所述的方法，其中通过等离子体聚合含单体的前体而沉积所述聚合物层。
10.如权利要求1所述的方法，还包括对所述聚合物层中的残余自由基进行猝灭。
11.如权利要求1所述的方法，其中所述有机电子器件是有机薄膜晶体管，所述介电层是栅极电介质。
12.如权利要求11所述的方法，还包括使所述有机薄膜晶体管与至少一个其它薄膜晶体管相互连接而形成集成电路的步骤。
13.一种制造有机薄膜晶体管的方法，所述方法包括：
(a)提供衬底，
(b)在所述衬底上气相沉积栅电极材料，
(c)在所述栅电极材料上气相沉积栅极电介质，
(d)在所述栅极电介质上等离子体聚合包括单体的前体，从而在其上形成基本上非氟化的聚合物层，所述单体是仅包括烃取代基的芳族单体，其中通过脉冲-等离子体激励进行所述等离子体聚合，
(e)气相沉积与所述聚合物层相邻的有机半导体层，以及
(f)气相沉积与所述有机半导体层邻接的源极和漏极，
其中所述基本上非氟化的是指聚合物层中小于5％的碳具有氟取代基。
14.如权利要求13所述的方法，其中所述栅电极材料、所述栅极电介质、所述聚合物层、所述有机半导体层、所述源极和漏极中的一个或多个通过荫罩中的孔而沉积。
15.如权利要求14所述的方法，其中所述栅电极材料、所述栅极电介质、所述聚合物层、所述有机半导体层、所述源极和漏极中的每一个通过一个或多个荫罩中的一个或多个孔而沉积。
16.一种有机电子器件，其包括在介电层上的基本上非氟化的聚合物层和与所述聚合物层相邻的有机半导体层，所述聚合物层包括芳族聚合物或基本上为烃的聚合物并且是基本上不溶的，其中所述基本上非氟化的是指聚合物层中小于5％的碳具有氟取代基，且其中所述基本上为烃是指单体中小于30％的非氢原子不是碳原子，且其中所述基本上不溶的是指在环境条件下能够制造包括至少20wt.％非等离子体聚合的通常分子量为100,000～200,000原子质量单位的线性聚合物的溶液的溶剂，溶解小于30％的从相同单体等离子体聚合的聚合物层。
17.如权利要求16所述的有机电子器件，其中所述聚合物层包括选自萘、苯、乙基苯、甲苯、二甲苯、三甲苯、苯乙烯、苯乙炔和其组合的单体的共聚单元。
18.如权利要求17所述的有机电子器件，其中所述聚合物层包括苯乙烯共聚单元。
19.如权利要求18所述的有机电子器件，其中所述苯乙烯共聚单元衍生于选自α-甲基苯乙烯、4-叔丁基苯乙烯、2-甲基苯乙烯、3-甲基苯乙烯、4-甲基苯乙烯和其组合的单体。
20.如权利要求19所述的有机电子器件，其中所述苯乙烯共聚单元是α-甲基苯乙烯。
21.如权利要求16所述的有机电子器件，其中所述聚合物层是图案化的，所述图案由荫罩中的孔限定。
22.如权利要求16所述的有机电子器件，其中所述聚合物层和所述介电层是集成的。
23.如权利要求16所述的有机电子器件，其中所述器件是有机薄膜晶体管，所述介电层是栅极电介质。
24.一种集成电路，其包括权利要求23的有机薄膜晶体管。
CN200580039067A 2004-09-30 2005-08-26 制造具有介电层表面处理的电子器件的方法 Expired - Fee Related CN100593249C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/954,413 2004-09-30
US10/954,413 US7399668B2 (en) 2004-09-30 2004-09-30 Method for making electronic devices having a dielectric layer surface treatment

Publications (2)

Publication Number Publication Date
CN101057346A CN101057346A (zh) 2007-10-17
CN100593249C true CN100593249C (zh) 2010-03-03

Family

ID=35427645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580039067A Expired - Fee Related CN100593249C (zh) 2004-09-30 2005-08-26 制造具有介电层表面处理的电子器件的方法

Country Status (7)

Country Link
US (2) US7399668B2 (zh)
EP (1) EP1800358A1 (zh)
JP (1) JP2008515222A (zh)
KR (1) KR20070072897A (zh)
CN (1) CN100593249C (zh)
CA (1) CA2582332A1 (zh)
WO (1) WO2006039019A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0207350D0 (en) * 2002-03-28 2002-05-08 Univ Sheffield Surface
US20060214154A1 (en) * 2005-03-24 2006-09-28 Eastman Kodak Company Polymeric gate dielectrics for organic thin film transistors and methods of making the same
GB0507753D0 (en) * 2005-04-18 2005-05-25 Univ Durham A method for producing a nitrogen functionalised surface
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
US8187679B2 (en) 2006-07-29 2012-05-29 Lotus Applied Technology, Llc Radical-enhanced atomic layer deposition system and method
US20080271625A1 (en) * 2007-01-22 2008-11-06 Nano Terra Inc. High-Throughput Apparatus for Patterning Flexible Substrates and Method of Using the Same
US20100037824A1 (en) * 2008-08-13 2010-02-18 Synos Technology, Inc. Plasma Reactor Having Injector
US20100037820A1 (en) * 2008-08-13 2010-02-18 Synos Technology, Inc. Vapor Deposition Reactor
US8770142B2 (en) 2008-09-17 2014-07-08 Veeco Ald Inc. Electrode for generating plasma and plasma generator
US8851012B2 (en) * 2008-09-17 2014-10-07 Veeco Ald Inc. Vapor deposition reactor using plasma and method for forming thin film using the same
CN102239278A (zh) * 2008-12-05 2011-11-09 莲花应用技术有限责任公司 具有改进的阻隔层性能的薄膜的高速沉积
US8871628B2 (en) * 2009-01-21 2014-10-28 Veeco Ald Inc. Electrode structure, device comprising the same and method for forming electrode structure
KR101172147B1 (ko) 2009-02-23 2012-08-07 시너스 테크놀리지, 인코포레이티드 플라즈마에 의한 라디칼을 이용한 박막 형성 방법
JP2010244868A (ja) * 2009-04-07 2010-10-28 Sony Corp 有機電界発光素子および表示装置
US8758512B2 (en) * 2009-06-08 2014-06-24 Veeco Ald Inc. Vapor deposition reactor and method for forming thin film
KR200448504Y1 (ko) * 2009-07-14 2010-04-21 주식회사 협진아이엔씨 휴대폰용 접속단자
TWI394305B (zh) * 2009-10-08 2013-04-21 Nat Univ Tsing Hua 有機薄膜電晶體之製備方法以及有機薄膜電晶體之閘極介電層表面處理方法
US8637123B2 (en) * 2009-12-29 2014-01-28 Lotus Applied Technology, Llc Oxygen radical generation for radical-enhanced thin film deposition
US8771791B2 (en) 2010-10-18 2014-07-08 Veeco Ald Inc. Deposition of layer using depositing apparatus with reciprocating susceptor
US8877300B2 (en) 2011-02-16 2014-11-04 Veeco Ald Inc. Atomic layer deposition using radicals of gas mixture
US9163310B2 (en) * 2011-02-18 2015-10-20 Veeco Ald Inc. Enhanced deposition of layer on substrate using radicals
TWI585233B (zh) * 2012-03-06 2017-06-01 辛柏朗有限公司 經塗佈之電總成
BR112017026587A2 (pt) * 2015-06-09 2018-08-14 P2I Ltd. revestimentos
GB201621177D0 (en) 2016-12-13 2017-01-25 Semblant Ltd Protective coating
TWI754041B (zh) * 2017-04-18 2022-02-01 日商東京威力科創股份有限公司 被處理體之處理方法
US11938512B2 (en) * 2019-11-04 2024-03-26 Hzo, Inc. In situ polymerization of para-xylene for production of parylene F-like coating

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4363859A (en) * 1977-10-22 1982-12-14 Ricoh Company, Ltd. Electrophotographic photoconductor

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3743399A (en) * 1971-07-21 1973-07-03 Ncr Microform reader cover plate opening mechanism
US3843399A (en) 1972-04-19 1974-10-22 Rca Corp Metallized video disc having an insulating layer thereon
JPS55101853A (en) 1979-01-30 1980-08-04 Agency Of Ind Science & Technol Method of fabricating comparison electrode with fet
JPS6066865A (ja) 1983-09-24 1985-04-17 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
JPS62288560A (ja) 1986-06-07 1987-12-15 Masao Saito バイオセンサ−
US5210045A (en) 1987-10-06 1993-05-11 General Electric Company Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays
DD277466A1 (de) 1988-11-30 1990-04-04 Karl Marx Stadt Tech Hochschul Verfahren zur immobilisierung biologisch aktiver materialien
DE4339721C1 (de) 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
US5888591A (en) 1996-05-06 1999-03-30 Massachusetts Institute Of Technology Chemical vapor deposition of fluorocarbon polymer thin films
JP3191745B2 (ja) * 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
WO1999004911A1 (en) 1997-07-28 1999-02-04 Massachusetts Institute Of Technology Pyrolytic chemical vapor deposition of silicone films
US6045864A (en) 1997-12-01 2000-04-04 3M Innovative Properties Company Vapor coating method
US6265243B1 (en) 1999-03-29 2001-07-24 Lucent Technologies Inc. Process for fabricating organic circuits
US20040185678A1 (en) * 1999-04-15 2004-09-23 Lee Wei William Integrated circuit dielectric and method
WO2001085635A1 (en) 2000-05-10 2001-11-15 Nkt Research A/S A method of coating the surface of an inorganic substrate with an organic material and the product obtained
US6423630B1 (en) 2000-10-31 2002-07-23 Lsi Logic Corporation Process for forming low K dielectric material between metal lines
US7095460B2 (en) 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
US7071123B2 (en) 2001-08-24 2006-07-04 Gracel Display Inc. Fabrication method for organic semiconductor transistor having organic polymeric gate insulating layer
US6433359B1 (en) * 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
US20030097010A1 (en) 2001-09-27 2003-05-22 Vogel Dennis E. Process for preparing pentacene derivatives
WO2003028125A2 (en) 2001-09-27 2003-04-03 3M Innovative Properties Company Substituted pentacene semiconductors
US6998068B2 (en) * 2003-08-15 2006-02-14 3M Innovative Properties Company Acene-thiophene semiconductors
EP1448807A4 (en) 2001-10-30 2005-07-13 Massachusetts Inst Technology FLUORO CARBON ORGANOSILICIUM COPOLYMERS AND COATINGS MADE ACCORDING TO THE HFCVD PROCEDURE
US6946676B2 (en) * 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
US6617609B2 (en) 2001-11-05 2003-09-09 3M Innovative Properties Company Organic thin film transistor with siloxane polymer interface
US6897164B2 (en) 2002-02-14 2005-05-24 3M Innovative Properties Company Aperture masks for circuit fabrication
US6821348B2 (en) 2002-02-14 2004-11-23 3M Innovative Properties Company In-line deposition processes for circuit fabrication
US20030151118A1 (en) 2002-02-14 2003-08-14 3M Innovative Properties Company Aperture masks for circuit fabrication
JP2003282241A (ja) * 2002-03-25 2003-10-03 Pioneer Electronic Corp 有機エレクトロルミネッセンス表示パネル及び製造方法
JP2003282240A (ja) * 2002-03-25 2003-10-03 Pioneer Electronic Corp 有機エレクトロルミネッセンス表示パネル及び製造方法
US20040131881A1 (en) * 2002-12-31 2004-07-08 Eastman Kodak Company Complex fluorene-containing compounds for use in OLED devices
JP2004235298A (ja) 2003-01-29 2004-08-19 Pioneer Electronic Corp 有機半導体素子及びその製造方法
US7098525B2 (en) * 2003-05-08 2006-08-29 3M Innovative Properties Company Organic polymers, electronic devices, and methods
US7109519B2 (en) 2003-07-15 2006-09-19 3M Innovative Properties Company Bis(2-acenyl)acetylene semiconductors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4363859A (en) * 1977-10-22 1982-12-14 Ricoh Company, Ltd. Electrophotographic photoconductor

Also Published As

Publication number Publication date
US20060068519A1 (en) 2006-03-30
CA2582332A1 (en) 2006-04-13
KR20070072897A (ko) 2007-07-06
US20080145701A1 (en) 2008-06-19
US7399668B2 (en) 2008-07-15
WO2006039019A1 (en) 2006-04-13
CN101057346A (zh) 2007-10-17
JP2008515222A (ja) 2008-05-08
EP1800358A1 (en) 2007-06-27

Similar Documents

Publication Publication Date Title
CN100593249C (zh) 制造具有介电层表面处理的电子器件的方法
US6433359B1 (en) Surface modifying layers for organic thin film transistors
Sun et al. Oligothiophene‐functionalized truxene: star‐shaped compounds for organic field‐effect transistors
Kim et al. Organic TFT array on a paper substrate
JP2008535218A (ja) 薄膜トランジスタのためのポリマー製ゲート誘電体
US6617609B2 (en) Organic thin film transistor with siloxane polymer interface
Chandar Shekar et al. Organic thin film transistors: Materials, processes and devices
Jung et al. A TIPS-TPDO-tetraCN-based n-type organic field-effect transistor with a cross-linked PMMA polymer gate dielectric
US7298013B2 (en) Compound used to form a self-assembled monolayer, layer structure, semiconductor component having a layer structure, and method for producing a layer structure
CN100526269C (zh) 双(2-并苯基)乙炔半导体
US20070178710A1 (en) Method for sealing thin film transistors
KR20070098807A (ko) 박막 트랜지스터용 ｎ-형 반도체 물질
KR20080063803A (ko) 박막 트랜지스터용 ｎ-형 반도체 물질
Shao et al. High-performance organic field-effect transistors with dielectric and active layers printed sequentially by ultrasonic spraying
Wang et al. UV-curable organic–inorganic hybrid gate dielectrics for organic thin film transistors
Ding et al. Vacuum production of OTFTs by vapour jet deposition of dinaphtho [2, 3-b: 2′, 3′-f] thieno [3, 2-b] thiophene (DNTT) on a lauryl acrylate functionalised dielectric surface
CN106030822A (zh) 有机薄膜晶体管
Zhao et al. Improved photostability of organic thin film transistors with tantalum oxide/poly (4-vinylphenol) double gate insulators
Abbas et al. Organic thin-film transistors with electron-beam cured and flash vacuum deposited polymeric gate dielectric
Didane et al. Comparison of p-channel transistors based on α, ω-hexyl-distyryl-bithiophene prepared using various film deposition methods
Schmidt et al. Mass-printed integrated circuits with enhanced performance using novel materials and concepts
Abbas et al. Roll-to-roll manufacture of pentacene-based thin film transistors with a flash-evaporated polymer dielectric cured with an e-beam
Yun Pentacene Based Organic Electronic Devices
Han et al. The improvement of electrical characteristic of solution processed triisopropylsilyl pentacene organic thin-film transistors employing hexamethyldisilazane treatment
Kolb Organic transistors based on pentacene and dibenzothiophene derivatives

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100303

Termination date: 20110826