CN101000803B - 能够补偿状态间读取裕度减小的闪速存储器编程方法 - Google Patents

能够补偿状态间读取裕度减小的闪速存储器编程方法 Download PDF

Info

Publication number
CN101000803B
CN101000803B CN200710001671XA CN200710001671A CN101000803B CN 101000803 B CN101000803 B CN 101000803B CN 200710001671X A CN200710001671X A CN 200710001671XA CN 200710001671 A CN200710001671 A CN 200710001671A CN 101000803 B CN101000803 B CN 101000803B
Authority
CN
China
Prior art keywords
voltage
storage unit
programmed
verifying
verifying voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710001671XA
Other languages
English (en)
Other versions
CN101000803A (zh
Inventor
姜东求
林瀛湖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101000803A publication Critical patent/CN101000803A/zh
Application granted granted Critical
Publication of CN101000803B publication Critical patent/CN101000803B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Abstract

公开了一种闪速存储器件的编程方法，所述闪速存储器件包括用于存储表示状态之一的多比特数据的多个存储单元。所述编程方法包括：通过使用多比特数据对选择为要具有多个状态之一的存储单元进行编程；在具有各个状态的已编程的存储单元分布于其中的、阈值电压分布的预定区域之内，检测已编程的存储单元，其中，通过第一验证电压和读取电压之一以及第二验证电压来选择各个状态的预定区域，第一验证电压比第二验证电压低而比读取电压高；以及对已检测的存储单元进行编程，以具有与各个状态相对应的第二验证电压相等或比所述第二验证电压高的阈值电压。

Description

能够补偿状态间读取裕度减小的闪速存储器编程方法
本申请要求35 U.S.C§119下、于2006年1月1 2日递交的韩国专利申请No.2006-03584的优先权，将其主题一并在此作为参考。
技术领域
本发明的实施例涉及一种闪速存储器件，具体地，涉及一种适用于闪速存储器件的编程方法。
背景技术
近年来，易失性和非易失性存储器件已经以不断变大的数量合并到大量移动设备中，例如MP3播放器、蜂窝电话、便携多媒体播放器(PMP)、笔记本计算机、个人数字助理(PDA)等。新兴的移动设备要求较大量的数字数据存储器以支撑诸如运动画面回放之类的功能。
已经花费了大量的努力来满足针对移动设备中不断扩大的存储器的需求。该努力的一个结果是多比特存储器件的发展，能够每个存储单元存储多于单个(1)比特(例如，逻辑“1”或“0”)的数据。例如，在美国专利No.6,122,188、美国专利No.6,075,734、以及美国专利No.5,923,587中公开了典型的多比特存储器件，将其主题合并在此作为参考。
当将1个比特的数据存储在存储单元中时，存储单元将呈现两种可能的阈值电压分布之一，即，将对存储单元编程(或写入)以具有与逻辑“0”或“1”相对应的两种数据状态之一。与数据状态相对应的每一个阈值电压实际出现在所期望的电压分布(术语“阈值电压分布”)之内。另一方面，当将两个比特的数据存储在存储单元中时，存储单元将呈现四种阈值电压之一(即，四种可能的阈值电压分布中的一种分布)。这些阈值电压分布与四种(4)逻辑数据状态“11”、“10”、“00”和“01”相对应。在图1中示出了与四种状态相对应的阈值电压分布(ST0、ST1、ST2和ST3)。
理想地，应该谨慎地控制与四种数据状态相对应的阈值电压分布，使得每一个阈值电压分布存在于预定的范围或“窗口”之内。为了实现此目的，一种传统的编程方法使用增量步长脉冲编程(ISPP)方案。在ISPP方案中，根据一个或多个编程循环的重复应用，阈值电压偏移规定的编程电压增量。通过将编程电压增量设置为较小的值，可以精密地控制阈值电压分布以确保各个数据状态之间适当的电压辨别裕度。不幸地，ISSP和类似的方案显著地增加了将存储单元编程为所希望的数据状态所需的时间，尤其是针对较小的增量大小。因此，将相对于针对具体的存储器件的最大编程时间参数来规定编程电压增量的大小。
虽然应用ISPP或类似方案，但由于各种原因，针对每一个数据状态的对应阈值电压分布可能比所希望的窗口宽。例如，如图1中的虚线10、11、12和13所示，由于在编程操作期间相邻存储单元之间的耦合效应，各个阈值电压分布可能扩展。此种耦合称作“电场耦合”或“F-poly耦合”。
例如，如图2中所示，假设对第一存储单元(MCA)和第二存储单元(MCB)进行编程以分别具有四种状态的任意一种，当对存储单元MCB进行编程时，电荷在存储单元MCB的浮置栅极(FG)上累积。由此，由于存储单元MCA和MCB的相邻的浮置栅极之间的耦合，出现在相邻的存储单元MCA的浮置栅极上的电压上升。然而最坏的是，即使在存储单元MCB的编程完成之后，由于相邻的浮置栅极之间的耦合，保持了现在出现在存储单元MCA的浮置栅极上的上升的阈值电压。在该示例中，存储单元MCB表示相对于存储单元MCA沿字线方向和/或位线方向排列的存储单元。
由于前述耦合效应，针对已编程的存储单元MCA的理想阈值电压如图1的虚线10、11、12和13所示地扩展。因此，减小了状态之间的数据状态辨别裕度(即，“读取裕度”)。
例如，在美国专利5,867,429中公开了一种传统的技术，适合于防止阈值电压分布由于耦合效应而扩展，将其主题一并在此作为参考。
除前述的电场和/或F-poly耦合效应之外，当存储单元的阈值电压倾向于随时间下降时，可以进一步地减小存储单元状态之间的读取裕度。该现象已经按照惯例进行了检查并且称作“高温应力(HTS)”。在HTS的影响下，在存储单元的浮置栅极上累积的电荷外流到存储器件的衬底中。因为浮置栅极上的累积电荷减少，针对存储单元的阈值电压分布沿图3的虚线20、21和22所示的方向扩展。
因此，阈值电压分布由于电场和/或F-poly耦合效应和HTS的扩展对于存储系统设计者设法维持存储单元数据状态之间的读取裕度表现出双重难题。并且，该问题将随着趋于更复杂的半导体制作工艺和更密集集成的半导体器件的近来的商用趋势而加剧。
因此，需要通过控制或减轻电场和/或F-poly耦合以及HTS效应，来确保存储单元数据状态(例如，对应的电压分布)之间的附加读取裕度。
发明内容
在一个实施例中，本发明提出了一种用于闪速存储器件的编程方法，所述闪速存储器件具有存储表示多个状态之一的多比特数据的多个存储单元，所述方法包括：使用多比特数据对选择为要具有多个状态之一的存储单元进行编程；在阈值电压分布的预定区域之内，检测已编程的存储单元，其中，已编程的存储单元具有多个状态之一，其中通过第一验证电压和读取电压之一以及第二验证电压来选择所述预定区域，第一验证电压比第二验证电压低而比读取电压高；以及对已检测的存储单元进行编程，以具有与各个状态相对应的第二验证电压相等或比所述第二验证电压高的阈值电压。
在另一个实施例中，本发明提出了一种用于闪速存储器件的编程方法，所述闪速存储器件具有存储表示第一至第四状态之一的多比特数据的多个存储单元，所述方法包括：使用多比特数据对选择为要具有状态之一的存储单元进行编程；在具有第一至第四状态之一的已编程的存储单元分布于其中的、阈值电压分布的预定区域之内，检测已编程的存储单元，其中，通过第一验证电压和读取电压之一以及第二验证电压来选择所述预定区域，第一验证电压比第二验证电压低而比读取电压高；以及对已检测的存储单元进行编程，以具有与每一个状态相对应的第二验证电压相等或比所述第二验证电压高的阈值电压。
附图说明
图1示出了由于电场和/或F-poly耦合效应而扩展的阈值电压分布。
图2示出了在相邻的存储单元之间产生的电场和/或F-poly耦合效应。
图3示出了由高温应力(HTS)引起的扩展的阈值电压分布。
图4是根据本发明的实施例的典型闪速存储器件的方框图。
图5是进一步地示出了图4的存储单元阵列的电路图。
图6A和图6B示出了根据本发明实施例的多比特编程操作。
图7A和图7B是示出了根据本发明实施例的、用于闪速存储器件的编程方法的流程图。
图8示出了适于在执行根据本发明实施例的闪速存储器件编程操作时使用的验证电压。
图9示出了在执行根据本发明实施例的闪速存储器件编程操作之后得到的典型阈值电压分布。
具体实施方式
现在，将参考附图更为详细地描述本发明，然而，本发明可以以各种不同形式具体实现，并且不应该解释为仅限于这里阐述的实施例。相反，这些实施例表现为教导示例。图中相同的数字全部代表相同或类似的元件。
图4是根据本发明实施例的典型闪速存储器件的方框图。图5是进一步地示出了图4的存储单元阵列的电路图。
参考图4，示出的闪速存储器件包括适合于存储数据的存储单元阵列100。存储单元阵列100包括多个存储块，每一个存储块具有在图5中示出的存储单元结构。
如图5中所示，存储块MB包括多个存储单元串101，每一个存储单元串101均具有串选择晶体管SST、接地选择晶体管GST、以及多个存储单元(例如，MC31-MC0)。通过串选择线SSL控制串选择晶体管SST，并且串选择晶体管SST具有与对应的位线相连的漏极。存储单元MC31-MC0串联连接在串选择晶体管SST的源极和接地选择晶体管GST的漏极之间，并且通过对应的字线WL31-WL0来分别地控制存储单元MC31-MC0。本领域的普通技术人员应该理解，在图5中示出的字线的数量仅仅是示范性的。每一个存储单元均包括浮置栅极晶体管。
回到图4，通过控制逻辑150控制行选择电路(X-SEL)100。行选择电路100响应于通过输入/输出接口(I/O接口)140提供的地址(ADD)来选择多个存储块之一，并且控制选定的存储块的行(包括字线和选择线)。也通过控制逻辑150控制寄存器块120，并且寄存器块120根据当前的操作模式(例如，读取/编程)用作读出放大器或写驱动器。尽管没有在图4中示出，寄存器块120包括多个页缓冲器，如一般所理解的。每一个页缓冲器均与一个字线或一对字线之一电连接，并且通过位线从存储单元读取数据或在存储单元中存储数据。通过控制逻辑150控制列选择电路(Y-SEL)130，并且列选择电路130响应于通过I/O接口140提供的地址ADD，向I/O接口140或控制逻辑150输出存储在寄存器块120中的数据。例如，在正常的读取操作中，列选择电路130向I/O接口140输出存储在寄存器块120中的数据。在验证正常的读取操作中，列选择电路130向控制逻辑150输出存储在寄存器块120中的数据，并且控制逻辑150确定从列选择电路130提供的数据是否是“通过”数据。
在编程操作的数据加载时间段，列选择电路130向寄存器块120输出通过I/O接口140传送的编程数据。将控制逻辑150配置用于控制闪速存储器件的一般操作。也通过控制逻辑150控制电压产生器160，并且将电压产生器160配置用于产生编程/擦除/读取操作所需的电压(例如，字线电压、体电压(bulk voltage)、读取电压、通过电压等)。
如下所述，根据本发明实施例的闪速存储器件合并了新颖的编程方案，适合于即使在组成的存储单元受到电场和/或F-poly耦合效应以及HTS的情况下，也能确保存储单元数据状态之间的额外的读取裕度。根据符合本发明一个实施例的编程操作，将两个比特的数据存储在选定页的各个存储单元中，使得使用各个所希望的状态的目标阈值电压对存储单元进行编程。该方法步骤将在下文中统称为“第一编程操作”。在完成第一编程操作之后，执行读取操作以检测各个状态的存储单元中设置在预定阈值电压范围之内的存储单元。对已检测的存储单元进行编程以具有比各个状态的目标阈值电压高的阈值电压。该方法步骤将在下文中统称为“第二编程操作”。
用于存储两个比特数据的第一编程操作将根据寄存器块120的结构而变化。例如，在将LSB和MSB数据比特加载到寄存器块120中之后，可以执行第一编程操作。可选地，可以在对MSB数据比特进行编程(在下文中统称为“MSB编程操作”)之后，对LSB数据比特进行编程(在下文中统称为“LSB编程操作”)。后者的操作在下文中将表现为示范性的编程方法，并且将参考图6A和图6B进行更为详细的描述。
对一个存储单元进行编程以具有“11”、“10”、“00”和“01”状态之一。仅为了描述的方便，假设“11”、“10”、“00”和“01”状态分别与ST0、ST1、ST2和ST3相对应。具有“11”状态的存储单元是已擦除的存储单元，并且具有“10”状态的存储单元的阈值电压比具有“11”状态的存储单元的阈值电压高。具有“00”状态的存储单元的阈值电压比具有“10”状态的存储单元的阈值电压高。另外，具有“01”状态的存储单元的阈值电压比具有“00”状态的存储单元的阈值电压高.
如果在前述假设下执行LSB编程操作，图6A中示出了具有已擦除状态或“10”状态的存储单元。如果在LSB编程操作之后，执行MSB编程操作，使具有“11”状态的存储单元具有已擦除状态或“01”状态，而使具有“10”状态的存储单元具有“10”或“00”状态，如图6B中所示。
图7，包括图7A和图7B，是示出了根据本发明实施例的用于闪速存储器件的编程方法的流程图。图8示出了适于在执行根据本发明实施例的闪速存储器件编程操作时使用的验证电压。
根据参考图6A和图6B描述的编程方法来执行第一编程操作(S100)。在执行第一编程操作的同时，将选定页的存储单元编程到图8的状态ST1、ST2和ST3之一。使用与状态ST1、ST2和ST3相对应的验证电压Vvfy11、Vvfy21和Vvfy31，确定它们是否被编程到各个状态。例如，使用验证电压Vvfy11，确定存储单元是否被编程到ST1状态。使用验证电压Vvfy21，确定存储单元是否被编程到ST2状态。使用验证电压Vvfy31，确定存储单元是否被编程到ST3状态。
一旦完成针对两个比特数据的第一编程操作，在每一个均与状态ST1、ST2和ST3相对应的阈值电压分布中选择设置在特定范围中的存储单元。
在向选定的字线施加验证电压Vvfy11(或读取电压Vread1)的同时，通过寄存器块120执行读取操作(S110)。接下来，在向选定的字线施加比验证电压Vvfy11高的验证电压Vvfy12的同时，通过寄存器块120执行读取操作(S120)。由于这两个读取操作，检测到存储单元具有位于验证电压Vvfy11和Vvfy12(或Vread和Vvfy12)之间的阈值电压。(参见图8)。本领域的普通技术人员应该理解，对具有位于验证电压Vvfy11和Vvfy12(或读取电压Vread和验证电压Vvfy12)之间的阈值电压的存储单元进行检测的方法可以根据寄存器块120的结构而变化。
一旦检测到具有位于验证电压Vvfy11和Vvfy12(或读取电压Vread和验证电压Vvfy12)之间的阈值电压的存储单元，针对已检测的存储单元执行编程操作(S130)。在向选定的字线施加验证电压Vvfy12作为读取电压的同时，执行验证读取操作(S140)。确定已检测的存储单元是否被编程为具有与验证电压Vvfy12相对应的阈值电压(S150)。如果确定结果表示所有已检测的存储单元没有用所需要的阈值电压进行编程，将施加到选定的字线的编程电压增加预定的增量(S160)。此后，在示出的示例中，所述方法返回步骤S130。将包括步骤S130-S160的编程循环重复预定次数，或直到对已检测的存储单元全部正确地进行编程为止。
如果确定结果表示用所需的阈值电压对所有已检测的存储单元进行了编程，在向选定的字线施加验证电压Vvfy21(或读取电压Vread2)的同时，通过寄存器块120执行读取操作(S170)。在向选定的字线施加比验证电压Vvfy21高的验证电压Vvfy22的同时，通过寄存器块120执行读取操作(S180)。由于这两个读取操作，检测到存储单元具有位于验证电压Vvfy21和Vvfy22(或读取电压Vread2和验证电压Vvfy22)之间的阈值电压。(参见图8)。一旦检测到具有位于验证电压Vvfy21和Vvfy22(或Vread2和Vvfy22)之间的阈值电压的存储单元，针对已检测的存储单元执行编程操作(S190)。在向选定的字线施加验证电压Vvfy22作为读取电压的同时，执行验证读取操作(S200)。确定已检测的存储单元是否被编程为具有与验证电压Vvfy22相对应的阈值电压(S210)。如果确定结果表示没有用所需的阈值电压对所有已检测的存储单元进行编程，将施加到选定的字线的编程电压增加预定的增量(S220)。然后，在示出的示例中，所述方法返回步骤S190。将包括步骤S190-S220的编程循环重复预定次数，或直到对已检测的存储单元全部正确地进行编程为止。
如果确定结果表示用所需的阈值电压对所有已检测的存储单元正确地进行了编程，在向选定的字线施加验证电压Vvfy31(或读取电压Vread3)的同时，通过寄存器块120执行读取操作(S230)。在向选定的字线施加比验证电压Vvfy31高的验证电压Vvfy32的同时，通过寄存器块120执行读取操作(S240)。由于这两个读取操作，检测到存储单元具有位于验证电压Vvfy31和Vvfy32(或读取电压Vread3和验证电压Vvfy32)之间的阈值电压。(参见图8)。一旦检测到具有位于验证电压Vvfy31和Vvfy32(或Vread3和Vvfy32)之间的阈值电压的存储单元，针对已检测的存储单元执行编程操作(S250)。在向选定的字线施加验证电压Vvfy32作为读取电压的同时，执行验证读取操作(S260)。确定已检测的存储单元是否被编程为具有与验证电压Vvfy32相对应的阈值电压(S270)。如果确定结果表示没有用所需的阈值电压对所有已检测的存储单元进行编程，将施加到选定的字线的编程电压增加预定的增量(S280)。然后，在示出的示例中，所述方法返回步骤S250。将包括步骤S250-S280的编程循环重复预定次数，或直到对已检测的存储单元全部正确地进行编程为止。如果确定结果表示用所需的阈值电压对所有已检测的存储单元正确地进行了编程，本发明所示实施例的编程操作可以结束。
图9示出了在执行根据本发明实施例的编程操作之后的典型阈值电压分布。
参考图9，在与状态ST1相对应的阈值电压分布中，将位于验证电压Vvfy11和Vvfy12(或读取电压Vread1和验证电压Vvfy12)之间的存储单元编程为具有验证电压Vvfy12或比验证电压Vvfy12高的电压。如可以根据图9和图3的比较所知，增加了状态ST0和ST1之间的读取裕度。在与状态ST2相对应的阈值电压分步中，将位于验证电压Vvfy21和Vvfy22(或读取电压Vread2和验证电压Vvfy22)之间的存储单元编程为具有验证电压Vvfy22或比验证电压Vvfy22高的电压。再次，如可以根据图9和图3的比较所知，增加了状态ST1和ST2之间的读取裕度。类似地，在与状态ST3相对应的阈值电压分布中，将位于验证电压Vvfy31和Vvfy32(或读取电压Vread3和验证电压Vvfy32)之间的存储单元编程为具有验证电压Vvfy32或比验证电压Vvfy32高的电压。同样，如可以根据图9和图3的比较所知，增加了状态ST2和ST3之间的读取裕度。即，在相邻状态之间的读取裕度比图3中所示的读取裕度增加了。因此，尽管组成的存储单元由于电场耦合和/或F-poly耦合以及HTS而扩展了阈值电压分布，使用根据本发明实施例的编程方法，可以足够地确保相邻数据状态之间的读取裕度。
本领域的普通技术人员应该理解，本说明书并未对前述实施例的第二施加编程操作进行任何限制。例如，在组成的存储单元的浮置栅极上累积的电荷量越大，阈值电压由于HTS减小得越多。因此，可以仅针对状态ST2和ST3、或仅针对状态ST3来执行第二编程操作。在此种情况下，可以与上述类似的方式执行第二编程操作，并且因而不需要进一步地解释。可选地，可以通过检测设置在每一个阈值电压分布的特定区域之内的所有存储单元，并且同时对具有状态ST1、ST2和ST3的已检测的存储单元进行编程来执行第二编程操作。
可以将使用根据本发明实施例的方法进行编程的存储单元上执行读取操作所需的电压设定为与在第一编程操作中使用的读取电压相同。可以将在针对各个状态的第二编程操作期间施加到选定字线的起始编程电压，根据状态而不同地设定，或与状态无关地相等地设定。在根据本发明的编程方法中，针对每一个编程循环重复，编程电压可以增加预定的增量。可以与状态无关地维持编程电压的增量，或者编程电压的增量可以根据一种或多种状态而变化。
根据本发明的实施例，在进行第一编程操作之后，可以对设置在各个状态的特定区域之内的存储单元进行第二编程操作，以具有与第一编程操作的验证电压相同或比第一编程操作的验证电压更高的阈值电压。因此，尽管阈值电压分布可能由于电场和/或F-poly耦合效应以及HTS而扩展，使用根据本发明实施例的编程方法，可以足够地确保相邻数据状态之间的读取裕度。
尽管已经结合在附图中示出的实施例描述了本发明，本发明并不局限于此。对于本领域普通技术人员显而易见的是，在不脱离所附权利要求所限定的本发明的范围的情况下，可以对这些实施例进行各种替换、修改和变化。

Claims (17)

1.一种用于闪速存储器件的编程方法，所述闪速存储器件具有存储表示多个状态之一的多比特数据的多个存储单元，所述编程方法包括：
使用多比特数据对选择为要具有多个状态之一的存储单元进行编程；
在阈值电压分布的预定区域之内，检测已编程的存储单元，其中，已编程的存储单元具有多个状态之一，
其中，通过第一验证电压和读取电压之一以及第二验证电压来选择所述预定区域，第一验证电压比第二验证电压低而比读取电压高；以及
对已检测的存储单元进行编程，以具有与所述第二验证电压相等或比所述第二验证电压高的阈值电压。
2.如权利要求1所述的编程方法，其中，将与多个状态之一相对应的第一验证电压用于确定是否使用多比特数据对选定的存储单元进行编程。
3.如权利要求1所述的编程方法，其中，当对已检测的存储单元进行编程，以具有与所述第二验证电压相等或比所述第二验证电压高的阈值电压时，施加到选定的字线的编程电压根据状态而变化。
4.如权利要求1所述的编程方法，其中，当对已检测的存储单元进行编程，以具有与所述第二验证电压相等或比所述第二验证电压高的阈值电压时，施加到选定的字线的编程电压彼此相等，而与状态无关。
5.如权利要求3所述的编程方法，其中，编程电压随着编程循环的重复而增量式地增加。
6.如权利要求5所述的编程方法，其中，与状态无关地维持编程电压的增量。
7.如权利要求5所述的编程方法，其中，编程电压的增量是随着状态可变的。
8.一种用于闪速存储器件的编程方法，所述闪速存储器件具有存储表示第一至第四状态之一的多比特数据的多个存储单元，所述编程方法包括：
使用多比特数据对选择为要具有所述状态之一的存储单元进行编程；
在阈值电压分布的预定区域之内，检测已编程的存储单元，其中具有所述第一至第四状态之一的已编程的存储单元分布于所述预定区域中，
其中，通过第一验证电压和读取电压之一以及第二验证电压来选择所述预定区域，第一验证电压比第二验证电压低而比读取电压高；以及
对已检测的存储单元进行编程，以具有与所述第二验证电压相等或比所述第二验证电压高的阈值电压。
9.如权利要求8所述的编程方法，其中，第一状态代表已擦除的状态，以及已检测的存储单元存储第二状态。
10.如权利要求9所述的编程方法，还包括：
检测设置在阈值电压分布的预定区域之内的已编程的存储单元，其中第三状态的已编程的存储单元分布于所述预定区域中；
其中，通过第三验证电压和第二读取电压之一以及第四验证电压来选择第三状态的预定区域，第三验证电压比第四验证电压低而比第二读取电压高；以及
对已检测的存储单元进行编程，以具有与第三状态相对应的第四验证电压相等或比所述第四验证电压高的阈值电压。
11.如权利要求10所述的编程方法，还包括：
检测设置在阈值电压分布的预定区域之内的已编程的存储单元，其中第四状态的已编程的存储单元分布于所述预定区域中；
其中，通过第五验证电压和第三读取电压之一以及第六验证电压来选择第四状态的预定区域，第五验证电压比第六验证电压低而比第三读取电压高；以及
对已检测的存储单元进行编程，以具有与第四状态相对应的第六验证电压相等或比所述第六验证电压高的阈值电压。
12.如权利要求11所述的编程方法，其中，将第一、第三和第五验证电压用于确定是否使用多比特数据对选定的存储单元进行编程。
13.如权利要求8所述的编程方法，其中，当对已检测的存储单元进行编程，以具有与第二验证电压相等或比所述第二验证电压高的阈值电压时，施加到选定的字线的编程电压根据状态而变化。
14.如权利要求8所述的编程方法，其中，当对已检测的存储单元进行编程，以具有与第二验证电压相等或比所述第二验证电压高的阈值电压时，施加到选定的字线的编程电压彼此相等，而与状态无关。
15.如权利要求13所述的编程方法，其中，编程电压随着编程循环的重复而增量式地增加。
16.如权利要求15所述的编程方法，其中，与第二至第四状态无关地维持编程电压的增量。
17.如权利要求15所述的编程方法，其中，编程电压的增量是随着第二至第四状态可变的。
CN200710001671XA 2006-01-12 2007-01-11 能够补偿状态间读取裕度减小的闪速存储器编程方法 Active CN101000803B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060003584 2006-01-12
KR1020060003584A KR100683856B1 (ko) 2006-01-12 2006-01-12 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법
KR10-2006-0003584 2006-01-12

Publications (2)

Publication Number Publication Date
CN101000803A CN101000803A (zh) 2007-07-18
CN101000803B true CN101000803B (zh) 2012-11-14

Family

ID=38106521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710001671XA Active CN101000803B (zh) 2006-01-12 2007-01-11 能够补偿状态间读取裕度减小的闪速存储器编程方法

Country Status (3)

Country Link
US (1) US7468907B2 (zh)
KR (1) KR100683856B1 (zh)
CN (1) CN101000803B (zh)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732631B1 (ko) * 2006-02-01 2007-06-27 삼성전자주식회사 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법
WO2007132457A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
WO2007132453A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Distortion estimation and cancellation in memory devices
WO2007132452A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
US8060806B2 (en) 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
US7821826B2 (en) 2006-10-30 2010-10-26 Anobit Technologies, Ltd. Memory cell readout using successive approximation
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
WO2008068747A2 (en) 2006-12-03 2008-06-12 Anobit Technologies Ltd. Automatic defect management in memory devices
US7706182B2 (en) * 2006-12-03 2010-04-27 Anobit Technologies Ltd. Adaptive programming of analog memory cells using statistical characteristics
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US7652929B2 (en) * 2007-09-17 2010-01-26 Sandisk Corporation Non-volatile memory and method for biasing adjacent word line for verify during programming
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
WO2009050703A2 (en) 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
WO2009063450A2 (en) 2007-11-13 2009-05-22 Anobit Technologies Optimized selection of memory units in multi-unit memory devices
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
KR101541812B1 (ko) * 2008-11-19 2015-08-06 삼성전자주식회사 비휘발성 메모리 장치
US7821840B2 (en) * 2008-11-24 2010-10-26 Spansion Llc Multi-phase programming of multi-level memory
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
KR101662309B1 (ko) * 2010-02-08 2016-10-04 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법
TWI447733B (zh) * 2010-04-14 2014-08-01 Phison Electronics Corp 計算補償電壓與調整門檻值電壓之方法及記憶體裝置與控制器
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
KR101139107B1 (ko) * 2010-06-04 2012-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치의 프로그램 방법
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
CN103390421B (zh) * 2012-05-09 2016-08-17 华邦电子股份有限公司 控制方法及运用该控制方法的电子装置
KR102333743B1 (ko) * 2015-01-21 2021-12-01 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
CN106558344B (zh) * 2015-09-25 2020-06-26 北京兆易创新科技股份有限公司 一种基于具有动态存储单元的灵敏放大器编程方法和装置
TWI664633B (zh) * 2018-05-29 2019-07-01 旺宏電子股份有限公司 記憶體裝置的程式化方法
JP2021101401A (ja) * 2019-12-24 2021-07-08 キオクシア株式会社 半導体記憶装置
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory
CN114822650B (zh) * 2022-05-16 2022-11-29 北京得瑞领新科技有限公司 Nand闪存的数据写入方法、装置、存储介质及存储设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195176A (zh) * 1997-01-31 1998-10-07 东芝株式会社 多阈值存储器
EP1426967A2 (en) * 2002-12-05 2004-06-09 STMicroelectronics S.r.l. Method of programming an electrically programmable non-volatile semiconductor memory
US20050105337A1 (en) * 2002-10-29 2005-05-19 Guy Cohen Method, system and circuit for programming a non-volatile memory array
CN1679117A (zh) * 2002-07-02 2005-10-05 爱特梅尔股份有限公司 多级存储器的编程方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410036B2 (ja) 1999-02-03 2003-05-26 シャープ株式会社 不揮発性半導体記憶装置への情報の書き込み方法
KR20050018943A (ko) * 2002-07-02 2005-02-28 아트멜 코포레이숀 멀티 레벨 메모리 장치를 프로그래밍하는 방법
US7085168B2 (en) * 2004-12-30 2006-08-01 Macronix International Co., Ltd. Programming method for controlling memory threshold voltage distribution
KR101080912B1 (ko) * 2005-04-11 2011-11-09 주식회사 하이닉스반도체 멀티 레벨 셀을 갖는 비휘발성 메모리 장치의 프로그램방법
KR100683858B1 (ko) * 2006-01-12 2007-02-15 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195176A (zh) * 1997-01-31 1998-10-07 东芝株式会社 多阈值存储器
CN1679117A (zh) * 2002-07-02 2005-10-05 爱特梅尔股份有限公司 多级存储器的编程方法
US20050105337A1 (en) * 2002-10-29 2005-05-19 Guy Cohen Method, system and circuit for programming a non-volatile memory array
EP1426967A2 (en) * 2002-12-05 2004-06-09 STMicroelectronics S.r.l. Method of programming an electrically programmable non-volatile semiconductor memory

Also Published As

Publication number Publication date
US7468907B2 (en) 2008-12-23
KR100683856B1 (ko) 2007-02-15
US20070159889A1 (en) 2007-07-12
CN101000803A (zh) 2007-07-18

Similar Documents

Publication Publication Date Title
CN101000803B (zh) 能够补偿状态间读取裕度减小的闪速存储器编程方法
CN101067971B (zh) 补偿状态间读边界减小的闪存装置的编程方法
KR100732631B1 (ko) 전하 손실로 인해 감소된 읽기 마진을 보상할 수 있는플래시 메모리 장치의 프로그램 방법
US7796439B2 (en) Semiconductor memory device and write method thereof
JP4410188B2 (ja) 半導体記憶装置のデータ書き込み方法
CN101009139B (zh) 能补偿由于高温应力状态间读出边界减小的闪存编程方法
US8738836B2 (en) Non-volatile semiconductor memory device and write-in method thereof
CN101009137B (zh) 补偿存储单元编程状态之间的读余量减少的闪存系统
US8964487B2 (en) Semiconductor memory device
JP2010160873A (ja) 半導体記憶装置と半導体記憶システム
US8345484B2 (en) Nonvolatile memory device and system, and method of programming a nonvolatile memory device
CN101009138B (zh) 用于快闪存储器件的编程方法
CN109801651B (zh) 半导体存储装置以及读出方法
CN116705091A (zh) 半导体存储装置
KR20070094706A (ko) 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리를 구비한 메모리 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant