CN101002515A - 通过直接写入技术制造电子电路器件的方法 - Google Patents

通过直接写入技术制造电子电路器件的方法 Download PDF

Info

Publication number
CN101002515A
CN101002515A CNA2005800251263A CN200580025126A CN101002515A CN 101002515 A CN101002515 A CN 101002515A CN A2005800251263 A CNA2005800251263 A CN A2005800251263A CN 200580025126 A CN200580025126 A CN 200580025126A CN 101002515 A CN101002515 A CN 101002515A
Authority
CN
China
Prior art keywords
technology
dielectric
dielectric layer
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800251263A
Other languages
English (en)
Inventor
戴维·托马斯·巴伦
汉内斯-彼得·霍夫曼
莱因哈德·施奈德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atotech Deutschland GmbH and Co KG
Original Assignee
Atotech Deutschland GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atotech Deutschland GmbH and Co KG filed Critical Atotech Deutschland GmbH and Co KG
Publication of CN101002515A publication Critical patent/CN101002515A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0329Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明公开了一种用于以适当的工作量在电子电路组件上产生极小线路和间隔(≤25μm,优选≤10μm并且低至5μm)的方法,其包括以下方法步骤:a)提供电介质层;b)通过激光烧蚀在该电介质层中形成三维结构,以便在选自包括沟槽和元件凹陷的组的该层中提供一个或多个结构元件;c)将流体施加到暴露在结构元件中的电介质层的至少部分表面区域,该流体在该表面上包含或形成导电微粒或本征导电聚合物中的至少一种;以及d)将至少部分的表面区域金属化。

Description

通过直接写入技术制造电子电路器件的方法
技术领域
本发明涉及一种制造电子电路组件的方法,尤其涉及一种制造印刷电路板(PCB)、多芯片组件、芯片载体或任何其他的用于电子元件的电路载体的方法,该组件包括由电介质材料制成的一个或多个电介质层,每一层具有导线结构。
背景技术
这种制造方法在现有技术中是众所周知的。通常,通过以下方法步骤制造电子电路组件:i)提供基板,该基板包括一个或多个电介质层及其至少一侧上的基底铜层,ii)在对应于要形成的导线图案的基板表面上形成结构,iii)在对应于导线图案的那些区域中沉积铜,以形成导线结构,iv)除去与导线结构相邻的基底铜层。或者在方法步骤ii)中,在基板表面上形成结构后,可以通过选择性蚀刻基底铜层来形成导线图案。
DE 19620095 A1公开了一种制造PCB的方法,在该方法中优选通过准分子激光器照射在电介质层中形成凹陷和过孔,利用载体框架夹住电介质层。之后为电介质层提供基底层,然后选择性地除去该基底层,凹陷以及过孔所处的那些区域除外。然后直接或在已通过用于形成导体结构(例如包括导线和电镀过孔)的光照射进行活化后,将剩余的基底层金属化。或者也可以省略对基底层的选择性处理,而可在其上执行金属沉积,其中可以用金属填充过孔。此后通过蚀刻完全除去金属,以便曝露电介质表面,并且用金属填充凹陷和过孔,使得它们与电介质表面齐平。
EP 0677985 A1公开了另一种制造PCB的方法。如从DE19620095 A1所看到的那样,通过激光烧蚀,优选利用准分子激光器,在载体基板中形成凹陷。随后通过激光烧蚀形成过孔。此后基本在基板的整个表面上沉积导电材料。然后电镀该导电材料,也在过孔壁上沉积该材料。在此操作期间所述孔没有完全用金属填充。最后通过机械抛光方法除去施加到基板上的与凹陷和过孔相邻的导电材料。如果将某一物质施加到凹陷和过孔的壁上,并通过激光照射使其导电,则可以通过利用激光照射专门在凹陷和过孔中选择性地活化载体基板,而将导电材料选择性地沉积在凹陷和过孔中。
电路载体的逐渐小型化影响对当前诸如计算机、手持装置、移动电话以及数码相机等技术设备的生产技术的需求。电路载体需要增加电路密度,同时减小电子元件的尺寸。对于这些电子元件来说需要高密度PCB。
使用这种方法可以根据电介质材料中的电路图案以高分辨率等级(fine resolution scale)形成凹陷和过孔。然而,仅可以在电镀过孔不穿过过多电路平面的程度上形成较高的电路密度。为形成极高的电路密度,符合特定条件很重要,例如符合过孔直径与长度的纵横比,其应适合于金属化,以及符合过孔所需的较低面积。
然而,这些技术的缺点是只有在极力满足这些要求的情况下才能实现具有极小线路和间隔的最高密度电路载体的生产。事实上,只有投入可观的费用才可能利用传统的光刻胶技术和电镀生产低至50μm/50μm的线路和间隔。在制造具有这种小特征的大面板的情况下尤其如此。
除用于形成导线和金属化过孔的普遍电镀技术外,还可以利用其他技术以形成导电线路和过孔壁。其中厚膜技术很早就在特定应用中具有重要作用。厚膜技术使用丝网印刷工艺以产生宽度低至大约100μm的特征。作为替代技术,薄膜技术也得以较早发展。这些技术采用掩模和光刻胶来产生亚微米特征。这些技术昂贵且复杂(摘自:M.J,Renn、B.H.King、M.Essien,“Maskless deposition technologytargets passive embedded components”in:Proc.of the Techn.Progr.PanPacific Microelectr.Symp.,7th,Maui,HI,USA,Feb 5-7,2002;296-300,publ.:Surface Mount Technology Association,Edina,Minn,USA)。
虽然已经讨论了其他技术,但还没有使它们商业化以及将它们引入到生产设施中。所有这些工艺能够沉积范围广泛的材料,包括:i)含有微米或奈米微粒油墨的金属;ii)溶解或悬浮聚合物;iii)含有期望成分的水溶液;iv)熔化焊料或其他低熔点合金;以及v)适合于各种类型器件的粘度范围内的任何材料。这些技术全部是基于所谓的“直接写入式数字沉积”技术(DWDD)。这些工艺包括工业喷墨技术、微笔或微注射器技术(micro-pen or micro-syringe technique)、激光喷雾技术(laser aerosol technique)、转移印刷、研磨及填充技术、以及气动喷射技术(gas dynamic spraying technique)。
所有这些技术的潜力在于
a)材料仅置于组件基板上的那些所需要的区域。这可以提供基本的环境及成本优点。
b)生产PCB所需要的工艺步骤数量显著减少。所述技术能够产生完整的电子电路。
c)可以利用新旧沉积方法的组合沉积多种材料。
d)与传统方法相比,生产空间显著减小。
所有这些技术是基于执行这些技术中的任意一种技术所需的三个部分:i)沉积材料的供应;ii)将材料提供给组件基板所需的沉积头以及相关软件和控制;以及iii)XYZ基板台/床系统、移动控制、直接视频反馈和软件。这种手段在用于激光钻孔、表面安装技术等的工业中很普遍。
各种沉积技术具有其自身的长处和弱点。可以总结如下:
工业喷墨技术:
-良好的位置精度(±1μm);快速扫描率;
-液滴大小(75至100μm的线路和间隔)限制图像边缘清晰度/分辨率;非接触(off-contact)是一个问题:由于喷墨头与基板之间的距离极小(低于1mm),只有当精确调整基板时才可实现最大分辨率;
-适合于填充三维结构(孔和沟槽);
-沉积层厚度可以低于所需要的厚度;于是需要多次沉积;
-当沉积后不对材料进行固化时,沉积材料的导电率通常过低;例如,可以应用含有导电材料的挥发性有机层(在沉积后通过烘焙或激光技术加以蒸发)以实现足够的导电率;
-大部分需要低粘度材料;
-在沉积油墨之后,可需要不连续电镀以提供准确的导电率和尺寸。
微笔/微注射器技术:
-良好的位置精度(±1μm);缓慢的扫描率;
-图像边缘清晰度/分辨率极佳;
-材料表面沉积和沉积层厚度在大多数情况下是可接受的;
-如果在沉积后没有对材料进行固化,则沉积材料的导电率可成为问题;
-可能存在较宽的粘度范围;
-在沉积材料之后,可需要不连续电镀以提供准确的导电率和尺寸;
-采用该技术可以在沉积前的几个毫秒内将材料混合。
激光喷雾技术:
-良好的位置精度(±1μm);中等的扫描率;
-图像边缘清晰度/分辨率极佳,特征尺寸只受光束相干性的限制;
-材料的表面沉积以及基板中的三维结构的填充是可接受的;
-沉积层厚度可以低于所需要的厚度;于是需要多次沉积;
-因为通过激光束对材料进行固化,所以沉积材料的导电率是可接受的;
-可能存在较宽的粘度范围;然而气雾剂仅可以从低粘度溶液形成;
-在沉积材料之后,可需要不连续电镀以提供准确的导电率和尺寸;
-采用该技术可以在沉积前的几个毫秒内将材料混合。
例如,MicroFab Technologies(Texas,US)已经开发出用于工业喷墨技术的工具。该系统包括位于基板上方的印刷头。基板由基板支架支撑,而该基板支架又由具有适当移动控制的X-/Y-台架支撑。另外还存在具有适当移动控制以沿Z方向移动印刷头的Z台架。并且提供用于控制直接写入性能的视觉系统。
例如在WO 03/049515 A1中对工业喷墨技术的应用进行了说明。该文献公开了一种印刷机,其包括适合于向基板喷射至少两股分离流体的印刷头,印刷头连接到向其提供流体的各个贮存器,并且流体在接触时能够发生化学反应,从而产生导电特性与流体不同的产物。流体例如可以是含有PdCl2和SnCl2的溶液。这些种类的反应导致形成催化钯金属的催化剂,从而可以在PCB的制造中促进诸如Co、Ni和Cu等金属的无电电镀。该文献未提及产生极小结构的可能性以及这样做的可能性。
例如可以从nScryPt(Oklahoma,US)和OhmCraft(New York,US)获得用于微笔或微注射器技术的工具。它们已经开发出用于沉积由各种材料组成的微细线路的系统。已经在注射器分配系统、用于计算机控制的软件、需要沉积的材料与基板的相互作用以及后处理要求方面对该系统进行了优化。此外,也考虑了用于退火的激光处理。结果发现喷嘴孔尖端处的角度优选为小,以便利用尖孔处几乎均匀的速率分布沿着尖端轴以及在尖端内部实现最佳的最小压降,产生用于开始/停止模式的改良条件。
可以从Optomec(New Mexico,US)获得用于激光喷雾技术的工具。Optomec已经开发出一种用于添加物制造的方法和用于执行该方法的工具。使用Nd:YAG激光器和雾化气体馈送装置(aerosol gasfeed)将材料沉积到基板上,制造极微细的线路和其他结构。要沉积的材料为金属、电阻材料、铁氧体以及电介质。由于将激光束照射到气雾剂撞击基板表面的位置,而使材料固定。
Parelec(USA)已经开发出用于研磨和填充方法的含有液体的2至3μm的银微粒。
喷墨技术已经用于将图例/标记沉积到PCB上,以及生产使用多OLED(有机发光器件)技术的平板显示器。
在M.J.Renn等人所著的上述文献中对用于激光喷雾技术的例子进行了说明。不使用掩模或光刻胶沉积物而将电子材料沉积到低温、平面和非平面基板上。可以将25μm的无机和有机材料线路沉积到聚合物、玻璃、硅、氧化铝以及其他陶瓷基板上。在该工艺中,使用气动力学焦点沉积直径小至20nm的烟雾化微粒。可以以25μm数量级的精确度每秒沉积大约十亿个微粒。在完成沉积工艺之后,将材料分解或压实,以产生期望的电特性和机械特性。该工艺使用热或激光处理,以通过最初的前体化学品或局部激光加热获得期望的特性。明确地说,该工艺可以将电子材料沉积到无法抵挡高温炉火的低成本聚合物基板上。所使用的工具允许制造商将许多有源和无源元件集成到一个紧凑、重量轻以及共形的电子系统中。可以将电阻器、电容器和电感器嵌入到板中。
此外,US 5955179 A公开了一种产生涂布物品的方法,其包括通过气雾剂喷射热解将一层掺杂氧化锡施加到电绝缘基板上,并且通过将选定区域曝露在波长范围从157nm至1064nm的电磁激光辐射下来烧蚀掺杂氧化锡层的选定区域。该方法可以用于产生印刷电路板,更明确地说是用于电子电路的导电路径。如果需要的话,还可以另外利用导电物质利如铜、金、铂在氧化锡涂层上施加电镀层或甚至还原性涂层。
摘自JP 2003-318542 A的日本专利公开了一种形成多层布线板的方法。为此目的,通过液滴释放方法在聚酰亚胺膜上形成银线路。
此外,WO 01/82315 A1公开了一种油墨组合物,其包括反应性有机介质和颗粒金属氧化物或氧化物混合物。该组合物可以加固成整体的纯金属氧化物。这种油墨可以用于产生无源电子元件,例如电阻器。通过印刷将油墨施加到基板上。
此外,EP 0820217 B1公开了一种用于在电功能层之间形成导电通孔的方法,该方法包括在将电功能层分开的敷铜基板中形成过孔,采用包括分散在有机载体中的三模态导电混合物的通孔填充组合物来填充过孔,干燥该组合物,任选地从基板表面除去残留物并通过加热已填充的基板固化该组合物。优选将导电通孔填充组合物丝网印刷到过孔中。
此外,US 5108785 A公开了一种用于多层互连电路板组件的通孔形成方法,该方法包括通过丝印导电膏或利用毛细笔或喷墨型印刷装置施加导电膏将第一导体层施加到基板层上,通过喷涂或旋涂将第一连续电介质层施加到第一导电层上,在位于第一导电层的预定焊盘区域的正上方区域中使用激光钻孔钻通穿过第一电介质层的通孔,通过丝印或利用毛细笔或喷墨型印刷装置以导电膏填充通孔,并且针对每一连续层的导电层和电介质层重复该顺序,直至完成多层互连板。
此外,JP 2001-111221 A公开了一种制造包括陶瓷基板的多层陶瓷布线板的方法,该方法包括将背带粘贴到具有通孔的陶瓷基板上,以便封闭通孔一侧的开口,通过丝网印刷等将导电油墨填充到通孔中,并且在油墨硬化之后剥掉背带。可以对导电油墨表面进行镍电镀。
此外,EP 1096842 A2公开了一种使用包括支撑基底膜的粘性膜制造多层印刷布线板的方法,该支撑基底膜具有模制释放层和层叠在模制释放层的表面上的热固性树脂组合物。该方法包括直接利用粘性膜的树脂组合物层覆盖图案处理电路基板的一或两个表面,对粘性膜进行激光穿孔,将导电膏装入到所产生的孔中,至少剥离支撑基底膜,并且在使树脂组合物表面粗糙化之后,电镀变粗糙的表面并形成导体层。
此外,US 2003/0183165 A1公开了一种用于制造层叠型电子部件的方法,该方法包括使用刮刀系统、喷墨系统或辊涂系统在基底绝缘体层上形成绝缘体层和导体层。使用激光单元产生过孔。
直接写入技术的缺点是所形成的导体材料的导电率低—更重要的是—在制造过程中无法容易地确定这些层的导电率。然而,电子工业需要单个电路平面之间的导线和连接器通孔具有精确限定(恒定)的电特性。所述技术的另一缺点是通过对所施加材料的单次沉积常常无法容易地实现所需厚度。因此必须沉积多次。然而,这需要额外的时间、工作和投资,最终造成线路清晰度的精度的降低。其他缺陷涉及最小线宽和线路之间的间隔,它们相对较大并且不满足要求。这些新技术还具有无法以具有竞争力的价格满足最高技术要求的缺点。
发明内容
因此,本发明的主要目的是提供一种制造电子电路组件的方法,同时避免现有技术中的缺陷。特别重要的是寻求制造具有极小线路和间隔(≤25μm,优选≤10μm并且低至5μm)并可以以合理的工作量制造的电子电路组件的方法,同时实现对本领域中的电路板的特定要求,即改良的阻抗,因为目前所有的线路都被掩埋起来,而不会曝露在空气中。
通过根据权利要求1所述的方法来实现该目的。在从属权利要求中对本发明的优选实施例进行说明。
在公开和说明制造电子电路组件的本发明之前,应了解本发明并不限于本文中所公开的特定工艺步骤和材料,因为这些工艺步骤和材料可以有某些变化。必须注意的是,在本说明书和所附权利要求书中所使用的单数形式“一”、“一个”与“该”均包括复数形式,除非文中清楚地指出有其他情况。
本文中使用的术语“电子电路组件”是指器件,将其设计成包括导线,该导线包括焊接区(land)、过孔(包括盲孔和埋孔)以及其他导电元件,并且在与安装在该器件上的适当电子元件组合时,其实现任何特定的电子功能,例如在个人计算机或手持装置主处理器或控制器中,在用于数码相机的主处理器或控制器中,简单作为移动电话的键盘电路板或作为电子设备的任何其他电路组件。因此,该器件包括一个或多个电介质层以及这些层上的一个或多个导线和其他导电结构元件,其用于将单个电子元件电连接在一起。该器件可以包括具有导线、焊接区以及其他电路结构元件的这种电介质层的多个电路平面,为此目的还包括单个平面之间的多个连接器通孔。该器件还可以包括载体结构元件,例如金属/金属氧化物或金属/电介质聚合物核心,其在外侧上承载这种电路平面。该组件还可以装配有有源和/或无源电子元件,例如电阻器、电容器、电感器、天线(例如用于RFID标签)、RC滤波器、变压器、变换器、压磁、压电和化学或机械传感器(无源元件),以及半导体器件,例如集成电路和其他器件,例如晶体管和二极管(有源元件)。这种元件可以是通过胶合、焊接、键合或任何其他传统技术安装到电路平面的分立元件。或者,可以通过印刷、喷射、写入或其他工艺在电介质层上制造无源电子元件。元件可以嵌在电路平面内。这可以例如为手持装置中的主处理器提供更多的表面面积,并且进一步降低成本。该组件可以具有但不限于具有电路平面的平面结构,并且在可应用的情况下载体结构元件也具有平面结构。
本文中使用的术语“导线”是指任何导电元件,其使用于电子元件的焊接区之间彼此电连接,或电连接过孔与用于电子元件的焊接区,或使过孔之间彼此电连接,或电连接电路平面内的其他元件。导线优选由铜制成或者由铜和任何其他导电材料的组合制成。优选将导线的线路清晰度优化到其表面和边缘尽可能地平滑并且线宽和厚度尽可能一致的程度。
本文中使用的术语“焊接区”是指用于将电子元件电连接到导线的任何导电元件。可以通过键合、焊接以及其他传统技术将电子元件电连接到焊接区。
本文中使用的术语“电介质材料”是指任何不导电的材料。该材料可以是有机的或无机的。如果是有机的,其可以优选为聚合物,例如聚酰亚胺、氟化聚合物(例如PTFE)、环氧树脂(例如FR4[阻燃环氧化物/玻璃纤维层合板]、高TgFR4材料、BT树脂、氰酸酯树脂)、APPE、EPPO、LCP(液晶聚合物)、酚醛树脂、丙烯酸树脂、聚烯烃树脂、聚氨酯树脂和其他传统聚合物,以及由上述树脂组成的复合材料,另外优选增强材料,例如玻璃(来自Isola或Dielektra的激光玻璃或来自DuPont的Thermount)或石英纤维、碳纤维、陶瓷纤维、聚合物纤维、玻璃粉末、石英粉末、陶瓷粉末和纸。该增强材料用于增强材料的尺寸稳定性。使用具有UV吸收涂层(Isola、Dielektra)的水平编织玻璃可以提供均匀的材料激光烧蚀。电介质还可以是陶瓷。
本文中使用的术语“三维结构”是指电介质层中的任何下陷。三维结构包括结构元件,例如沟槽以及其他凹陷,例如可以是元件凹陷。结构元件也可以是过孔。结构元件对应于电路图案。沟槽和过孔可以叠置,因为过孔例如位于沟槽内。
本文中使用的术语“沟槽”是指限定导线的凹陷,因为通过实质上填满该沟槽而使特定沟槽的深度、长度和宽度优选具有与将要形成在该沟槽中的导体相同的尺寸。对于适当成形的同样形成在沟槽中的焊接区也是如此。沟槽和焊接区的横截面优选为矩形或具有(V)形的凹槽,但是当然也可以具有任何适当的形状。
本文中使用的术语“元件凹陷”是指用于容纳电子元件的凹陷,为此目的其与元件具有近似相同的形状。元件凹陷优选具有大于电子元件高度的深度,以便能够将元件嵌入在电介质层中。可以在元件凹陷中形成导电结构元件,以便将要插入在这种凹陷中的电子元件上的端子电连接到电路平面内的其他导体结构。元件凹陷的横截面和平面图优选为矩形,但是当然也可以根据需要具有任何的形状。
本文中使用的术语“过孔”是指电介质材料中的孔,其接触至少两个电路平面从而可以经由这种过孔在这些平面之间形成电连接。在大多数情况下,过孔仅连接两个这样的平面。如果该过孔位于组件的外侧,则为盲孔。如果其位于处于最外侧电路平面下方的两层之间,则为埋孔。过孔优选为圆柱形,但也可以是V形。
此外,结构元件也可以对应于将要制造的其他功能器件,例如屏蔽装置(用于屏蔽电磁发射和/或进入的金属化区域)。
术语“微粒”可以包括导电微粒和电绝缘微粒。后者例如可以是电介质微粒,例如SiO2、Al2O3、SrTiO3、聚氨酯、聚醋酸酯以及各种玻璃微粒。
本文中使用的术语“导电微粒”是指任何作为导电微粒的微粒,其具有金属或半导体的导电率。例如,所述微粒可以是金属微粒,例如Cu、Ag、Au、Pd、Pt、Ni、Co、Sn、Zn、Bi、Al、In、这些金属彼此之间以及与其他元素的合金;半导体,例如金属氧化物(例如ITO[氧化锡铟])、金属硫化物、金属钨酸盐以及其他半导体;电阻材料微粒,例如Ni/P、AgPt、RuO2、SrRuO3和诸如石墨(例如胶体石墨微粒)的导电碳;导电聚合物,例如聚吡咯和聚噻吩以及电介质微粒。导电微粒优选为奈米微粒,并且可以为球形。其也可以为碳奈米管。所述微粒也可以由上述材料的组合以及其他材料组成,例如有涂层的微粒,如使玻璃或陶瓷绝缘核心或者聚合物绝缘核心涂敷有金属层的微粒,或者涂敷有另一种金属例如银的金属微粒(例如为铜微粒)。微粒的制造是众所周知的。例如,可以由使用传统电镀技术电镀有金属的微聚合物微粒形成具有聚合物核心和金属涂层的微粒。将微粒分散在流体中,例如在水介质中,任选包括表面活性剂和/或有机溶剂。也可以在含有适当物质的两种介质之间发生反应时形成所述微粒,例如杂环单体与酸和氧化剂发生反应,以形成本征导电聚合物。
本文中使用的术语“本征导电聚合物”是指任何由于其聚合物结构而导电的聚合物材料,例如聚乙炔、聚噻吩、聚吡咯、聚苯胺等。这种聚合物例如可以通过以下方式形成:在存在适当阴离子(酸)的情况下氧化各个单体,从而形成导电聚合物盐,例如聚对甲苯磺酸吡咯鎓。
本文中使用的术语“直接写入技术”是指能够使用无掩模的方法在电路组件表面上产生图案的任何技术,其中通过利用适当的装置进行顺序“写入”来产生图案。为此目的,使诸如喷墨技术中的印刷头的写入装置或要处理的基板或者两者彼此相对移动,以便在基板上产生图案。为此目的,提供X-/Y-以及任选的Z移动控制和基板支架以及其他适当的检视控制装置。这种移动可以是逐线路的相对移动或者是沿导线或图案的其他结构元件的移动。通常,不连续地,即通过开始写入、之后写入并且在终止要写入的结构的特定部分之后再次中断写入移动(开始/停止模式),来直接产生图案。这种方法例如是喷墨(印刷)技术、微注射器或微笔(或者管笔(Quill-pen))技术、任何转移印刷技术、激光喷雾技术或研磨和填充方法。此外,任选地继之以激光烧蚀的气动喷射技术也被认为是直接写入技术。以上已就图案产生方法的原理说明了这些方法之间的差别。关于用于产生构图层的材料,所谓的导电微粒应用技术与所有其他直接写入技术之间也可以有差别。前者导电微粒应用技术包括沉积材料以形成含有导电微粒的层(例如由分散在粘结剂中的金属微粒组成的层)的所有方法。除该实施例之外,利用不含导电微粒的其他直接写入技术产生构图层,例如含有本征导电聚合物、包括用于透镜和波导的光学透明材料的电介质材料、陶瓷及生物材料的层。选择利用直接写入技术沉积的材料,使其对于流变学(例如非牛顿流变学)、粘度、抗拉强度、表面张力(相对于基板材料的接触角)、导电率或关于进一步金属化的催化活性具有期望的特性。有利的是可以在沉积方法之后对利用直接写入技术沉积的材料进行烧结(固化、退火),以便为其提供期望的特性。该烧结还可以适用于增强所产生的层对基板表面的附着力。例如,可以通过热或激光处理来完成。
根据本发明的方法用于制造电子电路组件。该组件包含由电介质材料制成的一个或多个电介质层,每一层具有导线结构,该方法包括以下方法步骤:
a)提供电介质层;
b)通过激光烧蚀在电介质层中形成三维结构,以便在该层中提供选自包括沟槽和元件凹陷的组中的一个或多个结构元件;
c)将流体施加到电介质层曝露在结构元件中的至少部分表面区域,流体含有或形成该表面上的导电微粒或本征导电聚合物中的至少一个,其中该流体更优选含有悬浮在其中的导电微粒或能够在所述表面区域处形成导电微粒;以及
d)将结构元件中的表面区域金属化。
除沟槽和元件凹陷之外,还可以通过激光烧蚀或通过任何其他方法在电介质层中产生作为三维结构元件的过孔,如果需要,之后在方法步骤c)中向其提供流体。
根据本发明的方法具有许多优于现有技术方法的优点,因为其消除了:
i)使用铜箔/半固化片(采用玻璃纤维垫增强的FR4树脂层,B阶段)或涂有铜的树脂的层合板;
ii)照相以及与照相工具的生产、保护和使用有关的工作;
iii)应减去的电路限定工艺,例如显影、蚀刻和剥离方法;这避免了废料管理问题;
iv)较大体积的有毒废料。
本发明的方法的主要优点是提供了制造极精细导体结构元件的可能性。这允许半导体器件的简单电连接,所述半导体器件具有元件终端侧到组件终端侧的极精细间距。例如可以直接将半导体器件附着到具有球栅阵列或精细格栅阵列的组件上,而不需要使用芯片载体或任何其他中间器件。导体结构元件可以具有以下尺寸:导线宽度:<10至80μm,导线高度:<10至50μm,过孔直径:<10至80μm,过孔长度:<50至130μm(过孔的最大高度对应于电介质层的厚度;电介质层通常具有50至130μm的厚度)。
此外,使用本发明的方法制造电路图案允许使用填满金属以将两个电路平面电连接的盲孔。这与具有穿透整个组件的透孔的传统设计相比具有额外的优点。根据组件的总深度,必须将透孔设计成具有最小直径,因为在具有过高纵横比(直径与长度的比;最小直径因此为150μm)的孔中不再可能实现电镀。此外,透孔通常在其入口处具有残余导体环,其对导体图案的设计是必需的。因此孔所需要的空间会增加。相应地,电路平面的很大面积无法用于电路图案。
在通过形成例如包括导线和金属填充的过孔的导体结构制造第一电路平面之后,可以通过将另一电介质层施加到可以根据方法步骤a)至d)具有第二和另一电路图案的组件,来形成其他电路平面。
此外,该新颖的方法具有远短于现有技术方法的优点。因此没有工艺可靠性较低的缺点。这也确保了简化的工艺顺序和减少的材料使用。这与需要较少的对准步骤从而防止生产瓶颈的事实有关。同样,这导致较高的一次成品率,因为由于工艺步骤的数量减小而使得由在每次位置识别和对准时产生的偏差而引起的发生在各个对准步骤中的对准偏差较小。如果必须制造大量的电路平面,这点就尤其重要。通过凭借简单地将层定位一次并用金属或另一适当的导电物质填充结构元件在电介质层的每一侧逐一完成方法步骤a)至d)而产生具有两个电路平面的组件。
根据本发明的方法优于现有技术方法的另一非常重要的优点是其还可以与任何电介质材料一起使用,因此非常通用。另外,这可以提供附着力而不必具有高的电介质表面粗糙度,从而提供了改良的阻抗控制和信号衰减能力。
此外,无需收紧成像操作窗口即可产生无焊接区通孔。该方法还以高产量提供宽度低于10μm的线路和间隔。这种情况以及将电子元件密封到电介质层中的可能使得显著增强导体封装密度成为可能,使PCB技术可以弥合本身与集成电路行业要求之间日益拉大的差距。
由于可以三维构造电介质层,所以通过形成适当的凹陷可以实现对焊球更容易的机械强化。由于电子元件可以嵌入到电介质层中,所以赋予了组件更大的可靠性,因为许多元件是作为生产工艺的一部分而被密封。
可以将电介质材料结合到载体上。载体用于至少在制造步骤期间赋予组件机械稳定性。此外,如果结构元件电连接到载体并且如果载体本身是导电的,则其可用于在电镀步骤期间向组件供应电流。为此目的,在电路平面中提供电接触点作为电流源,所述电接触点位于形成三维结构的区域外部并且与载体电接触。以电介质层与载体间的相界处的粗糙度尽可能低的方式将电介质施加到载体上。为产生额外的电路平面而随后施加其他电介质层也是如此。这与经由具有较高粗糙度的界面将电介质粘接到铜上的传统方法相矛盾。由于该平滑界面,与先前的方法相比更容易完成阻抗控制,并且避免了不需要的电容。因此,可以采用该方法容易地实现阻抗控制电路。
载体可以选自包括多层核心材料、诸如不锈钢压板的金属板、诸如释放膜的电介质膜以及半导体器件的组。优选将载体形成夹层结构。
如果载体为多层核心材料,则优选将电介质材料附着到载体两侧。多层核心材料可以是本领域技术人员所熟知的任何传统多层材料,即多层电路载体由多个电介质层组成,其优选由FR4材料以及特别连接内层中的电镀过孔和外侧上的过孔和/或焊接区的铜导体结构组成。多层核心材料可为以下任一种:聚酰亚胺、氟化聚合物(例如PTFE)、环氧树脂(例如FR4、高TgFR4材料、BT树脂、氰酸酯树脂)、APPE、EPPO、LCP(液晶聚合物)、酚醛树脂、丙烯酸树脂、聚烯烃树脂、聚氨酯树脂和其他传统聚合物,以及由上述树脂组成的复合材料,另外优选增强材料,例如玻璃(来自Isola或Dielektra的激光玻璃或来自DuPont的Thermount)或石英纤维、碳纤维、陶瓷纤维、聚合物纤维、玻璃粉末、石英粉末、陶瓷粉末和纸。
为制造多层核心载体,可以选择单侧涂铜材料与半固化片的以下组合:Laserpreg,Tg:170℃+Laserpreg,Tg:170℃;IS620,T9:200℃+IS620,Tg:200℃,N4000-13,Tg:>210℃+N4000-13,Tg:210℃,N4000-6LD+N4000-6LD,Tg:175℃,Tg:175℃,N5000 BT,Tg:185℃+N5000 BT,Tg:185℃,AKAFLEX KCL PI+AKAFLEX KCLPI。
金属层优选为铜层或钢层,更优选为不锈钢压板。可以将镍和铜电镀到钢层上。优选的是在该金属板的一侧或两侧涂有膜厚<2μm的无孔铜的完整涂层。可以使用传统印刷和蚀刻方法或半添加方法构造金属层。该层优选为刚性导电载体层。或者,载体也可以为释放膜,其优选为平滑但刚性的非粘贴载体层。这种释放膜例如可以由氟塑胶组成,如PTFE(聚四氟乙烯)、FEP(氟化乙烯丙烯)、PFA(全氟烷氧基树脂)、ETFE(乙烯-四氟乙烯共聚物)、E-CTFE(乙烯-三氟乙烯)、PVDF(聚偏二氟乙烯)或PVF(聚氟乙烯)。或者,载体也可以是用于夹紧组件的框架。
在方法步骤c)或d)之后可以从电介质层除去载体。在这种情况下,进一步使用具有形成为三维结构的导体结构元件的电介质层,而无这种载体。在这种情况下,可以在电介质层侧面上形成其他导体结构元件,电介质层此时已附着到载体上,以形成双侧应用(电路平面的双向形成,在已经制造一个电路平面之后特别有利)。如果没有从电介质层除去载体,则载体给予电路组件稳定性,并且如果使用多层核心作为载体,则产生进一步的互连。如果钢板镀镍,则可以容易地除去钢板。
载体可以用作最低电路平面的盲孔基底。为此目的,载体用作“焊接区”,而通过电介质层中的激光钻孔产生过孔,从而防止激光束进一步穿透到材料中。如果载体为金属层、多层核心或者其他PCB或半导体器件,例如芯片,则可以通过这些过孔实现用于电镀的电接触。如果使用PCB作为载体,则优先在金属区域位于PCB外侧上的那些位置产生过孔。如果在工艺的稍后阶段除去载体,则可以使用位于填充有导电材料的过孔的一端上的曝露接触区域作为诸如球栅阵列的电子元件的焊接区。因此,当在最高电介质层上形成电路平面时,在释放组件的较低侧上形成另一电路平面。如果可能,在使用本发明的方法除去载体之后,可以构造电介质材料并在其较低侧上产生电路图案。
通过电介质材料的激光烧蚀产生三维结构。通过激光烧蚀形成的凹陷优选为V形,例如凹槽。这进一步有助于沟槽和过孔中的电镀,因为凹槽的深度与其上面的孔相比较小。
对于激光烧蚀,使用聚焦或非聚焦激光。在后一种情况(投影方法)中,金属掩模用来产生烧蚀结构。通过在掩模中形成电路图案的最精细的孔来引导非聚焦的激光束。在前一种情况(直接聚焦方法)中,使聚焦激光束在电介质层的表面上进行扫描,从而通过“写入”形成结构元件。在两种情况中,优选的是在一次操作中形成包括过孔的结构元件,即不用任何进一步的对准和定位。
优选使用的激光器发射UV或蓝色可见波长范围内的激光。适当的激光器发射波长为192nm、248nm、308nm或355nm的光。更适合的激光器是氩离子激光器和准分子激光器。优选在投影方法中使用具有308nm的光波长的准分子激光器处理FR4材料。
优选使用脉冲激光烧蚀电介质层。因为每一激光脉冲包括限定的能量,所以由于可以重复地调整烧蚀材料的数量而使该方法是优选的。为了实现限定的烧蚀深度,利用数量已由先前确定的激光脉冲照射电介质层。通过利用每一单个脉冲中的限定激光能量的系统照射可以实现材料的节约烧蚀。例如,可以从较高值开始逐渐减小能量,从而在凹陷的壁和底部不会破坏非剥蚀材料。不仅在过孔接触金属基底层的情况下,而且在过孔作为盲孔在电介质层中终止的情况下,这使得可以蚀刻材料直到限定的深度。
例如可以通过使光束交叉地扫过电介质层来执行激光烧蚀。为此目的,通过投影方法或通过激光直接聚焦方法在该层中形成第一批凹陷,优选的是它们彼此平行。之后,形成第二批凹陷,同样优选将它们对准成彼此平行并与第一批凹陷相交,并且优选以大约90°的角度使它们与第一批对准。使用投影方法并利用线路掩模,例如可以在第一方法步骤中产生第一批凹陷。接着在将电介质层或线路掩模例如转动大约90°的角度之后,在第二激光步骤中形成第二批凹陷。在凹陷彼此相交的那些区域形成盲孔,因为在这些位置由于重复的激光处理,而使得所烧蚀的材料比未产生交点的那些位置多。根据照射的能量以及电介质材料的类型,盲孔可以具有对应于电介质层厚度的深度。
如果执行使用上述直接激光聚焦的方法,可以制造具有过孔的任何电路:为此目的,以彼此平行的扫描线使激光在电介质层表面上进行扫描,其中应该形成凹陷。然而,仅当需要在相应的位置处产生导线部分时才将激光束引导至该层,当在相应的位置处不需要形成这种部分时关闭光束。
步骤c)中悬浮在流体中或由流体例如溶液形成的导电微粒可以用于在根据方法步骤d)的进一步金属化之前给所有的或仅仅一些结构元件、或者每一个要在其中产生导体结构的结构元件(例如元件凹陷中的电连接结构元件)的仅仅一部分、或者整个电介质层或仅仅其的一部分涂底漆。
可以通过一种或多种直接写入技术沉积在表面上包括导电微粒或本征导电聚合物中的至少一种的导电或催化层,所述直接写入技术是选自包括喷墨技术、微注射器或微笔技术、激光喷雾技术、研磨和填充技术以及气动喷射技术的组。
例如,直接写入技术可以是导电微粒应用技术。如果它们是导电微粒应用技术,则其特征在于制造包括导电微粒的导电层。该层可以用作底漆层,以便进一步在其上电镀金属。底漆层用以预处理电介质材料,以便进一步在其上电镀金属。该底漆层可以最终完全或至少部分代替贵金属催化剂预处理以及在电介质材料上电镀金属通常所需的任何其他预处理。然而,最终可能需要额外地催化底漆层(例如通过利用电荷交换反应从贵金属离子水溶液沉积贵金属)。如果在导电微粒层中使用适当的粘合剂或粘结剂(例如,如果电介质为有机物则使用适当的有机聚合物,或者如果电介质为无机物则使用适当的无机材料),底漆层还可以通过在底漆层与电介质之间产生特定的粘结来调整电镀层与电介质材料的附着力。附着力增强剂可以用于进一步增强导电微粒层与电介质的附着力。这种增强剂例如可以包括季铵盐或催化油墨。
喷墨技术的特征在于通过直接写入在电介质层曝露在结构元件中的表面区域中产生期望的图案。这是通过将适当流体的极小液滴精确放置在相应的区域中来完成的。为此目的,使用计算机控制的印刷头,其从印刷头中的极细小的喷口向外喷射流体并喷向这些区域。这种印刷头在用于在纸上或其他材料上进行印刷的普通喷墨技术中是众所周知的。流体可以通过压电或压磁或者压弹效应从印刷头中喷出。为此目的,一般在印刷头中提供用于流体的贮存器,并向流体施加机械脉冲,以便从贮存器中喷出小液滴。该液滴的速率极高,使得其一旦撞击组件表面,就确保其与该表面的紧密接触。对于写入过程,在与电介质层表面相距很小的距离处印刷头相对于该表面移动。在此相对移动期间,发生流体向组件的连续或间断喷射。可以使印刷头或组件或者两者都在X或Y方向上逐线路地移动或沿要写入的图案结构移动。将流体设计成产生应该具有期望特性的层。例如,流体是含有银微粒的分散体。流体可以含有要沉积的微粒或任何其他材料以及适当的溶剂。优选将该溶剂选择成在沉积后其蒸发。
微笔或微注射器技术的特征在于通过以下方式写入要沉积到组件表面的材料:在表面上拖动笔状或注射器状工具并与表面接触,并且例如通过利用活塞将材料从笔或注射器中挤出来沉积材料。在此移动期间通过笔或注射器尖端处的喷口喷射材料并将其沉积在表面上。为此目的,笔或注射器具有流体填充的喷嘴。根据要利用该技术产生的结构,喷嘴尖端处的喷口具有优选为50μm至2mm的开口直径。通过在包含在贮存器中的材料上施加适当的压力,可以将要喷射的材料从笔或注射器中挤出。微粒优选为奈米微粒。溶剂优选为低沸点液体,使得其在与表面或电介质层接触之后容易地蒸发。为此目的,在沉积之后可以在低温下加热流体以蒸发其中的任何溶剂,然后执行退火以将留在表面上的微粒烧结在一起。材料也可以是焊膏和粘合剂、密封剂或管芯附着剂(die attach)。笔或注射器在计算机控制的辅助下在组件表面上移动。
另外可以使用转移膜技术(例如MAPLE DW=矩阵辅助脉冲激光蒸发直接写入)。在该方法中,首先将要沉积的材料沉积到转移衬垫(所谓的“色带”),例如沉积到透明聚合物膜,优选厚度为1至10μm。将该薄膜放置在组件表面上,使得将要沉积的材料设置成与要涂敷的表面区域直接相对。接着将脉冲激光束,例如355nm UV激光,引导到应将材料沉积在组件表面上的那些区域处的转移膜。一照射就使薄膜上的材料中的粘结剂蒸发,使得蒸汽以高速将材料中的剩余固体射向组件表面以便与其紧密接触。为执行该方法,将转移膜向前驱动到组件表面前方的期望位置处。然后产生激光脉冲并且沉积固体。通过移动组件和薄膜或激光束和薄膜,将材料沉积到期望的位置处。为此目的,再次提供X-/Y-和任选的Z-移动电脑控制和组件支架以及其他适当的检视控制装置。在沉积之后优选烧结材料,以实现直接写入结构元件的期望特性。为此目的,可以有利地使用激光。为此目的,优选使用红外线激光。或者可以在炉中加热电子组件。激光也可以用于通过激光烧蚀形成盲孔或透孔。另外也可以在激光的辅助下烧蚀多余的材料。
另外可以使用激光喷雾技术。为执行该方法,使用激光和气雾剂产生装置。从适合在基板表面上形成导电或催化层的流体产生气雾剂。可以通过任何传统技术在喷雾器中产生气雾剂,例如通过传统气动或超声波产生技术,在载体气流(例如氩气流)中产生小气雾剂液滴(直径为1至5μm)。产生气雾剂的流体含有要沉积的材料,因此气雾剂也含有该材料。采用该方法可以沉积金属,例如Au、Pt、Pd、Ru、Cu、Ag、Ni及其合金。也可以沉积电阻材料,例如Ag/Pd/玻璃和钌酸盐,其他电介质质,例如聚酰亚胺、钛酸钡和PMN/玻璃,以及铁氧体,例如MnZn铁氧体。Au、Pt、Cu和Ag可以以其化学化合物之一的形式包含在气雾剂中,并通过应用进一步的加热而分解成元素金属。将气雾剂气流引导到形成结构的基板表面区域。同时将激光束引导到且优选聚焦到相同的表面区域,以将撞击基板表面的气雾剂微粒固定在其限制的区域中。由于加热,气雾剂溶剂同时蒸发。激光可优选为Nd:YAG激光。气雾剂馈送装置优选位于激光束附近。例如,排出气雾剂的多个尖端喷口与基板表面相距较小的距离。必须调整气雾剂喷嘴与基板的适当距离,以实现最佳分辨率(线宽和间隔)。由于仅在激光束撞击表面的那些区域中沉积材料,采用该方法可以产生极精细的线路和区域。为取得适当的层厚度,选择多次施用。可以通过机械快门装置在该方法中实现材料施用的适当中断,其中断对表面的气雾剂馈送。在气雾剂沉积之后优选对产生的结构元件进行退火,例如在炉中进行,以将要沉积的材料的任何化合物分解成期望的形式,例如金属。
另外可以使用研磨和填充技术。在这种情况下,在电介质层中形成三维结构。将适当的流体填充到凹陷的结构中。然后在刮刀的辅助下除去突出在结构凹陷上方的材料。流体应该具有适当的特性,以便容易地润湿曝露在结构中的表面,并容易地在其中流动,而且不会在基板的表面上流动,使得可以从其表面简单地除去流体。
任选地继之以激光烧蚀的气动喷射技术也被认为是直接写入技术。适当的气动喷射技术例如可以是高速微粒合并(或冷气动喷射)方法。在这种情况下,使用高速、低温气体来向基板传送粉末。将高速惰性气体流中传送的微粒喷射到基板表面上。采用该技术,可以产生线宽大约为20至40μm的结构元件。通过使用激光烧蚀,甚至可以将结构尺寸例如降至亚微米的范围内。
优选通过无电镀和电解金属电镀技术中的至少一种来执行方法步骤d)中的金属化。可以在组件的整个外侧或仅在其的部分上执行金属电镀,即在已经进行催化和/或涂有导电微粒层的那些区域中执行金属电镀。
曝露在结构元件中的电介质材料表面区域可以通过在将表面区域金属化之前以化学方式或利用等离子体技术对该区域进行表面去污来加以预处理。根据电介质类型,可以利用酸性或碱性高锰酸盐、氢氧化钠溶液或有机溶剂腐蚀执行表面去污。这种应用是本领域技术人员所熟知的。之后可以执行额外清洁操作。
无电镀技术是本领域技术人员所熟知的。其涉及其中通过使用催化步骤和电镀步骤从溶液中,优选从水溶液中,将金属沉积到电介质材料的那些技术,在所述催化步骤中将催化材料沉积到要电镀的表面区域上,在所述电镀步骤中使用无电镀槽,其包括要电镀的金属的金属离子溶液以及能够将被催化的那些表面区域处的金属离子还原为金属的还原剂。催化剂一般含有贵金属,其作为胶体,例如氯化钯/锡(II)或钯/有机保护剂胶体(NEOPACT,Atotech),或者作为溶解在催化剂中的钯络合物。在这两种情况下,催化剂吸附在要催化的表面区域。可以通过在催化材料之前施加的所谓调节剂(例如水溶液中的聚电解质化合物)增强吸附作用。在胶体的情况下,应该在电镀前除去保护剂,该工艺步骤被称为“加速”。在络合剂的情况下,所吸附的贵金属络合物必须还原成活性。这种还原可以在电镀之前分步骤完成。无电镀槽还可以含有额外的成分,例如用于金属离子的络合剂、稳定剂和pH定型剂。无电镀槽例如可以包括铜络合物,例如铜EDTA或酒石酸铜络合物、甲醛、作为还原剂的次磷酸钠或二甲基胺硼烷钠以及作为pH定型剂的氢氧化钠。除作为最佳电镀金属的铜之外,还可以以无电镀的方式电镀其他金属,例如Ni、Co、Ag、Au、Pd及其合金。
替代无电镀或除无电镀之外,还可以电镀金属,即电解沉积金属。这提供导电层,例如从无电镀槽电镀的金属层或导电微粒层。或者,可以形成导电聚合物层,例如聚吡咯或聚噻吩层。通过相应的单体与氧化剂(SELEO,Atotech)的反应产生这些层。或者,可以在从其适当的悬浮液进行电镀之前,沉积碳作为第一导电层。NEOPACT优选适合于电镀PTFE及聚酰亚胺电介质材料。可以将这些底漆物质施加到电介质层的整个表面区域或仅施加到应该进行电镀的那些区域。
在本发明的一个实施例中,如果已经将底漆物质施加到电介质层的整个表面,则可以例如通过激光烧蚀从电介质层表面除去底漆物质,从而该物质仅保留在结构元件中。然后仅在期望区域中形成金属层。
在金属化前为电介质层涂底漆的另一变化包括将化合物沉积到通过UV光照射而变得导电的层上。例如,聚(双(乙基硫代乙炔))适合于该应用。
电镀也是本领域技术人员所熟知的,并且包括在表面导电的至少部分表面中提供基板和阳极,并使基板和阳极与含有要电镀的金属的金属离子的电镀液接触。以这种方式,可以电镀多种金属,例如Cu、Ni、Co、Ag、Au、Pd、Zn、Sn、Pb、Bi和这些金属彼此之间以及与其他元素的合金。铜是最优选的。可以使用DC电流或脉冲电流(单极性、反向脉冲)来电镀该金属。
应该将电镀条件设计成以最小矫正特性(minimum levellingbehaviour)电镀金属。适合于该应用的传统铜镀槽优选含有硫酸,其具有设定为最大限度(20至40g/l Cu2+)的铜浓度。设定硫酸浓度高达220g/l。另外使用有机二硫化物,例如双(3-磺丙基)二硫二钠盐。此外可以使用均化剂,例如聚亚烷基烷氧基及其烷基/环烷基衍生物。
可以在浸渍设备中执行无电镀和电镀以及在金属化前预处理组件的其他操作,其中在垂直方向上固定组件,或者在传送式设备中执行,其中在垂直、水平或任何其他方向上传送组件。后一种设备中的传输方向基本上是水平的。
优选将导电微粒施加到结构元件中或优选在结构元件中沉积(尤其是电镀)金属,到达微粒或金属完全填充结构元件的程度。因此导线、焊接区以及已填充的过孔的几何形状由沟槽和过孔的几何形状限定。如果沟槽和过孔的形成是明确限定的,则导线、焊接区及其边缘以及已填充的过孔的宽度和厚度也是明确限定的。只有当沉积材料具有充分的导电率并且在随后的处理中体积以及其他物理特性不发生变化时,才可以使用一种或多种直接写入技术完全填充结构元件,由此通过这些技术中的任何一种整个形成导线和导电过孔表现为可行的方法。由于三维导体结构元件的完全填充,而使得实现了其与电介质层的良好附着力以及电路抵抗热应力和机械应力的良好机械稳定性。已经发现铜极佳地附着到结构元件的壁和底部。这可能归因于金属在这些情况下未经受高剪切应力的事实。此外,由于该结构,组件具有良好的散热特性。另外,没有观察到因8字形焊盘(dog-bone pad)或扇出以及过孔处的残余环引起的失效。这也可以消除蚀刻掉金属以产生导体图案的必要性。这导致更好的线路清晰度。然而,只有当没有将金属沉积在组件的整个外表面上时才能实现该优点。
优选在组件的整个表面区域上电镀金属。如果将过多的金属沉积到三维结构上,则不仅完全填充结构元件,而且将金属额外地沉积到电介质层的外侧区域上。在这种情况下,必须通过蚀刻掉过量的金属而从邻近结构元件的组件上的表面区域中除去过量的金属,以便使表面平坦化,同时使电介质材料没有导电材料,并且曝露单独的导体结构元件。除任何的最后加工方法之外,利用该方法步骤完成电子电路。化学溶液,例如FeCl3/HCI、CuCl2/HCI蚀刻溶液或氨蚀刻溶液,可以用于铜蚀刻。也可以使用DC或脉冲电流以电化学的方法执行蚀刻。当然也可以采用电化学和化学蚀刻的组合,例如通过电化学蚀刻除去大部分金属,最后通过化学蚀刻除去残余物。蚀刻前可以轻微地刷金属,以使其表面水平。优选在25至45℃的温度范围内执行蚀刻。优选在传送式机器中执行蚀刻。也可以利用化学机械抛光方法完成过量金属的除去。这种工艺包括通过要抛光的组件相对于诸如抛光轮的抛光装置的移动的机械抛光,以及借助于蚀刻溶液的化学抛光,所述蚀刻溶液例如为过氧单硫酸和/或过氧二硫酸或磷酸溶液(参见S.Kondoet al.in:J.Electrochem.Soc., 147,2907(2000))。可以采用以上方法的组合。使用这些方法从外侧区域完全除去金属,使得金属仅保留在结构元件中,并且优选与电介质材料的上表面齐平。这也包括完全填充过孔。
在利用铜进行金属化之后,可以形成另外的功能金属层,其可以用作接触带,用于缠绕连接或用于芯片的结合。适用于球栅阵列和精细格栅阵列的功能层尤其适合。
在本发明的另一实施例中,可以通过施加导电微粒层或任何其他导电直接写入层和/或金属层而在最后加工前将电子元件产生或放置在电路平面中。可以在电介质上就地制造这种电子元件或将其拾取并放置到电介质层的适当位置上。电子元件优选安装到元件凹陷或在其中进行制造。元件制造或安装优选在方法步骤c)之前执行。
为将电子元件安装在元件凹陷中,首先可以将电介质材料或粘合剂施加到元件凹陷的表面区域。这种电介质材料或粘合剂是本领域技术人员所熟知的。电介质材料或粘合剂优选为要施加到三维结构中适当位置的触变胶液体或膏。可以使用微注射器或微笔技术优选将电介质材料或粘合剂施加到元件凹陷。本发明的一个优选实施例包括通过一种或多种技术在元件凹陷中制造电子元件,所述技术为直接写入技术并且除沉积制造元件所需的适当材料之外与导电微粒应用技术相同。可以就地制造的电子元件是无源元件,即电阻器、电容器、电感器、天线、RC滤波器、变压器、变换器、压磁和压电器件,或有源元件,例如由本征导电聚合物和电介质材料的组合制成的晶体管。可以通过使用一种或多种直接写入技术沉积电阻器、电容器(金属/电介质/金属/电介质等等)、电感器、导体材料等来制造这些元件。另外采用直接写入技术沉积的材料也可以是导电材料,而且可以是电介质以及磁性材料。
可以在元件凹陷中产生导线,以形成与电子元件端子的电连接。如果将集成电路用作电子元件,这尤其需要。使用凹孔中的电介质材料或粘合剂并将集成电路拾取和放置在其中,可以直接将集成电路附着在基板内的凹孔中。可以通过一种或多种导电微粒应用技术或通过能够沉积导线的任何其他直接写入技术(例如能够产生导电有机聚合物的相应图案的直接写入技术)来产生为形成与电子元件端子的电连接而形成的导线。之后可以用铜电镀导线。
在将电子元件制造在元件凹陷中或将其安装到元件凹陷之后,以及在可适用的情况下,在形成导线之后,可以密封元件凹陷。为此目的,将另外的电介质材料用于填充元件凹陷,以将元件埋入在电介质层或基本上与电介质层表面齐平的电介质填充材料中。用于密封的电介质材料可以是液体电介质材料或模制化合物。在利用电介质材料填充元件凹陷之后,对电介质材料进行固化。
在将电子元件制造于元件凹陷中或将其安装到元件凹陷并且将凹陷填充至基本上与电介质层齐平之后,通过上述技术中的任何一种在沟槽和过孔中制造导线。
在执行以上方法步骤以产生一个电路平面之后,可以产生另外的电路平面。为此目的,在组件表面上沉积至少一个另外的电介质层。该另外平面的电介质材料可以与第一个平面相同或不同。这可以通过将半固化片与组件结合、利用液体电介质涂敷组件的传统技术来完成,或者也可以通过应用一种或多种直接写入技术来实现,除沉积适当的电介质材料以制造另一电介质层之外,所述技术与导电微粒应用技术相同。
在可应用的情况下,可以重复本文中的上述步骤,以形成导线、导电过孔以及埋入的电子元件。为制造另外的电路平面,可以依次将额外的电介质层施加到组件上,并且可在这些额外的电介质层中形成导线、导电过孔以及埋入的元件。
根据所选择的原始基板,接下来的步骤如下:
1)对于单侧应用(最不可取的),将组件与载体箔或刚性基板分离。然后可以使用本文中的上述方法步骤处理组件的外侧表面,由此完成组件。之后可以将该器件传送至最终加工部分,以施加焊料掩模和可焊接涂层。然后可以将电子器件附着到组件的最终外层。最后可以测试和检查组件。
2)对于所述的双测应用,在多层核心作为载体的情况下,可以对组件进行行最终加工(应用焊料掩模和可焊接涂层,将电子元件附着到最终外层并且测试和检查),并且在已经使用释放薄片的情况下,在此时已经附着到释放薄片的侧面上运用如上所述的导体结构的重复制造。然后该组件可以进行上述的最终加工操作。
最后在组件外侧上产生终止平面,以保护导体结构的铜表面不受腐蚀的影响或在焊接期间保护导体结构的铜表面。为此目的,可以使用直接写入技术来将焊料、可焊接装饰材料,例如永久性或二次抗蚀剂,优选为焊剂漆料、以及焊料掩模沉积到外板表面以完成装配前的操作。
附图说明
以下例子用于详细说明本发明:
图1在第一示意图中示意性地示出根据本发明的方法;
图2示出如图1所示的方法的第一变化;
图3示出如图1所示的方法的第二变化;
图4示出如图1所示的方法的第三变化;
图5示出本发明的方法的另一实施例,其包括形成埋入的电子元件;
图6a示出具有两个电介质层和两个电路平面的构成部件类型0;
图6b示出具有三个电介质层和两个电路平面的构成部件类型1;
图6c示出具有两个电介质层和三个电路平面的构成部件类型2;
图6d示出具有三个电介质层和三个电路平面的构成部件类型3;
图6e示出在单向或双向装配中具有多层核心载体的构成部件类型4,其各自具有一个或两个电介质层和两个电路平面。
在各个附图中相同的参考标记表示相同的元件。
具体实施方式
图1示出构造多层期间的电路平面结构的示意图,方法步骤a)至e)表示工艺中的各个工艺步骤。组件由电介质层5和载体1组成,在除去金属层之前载体1由金属层制成。图1a示出通过激光烧蚀电介质层5具有包括导线10’和盲过孔10以及与过孔结合的导线10”的结构元件。与过孔结合的导线10”向下延伸至金属层1。图1b示出导线10’、盲过孔10以及与过孔结合的导线10”涂有底漆物质的涂层12。在图1c中示出该涂层12已经被电镀并完全被金属13填充。过量金属13电镀在电介质层5的表面上。为此目的使用金属层1作为接触元件,以利用电流提供底漆物质12的涂层。为此目的,首先利用无电镀形成铜层,以形成第一导电层。然后也可以电镀金属。因此,也可以经由盲过孔10和金属层1电连接导线10’。在通过蚀刻(图1d)除去过量金属之后,施加另一电介质层14(参见图1e),以便形成多层。在最后的方法步骤(图1f)中除去金属层1。示意性示出电子元件11附着到导体结构元件10、10’、10”。
在本发明的该实施例中,载体的金属层1用于从组件下侧暂时覆盖过孔10以及与过孔结合的导线10”。通过直接电连接金属层1使简单的金属化成为可能。同时,金属层1还用作激光钻孔的基底或焊接区域,因为激光无法除去金属层1。此外,金属层1可以通过传统光构建技术形成电路图案选项。然后也可以通过蚀刻优选在完成的多层处与沉积在金属层1上的金属一起除去金属层1,从而曝露已填充的盲过孔10的接触区域。在该实施例中,后一接触区域作为球栅阵列(BGA)焊盘是合格的。与传统方法相比,采用该方法无法形成犬骨焊盘、扇出和残余环。
对应于图1,图2示意性地示出构造多层期间的电路平面结构,载体1为用光泽镍1”电镀的基底金属板1’或用铜层1”电镀的抛光钢板1’。与图1相反,在根据图2d的方法步骤中已除去金属层1’和铜层1”。由于这一变化,使该方法缩短。
对应于图1,图3示意性地示出构造多层期间的电路平面结构,根据图3b和图3c的方法步骤组合成一个单一的方法步骤。这增加了工艺的效率。
图4示意性地示出构造多层期间的电路平面结构,该表示法在原理上对应于图1。具有铜外层15的PCB15用作载体,所述铜外层15具有导体结构元件。在先前的步骤中将电介质层5施加到铜外层15’。根据图1,接着对应于根据图4b至4d的方法步骤分别在电介质层中产生导体结构元件,进一步施加基底层或进行催化,并且进行金属化。之后在根据图4e的方法步骤中除去过量的金属13。在根据图4f的方法步骤中,如图1所示施加另一电介质层14。
在本发明的该实施例中,形成埋入的盲过孔的部分和与盲过孔结合的导线,使得它们向下延伸至铜外层15’并与该铜外层的部分电接触。
在本发明的另一例子中,图5所示的工艺图另外包括形成元件凹陷,在其中产生用于电子元件的连接线,以及安装电子元件。
首先,载体1设有电介质层5(图5a)。通过激光烧蚀,在电介质层5中形成结构元件,这些孔例如为导线凹陷10’和元件凹陷10(图5b)。在图中由虚线表示其他的隐藏凹陷15,将其设计成用于产生将电子元件端子电连接到形成在结构元件10’中的导线的导体结构元件。之后将粘合剂施加到元件凹陷10的底部,以在凹陷中形成粘合层16,其略小于凹陷底部区域并且主要对应于安装在其中的元件的表面区域(图5c)。然后,将元件17,例如电阻器,安装到元件凹陷10,其通过粘合层16与元件凹陷10的底部粘结(图5d)。然后将导体结构图案18形成在元件凹陷10和凹陷15中,两者在图5中是隐藏的(图5e)。可以优选通过导电微粒应用技术或通过能够形成导电图案的任何其他直接写入技术来形成该图案,因为不需要其他构图步骤,例如施加光刻胶/曝光/显影序列,而单个的构图/沉积步骤就足够了。之后通过使用电介质材料19埋入为连接线18而设计的元件凹陷10和凹陷15(图5f)。随后在组件的整个表面上沉积底漆物质20的涂层(图5g)。底漆物质可以是通过任何导电微粒应用技术或传统上在电镀技术中使用的预处理(例如调节/催化/加速序列)沉积的导电微粒。然后采用金属,优选采用铜,在组件的整个表面上对其进行电镀(图5h)。可以通过利用任何传统装置以无电镀的方式镀铜,然后通过电镀铜,来执行该方法。最后通过蚀刻从组件表面除去过量的铜,仅在导线10’和过孔中留有铜,而其他表面区域没有铜(图5i)。使用该方法步骤,最终产生导线和过孔10’。
以下示出根据本发明制造的组件的各种结构。
对于对应于图6a的构成部件类型0的制造,使用具有埋入到电介质层4中的电路图案(导线2和盲孔3)的载体1作为起始材料。载体1可以是涂敷有电介质层4的铜箔或镀有镍或铜(未示出)的钢板,或者任何其他载体。在完成上电路平面之后,将半固化片5施加到电介质层4上。在另一变化中,可以向铜线2和已填充的盲孔3的表面提供功能层,以用作粘接或焊接部位。第二电介质层5可以具有根据本发明的结构和/或可以叠置另一层。在另一变化中,可以将功能层沉积到导线2和盲孔3的铜表面(表面加工),其适合于表面安装芯片大小的封装(未示出的变化)。
对于对应于图6b的构成部件类型1的制造,采用构成部件类型0并且用作金属基底层的位于载体1下侧的铜层具有用于产生导线6的结构元件。之后可以根据本发明通过在该表面上叠置半固化片7,以及通过为半固化片提供电路图案而在该侧面制造其他电路平面(未示出)。
对于对应于图6c的构成部件类型2的制造,采用构成部件类型0并且通过产生其他盲过孔8和导线(未示出)而使上电介质层5具有导体结构元件。之后将用于容纳电子元件的电介质最终层施加到最上面的电路平面。该电介质层可以以相同的方式具有导体结构元件(未示出)。最后,用作金属基底层9的位于载体下侧的铜层具有用于产生导线的结构元件(未示出)。在另一变化中,也可以通过蚀刻除去该铜基底层(未示出)。在另一变化中,可以将功能层沉积到铜表面(表面加工),其适合于表面安装芯片大小的封装(未示出)。
对于对应于图6d的构成部件类型3的制造,采用根据图6b的构成部件类型1。附着到载体1的一个或两个电介质层5、7具有执行根据本发明方法的导体结构元件10(示出下电介质层上的导体结构元件)。示意性地示出附着到导体结构的电子元件11。相应地,形成导线(未示出)和盲孔10。之后可以产生其他层或通过蚀刻除去位于载体下侧的铜层(未示出)。
对于对应于图6e的构成部件类型4的制造,采用多层核心载体1’。该载体1’可以任选地地具有电路图案2。在这种情况下,将电介质层5、7施加到多层核心载体1’的两侧(图中的下部)或仅施加到一侧,并且根据本发明电介质层5、7具有导体结构元件10、11。在图1e所示的下实施例中,在第一电介质层5已经具有导体结构元件10、11之后,在已经形成导线11并且已经产生已填充的盲过孔10之后,将第二电介质层7施加到多层核心载体1’的上侧。
以下详细说明根据本发明的电子电路组件制造的例子。
例1:
1、为制造电子电路组件,在第一方法步骤中选择例如具有十层的已构造的多层核心。将根据如下的其他方法步骤处理该组件(这种多层核心材料也可以具有另一层数,例如仅两层,或者更大的层数,例如50层,这取决于所需的应用(例如,IC封装需要二至十层)):
2、在第二方法步骤中,选择具有适合于所需应用的特性的电介质材料。该电介质材料例如可以是厚度为50μm的聚酰亚胺箔,该材料适用于IC封装目的(或者,可以使用厚度例如为10至100μm的电介质材料)。将该材料施加到多层核心的一侧或两侧(由于尺寸稳定性的原因,优选施加在两侧上,即使仅在其一侧上形成电路结构)。
3、为了仅在一侧上或在两侧上在电介质层中形成三维结构,如果需要,使用目前发展水平的激光烧蚀工具。该工具优选为商标为Siemens的Microbeam的UV激光加工设备。该设备具有目前商业仪器可获得的最高写入速度。在一种方法变化中,使用激光波长为308nm的LPKF准分子激光器,以提供组件上的扫描并使用投影方法将结构提供给电介质层。使用具有15μm线路和20μm间隔的掩模。激光脉冲各自具有650mJ的能量。
所形成的三维结构由设置成与多层核心上电路图案一致的过孔、稍后形成将电子电路连接在一起的导体的沟槽以及稍后在生产序列中可以将适当的无源元件放置到其中的具有适当大小的凹陷组成。
4、之后在迄今所产生的组件的一(第一)侧使用微笔、微注射器或拾取和放置技术(全部为在商业上可购得的装置)将触变胶电介质或粘合材料施加到在上一方法步骤中产生的三维结构中的适当凹陷位置。
5、然后通过利用标准拾取和放置设备将具有适当功能、电特性和大小的工业标准分立元件(电阻器、电容器等)插入到核心第一侧上的含有触变胶电介质材料的凹陷中。
6、然后,利用液体电介质材料或利用适当的模制化合物密封核心第一侧上的凹陷元件,以确保固化后密封剂和元件顶部表面与电介质层的表面齐平。该另一电介质材料仍可以是聚酰亚胺,在这种情况下为液体,一旦固化则为固体。
7、之后使用工业标准设备固化迄今所产生的组件。由此将用于密封元件凹陷的电介质材料变为固体。所施加的温度取决于所用的材料。
8、如果多层核心的第二侧也涂敷有电介质材料,并且该侧上的电介质材料层具有包含过孔、沟槽和凹陷的三维结构,则重复方法步骤4至7,以将触变胶电介质材料施加到该层中的凹陷。然后,将分立元件插入到这些凹陷中,并密封在这些凹陷中。最后固化迄今所产生的组件。
9、然后使用工业标准化学制品,例如SecuriganthP(Atotech;高锰酸盐蚀刻溶液),或使用等离子体蚀刻技术,例如利用氟气和/或氧气混合物,对具有密封元件的组件进行表面去污。
10、之后使用适当改进的工业标准电介质金属化工艺化学制品将整个结构金属化,以确保极佳的附着力和铜沉积质量(例如无电镀或直接(没有无电镀)金属化技术)。这种铜镀槽是本领域技术人员所熟知的,用于实现增强金属与电介质附着力的适当特性。
11、之后使用完整的表面导电率,利用适当改进的工业标准铜电镀工艺电镀整个表面,确保用导电材料完全填充三维特征。
12、然后,使用改进的工业标准蚀刻和平坦化工艺的组合,除去不需要的铜,从而使过孔和沟槽中的导电材料以及与埋入元件的连结与最初沉积的电介质层的表面齐平,然而完整地曝露电介质层并从电介质层完全除去铜。在两个方法步骤中完全除去过量金属,保留导线:
在第一步骤中,使用水平传送的线路:
蚀刻设备片剂
FeCl3/HCI,35℃
1.2m/min的传送器速度,4.6μm的除去深度
在第二步骤中,使用垂直设备:
垂直模件
过氧单硫酸钾,28℃
1.7μm的除去深度
根据所利用的金属化系统,电介质层可以在该阶段要求另一步骤来除去平坦化工艺后剩余在表面上的任何导电材料。为此目的,插入另一蚀刻步骤。
13、然后多次重复除方法步骤1之外的所有先前方法步骤,以在迄今制造的组件的一侧或两侧上产生几个其他层。所产生的这些层在连接相邻层的过孔、沟槽和具有密装元件的元件凹陷中也具有导体结构元件。方法步骤的重复次数以及单独的三维布置和每一层中的适当无源元件取决于所述的电路设计。
14、在所需数量循环的结尾,已完成的电子电路组件然后进入本领域技术人员所熟知的最终加工操作,例如使用直接写入技术(例如工业喷墨)施加焊料掩模、施加可焊接涂层(例如OSP、ENIG、浸入锡),成形以及最终检查(例如电测试)、包装和装运。
在加工之后产生在多层核心的一或两侧上具有几层的电子电路组件,该层包括相邻导体层之间的过孔、导线和密封的无源元件。单个的结构元件(层中的过孔和导线)极小:线宽和间隔的范围从15至30μm,过孔直径从25全50μm。
例2:
除以下差异外重复例1:
1、在方法步骤1中,使用适当制备(例如抛光)的不锈钢压板来取代多层核心。使用工业标准铜电镀工艺在整个表面上对其进行电镀,以形成厚度低于2μm的无孔铜层。在不锈钢板的整个表面上该铜层的厚度分布低于5%(标准偏差)。
2、在方法步骤2中,使用层合板来取代使用聚酰亚胺电介质材料Thermount(DuPont),其是Aramid(DuPont)增强层合板,优选含有环氧树脂。该材料特别适合于移动电话或其他手持应用。
3、在方法步骤3中,取代形成包括设置成与核心上的电路图案一致的过孔的三维结构,将过孔设置成与已加工的电路板外层上所需的电路图案一致。
4.-12.、12a.、13、然后根据例1的方法步骤4至12产生压板两侧上的电路平面的电路布图。对于方法步骤10中的金属化使用以下工艺步骤:
DS-PTH垂直工艺步骤:
膨胀剂Securiganth(Atotech)    2分钟@77℃
高锰酸盐蚀刻溶液(Atotech)       8分钟@70℃(超声波搅拌)
还原剂调节剂(Atotech)           5分钟@48℃
清洁剂Securiganth             5分钟@57℃
蚀刻清洁剂Securiganth@          2分钟@25℃
预浸剂Neoganth(Atotech)       1分钟@25℃
催化剂Neoganth                5分钟@39℃
还原剂Neoganth                5分钟@30℃
无电镀铜
Printoganth(Atotech)      30分钟@32℃
b)涂敷例1和2中的金属层
垂直操作模式中的金属化条件:
清洁剂Cupra Pro(Atotech)    5分钟@39℃
蚀刻清洁剂Securiganth     30秒@28℃
酸浸(10%(w/w)H2SO4)        2分钟@25℃
利用Cupracid(Atotech)以电流密度  1A/dm2,25℃
进行电镀
之后通过从不锈铜压板周边附近蚀刻铜层,并在水冲洗中使组件与该板滑离开,而从该板两侧释放电路组件。如在例1中那样不产生其他电路平面。
12b、之后关于方法步骤12,如例1所述将在上一步骤中产生的两个分离PCB子组件的外层平坦化。或者使剩余铜层成像,以在组件的外层上提供电路图案。
14、如例1所述执行最终加工。
15、经由工业标准CMP(化学机械抛光)技术重复利用不锈钢压板。
例3:
重复例2,但在这种情况下,在工艺之初,使用可重复利用或可废弃的刚性载体层上的非粘着或释放膜,而非使用不锈铜压板上的铜层。
例4:
重复例1。但在这种情况下,利用直接写入工艺以在就地产生作为三维结构一部分的凹陷中产生埋入的无源元件。因此以该方法步骤取代例1的方法步骤4和5。
在本例的一种变化中微笔技术用来将用于电阻器的电阻材料或用于电容器的导电材料写入到为此目的产生的凹陷中。使用工业喷墨技术添加电介质层。或者也可以使用微笔技术。
在本例的另一种变化中,使用Optomec的M3D激光增强气雾剂沉积技术以产生电容器的金属层,然后经由微笔技术或工业喷墨技术进行电介质沉积。这之后又是金属/电介质的其他交替层。
在本例的另一变化中,通过直接使用直接写入沉积方法(工业喷墨、微笔或微注射器、激光喷雾、研磨和填充技术),将裸片(集成电路)放置到凹陷中并连接到组件的电路。然后如以上例1所述密封该管芯。
例7:
重复例1。
然而在这种情况下,工艺包括在一种变化中使用基于硅烷的附着力促进剂,或者在另一种变化中使用基于氨基甲酸乙酯的附着力促进剂,以增加沉积到三维结构中的导电材料的附着力。经由直接写入技术沉积该材料。使用高成膜性的无电镀铜(厚度为2至5μm)的组合以排列三维结构以及提供最佳的导电率,并且通过采用经由一种变化中的工业喷墨技术或M3D激光增强气雾剂沉积技术沉积的铜油墨进行涂敷,来构造导体结构。该铜油墨具有基于当前技术的较低导电率。
该过程取代例1的步骤9至12。
应该理解的是本文所述的例子和实施例仅仅是示例性的,并且根据其进行的各种修改和变化以及在本申请中所述的特征的组合将为本领域技术人员提供建议,并包含在所述发明的精神和范畴以及所附权利要求书的范围内。将本文中所引用的所有出版物、专利和专利申请并入本文作为参考。

Claims (28)

1、一种制造电子电路组件的方法,该组件包括一个或多个电介质层,每一层具有导线结构,该方法包括以下方法步骤:
a)提供该电介质层;
b)通过激光烧蚀在该电介质层中形成三维结构,以便在该层中提供选自包括沟槽和元件凹陷的组的一或多个结构元件;
c)将流体施加到曝露在所述结构元件中的该电介质层的至少部分表面区域,该流体在该表面上包含或形成导电微粒或本征导电聚合物中的至少一种;以及
d)将至少部分的所述表面区域金属化。
2、如权利要求1所述的方法,其特征在于,通过选自包括喷墨技术、微笔或微注射器技术、转移印刷、研磨和填充以及激光喷雾技术的组的一种或多种直接写入技术,来执行步骤c)中的悬浮在该流体中或从流体形成的所述导电微粒的施加。
3、如权利要求2所述的方法,其特征在于,该直接写入技术是导电微粒施加技术。
4、如前述权利要求中任一项所述的方法,其特征在于,将该电介质材料结合到载体上。
5、如前述权利要求中任一项所述的方法,其特征在于,该载体选自包括多层核心材料、金属板、电介质膜和半导体器件的组。
6、如前述权利要求中任一项所述的方法,其特征在于,在方法步骤c)或d)之后从该电介质层除去该载体。
7、如前述权利要求中任一项所述的方法,其特征在于,通过无电镀和电解金属电镀技术中的至少一种来执行方法步骤d)中的金属化。
8、如前述权利要求中任一项所述的方法,其特征在于,通过镀铜来执行方法步骤d)中的金属化。
9、如前述权利要求中任一项所述的方法,其特征在于,将导电微粒施加到所述结构元件或将金属沉积在所述结构元件中,使得所述微粒或该金属完全填充所述结构元件。
10、如权利要求9所述的方法,其特征在于,通过蚀刻从邻近所述结构元件的该组件上的表面区域除去过量金属。
11、如前述权利要求中任一项所述的方法,其特征在于,在方法步骤c)之前将电子元件安装到所述元件凹陷或在所述元件凹陷中制造所述电子元件。
12、如权利要求11所述的方法,其特征在于,在安装所述电子元件之前将电介质材料或粘合剂是施加到所述元件凹陷。
13、如权利要求12所述的方法,其特征在于,该电介质材料或粘合剂是触变胶液体或膏。
14、如权利要求12或13所述的方法,其特征在于,使用该微注射器技术将该电介质材料或粘合剂施加到所述元件凹陷。
15、如权利要求11所述的方法,其特征在于,通过所述直接写入技术中的一种或多种在所述元件凹陷中制造所述电子元件。
16、如前述权利要求中任一项所述的方法,其特征在于,通过使用直接写入技术沉积选自包括电阻材料、电介质材料和磁性材料的组的材料在所述元件凹陷中制造电子元件。
17、如权利要求11至16中任一项所述的方法,其特征在于,在所述元件凹陷中产生连接器线路,以便形成与所述电子元件的端子的电连接。
18、如权利要求17所述的方法,其特征在于,通过所述导电微粒施加技术中的一种或多种产生所述连接器线路。
19、如权利要求18所述的方法,其特征在于,利用铜来电镀通过所述导电微粒施加技术中的一种或多种形成的所述连接器线路。
20、如权利要求11至19中任一项所述的方法,其特征在于,在已安装或产生所述电子元件之后,以及在已形成与所述电子元件的所述端子的电连接之后密封所述元件凹陷。
21、如权利要求20所述的方法,其特征在于,利用液体电介质材料或利用模制化合物执行密封。
22、如权利要求21所述的方法,其特征在于,固化该液体电介质材料和该模制化合物。
23、如前述权利要求中任一项所述的方法,其特征在于,通过在将所述表面区域金属化之前以化学的方式或利用等离子体技术对所述区域进行表面去污而对曝露在所述结构元件中的该电介质材料的所述表面区域进行预处理。
24、如前述权利要求中任一项所述的方法,其特征在于,将至少另一电介质层沉积在该组件的该表面上。
25、如权利要求24所述的方法,其特征在于,由半固化片或液体形成该另一电介质层。
26、如权利要求25所述的方法,其特征在于,由液体形成该另一电介质层并通过所述直接写入技术中的一种或多种而将其施加到该组件上。
27、如权利要求24至26中任一项所述的方法,其特征在于,该另一电介质层具有三维结构,并且利用导电微粒和金属中的至少一种来填充该三维结构。
28、如前述权利要求中任一项所述的方法,其特征在于,该电子电路组件是PCB、多芯片模件或芯片载体。
CNA2005800251263A 2004-07-28 2005-07-28 通过直接写入技术制造电子电路器件的方法 Pending CN101002515A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04090302.3 2004-07-28
EP04090302A EP1622435A1 (en) 2004-07-28 2004-07-28 Method of manufacturing an electronic circuit assembly using direct write techniques

Publications (1)

Publication Number Publication Date
CN101002515A true CN101002515A (zh) 2007-07-18

Family

ID=34928816

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800251263A Pending CN101002515A (zh) 2004-07-28 2005-07-28 通过直接写入技术制造电子电路器件的方法

Country Status (7)

Country Link
US (1) US20080052904A1 (zh)
EP (1) EP1622435A1 (zh)
JP (1) JP2008508703A (zh)
KR (1) KR20070043816A (zh)
CN (1) CN101002515A (zh)
TW (1) TW200623282A (zh)
WO (1) WO2006010639A2 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101590775A (zh) * 2008-05-28 2009-12-02 Icf科技有限公司 塑胶元件表面处理方法
CN102065636A (zh) * 2009-11-12 2011-05-18 群康科技(深圳)有限公司 电路板及应用该电路板的电子装置及液晶显示器
CN103931277A (zh) * 2011-11-16 2014-07-16 陶瓷技术有限责任公司 衬底中的嵌入的金属结构
CN103992041A (zh) * 2014-04-30 2014-08-20 天津宝兴威科技有限公司 一种纳米金属网格透明导电玻璃的制造方法
CN103996454A (zh) * 2014-04-30 2014-08-20 天津宝兴威科技有限公司 一种纳米金属网格透明导电基板的制造方法
CN104995334A (zh) * 2013-04-02 2015-10-21 金汉柱 激光直接构造化方法
CN107430997A (zh) * 2014-12-30 2017-12-01 苏斯微科光电系统股份有限公司 用于最小化蚀刻停止材料损坏的包括可变能量束的激光烧蚀系统
CN108411286A (zh) * 2018-01-31 2018-08-17 华东师范大学 任意构型三维导电金属微纳结构的制造方法
CN109195338A (zh) * 2018-10-26 2019-01-11 恩达电路(深圳)有限公司 氧化铝陶瓷电路板制作方法
CN112543550A (zh) * 2020-11-17 2021-03-23 惠州市特创电子科技股份有限公司 多层电路板、板体及其加工方法
CN114389021A (zh) * 2020-10-02 2022-04-22 安波福技术有限公司 具有导电颗粒的塑料空气波导天线

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7476851B2 (en) * 2004-11-12 2009-01-13 Regents Of The University Of Minnesota Aerodynamic focusing of nanoparticle or cluster beams
DE102005005359B4 (de) * 2005-02-02 2009-05-07 Siemens Ag Verfahren zum Kaltgasspritzen
CN101479661B (zh) * 2005-03-23 2012-06-06 艾格瑞系统有限公司 利用压印光刻和直接写入技术制造器件的方法
US8063315B2 (en) * 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
US7473912B2 (en) * 2005-11-09 2009-01-06 Yang Xiao Charles Method and apparatus for patterning micro and nano structures using a mask-less process
KR20130023362A (ko) * 2006-05-24 2013-03-07 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
TWI327361B (en) * 2006-07-28 2010-07-11 Unimicron Technology Corp Circuit board structure having passive component and stack structure thereof
TWI328984B (en) * 2006-08-29 2010-08-11 Ind Tech Res Inst Substrate structures and fabrication methods thereof
US7504550B2 (en) 2006-08-31 2009-03-17 Kimberly-Clark Worldwide, Inc. Conductive porous materials
JP4235921B2 (ja) * 2006-09-21 2009-03-11 株式会社フューチャービジョン 液晶表示パネルの製造方法および液晶表示パネル
JP2008166736A (ja) * 2006-12-06 2008-07-17 Hitachi Via Mechanics Ltd プリント基板の製造方法およびプリント基板加工機
US8299317B2 (en) 2007-03-29 2012-10-30 Kimberly-Clark Worldwide, Inc. Absorbent articles with external access to internal conductors
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
KR100859008B1 (ko) * 2007-08-21 2008-09-18 삼성전기주식회사 배선기판 제조방법
US7974505B2 (en) * 2007-10-17 2011-07-05 Bae Systems Information And Electronic Systems Integration Inc. Method for fabricating selectively coupled optical waveguides on a substrate
TW200919327A (en) * 2007-10-29 2009-05-01 China Steel Corp Three-dimensional wireless identification label adhered onto metal
US7733289B2 (en) 2007-10-31 2010-06-08 The Invention Science Fund I, Llc Electromagnetic compression apparatus, methods, and systems
JP5209938B2 (ja) * 2007-11-01 2013-06-12 上村工業株式会社 回路形成方法
US20090218524A1 (en) * 2008-02-29 2009-09-03 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Electromagnetic cloaking and translation apparatus, methods, and systems
US8362617B2 (en) 2008-05-01 2013-01-29 Infineon Technologies Ag Semiconductor device
US8817380B2 (en) * 2008-05-30 2014-08-26 The Invention Science Fund I Llc Emitting and negatively-refractive focusing apparatus, methods, and systems
US8531782B2 (en) * 2008-05-30 2013-09-10 The Invention Science Fund I Llc Emitting and focusing apparatus, methods, and systems
US8773776B2 (en) * 2008-05-30 2014-07-08 The Invention Science Fund I Llc Emitting and negatively-refractive focusing apparatus, methods, and systems
US8736982B2 (en) * 2008-05-30 2014-05-27 The Invention Science Fund I Llc Emitting and focusing apparatus, methods, and systems
US8164837B2 (en) * 2008-05-30 2012-04-24 The Invention Science Fund I, Llc Negatively-refractive focusing and sensing apparatus, methods, and systems
US7830618B1 (en) * 2008-05-30 2010-11-09 The Invention Science Fund I Negatively-refractive focusing and sensing apparatus, methods, and systems
US9019632B2 (en) * 2008-05-30 2015-04-28 The Invention Science Fund I Llc Negatively-refractive focusing and sensing apparatus, methods, and systems
US8773775B2 (en) * 2008-05-30 2014-07-08 The Invention Science Fund I Llc Emitting and negatively-refractive focusing apparatus, methods, and systems
US8638505B2 (en) * 2008-05-30 2014-01-28 The Invention Science Fund 1 Llc Negatively-refractive focusing and sensing apparatus, methods, and systems
US8493669B2 (en) * 2008-05-30 2013-07-23 The Invention Science Fund I Llc Focusing and sensing apparatus, methods, and systems
US7872812B2 (en) * 2008-05-30 2011-01-18 The Invention Science Fund I, Llc Emitting and focusing apparatus, methods, and systems
US7869131B2 (en) * 2008-05-30 2011-01-11 The Invention Science Fund I Emitting and negatively-refractive focusing apparatus, methods, and systems
US8638504B2 (en) * 2008-05-30 2014-01-28 The Invention Science Fund I Llc Emitting and negatively-refractive focusing apparatus, methods, and systems
US7777962B2 (en) 2008-05-30 2010-08-17 The Invention Science Fund I, Llc Negatively-refractive focusing and sensing apparatus, methods, and systems
EP2294482A4 (en) * 2008-05-30 2012-02-08 Searete Llc APPARATUS, METHODS, AND SYSTEMS FOR FOCUSING AND DETECTION
US8837058B2 (en) * 2008-07-25 2014-09-16 The Invention Science Fund I Llc Emitting and negatively-refractive focusing apparatus, methods, and systems
US8730591B2 (en) * 2008-08-07 2014-05-20 The Invention Science Fund I Llc Negatively-refractive focusing and sensing apparatus, methods, and systems
US8048689B2 (en) * 2008-09-25 2011-11-01 Globalfoundries Inc. Semiconductor chip with backside conductor structure
JP2010103435A (ja) * 2008-10-27 2010-05-06 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
EP2200412A1 (en) 2008-12-17 2010-06-23 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Flexible electronic product and method for manufacturing the same
US8476530B2 (en) 2009-06-22 2013-07-02 International Business Machines Corporation Self-aligned nano-scale device with parallel plate electrodes
TWI392405B (zh) * 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
JP2011096900A (ja) * 2009-10-30 2011-05-12 Fujitsu Ltd 導電体およびプリント配線板並びにそれらの製造方法
KR101044203B1 (ko) * 2009-11-18 2011-06-29 삼성전기주식회사 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
ES2928766T3 (es) * 2010-02-22 2022-11-22 Swiss Tech Enterprise Gmbh Procedimiento para producir un módulo semiconductor
CN102196660B (zh) * 2010-03-05 2013-09-11 欣兴电子股份有限公司 线路结构
US9407997B2 (en) * 2010-10-12 2016-08-02 Invensense, Inc. Microphone package with embedded ASIC
US8312624B1 (en) * 2011-11-24 2012-11-20 Kinsus Interconnect Technology Corp. Method for manufacturing a heat dissipation structure of a printed circuit board
KR101946014B1 (ko) * 2012-11-22 2019-02-08 삼성전자주식회사 잉크젯 프린팅을 이용한 배선 형성 방법 및 잉크젯 프린팅 장치
TWI462672B (zh) * 2013-02-08 2014-11-21 Ichia Tech Inc 前驅基板、軟性印刷電路板及其製造方法
US9295163B2 (en) 2013-05-30 2016-03-22 Dyi-chung Hu Method of making a circuit board structure with embedded fine-pitch wires
KR20150014167A (ko) * 2013-07-29 2015-02-06 삼성전기주식회사 유리 코어가 구비된 인쇄회로기판
US9609751B2 (en) * 2014-04-11 2017-03-28 Qualcomm Incorporated Package substrate comprising surface interconnect and cavity comprising electroless fill
US9496171B2 (en) * 2014-09-26 2016-11-15 Texas Instruments Incorporated Printed interconnects for semiconductor packages
US9969001B2 (en) 2014-12-10 2018-05-15 Washington State University Three-dimensional passive components
US10086432B2 (en) * 2014-12-10 2018-10-02 Washington State University Three dimensional sub-mm wavelength sub-THz frequency antennas on flexible and UV-curable dielectric using printed electronic metal traces
US10579833B1 (en) 2014-12-16 2020-03-03 Thales Esecurity, Inc. Tamper detection circuit assemblies and related manufacturing processes
CN104661441B (zh) * 2015-02-16 2018-06-01 珠海元盛电子科技股份有限公司 一种加成法制作线路板的激光活化技术方法
US10062838B2 (en) 2015-03-31 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Co-fired passive integrated circuit devices
US10070532B2 (en) * 2015-04-28 2018-09-04 The United States Of America, As Represented By The Secretary Of The Navy Printed circuit board fabrication processes and architecture including point-of-use design and fabrication capacity employing additive manufacturing
US10396469B1 (en) * 2015-07-24 2019-08-27 The Charles Stark Draper Laboratory, Inc. Method for manufacturing three-dimensional electronic circuit
WO2017043312A1 (ja) * 2015-09-11 2017-03-16 株式会社村田製作所 処理済液晶ポリマー樹脂シート、その製造方法、樹脂多層基板およびその製造方法
CN108602263B (zh) 2016-04-15 2021-04-27 惠普发展公司,有限责任合伙企业 材料套装
US20220072659A1 (en) * 2016-04-29 2022-03-10 Nuburu, Inc. Methods and Systems for Reducing Hazardous Byproduct from Welding Metals Using Lasers
US11612957B2 (en) * 2016-04-29 2023-03-28 Nuburu, Inc. Methods and systems for welding copper and other metals using blue lasers
SG11201900281XA (en) * 2016-07-15 2019-02-27 Brewer Science Inc Laser ablative dielectric material
WO2018069448A1 (en) * 2016-10-12 2018-04-19 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Forming solid material in recess of layer structure based on applied fluidic medium
CN107342354B (zh) * 2017-06-28 2019-08-20 深圳市环基实业有限公司 一种ic封装工艺
US10892671B2 (en) * 2017-07-25 2021-01-12 GM Global Technology Operations LLC Electrically conductive copper components and joining processes therefor
EP3667707A4 (en) * 2017-09-15 2021-09-08 Lintec Corporation BAKING MATERIAL IN THE FORM OF FILM AND BAKING EQUIPMENT IN THE FORM OF FILM EQUIPPED WITH A SUPPORT SHEET
CN107732422A (zh) * 2017-11-17 2018-02-23 瑞声精密制造科技(常州)有限公司 一种天线的制作方法及移动设备
US10741947B2 (en) * 2018-01-11 2020-08-11 Intel Corporation Plated through hole socketing coupled to a solder ball to engage with a pin
WO2019211406A1 (en) * 2018-05-03 2019-11-07 University Of Limerick A pcb structure for embedding electronic components
US11105866B2 (en) 2018-06-05 2021-08-31 D-Wave Systems Inc. Dynamical isolation of a cryogenic processor
US11426818B2 (en) 2018-08-10 2022-08-30 The Research Foundation for the State University Additive manufacturing processes and additively manufactured products
DE102019104084B4 (de) * 2019-02-19 2022-03-31 Axing Ag Verfahren zur Beeinflussung der Induktivität und/oder Kapazität einer elektronischen Schaltung
TWI681537B (zh) 2019-05-30 2020-01-01 旺宏電子股份有限公司 半導體結構與連線結構的製作方法
EP3817043A1 (en) 2019-10-31 2021-05-05 Heraeus Deutschland GmbH & Co KG Electromagnetic interference shielding in recesses of electronic modules
WO2024006439A1 (en) * 2022-06-30 2024-01-04 Rogers Corporation Low permittivity radio frequency substrate, assembly of same, and method of making the same
EP4307845A1 (en) * 2022-07-12 2024-01-17 AT&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with stamped design layer structure and embedded component

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187123A (en) * 1988-04-30 1993-02-16 Matsushita Electric Industrial Co., Ltd. Method for bonding a semiconductor device to a lead frame die pad using plural adhesive spots
EP0384704A3 (en) * 1989-02-21 1991-05-08 General Electric Company Die attach material and die attach process
US5108785A (en) * 1989-09-15 1992-04-28 Microlithics Corporation Via formation method for multilayer interconnect board
US5242858A (en) * 1990-09-07 1993-09-07 Canon Kabushiki Kaisha Process for preparing semiconductor device by use of a flattening agent and diffusion
DE4227836C2 (de) * 1992-08-20 1997-09-25 Atotech Deutschland Gmbh Verfahren zur Metallisierung von Nichtleitern
US5427895A (en) * 1993-12-23 1995-06-27 International Business Machines Corporation Semi-subtractive circuitization
JP3587884B2 (ja) * 1994-07-21 2004-11-10 富士通株式会社 多層回路基板の製造方法
DE19535068C2 (de) * 1995-09-21 1997-08-21 Lpkf Cad Cam Systeme Gmbh Beschichtung zur strukturierten Erzeugung von Leiterbahnen auf der Oberfläche von elektrisch isolierenden Substraten, Verfahren zum Herstellen der Beschichtung und von strukturierten Leiterbahnen
US5744285A (en) * 1996-07-18 1998-04-28 E. I. Du Pont De Nemours And Company Composition and process for filling vias
AU9593298A (en) * 1997-09-30 1999-04-23 Partnerships Limited, Inc. Method and compositions for metallizing microvias and high density interconnectsin photodefined dielectrics
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
US7098163B2 (en) * 1998-08-27 2006-08-29 Cabot Corporation Method of producing membrane electrode assemblies for use in proton exchange membrane and direct methanol fuel cells
JP2000294921A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd プリンス基板及びその製造方法
JP2001111221A (ja) * 1999-10-06 2001-04-20 Ngk Spark Plug Co Ltd ビアを有するセラミックグリーンシート及びそれを含むセラミック多層配線基板の製造方法
JP4300687B2 (ja) * 1999-10-28 2009-07-22 味の素株式会社 接着フィルムを用いた多層プリント配線板の製造法
US6730857B2 (en) * 2001-03-13 2004-05-04 International Business Machines Corporation Structure having laser ablated features and method of fabricating
WO2002086924A1 (fr) * 2001-04-20 2002-10-31 Matsushita Electric Industrial Co., Ltd. Procede de production de pieces electroniques, et element de production associe
US6815709B2 (en) * 2001-05-23 2004-11-09 International Business Machines Corporation Structure having flush circuitry features and method of making
GB2382798A (en) * 2001-12-04 2003-06-11 Qinetiq Ltd Inkjet printer which deposits at least two fluids on a substrate such that the fluids react chemically to form a product thereon
JP3805273B2 (ja) * 2002-03-29 2006-08-02 Uht株式会社 積層型電子部品の製造装置
DE10225431A1 (de) * 2002-06-07 2004-01-08 Siemens Dematic Ag Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
JP4190269B2 (ja) * 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
US20040052202A1 (en) * 2002-09-13 2004-03-18 Brollier Brian W. RFID enabled information disks
JP4687107B2 (ja) * 2002-09-25 2011-05-25 コニカミノルタホールディングス株式会社 電気回路、薄膜トランジスタ、電気回路の製造方法及び薄膜トランジスタの製造方法
JP4192554B2 (ja) * 2002-10-25 2008-12-10 株式会社デンソー 多層回路基板の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101590775A (zh) * 2008-05-28 2009-12-02 Icf科技有限公司 塑胶元件表面处理方法
CN102065636A (zh) * 2009-11-12 2011-05-18 群康科技(深圳)有限公司 电路板及应用该电路板的电子装置及液晶显示器
CN103931277A (zh) * 2011-11-16 2014-07-16 陶瓷技术有限责任公司 衬底中的嵌入的金属结构
CN104995334A (zh) * 2013-04-02 2015-10-21 金汉柱 激光直接构造化方法
CN103996454B (zh) * 2014-04-30 2017-01-18 天津宝兴威科技有限公司 一种纳米金属网格透明导电基板的制造方法
CN103996454A (zh) * 2014-04-30 2014-08-20 天津宝兴威科技有限公司 一种纳米金属网格透明导电基板的制造方法
CN103992041A (zh) * 2014-04-30 2014-08-20 天津宝兴威科技有限公司 一种纳米金属网格透明导电玻璃的制造方法
CN107430997A (zh) * 2014-12-30 2017-12-01 苏斯微科光电系统股份有限公司 用于最小化蚀刻停止材料损坏的包括可变能量束的激光烧蚀系统
CN108411286A (zh) * 2018-01-31 2018-08-17 华东师范大学 任意构型三维导电金属微纳结构的制造方法
CN108411286B (zh) * 2018-01-31 2023-11-24 华东师范大学 任意构型三维导电金属微纳结构的制造方法
CN109195338A (zh) * 2018-10-26 2019-01-11 恩达电路(深圳)有限公司 氧化铝陶瓷电路板制作方法
CN114389021A (zh) * 2020-10-02 2022-04-22 安波福技术有限公司 具有导电颗粒的塑料空气波导天线
CN114389021B (zh) * 2020-10-02 2023-08-18 安波福技术有限公司 具有导电颗粒的塑料空气波导天线
CN112543550A (zh) * 2020-11-17 2021-03-23 惠州市特创电子科技股份有限公司 多层电路板、板体及其加工方法

Also Published As

Publication number Publication date
WO2006010639A3 (en) 2006-10-26
EP1622435A1 (en) 2006-02-01
TW200623282A (en) 2006-07-01
KR20070043816A (ko) 2007-04-25
JP2008508703A (ja) 2008-03-21
WO2006010639A2 (en) 2006-02-02
US20080052904A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
CN101002515A (zh) 通过直接写入技术制造电子电路器件的方法
JP4682294B2 (ja) 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法
CA2549314C (en) Method of manufacturing a circuit carrier and the use of the method
KR101593280B1 (ko) 코어리스 기판을 형성하기 위한 방법
US20070014975A1 (en) Method of manufacturing wiring substrate, and wiring substrate
US10950517B2 (en) Printed circuit board and semiconductor package
US6555209B1 (en) Method of manufacturing multilayer wiring board
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
CN102598882A (zh) 接线电路板及其制造方法
WO2017173281A1 (en) Laser-seeding for electro-conductive plating
US20070048897A1 (en) Method and apparatus for depositing conductive paste in circuitized substrate openings
CN1953150B (zh) 制作上面具有多个焊接连接位置的电路化衬底的方法
CN1777348A (zh) 制造高密度印刷电路板的方法
KR20170039102A (ko) 프린트 배선판 및 그 제조 방법
US7087441B2 (en) Method of making a circuitized substrate having a plurality of solder connection sites thereon
CN101389190A (zh) 多层印刷线路板的制造方法
US20080241359A1 (en) Method of making circuitized substrate with selected conductors having solder thereon
US7240431B2 (en) Method for producing multilayer printed wiring board, multilayer printed wiring board, and electronic device
JP2006059942A (ja) 配線基板の製法およびそれを用いて製造した配線基板ならびに電子装置、電子機器
US6398935B1 (en) Method for manufacturing pcb's
KR20050065371A (ko) 회로 기판 제조 방법, 회로 기판 및 전자기기
CN102036505A (zh) 电路板焊接垫结构及其制法
JP2007067189A (ja) 配線基板及びその製造方法
JP2000244086A (ja) プリント配線板及びプリント配線板の製造方法
JP4376890B2 (ja) 半導体チップ実装用回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication