CN101004953A - 停用故障闪速存储器芯片 - Google Patents

停用故障闪速存储器芯片 Download PDF

Info

Publication number
CN101004953A
CN101004953A CNA2007100022833A CN200710002283A CN101004953A CN 101004953 A CN101004953 A CN 101004953A CN A2007100022833 A CNA2007100022833 A CN A2007100022833A CN 200710002283 A CN200710002283 A CN 200710002283A CN 101004953 A CN101004953 A CN 101004953A
Authority
CN
China
Prior art keywords
flash memory
chip
identified
stopping
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100022833A
Other languages
English (en)
Other versions
CN101004953B (zh
Inventor
迈克尔·J·康韦尔
克里斯托弗·P·达德特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Publication of CN101004953A publication Critical patent/CN101004953A/zh
Application granted granted Critical
Publication of CN101004953B publication Critical patent/CN101004953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

产品和相关方法和系统涉及在包含多个闪速存储器芯片的装置中停用有缺陷的闪速存储器芯片。包含多个闪速存储器的封装可以被标记以指示基于没有被停用的闪速存储器片的闪速存储数据存储容量。各种停用方法可以在芯片级、封装级上和/或板级上加以使用。

Description

停用故障闪速存储器芯片
技术领域
各种实施例可以一般涉及闪速存储装置，并且特定实施例可以涉及用于停用闪速存储装置中故障芯片的方法和系统。
背景技术
随着计算装置在性能和功能上的提高，对于数据存储装置的需求增加了。举例而言，数据存储装置已经被用于存储可以由处理器执行的程序指令(即代码)。数据存储装置也已经被用于存储其他类型的数据，包括例如音频、图像和/或文本信息。近年来，具有能够存储实际数据内容(例如歌曲、音乐节目录像等等)的数据存储装置的系统已经在便携式装置中被广泛采用。
这种便携式装置包括具有小形状因素并且能够由便携式电源、例如电池运行的数据存储装置。便携式装置中的一些数据存储装置可以提供在与电源断开时能够保持数据的非易失性存储器。便携式装置已经使用多种非易失性数据存储装置，诸如硬盘驱动器、EEPROM(电可擦除可编程只读存储器)和闪速存储器。
闪速存储器已经成成广泛使用的半导体存储器类型。例如，闪速存储器可以提供便携式电子装置和消费者应用产品中的非易失性存储器。
闪速存储器的两种类型是或非闪存(NOR flash)和与非闪存(NAND flash)。总体而言，或非闪存与与非闪存在某些方面不同。例如，或非闪存通常提供在适当的位置执行代码的能力并且是随机可存取的(即，类似于随机访问存储器)。例如，或非闪存可以提供便携式电子装置、手机和个人数字助理中的代码存储和直接执行。
相比而言，与非闪存通常可以更快地擦除数据，以猝发方式(例如512字节块)存取数据，并且可以提供比可比或非闪存更多的寿命擦除周期。与非闪存一般可以以每位低成本提供非易失性存储，作为用于消费装置、例如数码相机和MP3播放器的高密度文件存储介质。与非闪存也可以用于诸如摄像手机的数据存储的应用。
在一些闪速存储器的制造环境中，小比例的闪速存储器芯片可能具有可以由测试检测到的缺陷。一个缺陷例子是在特定存储位置上的位错误。一些缺陷可以由技术加以弥补，诸如将读/写访问从有缺陷的存储位置重定向到一组冗余的存储位置。
在一些情况下，多于一个的闪速存储器芯片可以被共同装配到单个集成电路(IC)封装中。在这样的多芯片闪速存储器封装中，可以执行测试以检测封装中任何闪速存储器芯片中的缺陷。如果封装中任何单个闪速存储器芯片具有超过可以接受数量的缺陷，则整个封装被丢弃。
发明内容
文章和相关方法和系统涉及停用包含多个闪速存储器芯片的装置中有缺陷的闪速存储器芯片。包含多个闪速存储器芯片的封装可以基于没有被停用的闪速存储器芯片而被标记以指示闪速存储器数据存储容量。可以在芯片级、封装级和/或板级应用各种停用方法。
一些实施例可以提供一项或者多项优势。例如，芯片的停用机制避免了对于复杂错误检测和补偿具有大量但可接受数量缺陷的芯片的校正机制的需要。通过停用整个芯片，所得到的数据存储容量可能下降到大量标准存储容量值之一之中。另外，通过将多芯片闪速存储器标记用于在降低的存储容量下销售或者使用，可以实现劳动力的节省、增加的收入和降低的操作成本。这可以是对于丢弃可运行的闪速存储器封装的一种经济的替代方案。重新获得投资于制造多芯片快速存储装置的大部分价值的能力可以有效地减轻与多芯片闪速存储器封装相关的一些金融风险，从而推广这种闪速存储装置的使用。
在附图和下面的描述中给出了本发明的一个或者多个实施例的细节。本发明的其他特征将在描述和附图以及权利要求中变得清晰。
附图说明：
附图1是示例图，其示出了用于印刷电路板上多芯片闪速存储器封装的组织结构的示例；
附图2是闪速存储器系统的示例图，其演示了多个用于停用闪速存储装置中单个芯片的停用机制；
附图3是框图，其显示用于测试闪速存储器、停用有缺陷的闪存芯片和提供标记的系统。
附图4是流程图，其演示了在执行闪速存储器测试之后停用有缺陷芯片的方法。
各个附图中相同的附图标记标识相同的元件。
具体实施方式
附图1显示了多芯片闪速存储器封装的组织结构100的示例。组织结构100可以用于多种应用中，诸如便携式音乐装置、个人数字助理、手机、手提型或者膝上型计算机和嵌入式系统。结构100包括印刷电路板(PCB)105，其中闪速存储器封装110可以按装在该印刷电路板上。
闪速存储器封装可以包括任何可行数目的闪速存储器芯片，例如两个、三个、四个、八个或者十六个。闪速存储器封装110包括四个闪速存储器芯片115a、115b、115c和115d。在制造过程中，闪速存储器封装110可以被测试。在一些实施例中，测试可以返回至少一个闪速存储器芯片的测试性能，诸如测试分数。基于测试性能，根据一组标准、例如误码率，封装中的一些闪速存储器芯片可能被识别为具有缺陷。
在一些实施例中，任何被识别为具有缺陷的单个芯片可以被停用。可以使被停用的芯片对于存储和/或读取被存储数据为不可存取的。多种停用单个芯片的设备和方法参考附图2加以深入讨论。
代替丢弃所有包含至少一个有缺陷或者被停用的芯片的封装，制造者可以能够将闪速存储器加以销售用以使用封装中的没有被停用的芯片。制造者可以在这样的闪速存储器封装上提供标记(或者其他记号)以表明闪速存储器封装具有基于未停用的闪速存储器芯片的数据存储容量。
在附图1的示例中，封装110中的每个闪速存储器芯片115a、115b、115c、115d包括控制器125和三个闪速存储器块120。一些实施例可以具有更多或者更少的存储块。每个闪速存储器块120包括多个(例如64或者128个)闪速存储器页面130。每个闪速存储器页面130包括多个闪速存储单元135。闪速存储单元135通过在单元中存储电荷来存储信息。闪速存储单元中的电荷电平代表存储在单元中的信息。在一些实施例中，闪速存储单元135可以是单电平单元，其中每个闪速存储单元135存储一位信息。在其他实施例中，闪速存储单元135可以是多电平单元，其中每个闪速存储单元存储多于一位的信息。例如，当闪速存储单元135不能充分地保持其电荷电平或者其不能充分地改变其电荷电平以表示所有可能的位值时，闪速存储单元135可能是有缺陷的。
闪速存储器封装110和闪速存储器芯片115a-115d具有基于四个完全性能良好的芯片的设计存储容量。例如，每个闪速存储器块120可以被设计为具有十兆字节(MB)的存储容量。对于三个闪速存储器块120，每个闪速存储器芯片115a-115d具有30MB的设计存储容量。对于四个闪速存储器芯片115a-115d，闪速存储器封装110被设计为具有120MB的存储容量。
在一个示例中，在闪速存储器芯片115a-115d已经被封装到闪速存储器封装110中之后，制造者可以对闪速存储器封装110进行针对有缺陷闪速存储器块的测试。基于一组标准，一些闪速存储器芯片115a-115d可能被识别为有缺陷的。示例性的测试标准可以是芯片中有缺陷闪速存储器块的数目和阈值之间的比较的函数。如果单个闪速存储器芯片中有缺陷闪速存储器块的数目超过阈值，则闪速存储器芯片可以被识别为有缺陷的。
当单个闪速存储器芯片被识别为有缺陷时，可以执行停用操作，以停用单个有缺陷的芯片，而不是丢弃整个闪速存储器封装。例如，如果测试识别到闪速存储器芯片115a是有缺陷的，代替丢弃封装110，停用机制可以停用闪速存储器芯片115a，并且可以以基于闪速存储器芯片115b-115d的降低的存储容量来操作和/或出售闪速存储器封装。
在一些实施例中，标记机制可以被用于将闪速存储器芯片115a-115d的停用状态信息与闪速存储器封装110相关联。例如，如果停用机制停用闪速存储器芯片115a，则标记机制可以标记(或者指示)闪速存储器封装110可以基于芯片115b、115c和115d的存储容量提供存储容量。在上述示例中，标记机制可以标记闪速存储器封装110具有小于其标称设计容量120MB的90MB容量。于是，封装110可以作为具有90MB容量的封装110被处理。例如，销售商可以将封装作为90MB装置来销售。一些用于停用至少一个闪速存储器芯片的示例性停用机制被示于附图2。
附图2显示了系统200的一个示例，其演示了多种可以被执行以停用快速存储器封装、诸如闪速存储器封装110中一个或者多个单个闪速存储器芯片的停用机制。这些机制可以被适当地在芯片级、封装级和/或板级被应用。此处所描述的停用机制表示可能的实施例。这些列出的停用机制旨在于阐释，而并非用于限制。其他机制也可以单独或者与所示示例相结合地被用于停用闪速存储器封装中的单个芯片。例如，制造者或者使用者可以选择一个或者多个停用机制，以停用闪速存储器封装中的一个或者多个单个芯片。在一些应用中，可以使用停用机制的组合。
在该示例中，系统200包括闪速存储器封装205和存储控制器210。闪速存储器封装205可以具有与闪速存储器封装110类似的结构，或者它们可以具有不同的结构。闪速存储器封装205包括四个闪速存储器芯片215a-215d、芯片使能输入引脚220a-220d、VCC输入引脚250和熔丝255a-255b。闪速存储器封装205还包括JTAG接口，其可以被用于例如向测试装置和/或从测试装置传送测试指令或者测试结果。在其他实施例中，测试指令或者测试结果可以经由标准数据接口或者定制数据接口向测试装置和/或从测试装置传送，其中标准数据接口或者定制数据接口可以利用模拟格式和/或数字格式的串行信号或者并行信号(例如带外信号)的同步或者异步传输来提供数据传送。
每个闪速存储器芯片215a-215d可以经由芯片使能引脚220a-220d接收芯片使能信号。每个闪速存储器芯片包括相应的闪速存储器块225a-225d、VCC输入端230a-230d、控制器235a-235d和芯片使能(CE)输入端240a-240d。每个CE输入端240-240d可以例如通过联结线或者其他传导路径(例如倒装芯片封装中)连接到芯片使能引脚220a-220d。每个闪速存储器块225a-225d包括状态寄存器245a-245d，其中状态寄存器可以存储闪速存储器封装205中每个闪速存储器芯片215a-215d的状态。例如，状态寄存器245a-245d可以分别存储一组标志，以指示闪速存储器芯片215a-215d中哪个闪速存储器片将被停用。
闪速存储器芯片215a-215d可以通过熔丝255a-255d中的相应一个熔丝和VCC输入端230a-230d中的相应一个输入端获取工作功率。VCC输入端230a-230d分别通过熔丝255a-255d被连接到闪速存储器封装205上的VCC引脚250。
控制器235a-235d分别控制对其相应闪速存储器块225a-225d的读写访问。例如，控制器235d可以通过不对CE4输入端240d上的有效芯片使能信号进行响应而控制对闪速存储器芯片215d的存取。在一些实施例中，每个CE输入端240a-240d可以通过联结线(未示出)分别连接到相应的CE引脚220a-220d。
另外，在该示例中，存储控制器210位于闪速存储器封装205之外。在一些实施例中，存储控制器210可以被集成到具有闪速存储器芯片215a-215d的封装205中。在其他实施例中，控制器210可以与闪速存储器封装205被安装在同一PCB上，或者位于另一PCB或者衬底上并且经由通信链接、诸如缆线被连接到闪速存储器封装205。
该示例的控制器210包括非易失性存储器(NVM)260和逻辑265。NVM 260可以存储闪速存储器芯片215a-215d的使能规则，和/或其可以存储闪速存储器芯片215a-215d的状态，诸如有缺陷闪速存储器芯片的地址。可以包括数字和/或模拟硬件、并且可以在运行指令时执行操作的逻辑265可以根据所存储的规则产生控制信号。在该示例中，控制器210上的CE1-CE4输出端通过停用电路270a-270d被连接到封装205上的CE1-CE4引脚220a-220d。
当闪存封装中的芯片被停用时，可以使用多种实施例以在芯片级、封装级和/或板级停用一个或者多个选中的闪速存储器芯片。
在芯片级，主要位于每个芯片215a-215d中的停用机制例如可以涉及将命令施加于控制器235a-235d中被选中的一个，和/或在状态寄存器245a-245d中存储闪速存储器芯片215a-215d的被停用芯片状态信息的副本。例如，如果闪速存储器芯片215b要被停用，则停用机制可以将命令施加于控制器235b，以使控制器235b阻塞(例如不处理)存取芯片215b中存储位置的请求。在一些实施例中，被停用芯片状态信息的副本可以被保持在其他(未停用)芯片中或者被保持在与被停用芯片分离的寄存器中。在另一示例中，停用机制也可以在状态寄存器245a-245d中将选中的闪速存储器芯片的状态设置为“有缺陷的”。当存储控制器210或者被选中的存储器芯片的控制器235a-235d读取该状态信息时，控制器235a-235d可以被配置以阻止有缺陷闪速存储器芯片被使能和/或被存取。在封装和/或完全被装如封装中的过程中，可以在未被封装的芯片上执行一些芯片级的操作(例如已切割晶圆(sawn wafer))。
在一个示例中，闪存销售商可以将单元块例如“标记”为不被使用，例如通过将标志存储在块的开始部分，其中该标记当被处理器或者控制器读取时将阻止对被标记块的读写。例如，标志可以被放置在闪速存储器中和/或寄存器中的指定位置。标志可以被放置以停用一个或者多个存储块，多达并且包括整个芯片。这种标志可以包含关于被停用存储器的标记。例如，标记可以指示停用的存储器大小、状态(例如有缺陷、无缺陷)和/或被停用存储器的有效可用存储容量。在各种实施例中，被停用存储器的有效可用存储容量可以是例如100％、高于大约99％、在大约96％和大约99％之间、至少大约95％、至少大约90％或者低于90％。一些实施例可以允许一个或者多个对任何被停用芯片的存储容量进行存取的级别，并且存取级别可以被密码保护。
在封装级，主要位于封装205中的停用机制例如可以涉及在物理上停用从单个芯片215a-215d到相应CE引脚220a-220d的连接、和/或通过切断这样的连接(例如使用激光)而断开电路电源供应。在物理上停用封装中的芯片使能信号可以涉及不在板上组装或者切断CE焊盘(例如结合焊盘)240a-240d中被选中的一个和相应CE引脚220a-220d之间的联结线。例如，停用机制可以切断或者不连接从CE2引脚240b到CE2引脚220b的联结线，从而停用闪速存储器芯片215b。可替代地，可以通过切断用于芯片使能信号的信号路径来停用特定芯片使能信号线。断开电路电源供应连接可以涉及通过熔断熔丝255a-255d中被选中的连接芯片和电源的一个熔丝、或者切断芯片和电源引脚250之间的连接来停用闪速存储器芯片215a-215d的其中之一。例如，切断可以涉及诸如激光切断的技术。可以在处于被封装和/或完全封闭在封装中的过程中的芯片上执行一些封装级的操作。
在多个实施例中，各种类型的封装可以被修改或者操纵以有效地停用单个闪速存储器芯片。例如，在球栅阵列(BGA：ball grid array)封装中，用于CE输入的衬底结合线焊盘到闪速存储器芯片之间的电气路径可以被切断或者否则被保持为与相应焊球不连接。作为另一个示例，薄型小外廓封装(TSOP)的CE输入引脚可以在物理上被切断或者否则被阻止与TSOP封装之外的电路的电气连接。
在板级上，停用有缺陷芯片的各种方法可以由主要位于闪速存储器封装205之外的电路元件来执行。例如，控制器210可以被配置以响应于来自主机(未示出)的命令停用系统200中任何闪速存储器芯片215a-215d。控制器210和/或停用电路270a-270d可以例如在用于在制造过程的一个或者多个阶段操作闪速存储器封装的测试夹具(test fixture)中实现，例如通过使用插座以确立到CE引脚220a-220d的电气连接。在另一个示例中，类似的电路(未示出)可以被连接到JTAG端口。在制造过程中，闪速存储器封装205外部的这些或其他电路元件可以例如操作以向闪速存储器封装发送信号以停用芯片215a-215d中被选中的芯片。在多个实现例中，通过使用带外(OOB)信令，停用一个或者多个选中芯片的信号可以经由CE引脚215a-215d、JTAG端口，单独地或者与被施加于一个或者多个其他引脚(未示出)-诸如数据、地址和/或控制输入引线-的信号相结合地被传送到闪速存储器封装中的适当接收元件。
在一些实施例中，控制器210可以启动停用电路270a-270d，从而使外部信号不能驱动CE引脚220a-220d，诸如在例如多芯片模块中。
在一些实施例中，通过操纵适当的芯片使能信号到相应的芯片使能引脚220a-220d，可以停用每个闪速存储器芯片215a-215d。例如，控制器210可以被配置以防止芯片215a-215d中被停用的芯片在引脚220a-220d接收芯片使能信号。在控制器210的CE1-CE4输出端直接驱动CE输入端220a-220d的实施例中，输出端可以被保持在不使能芯片215a-215d中被选中的一个(或者多于一个)芯片的信号电平。在另一些实施例中，控制器210和/或停用电路270a-270d可以被操作以停用一个或者多个被选中的芯片使能信号。
在一些实施例中，板级停用电路270a-270d可以使用各种硬件和/或软件实现方式以可编程地停用被选中的芯片使能信号。例如，如果电路元件(例如下拉电阻、串联电阻、跳接)被去除(depopulate)以防止封装205的CE3引脚220c接收芯片使能信号，则停用电路270c可以停用闪速存储器芯片215c。作为另一示例，如果信号路径通过缩短的路径(例如组装有基本为零欧姆的电阻或者二极管、有源上拉或者下拉晶体管)而被缩减为轨道(rail)(例如VCC或者地)以有效地缩短芯片使能信号传送线，从而CE3引脚220c不会接收有效的芯片使能信号，则停用电路270c可以停用闪速存储器芯片215c。例如，在一些实施例中，停用电路270a-270d是能够在控制器210的控制下连接或者断开到芯片使能引脚220a-220d的信号的模拟开关和/或多路转换器。在另一些实施例中，停用电路270a-270d可以是能够被单独控制以停用闪速存储器芯片215a-215d中相应一个闪速存储器芯片的可控缓冲器。
例如，通过使用存储在NVM 260中的信息，诸如使能规则和闪速存储器芯片的状态，存储器控制器210可以通过控制到每个CE引脚220a-220d的输出执行停用闪速存储器芯片的命令。例如，如果存储器控制器210接收到停用闪速存储器芯片215d的命令，则控制器存储器210可以被配置以不将芯片使能信号发送到控制器210上的CE4引脚。另外，停用机制可以以多种方式启动停用电路270a-270d中的一个，以停用存储器控制器210和闪速存储器封装205之间的芯片使能信号的通信。
在示例中，控制器可以接收对具有特定大小的快速存储装置寻址的命令，其中该大小是与命令相关联的变量或者参数。这样的命令可以使控制器仅寻址具有四个分别为1千兆字节存储容量的芯片的闪速存储器的3千兆字节。这样，控制器所接收的命令可以有效地停用闪速存储器中的一个芯片。
附图3显示了能够测试闪速存储器、识别有缺陷芯片、停用或者提供将来停用有缺陷芯片并且标记快速存储装置以指示未被停用的闪存芯片的存储容量的示例性测试环境300。在一些实施例中，将来的停用可以涉及例如在状态寄存器245a-245d中一个状态寄存器中设置停用标志。当在将来操作过程中读取被设置的标志时，相应的控制器235a-235d和/或外部控制器210可以执行一个或者多个操作、诸如此处所描述的操作，以有效地停用与停用标志相关联的芯片。
在该示例中，测试环境300包括测试控制器305和测试台310。测试控制器305可以执行操作以测试测试台310上的被测试器件(DUT)315。DUT 315可以例如是一组闪速存储器芯片、闪速存储器芯片的晶片、按装在载体衬底上或者封装中的闪速存储器或者按装在PCB上的闪速存储器封装。测试控制器305将整个测试结果存储在存储装置320中。
在执行测试之后，测试控制器305可以从存储装置320中检索故障信息，并且执行停用机制325以停用测试台310上任何有故障的或者有缺陷的闪速存储器。然后，标记机制330可以被启动以将故障信息和DUT 315相关联。
测试控制器305包括监控微处理器335、存储器340和网络接口345。存储器340存储应用程序350，其中监控微处理器335可以执行所述应用程序350以执行测试。在该示例中，应用程序350包括测试代码模块355和停用代码模块360。监控微处理器335可以通过将测试指令通过网络接口345发送到测试台310而执行测试代码模块355，其中网络接口345可以包括例如JTAG或其他(例如USB、并行、RS-232、红外、以太网端口)。与DUT 315一起，测试台310包括测试处理器365和测试存储器370。
监控处理器335可以通过向测试处理器365发信号以初始化DUT315并且将参数(例如测试模式)加载到测试存储器370而执行测试代码355以例如初始化测试。然后，监控处理器335可以指示测试处理器365运行测试。当测试台310完成测试时，测试台310将测试结果发送到测试控制器305。如果有更多测试要被运行，则测试控制器305可以在DUT 315上加载并且执行另一测试。当所有测试完成时，测试控制器305可以基于测试结果计算DUT 315的总分数，并且识别DUT 315中任何有缺陷的闪速存储器芯片。在一些实施例中，在测试过程中被检测到的错误的数目和类型可以与阈值进行比较，以确定错误对于每个芯片是否是可以接受的(即不是有缺陷的)。然后，测试控制器305可以启动停用机制325，以停用DUT 315中有缺陷的芯片。停用机制325可以通过提供根据一种或者多种本文其他部分所描述的停用机制-诸如参考附图2描述的停用机制-的条件而停用有缺陷的单个芯片。
典型地，如果多于阈值部分的单元或者块没有通过制造商性能测试，则闪速存储器芯片会被识别为有缺陷的。例如，如果闪速存储器芯片中多于约2％和4％之间的块没有通过性能测试，则该芯片可以被识别为有缺陷的。
在一些实施例中，例如，如果在测试过程中在芯片中识别非零数目的错误，但是这些错误落入可以接受的标准之内(例如错误数目低于所选定的阈值)，于是可以通过使用其他补偿(例如回避)和/或校正技术来解决被识别的错误。因此，芯片可能具有一些错误，但是可能被识别为没有缺陷的。尽管这样的芯片不被停用，但是对这样的芯片的存取可能涉及其他错误补偿方法。
在一些实施例中，停用机制325可以通过使用诸如参考附图2所描述的技术而在芯片级、封装级和/或板级停用有缺陷的芯片。例如，停用机制325可以通过将其缺陷状态存储在状态寄存器245a-245d中而在芯片级停用有缺陷的芯片，通过断开其CE输入端240a-240d和/或断路其熔丝255a-255d而在封装级停用有缺陷的芯片，和/或通过提供使停用电路270a-270d停用其芯片使能信号的命令而在板级上停用有缺陷的芯片。
测试控制器305可以使用标记机制330，以提供标记以指示封装中可用闪速存储器容量。例如，标识可以指示基于没有被停用或者没有被识别为故障的闪速存储器芯片的容量的可用闪速存储器容量。标记信息可以涉及编码标记、条形码和/或文本或图像表示。标记可以例如通过印刷、蚀刻、网屏、压印、激光印刷和/或应用粘结的和/或预印刷的可从封装外部看到的标记而被实现。
在一些实施例中，标记可以涉及生成一个或者多个单独的或者与上述外部标记相结合的内部指示。例如，关于可用闪速存储器的可用容量和/或存储映象的信息可以被蚀刻、镌版或者以其他方式标记在封装外部，诸如在芯片衬底上。如果标记机制被用于芯片或者晶片级，则标记信息可以被应用于晶片上的未使用的或者保留的区域中、或者有缺陷的芯片或者芯片组上。在一些实施例中，内部标记可以涉及将数字信息存储在封装中的非易失性存储器中或者封装中的非故障芯片中。例如，标记信息可以被存储在状态寄存器中和/或闪速存储器封装的未停用芯片上存储器的保留部分。
在多个实施例中，标记信息可以被读取、检索或者以其他方式在随后的制造过程中被重新提取，以对闪速存储器封装进行分类或者封装，以用作具有基于标记信息的存储容量的存储器装置。
测试控制器305可以被配置以执行在附图4的流程图中所示的示例性方法400。方法400包括在执行停用代码360的实现时测试控制器305可以执行的操作。尽管附图3中阐释的示例显示了存储在存储器340中的由测试控制器305执行的停用代码360的单个块，但是其他处理器或者逻辑可以执行一些或者全部操作，并且可以使用存储在除存储器340之外的位置中的指令。
在该示例中，当测试控制器305接收到关于DUT 315中故障芯片的故障信息时，方法400开始于步骤405。在步骤410，测试控制器305检查DUT 315是否包含任何故障芯片。如果测试控制器305识别到闪速存储器封装没有包含要被停用的有缺陷芯片，则在步骤415，测试控制器305例如通过将故障信息存储在数据库中而将故障信息(在该示例中，没有芯片是有缺陷的)与DUT 315关联，其中数据库的一个示例是存储装置320。根据上面参考附图3描述的实施例，在步骤417，标记机制330可以应用一个或者多个封装中可用存储容量的外部和/或内部标识，并且然后方法400结束。
然而，如果在步骤410中识别出至少一个有缺陷芯片，则测试控制器305可以在步骤420识别DUT类型。测试类型的示例包括在未切割晶圆、芯片、芯片组、封装的芯片和/或连接到外部电路(例如PCB上)的封装上执行的测试，其中测试的示例参考附图2加以描述。
然后，在步骤425，测试控制器305根据所识别的DUT类型检查停用机制325是否能够在芯片级停用DUT 315中的有缺陷芯片。如果测试控制器305确定停用机制325能够在芯片级停用DUT 315，则在步骤440，测试控制器305可以对停用机制325施加命令，其可以在芯片级停用故障芯片。例如，测试控制器305可以发送命令到停用机制325，以对闪速存储器芯片215a-215d中的控制器235a-235d施加命令，以将属于闪速存储器芯片215a-215d中一个或多个的状态信息存储在状态寄存器245a-245d中，或者以将故障芯片的CE输入端240a-240d与相应的CE引脚220a-220d断开。在停用所有故障闪速存储器芯片(如果存在)之后，测试控制器305执行步骤415。
然而，如果在步骤425，测试控制器305确定停用机制325不能在芯片级停用DUT 315，则在步骤435，测试控制器305根据所识别的DUT类型检查停用机制325是否能够在封装级停用DUT 315。如果测试控制器305确定停用机制325能够在封装级停用DUT 315，则在步骤440，测试控制器305可以对停用机制325施加命令，以在封装级停用故障芯片。例如，测试控制器305可以对停用机制325施加命令，以在物理上断开适当的CE引脚220a-220d，和/或熔断连接电源和有缺陷芯片的熔丝255a-255d(例如使用激光、过量电流等)。在停用所有故障闪速存储器芯片之后，测试控制器305执行步骤415。
如果在步骤425，测试控制器305确定停用机制325不能在封装级停用DUT 315，则在步骤445，测试控制器305发送命令以使用外部停用机制来停用故障芯片。例如，测试控制器305可以发送命令到外部控制器210，以通过控制停用电路270a-270d来限制对于闪速存储器封装中有缺陷芯片的存取。在发送命令以停用所有故障闪速存储器芯片之后，测试控制器305执行步骤415。
尽管已经介绍了方法的一个实施例，但是其他实施例可以以不同的顺序、或者修改后的结构来执行这些步骤，以实现相同的主要功能，包括识别、停用和/或将故障信息与闪速存储器中有缺陷芯片相关联。例如，方法400可以以不同顺序、或者与步骤420相结合地执行步骤425和435。在一些实施例中，除了关于有缺陷芯片的信息或者代替关于有缺陷芯片的信息，关于没有缺陷芯片的信息可以被关联和/或被标记。
多个实施例可以被应用于或非闪存和/或与非闪存芯片，或非闪存和/或和非闪存芯片之一或者二者可以单独地或者与非闪速存储器芯片一起在闪存装置中被层叠在一起和/或相互邻接。
尽管已经参考附图1描述了可以包括一种或者多种类型闪速存储器的示例性闪速存储装置，但是其他实施例可以被部署于例如可以包括拇指碟(thumb drive)或者记忆棒(memory stick)的其他数据存储应用中。芯片可以被集成到使用垂直或水平(例如相邻)堆叠芯片结构的封装中。这样的其他数据存储应用可以涉及多芯片模块(MCM)、片上系统(SoC)、专用集成电路(ASIC)等等。封装可以例如被设计为镀通孔(PTH)(例如DIP)、零插入力(例如某些插座封装、SIMM)、和/或表面组装(SMT)(例如PLCC、LCC、BGA、PGA、BGA或者LGA)封装。
尽管已经参考附图3描述了适于制造商的测试环境，但是，例如，闪速存储器的测试也可以在制造完成之后在产品或者电子系统中执行。这样的自诊断测试可以在运行期间例如根据维护调度、响应于操作者的请求、和/或在检测到误码率变化时被执行。在一个示例中，闪速存储器芯片的内容可以时常被复制到另一存储位置，以允许闪速存储器芯片的验证测试。如果对于芯片检测到不可接受的错误率，则芯片可以被控制器停用，其中控制器的一个示例是控制器210。在另一示例中，可以通过熔断熔丝而停用被识别为有缺陷的芯片，其中熔丝的示例是熔丝255a-255d中任何一个。作为再一个示例，非缺陷芯片的控制器235可以接收状态寄存器245中的更新后的停用状态信息。如上所述的这些以及其他停用机制可以单独或结合执行以停用所识别的芯片。
为了延长包括多个闪速存储器芯片的产品的寿命，可以在产品的使用寿命期间重新使能单个被停用芯片。例如，在工作6个月之后，或者在操作超过选定时间之后，先前停用的芯片(其可能已经被识别为有缺陷或者可能没有被识别为有缺陷)可以被重新使能，以提供产品的信息存储容量，从而延长产品寿命。被停用的存储器可以响应于时间(例如参照实时时钟)和/或事件(例如在检测到随着工作周期数量的增长降低的闪速存储器容量)而被重新使能。
在一些实施例中，上述停用机制中的一些可以被用于动态地停用一个或者多个芯片。动态芯片停用可以提供特征，诸如例如不同存储容量等级中的价格区分。在一个示例中，最终用户可以仅仅希望购买有限存储容量，并且可以根据上述实施例临时停用适当数目的芯片。在一些实施例中，这可以通过配置控制器210以临时停用CE引脚220a-220d中一些或者全部而被实现。如果之后，用户希望购买附加存储容量，则可以通过重新配置控制器210以允许CE引脚220a-220d中附加的CE引脚接收芯片使能信号来使能闪速存储器芯片215a-215d中相应的闪速存储器芯片。
在一些实施例中，停用机制可以被设置以不阻碍存取没有被停用的闪速存储器芯片或者明显增加对于没有被停用的闪速存储器芯片的存取时间。例如，外部主处理器系统(未示出)可以初始化存储器存取操作，以通过向控制器210发送读或写命令来读或写闪速存储器芯片215a中的闪速存储器块225a。控制器210可以检查闪速存储器芯片215a的状态和NVM 260中闪速存储器芯片215a的使能规则。如果根据状态和使能规则，存取芯片215a是适当的，则逻辑265可以初始化经由停用电路270a到CE1引脚220a的使能信号。于是，使能信号可以被传送到CE1引脚240a。如果VCC引脚230a正在接收电能，则控制器235a可以接收使能信号。在接收到使能信号后，控制器235a可以检查状态寄存器245a。如果状态寄存器245a中的信息表明闪速存储器芯片215a不是有缺陷的，则控制器235a可以允许存取闪速存储器芯片215a，以完成存储操作。
本发明的一些实施例可以在计算机系统中实现。例如，多个实施例可以包括数字和/或模拟电路、计算机硬件、固件、软件或者其结合。设备可以在明白地被嵌入在信息载体、例如在机器可读存储装置或者传播信号中的由可编程处理器执行的计算机程序产品中实现；并且方法可以由可编程处理器执行，其中可编程处理器执行指令程序以通过操作输入数据和生成输出来实现本发明的功能。本发明可以在一个或多个可在可编程系统中执行的计算机程序中有利地实现，其中可编程系统包括至少一个可编程处理器、至少一个输入装置和/或至少一个输出装置，可编程处理器被耦合以从数据存储系统接收数据和指令并将数据和指令传送到数据存储系统。计算机程序是一系列可以直接或者间接地在计算机中被使用以执行特定行为或产生特定结果的指令。计算机程序可以以任何形式的编程语言书写，包括编译语言和解释语言，并且其可以以任何形式被部署，包括作为独立程序或者作为模块、部件、子程序或者适于在计算环境中使用的其他单元。
示例性地，用于执行指令程序的适当处理器包括通用和专用微处理器，其中微处理器可以包括单个处理器或任何类型计算机的多处理器中的一个处理器。一般地，处理器将从只读存储器或者随机存取存储器或者从二者接收指令和数据。计算机的主要元件是用于执行指令的处理器和用于存储指令和数据的一个或者多个存储器。一般地，计算机还包括一个或多个用于存储数据文件的海量存储装置，或者可操作地耦合以与一个或者多个用于存储数据文件的海量存储装置通信；这样的装置包括磁盘，诸如内置硬盘和可移动磁盘；磁光盘(magneto-optical disks)；和光盘。适于明确地嵌入计算机程序指令和数据的存储装置包括所有类型的非易失性存储器，示例性地包括半导体存储装置，诸如EPROM、EEPROM和闪速存储装置；磁盘，诸如内置硬盘和可移动磁盘；磁光盘；和CD-ROM和DVD-ROM盘。处理器和存储器可以由ASIC(专用集成电路)补充或者被包含在ASIC中。
在一些实施例中，一个或者多个用户接口特征可以被定制配置以执行特定功能。本发明可以在包括图形用户界面和/或因特网浏览器的计算机系统中实现。为了提供与用户的交互，一些实施例可以被实现在具有用于向用户显示信息的诸如CRT(阴极射线管)或LCD(液晶显示器)监测器的显示装置、键盘和用户能够通过其向计算机提供输入的诸如鼠标或跟踪球的定位设备的计算机上。
在多个实施例中，闪速存储器控制器可以使用适当的通信方法、设备和技术进行通信。例如，闪速存储器控制器可以通过总线和/或使用点对点通信来传送或接收信息，其中在点对点通信中，消息通过专用的物理链路(例如光纤链路、点对点布线和菊链)直接从源传送到接收器。系统的元件可以通过任何形式或者模拟或数字数据通信的介质交换信息，包括通信网络上基于分组的消息。通信网络的示例包括例如LAN(局域网)、WAN(广域网)、MAN(城域网)、无线和/或光学网络和形成因特网的计算机和网络。其他实施例可以通过例如使用全向射频(RF)信号向由通信网络耦合在一起的所有或基本上所有装置广播来传送消息。其他实现方式可以传送消息，其特征在于高方向性，诸如使用定向(即窄束)天线或红外信号传送的RF信号，其中红外信号可以可选地与聚焦光学器件一起使用。再一些实施例可能使用适当的接口和协议，示例性地而非限制性地诸如USB2.0、Firewire、ATA/IDE、RS-232、RS-422、RS-485、802.11a/b/g、Wi-Fi、以太网(Ethernet)、IrDA、FDDI(光纤分布式数据接口)、令牌环网络或基于频分、时分或码分的多路复用技术。可选地，一些实施例可以包括特征，诸如用于数据完整性的错误检查与校正(ECC)，或者安全措施，诸如加密(例如WEP)和密码保护。
在一些实施例中，每个闪速存储器控制器和/或状态寄存器例如可以用相同的信息编程并且用存储在非易失性存储器中的基本上相同的信息初始化。在另外一些实施例中，一个或多个闪速存储装置可以被定制配置以执行特定功能。例如，一个闪存程序装置(flash programdevice)可以被配置以对其自己的封装中的芯片或者对另一封装中的另一闪速存储器芯片执行动态测试。这样的测试可以以一定时间间隔加以执行(例如时间间隔可以由用户选择)，或者根据规则的维护调度加以执行。在识别到故障芯片后，无论在其自己的封装中或者在另一封装中，闪存程序装置可以利用上述任何一个停用机制或者其组合生成信号以停用被识别的芯片。这样的操作可以通过处理器运行指令以执行这样的操作而被执行。
已经介绍了本发明的许多实施例。但是，应当理解，在不脱离本发明的精神和范围的情况下可以进行各种修改。例如，如果所公开的技术中的步骤以不同的次序加以执行，如果所公开的系统中的元件以不同方式加以结合，或者如果元件由其他元件加以替换或者补强，则可能实现有益效果。功能和方法(包括算法)可以在硬件、软件或者二者的组合中被执行，并且一些实施例可以在与所述这些不同的模块或者硬件上执行。因此，其他实现也在下述权利要求的保护范围之内。

Claims (25)

1.一种运行具有多个闪速存储器芯片的闪速存储装置的方法，所述方法包括：
识别闪速存储装置中的一个或者多个有缺陷的闪速存储器芯片；和
停用对每个被识别出的芯片的存储器的存取操作。
2.如权利要求1所述的方法，其中停用存储器存取包括停用对每个被识别出的芯片的芯片使能信号。
3.如权利要求2所述的方法，其中停用对每个被识别出的芯片的芯片使能信号包括从包括以下操作的组中所选出的操作：断开结合线，跳过用于芯片使能信号的结合线的安装，短接用于生成芯片使能信号的信号，断开闪速存储装置封装上的芯片使能引脚，和提供芯片使能信号的不完整信号路径。
4.如权利要求1所述的方法，其中停用存储器存取包括停用被识别出的芯片对电能的获取。
5.如权利要求4所述的方法，其中停用被识别出的芯片对电能的获取包括从包括以下操作的组中所选出的操作：断开向被识别芯片供应电能的结合线，跳过用于向被识别芯片供应电能的结合线的安装，激光熔断向被识别芯片供应工作电能的电能连接，熔断与被识别芯片相关联的熔丝，和提供用于到被识别芯片的电能的不完整信号路径。
6.如权利要求1所述的方法，其中停用存储器存取包括配置存储器控制器以停用对被识别出的芯片的存取。
7.如权利要求6所述的方法，其中配置存储器控制器以停用对被识别出的芯片的存取包括配置闪存装置中的存储器控制器以不允许请求读取被识别出的芯片。
8.如权利要求6所述的方法，其中配置存储器控制器以停用对被识别出的芯片的存取包括配置闪存装置中的存储器控制器以不允许请求对被识别出的芯片进行写操作。
9.如权利要求6所述的方法，其中被配置的存储器控制器位于被识别出的芯片中。
10.如权利要求1所述的方法，还包括存储标识符以指示关于基于闪速存储装置中除被识别出的芯片外的芯片的容量的可用闪速存储器容量的信息。
11.如权利要求10所述的方法，其中所述标识符被存储在闪速存储装置中。
12.如权利要求1所述的方法，还包括标记闪速存储装置，以指示闪速存储装置中除被识别出的芯片外的可用闪速存储器的总量。
13.如权利要求12所述的方法，还包括提供所述闪速存储装置用于销售。
14.具有多个闪速存储器芯片的闪速存储装置，所述装置包括：
一个或多个无缺陷的闪速存储器芯片；
一个或多个已经被识别为有缺陷的闪速存储器芯片；和
用于停用对被识别为有缺陷的芯片的存取的单元。
15.如权利要求14所述的闪速存储装置，其中所述存取停用单元包括用于停用到被识别出的芯片的芯片使能信号的单元。
16.如权利要求14所述的闪速存储装置，其中所述存取停用单元包括用于停用被识别出的芯片对电能的获取的单元。
17.如权利要求14所述的闪速存储装置，其中所述存取停用单元包括用于拒绝对被识别出的芯片的存取请求的单元。
18.如权利要求14所述的闪速存储装置，还包括所述闪速存储装置上的标识，以指示无缺陷闪速存储器的存储容量。
19.一种包括机器可读指令的产品，其中所述机器可读指令在被执行时使得操作得以执行，所述操作包括：
识别至少一个用于判断闪速存储器芯片是否有缺陷的标准；
在一组提供标称初始容量的闪速存储器芯片中识别一个或多个有缺陷的闪速存储器芯片；和
停用所述至少一个有缺陷的闪速存储器芯片，以提供工作容量低于标称初始容量的闪速存储器系统。
20.如权利要求19所述的产品，其中所述操作还包括将所述闪速存储器系统组装到闪速存储器封装中。
21.如权利要求19所述的产品，其中所述工作容量基本上等于标称初始容量减去每个被停用芯片的容量。
22.如权利要求21所述的产品，其中所述操作还包括将所述工作容量与所述闪速存储器封装相关联。
23.如权利要求21所述的产品，其中所述操作还包括使用相关联的工作容量标记所述闪速存储器封装。
24.如权利要求19所述的产品，其中识别一个或多个有缺陷的闪速存储器芯片包括测试闪速存储器封装，以基于至少一个标准识别至少一个有缺陷的闪速存储器芯片。
25.如权利要求19所述的产品，其中停用所述至少一个有缺陷的闪速存储器芯片包括从包括以下操作的组中选出的操作：断开向被识别芯片供应电能的结合线，跳过用于向被识别芯片供应电能的结合线的安装，激光熔断向被识别芯片供应工作电能的功率连接，熔断与被识别芯片相关联的熔丝，和提供到被识别芯片的电能的不完整信号路径。
CN2007100022833A 2006-01-18 2007-01-17 停用故障闪速存储器芯片 Active CN101004953B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/334,087 2006-01-18
US11/334,087 US7609561B2 (en) 2006-01-18 2006-01-18 Disabling faulty flash memory dies

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010102436040A Division CN101887759A (zh) 2006-01-18 2007-01-17 停用故障闪速存储器芯片

Publications (2)

Publication Number Publication Date
CN101004953A true CN101004953A (zh) 2007-07-25
CN101004953B CN101004953B (zh) 2010-09-08

Family

ID=38006905

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007100022833A Active CN101004953B (zh) 2006-01-18 2007-01-17 停用故障闪速存储器芯片
CN2010102436040A Pending CN101887759A (zh) 2006-01-18 2007-01-17 停用故障闪速存储器芯片

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010102436040A Pending CN101887759A (zh) 2006-01-18 2007-01-17 停用故障闪速存储器芯片

Country Status (8)

Country Link
US (2) US7609561B2 (zh)
EP (2) EP2224451B1 (zh)
JP (3) JP2007193811A (zh)
CN (2) CN101004953B (zh)
AT (1) ATE480856T1 (zh)
DE (1) DE602007008963D1 (zh)
HK (1) HK1106968A1 (zh)
TW (2) TWI348700B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237345A (zh) * 2010-04-30 2011-11-09 海力士半导体有限公司 半导体装置
CN102543204A (zh) * 2010-12-30 2012-07-04 海力士半导体有限公司 存储系统及其操作方法
CN104102599A (zh) * 2013-04-11 2014-10-15 华邦电子股份有限公司 快闪存储器装置与数据传输方法
CN113207306A (zh) * 2019-12-09 2021-08-03 桑迪士克科技有限责任公司 测试非易失性存储器时的块质量分类以及产品多样性的多个坏块标志

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7802157B2 (en) * 2006-06-22 2010-09-21 Micron Technology, Inc. Test mode for multi-chip integrated circuit packages
US7837579B2 (en) * 2007-03-20 2010-11-23 Powermetal Technologies, Inc. Baseball and softball bats with fused nano-structured metals and alloys
US7558130B2 (en) * 2007-06-04 2009-07-07 Micron Technology, Inc. Adjustable drive strength apparatus, systems, and methods
US7919845B2 (en) * 2007-12-20 2011-04-05 Xilinx, Inc. Formation of a hybrid integrated circuit device
JP5161560B2 (ja) * 2007-12-28 2013-03-13 株式会社東芝 半導体記憶装置
JP5372382B2 (ja) * 2008-01-09 2013-12-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP5106151B2 (ja) * 2008-01-28 2012-12-26 株式会社東芝 積層型スタックｎａｎｄメモリ及び半導体装置
US20090196093A1 (en) * 2008-01-31 2009-08-06 Qimonda Ag Stacked die memory
EP2099031A1 (fr) * 2008-03-07 2009-09-09 Axalto S.A. Procédés pour fabriquer un empilement de circuits mémoire et pour adresser un circuit mémoire, empilement et dispositif correspondants
US20090259806A1 (en) * 2008-04-15 2009-10-15 Adtron, Inc. Flash management using bad page tracking and high defect flash memory
US7964976B2 (en) * 2008-08-20 2011-06-21 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8327066B2 (en) * 2008-09-30 2012-12-04 Samsung Electronics Co., Ltd. Method of managing a solid state drive, associated systems and implementations
US8127185B2 (en) * 2009-01-23 2012-02-28 Micron Technology, Inc. Memory devices and methods for managing error regions
US7968374B2 (en) * 2009-02-06 2011-06-28 Headway Technologies, Inc. Layered chip package with wiring on the side surfaces
CN201576679U (zh) * 2009-07-23 2010-09-08 茂邦电子有限公司 闪存芯片堆栈结构
TWM373598U (en) * 2009-09-07 2010-02-01 Power Mate Technology Co Ltd Surface-mounted terminal
US9779057B2 (en) 2009-09-11 2017-10-03 Micron Technology, Inc. Autonomous memory architecture
JP5311047B2 (ja) * 2009-09-11 2013-10-09 日本電気株式会社 半導体記憶装置の試験方法
US8466562B2 (en) 2009-09-24 2013-06-18 Headway Technologies, Inc. Layered chip package
US8179717B2 (en) * 2009-09-29 2012-05-15 Sandisk Technologies Inc. Maintaining integrity of preloaded content in non-volatile memory during surface mounting
US7902677B1 (en) 2009-10-28 2011-03-08 Headway Technologies, Inc. Composite layered chip package and method of manufacturing same
JP2011134410A (ja) * 2009-12-25 2011-07-07 Toshiba Corp 不揮発性半導体記憶装置及びその試験方法
US8421243B2 (en) 2010-06-24 2013-04-16 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8203215B2 (en) 2010-07-13 2012-06-19 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8203216B2 (en) 2010-07-13 2012-06-19 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8362602B2 (en) * 2010-08-09 2013-01-29 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8397134B2 (en) 2010-08-30 2013-03-12 Hamilton Sundstrand Corporation System for handling of permanent bit errors in memory devices
US8541887B2 (en) 2010-09-03 2013-09-24 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8595414B2 (en) * 2010-09-30 2013-11-26 Apple Inc. Selectively combining commands for a system having non-volatile memory
US8441112B2 (en) 2010-10-01 2013-05-14 Headway Technologies, Inc. Method of manufacturing layered chip package
US8618646B2 (en) 2010-10-12 2013-12-31 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8652877B2 (en) 2010-12-06 2014-02-18 Headway Technologies, Inc. Method of manufacturing layered chip package
US8253257B2 (en) 2011-01-26 2012-08-28 Headway Technologies, Inc. Layered chip package and method of manufacturing the same
US8344494B2 (en) 2011-04-11 2013-01-01 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US9082474B2 (en) * 2011-04-21 2015-07-14 Micron Technology, Inc. Method and apparatus for providing preloaded non-volatile memory content
US8653639B2 (en) 2011-06-09 2014-02-18 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8358015B2 (en) 2011-06-09 2013-01-22 Headway Technologies, Inc. Layered chip package and method of manufacturing same
WO2013003029A2 (en) 2011-06-29 2013-01-03 Rambus Inc. Multi-element memory device with power control for individual elements
US8426979B2 (en) 2011-07-18 2013-04-23 Headway Technologies, Inc. Composite layered chip package
US8446772B2 (en) * 2011-08-04 2013-05-21 Sandisk Technologies Inc. Memory die self-disable if programmable element is not trusted
US20130036255A1 (en) * 2011-08-05 2013-02-07 Apple Inc. Testing memory subsystem connectivity
US8426981B2 (en) * 2011-09-22 2013-04-23 Headway Technologies, Inc. Composite layered chip package
US20130100752A1 (en) * 2011-10-20 2013-04-25 Fluiditech Ip Limited Method of restoring reconstructed memory spaces
CN102496388A (zh) * 2011-12-01 2012-06-13 深圳市华星光电技术有限公司 印刷电路板的存储器代码检验方法
US9875808B2 (en) * 2013-01-15 2018-01-23 Micron Technology, Inc. Reclaimable semiconductor device package and associated systems and methods
US10013322B2 (en) 2013-06-03 2018-07-03 Hitachi, Ltd. Storage apparatus and storage apparatus control method
US9519577B2 (en) 2013-09-03 2016-12-13 Sandisk Technologies Llc Method and system for migrating data between flash memory devices
US9442670B2 (en) 2013-09-03 2016-09-13 Sandisk Technologies Llc Method and system for rebalancing data stored in flash memory devices
US10003675B2 (en) 2013-12-02 2018-06-19 Micron Technology, Inc. Packet processor receiving packets containing instructions, data, and starting location and generating packets containing instructions and data
US9645749B2 (en) 2014-05-30 2017-05-09 Sandisk Technologies Llc Method and system for recharacterizing the storage density of a memory device or a portion thereof
US9389973B2 (en) 2014-05-30 2016-07-12 Oracle International Corporation Memory error propagation for faster error recovery
US8891303B1 (en) 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
US9613715B2 (en) 2014-06-16 2017-04-04 Sandisk Technologies Llc Low-test memory stack for non-volatile storage
US9653184B2 (en) * 2014-06-16 2017-05-16 Sandisk Technologies Llc Non-volatile memory module with physical-to-physical address remapping
US8976609B1 (en) 2014-06-16 2015-03-10 Sandisk Enterprise Ip Llc Low-test memory stack for non-volatile storage
US9519427B2 (en) 2014-09-02 2016-12-13 Sandisk Technologies Llc Triggering, at a host system, a process to reduce declared capacity of a storage device
US9158681B1 (en) 2014-09-02 2015-10-13 Sandisk Technologies Inc. Process and apparatus to reduce declared capacity of a storage device by conditionally trimming
US9652153B2 (en) 2014-09-02 2017-05-16 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by reducing a count of logical addresses
US9552166B2 (en) 2014-09-02 2017-01-24 Sandisk Technologies Llc. Process and apparatus to reduce declared capacity of a storage device by deleting data
US9582212B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Notification of trigger condition to reduce declared capacity of a storage device
US9582202B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by moving data
US9582203B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by reducing a range of logical addresses
US9524112B2 (en) 2014-09-02 2016-12-20 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by trimming
US9563370B2 (en) 2014-09-02 2017-02-07 Sandisk Technologies Llc Triggering a process to reduce declared capacity of a storage device
US9524105B2 (en) 2014-09-02 2016-12-20 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by altering an encoding format
US9582220B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Notification of trigger condition to reduce declared capacity of a storage device in a multi-storage-device storage system
US9665311B2 (en) 2014-09-02 2017-05-30 Sandisk Technologies Llc Process and apparatus to reduce declared capacity of a storage device by making specific logical addresses unavailable
US9563362B2 (en) 2014-09-02 2017-02-07 Sandisk Technologies Llc Host system and process to reduce declared capacity of a storage device by trimming
US9582193B2 (en) 2014-09-02 2017-02-28 Sandisk Technologies Llc Triggering a process to reduce declared capacity of a storage device in a multi-storage-device storage system
US9639282B2 (en) 2015-05-20 2017-05-02 Sandisk Technologies Llc Variable bit encoding per NAND flash cell to improve device endurance and extend life of flash-based storage devices
US9606737B2 (en) 2015-05-20 2017-03-28 Sandisk Technologies Llc Variable bit encoding per NAND flash cell to extend life of flash-based storage devices and preserve over-provisioning
JP2017045311A (ja) * 2015-08-27 2017-03-02 株式会社東芝 メモリシステム
US9946473B2 (en) 2015-12-03 2018-04-17 Sandisk Technologies Llc Efficiently managing unmapped blocks to extend life of solid state drive
US9946483B2 (en) 2015-12-03 2018-04-17 Sandisk Technologies Llc Efficiently managing unmapped blocks to extend life of solid state drive with low over-provisioning
US10042806B2 (en) 2016-02-02 2018-08-07 Xilinx, Inc. System-level interconnect ring for a programmable integrated circuit
US10002100B2 (en) 2016-02-02 2018-06-19 Xilinx, Inc. Active-by-active programmable device
KR102529171B1 (ko) * 2016-02-26 2023-05-04 삼성전자주식회사 메모리 장치 진단 시스템
US10983865B2 (en) * 2016-08-01 2021-04-20 Hewlett Packard Enterprise Development Lp Adjusting memory parameters
US10541044B2 (en) * 2016-10-31 2020-01-21 Qualcomm Incorporated Providing efficient handling of memory array failures in processor-based systems
US10452468B2 (en) 2016-12-30 2019-10-22 Western Digital Technologies, Inc. Method and system for managing non-volatile memory
CN110826712B (zh) * 2017-12-14 2024-01-09 中科寒武纪科技股份有限公司 神经网络处理器板卡及相关产品
US11017822B1 (en) * 2019-11-01 2021-05-25 Xilinx, Inc. Yield-centric power gated regulated supply design with programmable leakers
SG11202012541XA (en) * 2019-11-15 2021-06-29 Kioxia Corp Storage device and storage system
US20210311638A1 (en) * 2020-04-07 2021-10-07 Micron Technology, Inc. Apparatuses and methods for die replacement in stacked memory
US11422888B2 (en) 2020-10-14 2022-08-23 Western Digital Technologies, Inc. Data integrity check for writing data in memory
KR102432739B1 (ko) * 2020-11-30 2022-08-16 주식회사 데이터세이브 다층 인쇄회로기판을 구비한 usb 메모리 장치의 데이터 복구 방법
US11675528B2 (en) 2021-03-29 2023-06-13 Western Digital Technologies, Inc. Switch based BGA extension
US20230052489A1 (en) * 2021-08-13 2023-02-16 Micron Technology, Inc. Die location detection for grouped memory dies
US20240071437A1 (en) * 2022-08-30 2024-02-29 Micron Technology, Inc. Die Disablement

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891811A (en) * 1987-02-13 1990-01-02 International Business Machines Corporation Efficient address test for large memories
JPH023843A (ja) * 1988-06-16 1990-01-09 Mitsubishi Electric Corp Ｉｃメモリカード
DE69034191T2 (de) 1989-04-13 2005-11-24 Sandisk Corp., Sunnyvale EEPROM-System mit aus mehreren Chips bestehender Blocklöschung
US4992984A (en) 1989-12-28 1991-02-12 International Business Machines Corporation Memory module utilizing partially defective memory chips
US5663901A (en) 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
US5473753A (en) 1992-10-30 1995-12-05 Intel Corporation Method of managing defects in flash disk memories
US5592641A (en) 1993-06-30 1997-01-07 Intel Corporation Method and device for selectively locking write access to blocks in a memory array using write protect inputs and block enabled status
US7137011B1 (en) 1993-09-01 2006-11-14 Sandisk Corporation Removable mother/daughter peripheral card
US5822256A (en) * 1994-09-06 1998-10-13 Intel Corporation Method and circuitry for usage of partially functional nonvolatile memory
JP3631277B2 (ja) * 1995-01-27 2005-03-23 株式会社日立製作所 メモリモジュール
US5901105A (en) * 1995-04-05 1999-05-04 Ong; Adrian E Dynamic random access memory having decoding circuitry for partial memory blocks
US5691945A (en) * 1995-05-31 1997-11-25 Macronix International Co., Ltd. Technique for reconfiguring a high density memory
US5812861A (en) * 1995-06-22 1998-09-22 Intel Corporation Override signal for forcing a powerdown of a flash memory
US5627784A (en) 1995-07-28 1997-05-06 Micron Quantum Devices, Inc. Memory system having non-volatile data storage structure for memory control parameters and method
US5619462A (en) * 1995-07-31 1997-04-08 Sgs-Thomson Microelectronics, Inc. Fault detection for entire wafer stress test
US5946257A (en) 1996-07-24 1999-08-31 Micron Technology, Inc. Selective power distribution circuit for an integrated circuit
US5754410A (en) * 1996-09-11 1998-05-19 International Business Machines Corporation Multi-chip module with accessible test pads
FI104528B (fi) 1996-10-03 2000-02-15 Nokia Networks Oy Liikkuvan aseman paikallistamismenetelmä ja solukkoradioverkko
US6008538A (en) * 1996-10-08 1999-12-28 Micron Technology, Inc. Method and apparatus providing redundancy for fabricating highly reliable memory modules
KR100205006B1 (ko) 1996-10-08 1999-06-15 윤종용 자동 결함 블럭 맵핑 기능을 갖는 반도체 메모리 장치
JP3565687B2 (ja) * 1997-08-06 2004-09-15 沖電気工業株式会社 半導体記憶装置およびその制御方法
US6360346B1 (en) * 1997-08-27 2002-03-19 Sony Corporation Storage unit, method of checking storage unit, reading and writing method
US6148435A (en) 1997-12-24 2000-11-14 Cypress Semiconductor Corporation Optimized programming/erase parameters for programmable devices
JPH11242898A (ja) * 1998-02-25 1999-09-07 Hitachi Ltd メモリモジュールと電子装置
US6301121B1 (en) * 1999-04-05 2001-10-09 Paul T. Lin Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process
US6269025B1 (en) 2000-02-09 2001-07-31 Advanced Micro Devices, Inc. Memory system having a program and erase voltage modifier
US6426893B1 (en) 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US6304487B1 (en) 2000-02-28 2001-10-16 Advanced Micro Devices, Inc. Register driven means to control programming voltages
JP3805188B2 (ja) * 2000-10-16 2006-08-02 シャープ株式会社 複合メモリモジュールおよびその選別方法
US6748562B1 (en) 2000-10-31 2004-06-08 Agilent Technologies, Inc. Memory tester omits programming of addresses in detected bad columns
US6763424B2 (en) 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
JP5050303B2 (ja) * 2001-06-29 2012-10-17 富士通セミコンダクター株式会社 半導体試験装置
JP2003022693A (ja) 2001-07-09 2003-01-24 Mitsubishi Electric Corp 半導体メモリ
JP3822081B2 (ja) 2001-09-28 2006-09-13 東京エレクトロンデバイス株式会社 データ書込装置、データ書込制御方法及びプログラム
US7051242B2 (en) * 2002-02-08 2006-05-23 Hewlett-Packard Development Company, L.P. Method and apparatus for improving yield by decommissioning optional units on a CPU due to manufacturing defects
US6871257B2 (en) 2002-02-22 2005-03-22 Sandisk Corporation Pipelined parallel programming operation in a non-volatile memory system
KR100463199B1 (ko) 2002-03-04 2004-12-23 삼성전자주식회사 플렉서블 리던던시 스킴을 갖는 반도체 메모리 장치
US6721820B2 (en) 2002-05-15 2004-04-13 M-Systems Flash Disk Pioneers Ltd. Method for improving performance of a flash-based storage system using specialized flash controllers
WO2004015764A2 (en) * 2002-08-08 2004-02-19 Leedy Glenn J Vertical system integration
US6901498B2 (en) * 2002-12-09 2005-05-31 Sandisk Corporation Zone boundary adjustment for defects in non-volatile memories
WO2004086363A2 (en) 2003-03-27 2004-10-07 M-Systems Flash Disk Pioneers Ltd. Data storage device with full access by all users
US7240219B2 (en) 2003-05-25 2007-07-03 Sandisk Il Ltd. Method and system for maintaining backup of portable storage devices
US7237074B2 (en) 2003-06-13 2007-06-26 Sandisk Corporation Tracking cells for a memory system
US20050041453A1 (en) * 2003-08-22 2005-02-24 Brazis Paul W. Method and apparatus for reading and writing to solid-state memory
US7305600B2 (en) * 2003-08-29 2007-12-04 International Business Machines Corporation Partial good integrated circuit and method of testing same
US7730368B2 (en) * 2003-10-31 2010-06-01 Sandisk Il Ltd. Method, system and computer-readable code for testing of flash memory
US7200770B2 (en) * 2003-12-31 2007-04-03 Hewlett-Packard Development Company, L.P. Restoring access to a failed data storage device in a redundant memory system
US7227797B2 (en) * 2005-08-30 2007-06-05 Hewlett-Packard Development Company, L.P. Hierarchical memory correction system and method
JP2007088329A (ja) * 2005-09-26 2007-04-05 Toshiba Corp マルチチップパッケージ型半導体装置
US7277337B1 (en) * 2006-09-25 2007-10-02 Kingston Technology Corp. Memory module with a defective memory chip having defective blocks disabled by non-multiplexed address lines to the defective chip
US7477545B2 (en) * 2007-06-14 2009-01-13 Sandisk Corporation Systems for programmable chip enable and chip address in semiconductor memory

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237345A (zh) * 2010-04-30 2011-11-09 海力士半导体有限公司 半导体装置
CN102543204A (zh) * 2010-12-30 2012-07-04 海力士半导体有限公司 存储系统及其操作方法
CN104102599A (zh) * 2013-04-11 2014-10-15 华邦电子股份有限公司 快闪存储器装置与数据传输方法
CN113207306A (zh) * 2019-12-09 2021-08-03 桑迪士克科技有限责任公司 测试非易失性存储器时的块质量分类以及产品多样性的多个坏块标志

Also Published As

Publication number Publication date
ATE480856T1 (de) 2010-09-15
JP2007193811A (ja) 2007-08-02
JP2012185850A (ja) 2012-09-27
EP1811525A2 (en) 2007-07-25
EP1811525A3 (en) 2007-09-12
US20070165461A1 (en) 2007-07-19
DE602007008963D1 (de) 2010-10-21
CN101004953B (zh) 2010-09-08
JP5602187B2 (ja) 2014-10-08
US7609561B2 (en) 2009-10-27
JP2011108267A (ja) 2011-06-02
EP1811525B1 (en) 2010-09-08
TWI443669B (zh) 2014-07-01
TW201037715A (en) 2010-10-16
EP2224451B1 (en) 2013-03-06
TW200735115A (en) 2007-09-16
TWI348700B (en) 2011-09-11
HK1106968A1 (en) 2008-03-20
US8055959B2 (en) 2011-11-08
US20100002512A1 (en) 2010-01-07
CN101887759A (zh) 2010-11-17
EP2224451A1 (en) 2010-09-01

Similar Documents

Publication Publication Date Title
CN101004953B (zh) 停用故障闪速存储器芯片
CN101369453B (zh) 闪存存储器设备和控制闪存存储器设备的方法
US6365421B2 (en) Method and apparatus for storage of test results within an integrated circuit
US20100061168A1 (en) Fuses for memory repair
US8208325B2 (en) Semiconductor device, semiconductor package and memory repair method
US7433229B2 (en) Flash memory device with shunt
US20080263392A1 (en) JTAG controlled self-repair after packaging
CN107039088A (zh) 验证存储器件的修复结果的存储器件、存储器系统以及方法
US7512001B2 (en) Semiconductor memory device, test system including the same and repair method of semiconductor memory device
CN103782345A (zh) 在可编程元件不被信任的情况下的存储器管芯的自禁用
CN112542203A (zh) 非易失性存储器的坏块修复方法、装置、存储介质和终端
CN101939792A (zh) 用于列缺陷译码的冗余位模式
US10949098B2 (en) Method and apparatus for providing increased storage capacity
US9019786B2 (en) Repair system for repairing defect using E fuses and method of controlling the same
KR101877939B1 (ko) 테스트 회로, 메모리 시스템 및 메모리 시스템의 테스트 방법
JP4425301B2 (ja) 半導体検査装置及び半導体検査方法
US7512022B2 (en) Non-volatile memory structure
JP2006186247A (ja) 半導体装置
CN100456243C (zh) 存储设备及控制该存储设备操作的方法
JP2006085769A (ja) 半導体装置及びその自己テスト方法
CN112331252A (zh) Nand闪存自动坏块标记方法、装置、存储介质和终端
CN110444244A (zh) 存储设备读错误纠错能力的测试装置
KR20210124718A (ko) 불량 워드라인을 스스로 검출하고 리페어할 수 있는 메모리 장치 및 이를 포함하는 메모리 시스템
KR20210004135A (ko) 패일 정보 제어회로, 이를 포함하는 반도체 장치 및 반도체 장치의 패일 정보 제어방법
JP2010097629A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant