CN101017817A - 具有紫外线防护及断裂保护功能的钝化层 - Google Patents

具有紫外线防护及断裂保护功能的钝化层 Download PDF

Info

Publication number
CN101017817A
CN101017817A CN200710006290.0A CN200710006290A CN101017817A CN 101017817 A CN101017817 A CN 101017817A CN 200710006290 A CN200710006290 A CN 200710006290A CN 101017817 A CN101017817 A CN 101017817A
Authority
CN
China
Prior art keywords
layer
semiconductor device
gap
hydrogen barrier
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200710006290.0A
Other languages
English (en)
Other versions
CN101017817B (zh
Inventor
陈礼仁
罗兴安
苏金达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/352,425 external-priority patent/US7662712B2/en
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101017817A publication Critical patent/CN101017817A/zh
Application granted granted Critical
Publication of CN101017817B publication Critical patent/CN101017817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件，包括衬底、位于该衬底上的图案金属导线层、以及钝化层。该钝化层可以包括位于该衬底以及该图案金属导线层的至少一部分上的紫外线阻挡(防护)层、以及位于该图案金属导线层以及该紫外线防护层之间的间隔层。该钝化层还可以包括位于该衬底、该图案金属导线层以及任何一种紫外线防护层之上的间隙填充氢阻挡层。

Description

具有紫外线防护及断裂保护功能的钝化层
技术领域
本发明涉及一种半导体器件，以及一种制造半导体器件的方法，尤其涉及一种具有由紫外线阻挡层(UV blocking layer)和/或预压(compressively stressed)防断裂(crack-preventing)层所组成的钝化层的半导体器件，及其制造方法。
背景技术
随着半导体器件集成度的增加，器件的尺寸越来越小，蚀刻或间隙填充(gap filling)时的间隙高宽比(aspect ratios)也越来越高。对于超大规模集成电路(ULSI)而言，为满足上述需求，等离子体工艺技术已不可或缺。常见的等离子体工艺技术的应用包括等离子体注入(plasma implantation)、等离子体溅射、物理气相沉积(PVD)、干蚀刻、化学气相沉积(CVD)等。其中等离子体工艺于化学气相沉积(CVD)的应用又包括等离子体辅助化学气相沉积(plasma assistedCVD)、等离子体增强化学气相沉积(plasma-enhancement CVD)、以及高密度等离子体化学气相沉积(high-density plasma CVD)等。在等离子体工艺的过程中，其产生的光子的波长在紫外线光谱之内或比紫外线光谱更短。
一般而言，在晶圆上形成最后的图案金属导线层后，通常会以等离子体工艺的方式在其上形成钝化层。钝化层是用来防止器件的结构免于机械方式的损害，例如刮伤，以及化学方式的损害，例如水气或其它污染源的侵入。在某些类型的器件中，钝化层必须允许紫外线穿透，例如一些闪存必须通过紫外线擦除程序来擦除浮置栅极的初始电荷。然而在许多情形下，必须防止紫外线进入器件或结构中，此时钝化层就不能允许紫外线穿透。美国专利申请No.10/858,352公开了一种利用超多硅氧化层(super silicon rich oxide layer)作为紫外线阻挡层的技术。
发明内容
本发明的目的，在于提供一种半导体器件，其包括衬底、位于该衬底之上的图案金属导线层、以及钝化层。该钝化层包括位于该衬底以及该图案金属导线层的至少一部分之上的紫外线防护层(UVprotection layer)、以及位于该图案金属导线层以及该紫外线防护层之间的间隔层(separation layer)。该紫外线防护层是作为阻挡紫外线之用。在某些实施例中，该间隔层与该紫外线防护层、该图案金属导线层以及该衬底直接接触。该间隔层可以包括厚度至少为50埃的氮氧化硅(SiON)层。该紫外线防护层可以阻挡至少70％波长小于400纳米的辐射。该紫外线防护层的消光系数(extinction coefficient)可以至少约为1.3，以阻挡波长小于400纳米的辐射。对于波长为248纳米的辐射，该紫外线防护层的消光系数须至少约为1.7。该紫外线防护层可以包括硅原子浓度至少为70％的多硅氧化层，优选地硅原子浓度至少为85％。该多硅氧化层的硅氧浓度比至少约为10。该钝化层还可以包括位于该紫外线防护层上的间隙填充氢阻挡(gap-filling，hydrogen-blocking)层。
本发明的另一目的，在于提供一种半导体器件，其包括衬底、位于该衬底之上的图案金属导线层、以及位于该衬底以及该图案金属导线层的至少一部分之上的钝化层。该钝化层包括间隙填充氢阻挡层，以及位于该间隙填充氢阻挡层的至少一部分之上的预压层。在本发明的某些实施例中，该间隙填充氢阻挡层可以包括多硅氧化层。该间隙填充氢阻挡层的硅原子浓度为40％～60％。该间隙填充氢阻挡层的折射率(RI)至少约为1.5，以阻挡波长小于400纳米的辐射。
为使本发明的上述目的、特征和优点能更加明显易懂，在下文中将例举优选实施例，并结合附图，进行如下的详细说明：
附图说明
图1为本发明的半导体器件10的部分简化剖面图。
具体实施方式
以超多硅氧化层作为紫外线防护层来阻挡紫外线时，如果又使用图案金属导线层，可能会有桥接效应的问题(bridge issue)。进一步说，紫外线防护层中的高浓度的硅会使得金属原子，例如铝，从金属导线层扩散至多硅的紫外线防护层，导致金属桥接效应。本发明可以解决此问题。
另外，钝化层也经常可能发生断裂受损的问题，本发明也可以解决这一问题。
紫外线是指波长不超过400纳米的电磁辐射。不超过400纳米的一个或多个波长的一个子集合是波长小于400纳米的范围。
Beer-Lamber定律将层的电磁波吸收率描述如下：
I＝I0*e-αd
其中I0表示电磁波在穿过层之前的初始强度；I表示电磁波在穿过层之后的强度；d表示层的厚度；α表示吸收系数。
I/I0表示电磁波成功穿透该层的百分比。
另外，吸收系数如下式所示：
α＝(4πK)/λ
其中K表示消光系数，λ表示波长，消光系数是与体积无关的量。
图1是本发明的半导体器件10的部分简化剖面图。器件10包括衬底12，其上设有图案金属导线层14。图案金属导线层14包括导线16、18。以间距22隔开具有高度20的导线16、18，从而形成间隙24。
钝化层包括设置在衬底12和图案金属导线层14上的间隔层26。间隔层26优选由氮氧化硅组成。钝化层还包括紫外线防护层28。紫外线防护层28为高硅含量的氧化层，有时也称为多硅氧化或超多硅氧化(SSRO)。其硅原子浓度须至少达到70％，优选为85％。紫外线防护层28的消光系数至少约为1.3，以应付波长小于400纳米的辐射。在优选实施例中，紫外线防护层28的消光系数约为1.7，以应付波长为248纳米的辐射。紫外线防护层28的硅浓度与氧浓度之比足以有效阻挡紫外线。该比最少为10。超硅氧化层28通过其高消光系数来防止紫外线损害半导体器件10。超多硅氧化(层28)抗紫外线的效果可如下述：(1)硅原子浓度超过70％，最好大于85％；(2)消光系数须至少约为1.3以应付波长小于400纳米的辐射，对于波长248纳米的辐射，最好至少为1.7；(3)硅浓度与氧浓度之比须至少约为10。消光系数技术通常被用作监测工艺。而硅原子浓度和硅浓度与氧浓度之比则通常用来检查产品。
由于紫外线防护层28具有较高的硅浓度，如未有间隔，金属原子，例如铝原子，很容易会从图案金属导线层14扩散至紫外线防护层28，发生桥接效应的问题。因此，间隔层26可以用来隔绝超多硅氧化(紫外线防护)层28与图案金属导线层14，防止金属原子从图案金属导线层14扩散至紫外线防护层28，解决桥接效应的问题。
在紫外线防护层28上具有间隙填充氢阻挡层30，其为多硅氧化层(又称Si Rich Oxide或SRO)。与超多硅氧化层(SSRO)28相比，多硅氧化层30的硅原子浓度较低，通常约为30％～50％。在本发明的某些实施例中，多硅氧化层30的硅原子浓度可为40％～60％。虽然与超多硅氧化层(SSRO)28相比，多硅氧化层30的硅原子浓度较低，但该硅原子浓度已足以阻挡氢。并且相对于一般使用的氧化硅(SiO2)而言，使用多硅氧化层30的效果较好，因为一般氧化硅的硅原子浓度大约为35％。此外，间隙的高宽比，即高20与宽22之比，最好小于3，以使多硅氧化层30在填充间隙24时较顺利。
折射率RI(n＝Co/C，其中Co为自由空间中的光速；C为介质中的光速)通常用来监测氧化膜的氢阻挡能力。主要是通过多硅氧化层中的硅悬键(dangling bonds)  阻挡氢。氧化膜中的硅越多，前述的n值(折射率)越高。即，n值越高代表硅浓度越高，硅悬键越多，氢阻挡能力越佳。多硅氧化层30的折射率须至少约为1.5，当波长为248纳米时最好至少为1.6。
最后，在间隙填充氢阻挡层30之上另有通常由氮氧化硅(SiON)构成的预压层32。在本实施例中，前述间隔层26、紫外线防护层28、间隙填充氢阻挡层30、以及预压层32共同组成钝化层34。预压层32中的预压应力可以用改变工艺条件的传统方式来调整。适当的预压应力可以防止钝化层34发生断裂等情况。在完成预压层32之后，还可以进行其它的工艺或步骤。例如，如果欲制造芯片表面上的接点(wire bond pads)，则需在预压层32上另外进行光刻胶涂敷、蚀刻等工艺。
为用作紫外线防护层超多硅氧化层28不必完全阻挡紫外线。超多硅氧化层28只需提供足够的紫外线防护功能，以在某些情形下，如在某些制造流程中，防止紫外线的损害即可。然而，超多硅氧化层28还是应该能阻挡70％的紫外线，最好是能阻挡90％的紫外线。
增加超多硅氧化的紫外线防护层28的厚度可以显著地增加抗紫外线的能力。在理论上，紫外线防护层28的浓度可以降至70％以下，例如60％，但如此一来紫外线防护层28可能会过厚，因而降低间隙填充的能力。
以下为每一层的示范参数。
间隔层(SiON)26：利用等离子体增强化学气相沉积，使用氧化氮与氢化硅(N2O、SiH4)，条件为，流速：N2：5000～10000sccm/SiH4：100～300sccm/N2O：150～500scm。RF功率：200～500W。压力范围：2～5torr。温度：小于400摄氏度。沉积时间：小于5秒。间隔层26的厚度：50～500埃，优选为100埃。
紫外线防护层(SSRO)28：利用高密度等离子体化学气相沉积(HDP CVD)，使用氢化硅与氧(SiH4、O2)，条件为，流速：SiH4：50～200sccm/O2：20～100sccm。温度：小于400摄氏度。紫外线防护层(SSRO)28的厚度：200～1000埃，优选为500埃。也可以使用氢化硅与氧化氮(SiH4、N2O)的等离子体增强化学气相沉积法(PECVD)而非氢化氮与氧(SiH4、O2)的高密度等离子体化学气相沉积(HDP CVD)。四乙氧基硅烷(TEOS)或氧(O2)等反应物中的一种可以用于紫外线防护层(SSRO)28，四乙氧基硅烷(TEOS)或臭氧(O3)也可以。此外，也可以使用其它沉积方式，例如半大气压化学气相沉积(SACVD)。
间隙填充氢阻挡层(SRO)30：利用高密度等离子体化学气相沉积(HDP CVD)，使用氢化硅与氧(SiH4、O2)，条件为，流速：SiH4：50～200sccm/O2：20～100sccm。功率：LF 1000～3000W/HF1000～3000W，温度：小于400摄氏度。间隙填充氢阻挡层(SRO)30的厚度：4000～8000埃，此厚度应视导线16、18的高度20而定。
预压层(SiON)32：利用等离子体增强化学气相沉积(PECVD)法，使用氢化硅、氮、氧化氮、或氢化氮(SiH4、N2、N2O或NH3)，条件为，流速：N2：5000～10000sccm/SiH4：100～300sccm/N2O：150～500scm。RF功率：200～500W。压力范围：2～5torr。温度：小于400摄氏度。沉积时间：视厚度而定。预压层(SiON)32的厚度：4000～10000埃，优选为7000埃。
此外，本发明也可以有其它实施例。例如通过调整工艺参数，紫外线防护层(SSRO)28可以具有超过1.5的折射率，最好超过1.6，以应付波长小于400纳米的光线。另外，其消光系数须至少约为1.3，以应付波长小于400纳米的光线。而对于波长248纳米的光线，消光系数须至少约为1.7。

Claims (42)

1、一种半导体器件，其包括：
衬底；
图案金属导线层，位于该衬底上；以及
钝化层，其包括：
紫外线防护层，位于该衬底以及该图案金属导线层的至少一部分上；
间隔层，位于该图案金属导线层以及该紫外线防护层之间；并且
该紫外线防护层用于阻挡紫外线。
2、如权利要求1所述的半导体器件，其中该图案金属导线层直接与该衬底接触。
3、如权利要求1所述的半导体器件，其中该间隔层直接与该紫外线防护层、该图案金属导线层以及该衬底接触。
4、如权利要求1所述的半导体器件，其中该间隔层包括硅、氧以及氮。
5、如权利要求1所述的半导体器件，其中该间隔层包括氮氧化硅层，其厚度至少为50埃。
6、如权利要求1所述的半导体器件，其中该紫外线防护层阻挡至少70％的波长小于或等于400纳米的辐射。
7、如权利要求1所述的半导体器件，其中该紫外线防护层的消光系数至少约为1.3以应付波长小于或等于400纳米的辐射。
8、如权利要求1所述的半导体器件，其中对于波长为248纳米的辐射，该紫外线防护层的消光系数至少约为1.7。
9、如权利要求1所述的半导体器件，其中该紫外线防护层由下列反应物中的至少一种所形成：氢化硅/氧、氢化硅/氧化氮、四乙氧基硅烷/氧、以及四乙氧基硅烷/臭氧。
10、如权利要求1所述的半导体器件，其中该紫外线防护层通过下列工艺中的至少一种来形成：等离子体增强化学气相沉积、半大气压化学气相沉积、以及高密度等离子体化学气相沉积。
11、如权利要求1所述的半导体器件，其中该紫外线防护层包括多硅氧化层。
12、如权利要求11所述的半导体器件，其中该多硅氧化层的硅原子浓度至少为70％。
13、如权利要求11所述的半导体器件，其中该多硅氧化层的硅原子浓度至少为85％。
14、如权利要求11所述的半导体器件，其中该多硅氧化层硅浓度与氧浓度之比至少为10。
15、如权利要求11所述的半导体器件，其中该多硅氧化层的硅原子浓度超过70％，其厚度至少为200埃，以对于波长为248纳米的辐射提供至少约为1.7的消光系数。
16、如权利要求15所述的半导体器件，其中该钝化层还包括：
间隙填充氢阻挡层，位于该衬底、该图案金属导线层以及任何一种紫外线防护层之上，该间隙填充氢阻挡层的硅原子浓度为40～60％；以及
预压层，位于该间隙填充氢阻挡层的至少一部分上。
17.如权利要求1所述的半导体器件，其中该钝化层还包括位于该紫外线防护层上的间隙填充氢阻挡层。
18、如权利要求17所述的半导体器件，其中该钝化层还包括位于该间隙填充氢阻挡层之上的预压层。
19、如权利要求17所述的半导体器件，其中对于波长为248纳米的光线，该间隙填充氢阻挡层的折射率至少约为1.5。
20、如权利要求17所述的半导体器件，其中对于波长为248纳米的光线，该间隙填充氢阻挡层的折射率至少约为1.6。
21、如权利要求17所述的半导体器件，其中该间隙填充氢阻挡层的硅原子浓度为40～60％。
22、一种半导体器件，其包括：
衬底；
图案金属导线层，位于该衬底上；以及
钝化层，位于该衬底以及该图案金属导线层的至少一部分上，该钝化层包括：
间隙填充氢阻挡层；以及
预压层，位于该间隙填充氢阻挡层的至少一部分上。
23、如权利要求22所述的半导体器件，其中该间隙填充氢阻挡层包括多硅氧化层。
24、如权利要求23所述的半导体器件，其中该间隙填充氢阻挡层的硅原子浓度为40～60％。
25、如权利要求23所述的半导体器件，其中该间隙填充氢阻挡层的硅原子浓度为40～60％，厚度约为4000埃至8000埃以对于波长为248纳米的辐射提供至少约为1.6的折射率。
26、如权利要求23所述的半导体器件，其中该间隙填充氢阻挡层的折射率至少约为1.5，以应付波长小于400纳米的辐射。
27、如权利要求22所述的半导体器件，其中该预压层包括厚度为4000埃至10000埃的氮氧化硅层。
28、如权利要求22所述的半导体器件，其中该预压层包括厚度约为7000埃的氮氧化硅层。
29、一种制造半导体器件的方法，该半导体器件具有紫外线防护层，该方法包括下列步骤：
提供半导体衬底，其包括图案金属导线层；
在该半导体衬底以及该图案金属导线层上形成间隔层；
在该间隔层之上形成多硅氧化的紫外线防护层；以及
该形成紫外线防护层的步骤是以能提供足够防护紫外线的硅原子浓度的方式来执行。
30、如权利要求29所述的方法，其中形成该紫外线防护层的步骤是以使硅原子浓度至少约为70％的方式来执行。
31、如权利要求29所述的方法，其中形成该紫外线防护层的步骤是以使硅原子浓度至少约为85％的方式来执行。
32、如权利要求29所述的方法，其中形成该紫外线防护层的步骤是以使该紫外线防护层的消光系数至少约为1.3以应付波长小于或等于400纳米辐射的方式来执行。
33、如权利要求29所述的方法，其中形成该紫外线防护层的步骤是以使该紫外线防护层的硅浓度与氧浓度之比至少为10的方式来执行。
34、如权利要求29所述的方法，其中形成该紫外线防护层的步骤是以使该紫外线防护层阻挡至少70％的波长小于或等于400纳米辐射的方式来执行。
35、如权利要求29所述的方法，其中形成该紫外线防护层的步骤是以使该紫外线防护层阻挡至少90％的波长小于或等于400纳米辐射的方式来执行。
36、如权利要求29所述的方法，其还包括下列步骤：在该紫外线防护层之上形成间隙填充氢阻挡层，而形成该间隙填充氢阻挡层的步骤是以使该间隙填充氢阻挡层可防止氢通过的方式来执行。
37、如权利要求36所述的方法，其还包括下列步骤：在该间隙填充氢阻挡层上形成预压层，已实现防止断裂的功能。
38、如权利要求36所述的方法，其中形成该间隙填充氢阻挡层的步骤是以使该间隙填充氢阻挡层的折射率至少约为1.5以应付波长248纳米辐射的方式来执行。
39、如权利要求36所述的方法，其中形成该间隙填充氢阻挡层的步骤是以使该间隙填充氢阻挡层的折射率至少约为1.6以应付波长248纳米辐射的方式来执行。
40、一种制造半导体器件的方法，该半导体器件具有断裂保护、氢阻挡的钝化层，该方法其包括下列步骤：
提供半导体衬底，其包括图案金属导线层；
在该半导体衬底以及该图案金属导线层上形成钝化层；该形成钝化层的步骤包括下列步骤：
在该半导体衬底以及该图案金属导线层上形成间隙填充氢阻挡层，形成该间隙填充氢阻挡层的步骤是以使该间隙填充氢阻挡层可防止氢通过的方式来执行；以及
在该间隙填充氢阻挡层上形成预压层以防止该钝化层断裂。
41、如权利要求40所述的方法，其中形成该间隙填充氢阻挡层的步骤是以使该间隙填充氢阻挡层的硅原子浓度为40～60％的方式来执行。
42、如权利要求40所述的方法，其中形成该间隙填充氢阻挡层的步骤是以使该间隙填充氢阻挡层的折射率至少约为1.5以应付波长248纳米辐射的方式来执行。
CN200710006290.0A 2006-02-10 2007-02-07 具有紫外线防护及断裂保护功能的钝化层 Active CN101017817B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/352,425 US7662712B2 (en) 2006-02-10 2006-02-10 UV blocking and crack protecting passivation layer fabricating method
US11/352,169 US7755197B2 (en) 2006-02-10 2006-02-10 UV blocking and crack protecting passivation layer
US11/352,425 2006-02-10
US11/352,169 2006-02-10

Publications (2)

Publication Number Publication Date
CN101017817A true CN101017817A (zh) 2007-08-15
CN101017817B CN101017817B (zh) 2010-04-14

Family

ID=38367528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710006290.0A Active CN101017817B (zh) 2006-02-10 2007-02-07 具有紫外线防护及断裂保护功能的钝化层

Country Status (2)

Country Link
US (1) US7755197B2 (zh)
CN (1) CN101017817B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651346A (zh) * 2011-02-28 2012-08-29 台湾积体电路制造股份有限公司 用于半导体器件的钝化层
CN111816559A (zh) * 2014-06-18 2020-10-23 乔治洛德方法研究和开发液化空气有限公司 用于tsv/mems/功率器件蚀刻的化学物质

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157331B2 (en) * 2004-06-01 2007-01-02 Macronix International Co., Ltd. Ultraviolet blocking layer
US7335610B2 (en) * 2004-07-23 2008-02-26 Macronix International Co., Ltd. Ultraviolet blocking layer
CN1954430B (zh) * 2004-07-27 2010-12-01 富士通半导体股份有限公司 半导体装置及其制造方法
KR100607820B1 (ko) * 2004-12-29 2006-08-02 동부일렉트로닉스 주식회사 반도체 소자의 층간 절연막 형성 방법
US7662712B2 (en) * 2006-02-10 2010-02-16 Macronix International Co., Ltd. UV blocking and crack protecting passivation layer fabricating method
US7749838B2 (en) * 2007-07-06 2010-07-06 Macronix International Co., Ltd. Fabricating method of non-volatile memory cell

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057897A (en) * 1990-03-05 1991-10-15 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
EP0627763B1 (en) * 1993-05-31 2004-12-15 STMicroelectronics S.r.l. Process for improving the adhesion between dielectric layers at their interface in semiconductor devices manufacture
US5679606A (en) * 1995-12-27 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. method of forming inter-metal-dielectric structure
US5872401A (en) 1996-02-29 1999-02-16 Intel Corporation Deposition of an inter layer dielectric formed on semiconductor wafer by sub atmospheric CVD
US5869394A (en) 1996-10-29 1999-02-09 Mosel Vitelic, Inc. Teos-ozone planarization process
US5858870A (en) 1996-12-16 1999-01-12 Chartered Semiconductor Manufacturing, Ltd. Methods for gap fill and planarization of intermetal dielectrics
US5869384A (en) * 1997-03-17 1999-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Trench filling method employing silicon liner layer and gap filling silicon oxide trench fill layer
US6117345A (en) * 1997-04-02 2000-09-12 United Microelectronics Corp. High density plasma chemical vapor deposition process
KR100296137B1 (ko) 1998-06-16 2001-08-07 박종섭 보호막으로서고밀도플라즈마화학기상증착에의한절연막을갖는반도체소자제조방법
US6017780A (en) 1998-07-06 2000-01-25 Chartered Semiconductor Manufacturing, Ltd. Passivation scheme for LCD and other applications
TW463300B (en) * 1998-08-07 2001-11-11 United Microelectronics Corp Manufacturing method of self-aligned via for preventing the poisoning of the via
JP3877109B2 (ja) 1998-12-02 2007-02-07 富士通株式会社 半導体装置およびその製造方法
US6274514B1 (en) 1999-06-21 2001-08-14 Taiwan Semiconductor Manufacturing Company HDP-CVD method for forming passivation layers with enhanced adhesion
US6475895B1 (en) 1999-08-06 2002-11-05 Newport Fab, Llc Semiconductor device having a passivation layer and method for its fabrication
US6521922B1 (en) * 2000-02-28 2003-02-18 Macronix International Co. Ltd. Passivation film on a semiconductor wafer
US6465265B2 (en) 2000-03-16 2002-10-15 Therma-Wave, Inc. Analysis of interface layer characteristics
US6294460B1 (en) * 2000-05-31 2001-09-25 Advanced Micro Devices, Inc. Semiconductor manufacturing method using a high extinction coefficient dielectric photomask
US6969654B1 (en) * 2000-06-19 2005-11-29 Advanced Micro Devices, Inc. Flash NVROM devices with UV charge immunity
US6458722B1 (en) 2000-10-25 2002-10-01 Applied Materials, Inc. Controlled method of silicon-rich oxide deposition using HDP-CVD
US7087482B2 (en) 2001-01-19 2006-08-08 Samsung Electronics Co., Ltd. Method of forming material using atomic layer deposition and method of forming capacitor of semiconductor device using the same
US20020111014A1 (en) * 2001-02-13 2002-08-15 Jeng Pei Reng Planarization method of inter-layer dielectrics and inter-metal dielectrics
US20020163062A1 (en) * 2001-02-26 2002-11-07 International Business Machines Corporation Multiple material stacks with a stress relief layer between a metal structure and a passivation layer
US6720251B1 (en) * 2001-06-28 2004-04-13 Novellus Systems, Inc. Applications and methods of making nitrogen-free anti-reflective layers for semiconductor processing
US7208426B2 (en) 2001-11-13 2007-04-24 Chartered Semiconductors Manufacturing Limited Preventing plasma induced damage resulting from high density plasma deposition
US7098107B2 (en) 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
US6573175B1 (en) 2001-11-30 2003-06-03 Micron Technology, Inc. Dry low k film application for interlevel dielectric and method of cleaning etched features
US7101788B2 (en) 2002-02-28 2006-09-05 Texas Instruments Incorporated Semiconductor devices and methods of manufacturing such semiconductor devices
EP1485513A2 (en) 2002-03-08 2004-12-15 Sundew Technologies, LLC Ald method and apparatus
US6916736B2 (en) * 2002-03-20 2005-07-12 Macronix International Co., Ltd. Method of forming an intermetal dielectric layer
US6790772B2 (en) 2002-05-09 2004-09-14 Macronix International Co., Ltd. Dual damascene processing method using silicon rich oxide layer thereof and its structure
US20040005781A1 (en) 2002-07-02 2004-01-08 Chartered Semiconductor Manufacturing Ltd. HDP SRO liner for beyond 0.18 um STI gap-fill
US6940151B2 (en) 2002-09-30 2005-09-06 Agere Systems, Inc. Silicon-rich low thermal budget silicon nitride for integrated circuits
US6774432B1 (en) * 2003-02-05 2004-08-10 Advanced Micro Devices, Inc. UV-blocking layer for reducing UV-induced charging of SONOS dual-bit flash memory devices in BEOL
JP2004319049A (ja) 2003-04-18 2004-11-11 Sony Corp 光記録媒体及びこれを用いた光記録再生方法
US7169696B2 (en) 2003-06-24 2007-01-30 California Institute Of Technology Method for making a system for selecting one wire from a plurality of wires
US7060554B2 (en) * 2003-07-11 2006-06-13 Advanced Micro Devices, Inc. PECVD silicon-rich oxide layer for reduced UV charging
US6984857B2 (en) 2003-07-16 2006-01-10 Texas Instruments Incorporated Hydrogen barrier for protecting ferroelectric capacitors in a semiconductor device and methods for fabricating the same
US7157331B2 (en) * 2004-06-01 2007-01-02 Macronix International Co., Ltd. Ultraviolet blocking layer
EP1756858A1 (en) * 2004-06-08 2007-02-28 Koninklijke Philips Electronics N.V. Reduction of cracking in low-k spin-on-dielectric films
US7335610B2 (en) 2004-07-23 2008-02-26 Macronix International Co., Ltd. Ultraviolet blocking layer
KR100574297B1 (ko) 2004-09-24 2006-04-27 한국전자통신연구원 전계효과 트랜지스터 및 그 제조 방법
KR100607363B1 (ko) * 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법
US7732923B2 (en) * 2004-12-30 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Impurity doped UV protection layer
KR100651657B1 (ko) 2005-06-29 2006-12-01 한국과학기술연구원 고집적 비휘발성 메모리용 상변화 재료
US7662712B2 (en) 2006-02-10 2010-02-16 Macronix International Co., Ltd. UV blocking and crack protecting passivation layer fabricating method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651346A (zh) * 2011-02-28 2012-08-29 台湾积体电路制造股份有限公司 用于半导体器件的钝化层
CN102651346B (zh) * 2011-02-28 2015-11-25 台湾积体电路制造股份有限公司 用于半导体器件的钝化层
CN111816559A (zh) * 2014-06-18 2020-10-23 乔治洛德方法研究和开发液化空气有限公司 用于tsv/mems/功率器件蚀刻的化学物质

Also Published As

Publication number Publication date
CN101017817B (zh) 2010-04-14
US20070187813A1 (en) 2007-08-16
US7755197B2 (en) 2010-07-13

Similar Documents

Publication Publication Date Title
CN101017817B (zh) 具有紫外线防护及断裂保护功能的钝化层
JP4619705B2 (ja) 半導体装置
JP5380797B2 (ja) 半導体デバイスの製造方法
US20060220251A1 (en) Reducing internal film stress in dielectric film
US6579787B2 (en) Semiconductor device with a fluorinated silicate glass film as an interlayer metal dielectric film, and manufacturing method thereof
CN1893017A (zh) 防止半导体元件中金属线短路的方法
JPH08236518A (ja) シリコン酸化膜の形成方法
US7662712B2 (en) UV blocking and crack protecting passivation layer fabricating method
JP4684866B2 (ja) 半導体装置の製造方法
TW200416937A (en) Semiconductor manufacturing device and the manufacturing method for the same
US6713388B2 (en) Method of fabricating a non-volatile memory device to eliminate charge loss
JP2011082308A (ja) 半導体装置の製造方法
KR101223724B1 (ko) 전자소자용 보호막 및 그 제조 방법
JP3480416B2 (ja) 半導体装置
US5943599A (en) Method of fabricating a passivation layer for integrated circuits
JP5679662B2 (ja) 誘電体キャップ層
US7642202B1 (en) Methods of forming moisture barrier for low k film integration with anti-reflective layers
CN101188222A (zh) 集成电路及其制作方法
US20040152294A1 (en) Method for forming metal line of semiconductor device
JP5396837B2 (ja) 半導体装置の製造方法
JP4868742B2 (ja) 半導体装置
JP2970371B2 (ja) 紫外線消去型ｒｏｍ保護膜
Cheng et al. Characterization and reliability of low dielectric constant fluorosilicate glass and silicon rich oxide process for deep sub-micron device application
TWI313053B (en) Uv blocking and crack protecting passivation layer
TWI235406B (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant