CN101023539B - 可切换存储二极管-新存储装置 - Google Patents

可切换存储二极管-新存储装置 Download PDF

Info

Publication number
CN101023539B
CN101023539B CN2005800225343A CN200580022534A CN101023539B CN 101023539 B CN101023539 B CN 101023539B CN 2005800225343 A CN2005800225343 A CN 2005800225343A CN 200580022534 A CN200580022534 A CN 200580022534A CN 101023539 B CN101023539 B CN 101023539B
Authority
CN
China
Prior art keywords
active layer
layer
memory cell
diode
passive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800225343A
Other languages
English (en)
Other versions
CN101023539A (zh
Inventor
J·H·克里格
S·斯皮策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of CN101023539A publication Critical patent/CN101023539A/zh
Application granted granted Critical
Publication of CN101023539B publication Critical patent/CN101023539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/701—Organic molecular electronic devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/671—Organic radiation-sensitive molecular electronic devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114—Poly-phenylenevinylene; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/311—Phthalocyanine
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/611—Charge transfer complexes

Abstract

本发明提供用来形成与存储单元(100)整合的一个二极管组成部分以便有助于烧录由存储单元构成的存储单元阵列(300)的系统及方法。该二极管组成部分可以是设有具有不对称的半导电特性的无源层(104)及有源层(102)的存储单元(100)的PN结(106)的一部分。此种配置减少了若干晶体管型电压控制及相关联的电力消耗，同时可以烧录作为被动阵列的一部分的个别存储单元(100)。此外，该系统提供晶圆表面上的存储单元的有效率的配置，且增加了电路设计可用的空间量。

Description

可切换存储二极管-新存储装置
技术领域
本发明大致有关存储单元，尤有关一种与一个二极管成为一体的存储单元(memory cell)。
背景技术
可携式计算机及电子装置的激增及更多的使用率已大幅提高了对存储单元的需求。数字相机、数字音乐播放器、及个人数字助理等的装置通常试图采用大容量的存储单元(例如，闪存、Smart Media记忆卡、或Cmpact Flash记忆卡等大容量的存储单元)。通常可在各种储存装置中采用存储单元。储存装置包括诸如硬盘机、光驱及对应的媒体、及数字激光视盘(Digital Video Disk；简称DVD)机等的长时间性储存媒体。所述长时间性储存媒体通常在较低的成本但比其它类型的储存装置较慢的速度下储存大量的资料。储存媒体也包括存储装置，而存储装置通常是(但非必然是)短时间性储存媒体。
此外，通常可将存储单元再细分为易失性及非易失性的类型。易失性存储单元在没有电源时通常将失掉其信息，且通常需要定期性的更新周期，以便保持其信息。易失性存储单元包括诸如随机存取存储(Random Access Memory；简称RAM)、动态随机存取存储(DRAM)、及静态机存取存储(SRAM)等的存储单元。不论是否保持对装置的供电，非易失性存储单元都可保持其信息。非易失性存储单元的例子包括只读存储(ROM)、可程序只读存储(Programmable Read OnlyMemory；简称PROM)、可抹除可程序只读存储(Erasable ProgrammableRead Only Memory；简称EPROM)、电气可抹除可程序只读存储(Electrically Erasable Programmable Read Only Memory；简称EEPROM)、及快闪EEPROM等的存储单元。易失性存储单元通常系在比非易失性存储单元低的成本下提供较快速的作业。然而，为了保持信息，通常必须更新所储存的资料；亦即，必须周期性地将每一电容充电或放电，以便维持该电容的被充电或被放电状态。各更新作业之间所容许的最大时间取决于构成阵列中的存储单元的电容的电荷储存能力。存储装置制造商通常指定可保证存储单元中的资料保持的更新时间。因此，可对一个存储装置中的每一存储单元进行资料的存取或“读取”、“写入”、及“抹除”。存储单元将信息维持在也被称为“0”及“1”的“关闭”或“开启”状态(例如，限于2种状态)。通常寻址到存储装置，以便撷取一个指定数目的字节(例如，每一字节有8个存储单元)。对于易失性存储装置而言，必须周期性地更新存储单元，以便维持所述存储单元的状态。通常利用可执行这些功能且可切换并维持这两种状态的半导体装置制造此种存储装置。通常利用诸如结晶硅装置等的无机固态技术来制造所述装置。存储装置中所采用的常见半导体装置是金属氧化物半导体场效晶体管(Metal Oxide Semiconductor Field EffectTransistor；简称MOSFET)。
因为对信息储存的愈来愈大的需求，所以存储装置开发者及制造商持续地尝试增加存储装置的速度及储存撷取(例如，增加写入/读取速度)。于此同时，为了达到高储存密度，制造商通常将重点放在微缩半导体装置的尺寸(例如，在次微米的水平上)。然而，形成在烧录存储单元阵列时通常需要的各种晶体管类型的控制装置将提高成本，且降低了电路设计的效率。
因此，目前需要克服前文所述与传统装置相关联的缺点。
发明内容
下文中提供本发明的一简化摘要，以提供对本发明的一种或多种面向的基本了解。该摘要并不是本发明的大规模的概述。其目的并不是识别本发明的关键性或紧要的组件，也不是描述本发明的范围。其唯一目的只是以一简化的形式提供本发明的某些观念，作为将于后文中提供的更详细的说明的前言。
本发明提供形成与一个存储成为一体的二极管组件的系统及方法，其中一个二极管组件使用一有源层(例如，一聚合物层)及一无源层(例如，一超离子薄膜)，而所述两层具有不对称的P/N特性，以便产生二极管功能。此种二极管组成部分可减少存储单元阵列的电力消耗，且同时进一步使各二极管相互隔离，以便可个别地烧录作为该阵列的一部分的存储单元。
根据本发明的一局面，该有源层及无源层配置可形成具有两端点且呈现可切换的“导通(ON)”特性的组成部分、或具有电隔离特性的正向二极管组件，且该二极管组件同时可与一存储单元成一体。该有源层可包含：有机材料(例如，共轭聚合物以及具有N或P型特性的相关化学化合物)、无机材料、半导体材料、以及各种包容化合物(inclusioncompound)(例如，TiSe2)。该无源层及二极管可被夹在两电欧姆接触面(ohmic contact plane)之间。此外，可掺杂该二极管，以便得到所需的电阻系数特性，并可对与该二极管组件相关联的必须临界值特性(threshold properties)进行尚称精确的调整。由于采用了所述二极管组件，所以本发明可减少若干晶体管型电压控制。此外，可在晶圆表面上得到可增加电路设计可用的晶粒空间量的聚合物存储单元的有效率配置。
在本发明的一例示局面中，可将该二极管组件用来作为存储单元阵列的一部分。该有源层可以是聚合物层，且该无源层可以是有助于离子的供应及接受及(或)电子及空穴的迁移的超离子材料薄膜层。该有源层及无源层可被夹在两欧姆接触面(例如，具有线性的电压-电流关系)之间，且所述电阻接触面可额外地将离子供应给该无源层。因此，可将状态改变电压施加到作为该阵列的一部分的单一存储单元，以便将该存储单元烧录到所需状态。该二极管组件的厚度及成分可决定必须的临界电压。
根据本发明的一局面，该二极管组成部分可烧录个别的存储单元，因而可得以制造大幅减少存储单元所需的晶体管数目的被动存储单元阵列。因此，可大幅微缩采用本发明的二极管组成部分的阵列的尺寸。同样地，可大幅减少此种阵列的电力消耗。
为了达到前文所述及相关的目的，本发明因而包含将于后文中完整说明的特征。下文的说明及附图详细地述及了本发明的某些例示局面。然而，这些局面只是象征可采用本发明原理的多种方式中的少数几种方式。若参阅下文中对本发明的详细说明，并配合附图，将可易于了解本发明的其它局面、优点、及新颖的特征。为了有助于图式的阅读，在各图式之间，或在附图中，并不一定按照比例绘制某些图式。
附图说明
图1表示根据本发明的一局面的与存储单元成为一体的一个二极管组件。
图2表示采用根据本发明的一局面的集成二极管的一存储阵列。
图3表示根据本发明的一局面的具有集成二极管的一存储阵列的示意图。
图4表示具有与可切换二极管成为一体且处于关闭状态的特定存储单元。
图5表示与存储单元整合的一个二极管在“导通(ON)”及“不导通(OFF)”状态时的例示电流-电压图(500)。
图6(a)至6(d)表示第4图所示与存储成为一体的可切换二极管的各作业阶段时的离子浓度。
图7表示具有成为一体的可切换二极管且处于关闭状态且又采用一肖特基接触面的存储单元。
图8(a)至8(d)表示具有图7所示肖特基接触面的可切换二极管的各作业阶段时的离子浓度。
图9(a)至9(c)表示用于具有成为一体的一个二极管的存储单元的各种组态的示意烧录系统。
图10表示具有作为存储单元的一部分的集成二极管的存储装置，而该存储装置采用根据本发明的一局面而具有交叉形状的各电极线。
图11表示根据本发明的方法的流程图。
具体实施方式
兹将参照附图而说明本发明，其中在整份说明书中将相同的代号用来表示类似的组件。在下文的说明中，为了便于解说，述及了许多特定的细节，以便提供对本发明的彻底了解。然而，显然可在无须这些特定细节的情形下实施本发明。在其它的情况中，以方块图的形式示出一些习知的结构及装置，以便有助于说明本发明。
在本说明书的用法中，术语“推论(inference)”通常意指利用一组经由事件(event)及(或)资料以取得的观测值而推论或推断系统、环境、及(或)使用者的状态的程序。例如，可将推论用来识别一特定的环境或行动，或者推论可产生各状态的一机率分布。推论可以是机率性的，亦即，系根据对资料及事件的一考虑而计算出所涉及的各状态的一机率分布。推论亦可意指将一组事件及(或)资料用来构成更高阶事件所使用的技术。此种推论利用一组所观测的事件及(或)所储存的事件资料而形成新事件或行动的结构，不论所述事件是否在时间接近度上密切相关，也不论所述事件及资料是否来自一个或数个事件及资料来源，上述的推论都依然成立。
本发明提供采用一有源层及一无源层而形成一个二极管组件(例如，一个两端点二极管组成部分)的系统及方法，其中该无源层及该有源层具有相反的P/N特性，以便产生一个二极管结(diode junction)。首先请参阅图1，图中示出根据本发明的一局面的一个二极管组件。二极管组件(100)包含被夹在诸如形式为两个外部电极连接面的两个欧姆接触面之间的有源层(102)及无源层(104)(例如，超离子薄膜)。该无源层及该有源层具有相反的P/N特性，并产生一个二极管结(106)。也可由于诸有源层(102)与无源层(104)材料间之功函数(work function)差异，及(或)由于这两层(102)与(104)间之电荷改变，而在这两层之间产生此种二极管结。当有源层(102)受到诸如电压或电流等的刺激时，该有源层亦可改变阻抗状态(例如，自一高电阻值改变至一低电阻值)。可由有机材料、无机材料、以及包容化合物(例如，TiSe2)构成该有源层。此外，形成该有源层的活性分子或分子团可以是诸如在接受到电场及(或)光照射时将改变特性的下列材料(例如，可离子化的官能基)中的一种材料：硝基、胺基、环戊二烯基、二硫杂环戊烷、甲基环戊二烯(methyilcyclopentadienyl)、双戊二烯基(fulvalenediyl)、茚基、芴基、环二(巴拉刈-对-伸苯基)(Cyclobis(paraquat-p-phenylene))、联吡啶鎓、吩噻嗪、重氮芘(diazapyrenium)、苯甲腈、苯甲酸酯、苯甲醯胺、咔唑、二苯并一硫二烯伍圜、硝基苯、氨基苯磺酸、胺基苯甲酸酯(amonobenzanate)、以及具有氧化还原活性金属的分子单元；茂金属(铁、钒、铬、钴、及镍等的金属)络合物、多吡啶金属(钌及锇等的金属)络合物。
在本发明的另一局面中，有源层(102)可包含诸如聚苯胺、聚噻吩、聚吡咯、聚硅烷、聚苯乙烯、聚呋喃、聚吲哚、聚薁、聚亚苯基、聚嘧啶、聚联嘧啶、聚苯二甲蓝、聚噻吩(polysexithiofene)、聚(硅酮基半四氮杂卟啉)(poly(siliconoxohemiporphyrazine))、聚(锗酮基四氮杂卟啉)(poly(germaniu moxohem iporphyrazine))、聚(亚乙二氧基噻吩)(poly(ethylenedioxythiophene))、以及具有活性分子团的相关衍生物等的聚合物。我们当了解，亦可采用其它适当的相关化合物，这些化合物包括：烃；具有施主及受主特性的有机分子(N-乙基咔唑、四硫基并四苯(tetrathiotetracene)、四硫基双戊烯(tetrathiofulvalene)、四氰基对苯醌二甲烷、四环氰基乙烯、以及二硝基-正苯基等的有机分子)；金属有机络合物(双-二苯基甲酮(bisdiphenylglyoxime)、双-正伸苯基二亚胺(bisorthophenylenediimine)、以及四重氮-四甲基薁(tetraaza-tetramethylannulene)等的络合物)；卟啉、苯二甲蓝、十六氟苯二甲蓝、以及其具有活性分子团的衍生物，只要在有源层(102)与无源层(104)之间维持相反的P/N功能以便产生二极管结(106)即可。
在本发明的一相关局面中，该有源层可包含：聚合物聚苯乙炔(polyphenilacetylene)+四氯对醌(chloranil)、或四氰基对醌二甲烷、或二氯二氰基醌(dichlordicyanoquinone)分子，(可以旋转涂布法自溶液沉积所述材料)；苯二甲蓝铜(可以热沈积法沉积该材料至大约30埃至1000埃的厚度)；十六氟苯二甲蓝铜、非晶碳或钯(可以磁控共焦溅镀法在该有源层的上表面上沉积所述材料)；具有N-咔唑基丙基(N-carbazolylpropyl)官能基的聚硅烷；具有环戊二烯基的聚噻吩聚合物(可以旋转涂布法自溶液沉积该材料)；具有环戊二烯基的聚硅烷；具有胺基的聚硅烷；具有烷基胺基的聚噻吩；具有环戊二烯基烷基的聚噻吩；composite含有聚二苯乙炔(polydiphenilacetylene)且含有咔唑基官能基及二硝基正苯基(DNP)的复合材料；聚乙烯二氧噻吩、以及含有三氟甲基磺酸锂(LiCF3SO3)盐的多孔铁电体(聚乙烯(polyvinyline)的氟化物)、含有咔唑基官能基及二硝基-正苯基(DNP)的聚苯炔；聚乙烯二氧噻吩、以及六氰基亚铁化钾盐。因此，只要维持有源层(102)与无源层(104)间之相反的P/N功能，即可产生本发明的二极管结(106)。
如图1所示，可在无源层(104)之上形成有源层(102)，以便在这两层之间产生一个二极管界面。可利用若干种适当的技术使有源层(102)成形。一种此类技术涉及自无源层(104)以有机层的形式生长有源层(102)。另一种技术可以是涉及沉积该材料及溶剂的混合物然后自下方的衬底或电极去除该溶剂的旋涂(spin-on)技术。同样地，亦可采用化学气相沉积(Chemical Vapor Deposition；简称CVD)技术。通常，CVD可包括低压化学气相沉积(Low Pressure Chemical Vapor Deposition；简称LPCVD)、电浆增强式化学气相沉积(Plasma Enhanced Chemical VaporDeposition；简称PECVD)、以及高密度化学气相沉积(High DensityChemical Vapor Deposition；简称HDCVD)。
在本发明的一相关局面中，也可由诸如小有机分子及共轭聚合物等的共轭有机材料构成有源层(102)。如果该有机层是聚合物，则该共轭有机聚合物的聚合物主链可纵长地延伸于欧姆接触面(101)与(105)之间(例如，通常大致垂直于所述电阻接触面的内接面)。该共轭有机分子可以是线状的或是有支链的，因而该主链保持其共轭本质。此种共轭分子的特征在于：所述分子具有重叠的π轨道，且所述分子呈现两种或更多种共振结构。共轭有机材料的该共轭本质有助于控制与该二极管相关联的特性。
关于这一点，有源层(102)的共轭有机材料具有释放及接受电荷(空穴及(或)电子)的能力。一般而言，该共轭有机分子具有至少两种比较稳定的氧化-还原状态。这两种比较稳定的状态可让共轭有机聚合物在与具有相反电荷的无源层相互作用时释放及接受电荷。此外，当采用CVD技术时，通常不需要使该有机分子的一个或多个末端官能化即可将该有机分子接着到无源层(104)。有时，此种有机分子可有在有源层(102)的共轭有机聚合物与无源层(104)之间形成的一化学键。
在本发明的一特定局面中，被用来作为该有源层的有机材料可以是环形结构的或非环形结构的。对于诸如有机聚合物等的某些情形而言，有机材料可于形成或沈积期间自行组合。共轭有机聚合物的例子包括下列材料中的一种或多种：聚乙炔(顺式或反式)；聚苯乙炔(顺式或反式)；聚二苯乙炔；聚苯胺；聚(对-亚苯基乙烯)；聚噻吩；聚卟啉；卟啉大环、硫醇基衍生聚卟啉；聚对苯基；聚醯亚胺；诸如聚二茂铁；聚苯二甲蓝的聚茂金属；聚亚乙烯基；以及聚苯乙烯(polystiroles)等的材料。此外，可以一适当的掺杂剂掺杂，而修改该有机材料的特性。
在一个例示局面中可形成有源层(102)的该有机层具有一个适当的厚度，且该厚度系取决于被制造的二极管的所选择的实施方式。部分地可形成有源层(102)的该有机聚合物层的某些适当的例示厚度范围是：大于或等于大约0.001微米(μm)且小于或等于大约5微米；大于或等于大约0.01微米且小于或等于大约2.5微米；以及大于或等于大约0.05微米且小于或等于大约1微米。同样地，无源层(104)可以有可根据被制造的二极管的实施方式而改变的一适当厚度。无源层(104)的适当厚度之某些例子可以是：大于或等于大约2埃()且小于或等于大约0.1微米的一厚度；大于或等于大约10埃且小于或等于大约0.01微米的一厚度；以及大于或等于大约50埃且小于或等于大约0.005微米的一厚度。
根据本发明的一局面，可利用真空热蒸镀、溅镀、或采用一有机金属(Metal Organic；简称MO)前驱物的电浆增强式化学气相沉积。可监视并控制该沉积工艺，以便尤其有助于将导电性促进化合物沉积到所需的厚度。
此外，无源层(104)有助于将电荷载子(例如，电子或空穴)及(或)金属离子注入到有源层(102)，并增加有源层(102)中电荷载子及(或)金属离子中的浓度，因而可修改有源层(102)的导电系数。
无源层(104)可包含至少一种具有释放及接受电荷(空穴及(或)电子)的能力的导电性促进化合物。一般而言，该导电性促进化合物具有可让该导电性促进化合物释放及接受电荷的至少两种比较稳定的氧化-还原状态。无源层(104)亦应可释放及接收离子。可用于无源层(104)的其它导电性促进化合物的例子包括：下列化合物中的一种或多种：氧化钨(WO3)、氧化钼(MoO3)、及硒化钛(TiSe2)等的化合物。
在某些情形中，无源层(104)于形成有源层(102)可被用来作为一催化剂。关于这一点，共轭有机分子的主干(backbone)可于开始时在邻接无源层(104)之处形成，并以离开且大致垂直于无源层表面的方式生长或组合。因此，该共轭有机分子的该主链可沿着通过两个欧姆接触面(例如，电极)的一方向而自行对准。可以沉积工艺(例如，热沉积、PVD、以及无选择性的CVD等的工艺)，或以将预先沈积的薄铜层硫化的方式，而形成无源层(104)。
兹参阅图2，图中示出采用根据本发明的一局面的二极管组件的半导体装置阵列(200)的俯视图。通常在硅晶圆上形成该阵列，且该阵列包含多个被称为位线的行(column)(202)、以及多个被称为字线的列(row)(204)。所述位线及字线可被连接到存储组件的上及下金属层。位线及字线的交叉点构成一特定存储单元的地址。可选择并传送信号到该阵列中的适当的行及列(例如，分别经由一行地址选通脉冲(columnaddress strobe)CAS(206)及一列地址选通脉冲(row address strobe)RAS(208)，而将数据储存在存储单元(例如，储存为一个0或一个1)。本发明的二极管组件减轻了对烧录该阵列中之存储单元时采用晶体管-电容对之需求。例如，当已选择要烧录存储单元(214)时，将与存储单元(214)交叉的适当的位线(208)及字线(210)激励到所需功能(例如，读取、写入、抹除)必须的一适当电压位准。纵然沿着位线(208)及字线(210)存在有其它的存储单元，但是只有在适当的位线(208)及字线(210)的交叉点上的存储单元(214)实际改变至适当的状态。例如，可能是两个电压位准改变的结合改变了存储单元(214)的状态。单一的位线电压位准或单一的字线电压位准都不是以烧录被连接到这些线的其它装置。因此，只有同时被连接到这两条线的装置(214)可超过与本发明的一存储单元整合的二极管组件所设定的临界电压位准。因此，可调整其它位线及字线的二极体组件，使所述存储单元于这些程序期间通常不会受到干扰。此种将二极管组件嵌入存储单元的方式减少了作为烧录一阵列的存储单元的一部分的若干晶体管型电压控制，例如，减少了可能必须被配置在不同层的若干分立式或外部二极管。因此，可制造以与存储组件成为一体的方式建构的二极管，此种方式可有效率地将存储单元配置在晶圆表面上，且同时增加了可用于电路设计的晶粒空间量(die space)。
图3表示根据本发明的一局面的存储阵列的另一示意图。所示的阵列(300)具有将要被烧录的存储单元成为一体的二极管组件(例如，与其存储单元整的二极管(312))。多个电压源(例如，(318)、(320))可对各位线(例如，(304))及字线(例如，(308))进行操作，以便改变所指定的存储单元的状态。控制组成部分(330)可控制这些电压源，并将所需的存储单元烧录到一指定值(例如，烧录具有与其整合的二极管(312)的存储单元)，同时少使用晶体管型组件。该控制组成部分可进一步包含一个人工智能组成部分(340)，用以烧录存储单元。例如，可经由一个自动分类系统及程序而协助该烧录。该分类可采用基于机率及(或)统计的分析(例如，将分析公用程序及成本列入考虑因素)，以便预测或推论需要自动执行的行动。例如，可采用支持向量机(Support Vector Machine；简称SVM)分类器。分类器通常是将输入属性向量x＝(x1，x2，x3，x4，xn)映像到该输入属于一类别的信赖水准的函数，亦即，f(x)＝cofidence(class)。其它的分类方法包括贝氏网络、决策树、以及提供可采用的不同无相关性型样的机率分类模型。在本说明书中所使用的分类也包括用来发展优先级模型的统计回归(statistical regression)。
我们当了解，本发明可采用以明确方式训练的(例如，经由一般性训练资料)分类器、以及以含蓄方式训练的(例如，经由观察系统行为、接收外来信息)分类器，因而系将分类器用来根据一预定的准则而自动决定要选择哪些区域。例如，关于SVM，我们当了解：亦可使用诸如单层贝氏网络(Naive Bayes)、贝氏网络、决策树、及其它学习模型等的其它分类器模型；且系经由一分类建构器内的一学习或训练阶段、以及特征选择模块而设定SVM的组态。
下文的说明系有关二极管组件的典型作业，且该作业可提供对了解本发明的各种面向有帮助的讨论。通常，二极管是一种被一个结(junction)隔离的两区域装置(two-region device)。二极管可让电流通过或阻止电流通过。系由被称为偏压的电压位准及极性决定是否让电流通过。一般而言，当所施加电压的极性与结上的二极管区域之极性相配时，将该二极管视为处于顺向偏压，而容许电流流过。当极性相反时，将该二极管视为处于逆向偏压，而阻止电流流过。可将所施加的电压升高到迫使该结崩溃的一位准，而使电流在处于逆向偏压的二极管中流过。当所施加的电压位准再度降低到造成结崩溃所需的位准以下时，可再度停止电流的流过。
一般而言，可使用理想二极管方程式表示电流与电压间的关系：
I D = I S ( e q V D nkT - 1 )
其中ID是流经二极管的电流，VD是二极管两端间的电压。此外，IS是逆向饱和电流(当二极管处于逆向偏压(亦即，VD是负的)时，流经该二极管的电流，q是电子的电荷(10-19C)，k是波兹曼常数(Boltzman’constant)(1.38×10-23J/°K)，T＝以恺氏温度(Kelvin)为单位的结温度，且n是发射系数(emission coefficient)。
虽然处于逆向偏压的二极管理想上是不导电的，但是由于有少数载子存在，所以当施加电压时，仍然有小电流流经半导体结。可以下式表示总逆向电流：
J S = q D p τ p n i 2 N D + q n i W τ n
其中Dp是空穴扩散系数，τp及τn是空乏区中之空穴及电子的有效生命周期常数。逆向电流是中性区中的扩散电流成分及空乏区中之产生电流的总和。该扩散电流是由于通过材料的电荷浓度之改变。上式的第二项来自通过一能带间隙内出现的深层的电荷的发射。此外，W是空乏区的宽度，ni是本质密度，ND是施体密度。
用来形成一个二极管结的两种材料之功函数决定了该结上形成的位能屏障(potential barrier)。系将功函数定义为真空能阶与费米能阶EF间之能量差。举例而言，假设将一金属层及一n型半导体层用来形成本发明的二极管层。因此，以qxm表示该金属层的功函数，并以q(x+Vn)表示该半导体层的功函数，其中x是该半导体的电子亲和力，Vn是传导能带EC的底部与真空能阶间的差异。此外，qVn是EC与费米能阶间的能量差。
例如，当一金属层与一半导体层接触时，电荷可自该半导体层流到该金属层。通常，该半导体是n型，因而该半导体的功函数小于该金属的功函数。当这两层间的距离减小时，在金属表面上积聚了较多的负电荷。于此同时，该半导体中存在有数量相同但极性相反的电荷。当这两层间的距离大约等于原子间的距离时，电子可穿透该间隙。以下式表示位能屏障高度qψBn的限制值：
qψBn＝q(ψm-x)
位能屏障高度因而是该金属的功函数与该半导体的电子亲和力间的差异。我们当了解，前文所述的公式提供了对二极管层的各种属性之基本了解。熟习此项技术者当可了解，前文的说明提供了对二极管特性的基本了解。
请参阅图4，图中示出具有与其整合的可切换二极管且处于关闭状态的特定存储单元。该关闭状态代表该装置的电阻值是高的且通常并无载子可在有源层与无源层之间进行电荷交换的一种状态。如前文所详述的，该例示存储单元包含可呈现N-特性的超离子(被动)层、以及具有P型特性的有源层。我们当了解，本发明不受此限制，且其它的配置(例如，具有P型特性的无源层以及具有N型特性的有源层)也是在本发明的范围内。该有源层可以是轻度掺杂的层，且利用一个适当的掺杂技术(例如，砷掺杂及磷掺杂等的掺杂技术)掺杂该有源层。也设有通常提供两好的电气接触的电阻接触面作为电极连接的一部分。此种配置提供了可作成一体可切换存储装置的一部分的PN结。
图5示出与存储单元整合的一个二极管在“导通(ON)”及“不导通(OFF)”状态时的一例示电流-电压图(500)。如图所示，与“导通”状态比较时，在“不导通”状态下的一任意电流需要有一较高的电压。可选择一电流并量测一各别电压(反之亦然)，而区分“导通”及“不导通”状态。因此，采用根据本发明的二极管时，将有助于阻挡并未设有与存储单元整合的二极管时会沿着负电压方向的电流，因而本发明之存储单元可呈现与原点对称的一电流-电压图。如前文所述，此种阻挡存储装置处于备用或中性状态的电力之方式可减少电力消耗，且可进一步烧录作为一阵列的一部分的所需存储单元。
如图所示，线(501)的斜率通常反映了电路的限流电阻(例如，反映了可由所施加的电压及与该存储组成部分串联的电阻的组合改变的负载线)。该线示出在切换该装置时的典型转变状态。
如果以依循“不导通”状态(实线)之方式沿着箭头(502)的方向增加电压，而得到写入电压临界值(Vwrite)，则具有成一体的二极管装置的存储单元自低电阻值的一“不导通”状态切换到高电阻值的一“导通”状态。
然后，依循代表二极管特性的开启状态的一路径(虚线)沿着箭头(503)的方向将电压值减少到负电压值以及逆向漏电流。然后，可得到一抹除电压临界点(Verase)，然后如箭头(504)所示，可将该装置自一“导通”状态切换到一“不导通”状态。然而，如果在该抹除临界电压之前使电压反向，则该电流-电压线将沿着与箭头(503)相反的方向折返“导通”状态。此外，如果沿着负电压方向超过了该抹除临界电压，则任何电压反向通常将依循该“不导通”状态曲线，且将提高对应的临界写入电压。读取临界电压可位于Verase与Vwrite之间的任何位置，且通常可位于读取作业时只需要较小电力消耗之处。一般而言，视聚合物存储单元的制造方式及烧录方法而定，写入电压可介于1伏特与10伏特之间，且抹除电压可介于-0.5伏特与-5伏特之间。我们当了解，视负载电阻值及限流方式而定，可得到通过线(501)上用来界定在不同电阻值的情形下的其它导通状态的一些预定点的一系列的曲线(图中未示出)，因而提供了该装置的多位作业。因此，可为一存储单元界定多个导通状态。
图6(a)至6(d)示出第4图所示与存储成一体的可切换二极管的各作业阶段时之离子浓度。图6(a)示出在可将一有限量的离子加入有源层的一起始工艺之后的处于不导通状态的离子浓度。然后，该装置在图6(b)中进入开启状态，其中是以灰阶(gray scale)的方式示出离子的分布。在超离子材料(611)与有源层材料(612)之间的界面(620)上，存在有高浓度的离子，当沿着箭头(626)且朝向电极(630)的方向延伸时，该浓度逐渐降低。此种离子浓度梯度提供了该装置中的导电系数。然后在图6(c)中，当将极性颠倒而得到一抹除临界电压时，即在(625)处产生了一空乏区，且高浓度的离子进一步移到右方(627)(黑带进一步移到右方)。因而提供了高电阻值，此种情形的发生通常不是因为缺少离子，而是因为在(625)处产生的空乏区。逐渐地，或者当施加一较高的电压时，所述高浓度的离子可离开该有源层。例如，如图6(d)所示，高电压可造成与存储装置成一体的该可切换二极管的硬式抹除(hard erase)，而在该可切换二极管中产生高电阻值。
图7示出具有与其成一体的可切换二极管且处于关闭状态且又采用一肖特基接触面的存储单元。通常，当采用半导体材料(本质半导体材料或轻度掺杂的半导体材料)时，此种配置有助于得到适当的二极管结。例如，此种肖特基接触面可提供较佳的设计弹性，其中可使用各种材料，以便修改出所需的特性，例如，当采用具有本质半导体材料或轻度掺杂的半导体材料的有源层时，可得到所需的电气特性、功函数、及位能屏障等的特性。
图8(a)至8(d)表示可切换肖特基二极管的作业顺序，其中系以灰阶的方式示出各作业阶段时的离子浓度。离子的供应及交换主要发生在肖特基接触面(电极(830))与有源层(812)之间的界面上。图8(a)示出在可将有限量的离子加入该有源层的一起始工艺之后的处于关闭状态的离子浓度。然后，该装置在图8(b)中进入开启状态，其中系以灰阶之方式示出离子的分布。在超离子材料(811)与有源层材料(812)之间的界面(820)上，存在有高浓度的离子，当沿着箭头(826)且朝向电极(830)的方向延伸时，该浓度逐渐降低。此种离子浓度梯度提供了该装置中之导电系数。然后在图8(c)中，当将极性颠倒而得到抹除临界电压时，即在邻接该肖特基接触面的(825)处产生了一空乏区，且高浓度的离子进一步移到左方(827)(黑带进一步移到左方)。逐渐地，或者当施加一较高的电压时，所述高浓度的离子可离开该有源层。例如，如图8(d)所示，高电压可造成与存储装置整合的该可切换二极管的硬式抹除，而在该可切换二极管中产生高电阻值。
图9(a)至9(c)表示用于作为阵列(图中未示出)的一部分的存储单元(911)的各种组态的示意烧录系统，该存储单元(911)具有与其成为一体的一个二极管(914)，且图中表示出控制微处理器系统(920)。控制系统(920)可以是网络的一个经过适当程序设计的一般用途计算机的一部分，且亦可采用多个各别的专用可程序集成电路装置或其它逻辑装置，而实施该控制系统(920)。可在操作上将其它的信息显示装置(例如，监视器及显示器等的装置)以及使用者输入装置连接到该处理器的输入/输出接口。控制系统(920)可主动地追踪并控制存储单元(911)的烧录状态。例如，微处理器系统(920)可提供被施加到存储单元(911)的诸如电压等的烧录信号，并侦测随即发生的流经该存储单元的电流。当该电流被侦测到处于代表存储单元(911)的一特定电阻值的预定值时，可移除该电压，且停止烧录。可利用比较器(924)将该电流与参考值比较，而完成上述的侦测。因此，可将存储单元(911)烧录到预定状态。通常对此种存储单元而言，上电极(912)及下电极(918)将各种其它的有源层及无源层夹在中间，而有源层亦可包括各种发光材料，例如：发光结构、光电阻、或光传感器。可由诸如铝、铬、铜、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、上述金属的合金、氧化铟锡、多晶硅、掺杂非晶硅、以及金属硅化物等的导电材料构成电极(例如，(912)、(918))。可用于该导电材料的例示合金包括
Figure G05822534320070108D000151
Figure G05822534320070108D000152
Invar、
Figure G05822534320070108D000153
Figure G05822534320070108D000154
黄铜、不锈钢、镁银合金、以及各种其它合金。如图所示，可在电极(912)与(918)之间的任何位置形成二极管(914)。
可根据实施方式及所建构的存储装置而改变所述电极的厚度。然而，某些例示厚度范围包括：大于或等于大约0.01微米且小于或等于大约10微米；大于或等于大约0.05微米且小于或等于大约5微米；及(或)大于或等于大约0.1微米且小于或等于大约1微米。可以代之方式将诸如半导体层、聚合物层、及无源层等的各层置于所述电极之间。
请参阅图10，图中示出包含具有根据本发明的一局面而配置的集成二极管的多个存储单元的存储装置(1000)的三维图。存储装置(1000)包含多个电极(1002)及多个第二电极(1004)，其中可在所述电极之间制造采用了前文所述的具有集成二极管的被动及主动材料的存储单元配置(1006)。以大致垂直的方式示出该多个电极(1002)及(1004)，但是其它的方位也是可行的。此种微电子存储装置可包含数目极多的存储单元，且同时可有助于产生一被动阵列，其中各存储单元可相互隔离，且可个别地烧录各存储单元。
可在一般需要存储的任何装置中采用具有集成二极管的此种存储单元。例如，可将具有集成二极管的存储装置用于计算机、电器、工业设备、手持装置、电讯设备、医疗设备、研发设备、运输工具、以及雷达/卫星装置等的装置。手持装置(尤其是手持电子装置)由于存储装置的小尺寸及较轻的重量而实现了更佳的可移植性。手持装置的例子包括细胞式电话(cell phone)及其它双向通讯装置、个人数字助理、呼叫器、笔记本型个人计算机、遥控器、录像机及录音机、收音机、小型电视机及上网机、以及照相机等的手持装置。
图11示出根据本发明的一局面的方法。虽然此处将本方法示出且描述为代表各种事件及(或)行动的一系列方块，但是本发明并不受所示这些方块的顺序的限制。例如，根据本发明，除了此处所示的顺序之外，可按照不同的顺序发生某些行动或事件，及(或)以与其它行动或事件同时的方式发生发生某些行动或事件。此外，并非所有所示的方块、事件、或行动都是实施根据本发明的一方法所必要的。此外，我们当了解，可以与集成电路制造的一沉积及蚀刻工艺、及(或)一镶嵌填充及研磨工艺相关联的方式，以及与本说明书中并未示出或说明的其它系统及装置相关联的方式，实施根据本发明的例示方法及其它方法。
开始时，在步骤(1102)中，可在晶圆表面上沈积前文中详述的控制组成部分电路。该控制组成部分可有助于烧录被用来作为本发明的存储单元阵列的一部分之各存储单元。然后，在步骤(1104)中，沉积下电阻接触层，诸如作为前文中详述的内联机的一部分，而该下电阻接触层可被用来作为系为该阵列的一部分的存储单元的下电极。然后，在步骤(1106)中，沉积具有不对称的PN特性的被动媒体及主动媒体的各层，以便形成与存储单元整合的二极管结。在步骤(1108)中，可在该堆栈层之上沉积上电阻接触层，诸如作为内联机的一部分，用以将该存储单元连接到存储单元阵列电路的其它部分。
虽然已参照些例示面向而示出且说明了本发明，但是我们当了解，其它熟习此项技术者在参阅且了解本说明书及附图之后，将可作出等效的改变及修改。尤其有关前文所述的组成部分(组合件、装置、电路、及系统等的组成部分)所执行的各种功能，除非另有指示，否则用来描述这些组成部分的术语(包括参照到一“装置”)将对应于用来执行所述的组成部分的指定功能的任何组成部分(例如，在功能上等效的组成部分)，纵然后者组成部分在结构上并不等效于用来执行本说明书中示出的本发明的例示面向中的功能的所揭示的结构，也是对应于后者组成部分。就这一点而言，我们亦当了解，本发明包含用来执行本发明的各种方法的行动及(或)事件的一种系统、以及具有计算机可执行的指令之计算机可读取的媒体。此外，在详细说明或申请专利范围中用到术语“包括”(“includes”、“including”)、具有(“has”、“having”)、以及上述术语的变体时，所述术语将是类似术语“包含”(“comprising”)而具有包含性的。
工业应用
本发明的方法及系统适用于半导体处理及制造的领域。例如，可将本发明用来制造中央处理单元以及其中包括非易失性存储装置的存储装置。

Claims (5)

1.一种存储单元(100)，包含：
有源层(102)，可根据自那里的离子、电子及空穴的至少其中之一当接受到外部电场及光照射的其中之一时的迁移而改变状态，该状态指示信息内容，该有源层包含30埃至1000埃厚度的苯二甲蓝铜；以及
有助于将电荷供应到该有源层(102)的无源层(104)，该无源层(104)及该有源层(102)产生pn结(106)，作为与该存储单元(100)成为一体的二极管的一部分该有源层及该无源层的其中一者由P型材料组成，且该有源层及该无源层的其中另一者由N型材料组成，以结合该有源层及该无源层形成二极管结。
2.一种存储装置(911)的制造方法，该方法根据电子-空穴移动通过无源层(104)及有源层(102)而操作，包含下列步骤：
在衬底上形成第一电极(918)；
在该第一电极(918)上形成该无源层(104，916)；
在该无源层(104，916)上形成该有源层(102)，使得在其间产生pn结(106)；以及
在该有源层(102)上形成第二电极(912)；
其中，该有源层及该无源层的其中一者由P型材料组成，且该有源层及该无源层的其中另一者由N型材料组成，以结合该有源层及该无源层形成二极管结，该有源层包含30埃至1000埃厚度的苯二甲蓝铜。
3.根据权利要求2所述的方法，进一步包含下列步骤：通过化学气相沉积工艺形成该有源层(102)。
4.根据权利要求2所述的方法，进一步包含下列步骤：将电压施加到该有源层(102)，以设定该存储装置(911)的阻抗状态，该阻抗状态代表信息内容。
5.根据权利要求2所述的方法，进一步包含下列步骤：将流经该存储装置(911)的电流与预定值比较。
CN2005800225343A 2004-07-01 2005-06-30 可切换存储二极管-新存储装置 Active CN101023539B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/883,350 2004-07-01
US10/883,350 US7157732B2 (en) 2004-07-01 2004-07-01 Switchable memory diode-a new memory device
PCT/US2005/023313 WO2006007525A1 (en) 2004-07-01 2005-06-30 Switchable memory diode-a new memory device

Publications (2)

Publication Number Publication Date
CN101023539A CN101023539A (zh) 2007-08-22
CN101023539B true CN101023539B (zh) 2011-08-24

Family

ID=35033382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800225343A Active CN101023539B (zh) 2004-07-01 2005-06-30 可切换存储二极管-新存储装置

Country Status (8)

Country Link
US (3) US7157732B2 (zh)
JP (1) JP4927727B2 (zh)
KR (1) KR100869862B1 (zh)
CN (1) CN101023539B (zh)
DE (1) DE112005001526T5 (zh)
GB (1) GB2431515A (zh)
TW (1) TWI375952B (zh)
WO (1) WO2006007525A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307338B1 (en) * 2004-07-26 2007-12-11 Spansion Llc Three dimensional polymer memory cell systems
US7379317B2 (en) * 2004-12-23 2008-05-27 Spansion Llc Method of programming, reading and erasing memory-diode in a memory-diode array
US7208757B1 (en) * 2004-12-23 2007-04-24 Spansion Llc Memory element with nitrogen-containing active layer
US7450416B1 (en) * 2004-12-23 2008-11-11 Spansion Llc Utilization of memory-diode which may have each of a plurality of different memory states
US20060245235A1 (en) * 2005-05-02 2006-11-02 Advanced Micro Devices, Inc. Design and operation of a resistance switching memory cell with diode
US7633129B1 (en) * 2005-09-16 2009-12-15 Spansion Llc Memory devices with active and passive layers having multiple self-assembled sublayers
KR101206605B1 (ko) * 2006-02-02 2012-11-29 삼성전자주식회사 유기 메모리 소자 및 그의 제조방법
KR101167737B1 (ko) * 2006-02-22 2012-07-23 삼성전자주식회사 저항변화형 유기 메모리 소자 및 그의 제조방법
KR101176542B1 (ko) 2006-03-02 2012-08-24 삼성전자주식회사 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
US8028243B1 (en) * 2006-06-29 2011-09-27 Cadence Design Systems, Inc. Abstraction-aware distributed window configurations in complex graphical user interfaces
KR100738116B1 (ko) * 2006-07-06 2007-07-12 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
US8071872B2 (en) * 2007-06-15 2011-12-06 Translucent Inc. Thin film semi-conductor-on-glass solar cell devices
US20090108249A1 (en) * 2007-10-31 2009-04-30 Fang-Shi Jordan Lai Phase Change Memory with Diodes Embedded in Substrate
EP2340562A2 (en) * 2008-10-23 2011-07-06 Sandisk 3D LLC Carbon-based memory elements exhibiting reduced delamination and methods of forming the same
EP2368268B1 (en) * 2008-12-23 2014-07-09 Hewlett-Packard Development Company, L.P. Memristive device and methods of making and using the same
WO2010082922A1 (en) 2009-01-13 2010-07-22 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
US20110233674A1 (en) * 2010-03-29 2011-09-29 International Business Machines Corporation Design Structure For Dense Layout of Semiconductor Devices
JP2012039041A (ja) * 2010-08-11 2012-02-23 Sony Corp メモリ素子
US9136306B2 (en) 2011-12-29 2015-09-15 Micron Technology, Inc. Memory structures and arrays
US8941089B2 (en) 2012-02-22 2015-01-27 Adesto Technologies Corporation Resistive switching devices and methods of formation thereof
US9263277B2 (en) 2012-08-30 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a semiconductor device
US9373786B1 (en) 2013-01-23 2016-06-21 Adesto Technologies Corporation Two terminal resistive access devices and methods of formation thereof
US10504575B2 (en) 2016-10-10 2019-12-10 Kai-Uwe Demasius Capacitive matrix arrangement and method for actuation thereof
DE102016012071A1 (de) 2016-10-10 2018-04-12 Kai-Uwe Demasius Matrix mit kapazitiver Steuerungsvorrichtung
CN106601909B (zh) * 2016-12-20 2019-08-02 南京邮电大学 一种卟啉忆阻器及其制备方法
KR102226206B1 (ko) 2020-02-06 2021-03-11 포항공과대학교 산학협력단 이중 pn 접합을 포함하는 메모리 소자 및 그 구동방법
CN114551237A (zh) * 2022-04-28 2022-05-27 广州粤芯半导体技术有限公司 集成在半导体结构中的烧录器的制作方法及其版图结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656763B1 (en) * 2003-03-10 2003-12-02 Advanced Micro Devices, Inc. Spin on polymers for organic memory devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023009B2 (en) * 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6272038B1 (en) * 2000-01-14 2001-08-07 North Carolina State University High-density non-volatile memory devices incorporating thiol-derivatized porphyrin trimers
EP1434232B1 (en) 2001-08-13 2007-09-19 Advanced Micro Devices, Inc. Memory cell
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
US6806526B2 (en) * 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6847047B2 (en) 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
US6870183B2 (en) 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
EP1697968A4 (en) * 2003-11-25 2008-12-03 Univ Princeton MEMORY ELEMENT WITH REDUNDANCY JUNCTION AND TWO COMPONENTS
US7035140B2 (en) * 2004-01-16 2006-04-25 Hewlett-Packard Development Company, L.P. Organic-polymer memory element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656763B1 (en) * 2003-03-10 2003-12-02 Advanced Micro Devices, Inc. Spin on polymers for organic memory devices

Also Published As

Publication number Publication date
JP4927727B2 (ja) 2012-05-09
KR20070024701A (ko) 2007-03-02
TW200617959A (en) 2006-06-01
GB0701432D0 (en) 2007-03-07
JP2008505499A (ja) 2008-02-21
WO2006007525A1 (en) 2006-01-19
US20090233422A1 (en) 2009-09-17
US7981773B2 (en) 2011-07-19
KR100869862B1 (ko) 2008-11-24
US20070102743A1 (en) 2007-05-10
DE112005001526T5 (de) 2007-07-12
US20060002168A1 (en) 2006-01-05
US7157732B2 (en) 2007-01-02
TWI375952B (en) 2012-11-01
GB2431515A (en) 2007-04-25
CN101023539A (zh) 2007-08-22
US7550761B2 (en) 2009-06-23

Similar Documents

Publication Publication Date Title
CN101023539B (zh) 可切换存储二极管-新存储装置
KR20080009278A (ko) 다이오드를 갖는 저항 스위칭 메모리 셀의 디자인 및 작동
CN101006515A (zh) 具有可变数据保持时间的聚合物存储器
US7254053B2 (en) Active programming and operation of a memory device
CN100538894C (zh) 有机存储器件及其制备方法和系统
US7289353B2 (en) Systems and methods for adjusting programming thresholds of polymer memory cells
JP4642895B2 (ja) メモリセンシング回路における薄膜ダイオード電圧しきい値の温度補償
KR100988353B1 (ko) 제너 다이오드-유사 디바이스들을 활용하는 메모리어레이들의 제어
US7221599B1 (en) Polymer memory cell operation
US7579631B2 (en) Variable breakdown characteristic diode
US6960783B2 (en) Erasing and programming an organic memory device and method of fabricating
US7701745B2 (en) Memory device driving circuit
PING Non-volatile molecular memory in silicon IC application

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160317

Address after: American California

Patentee after: Cypress Semiconductor Corp.

Address before: American California

Patentee before: Spansion LLC N. D. Ges D. Staates