CN101026119B - 耐蚀刻晶片处理装置和其制造方法 - Google Patents

耐蚀刻晶片处理装置和其制造方法 Download PDF

Info

Publication number
CN101026119B
CN101026119B CN2006101724504A CN200610172450A CN101026119B CN 101026119 B CN101026119 B CN 101026119B CN 2006101724504 A CN2006101724504 A CN 2006101724504A CN 200610172450 A CN200610172450 A CN 200610172450A CN 101026119 B CN101026119 B CN 101026119B
Authority
CN
China
Prior art keywords
base substrate
processing device
plasma
membrane electrode
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101724504A
Other languages
English (en)
Other versions
CN101026119A (zh
Inventor
W·范
A·桑
J·伦纳茨
T·W·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of CN101026119A publication Critical patent/CN101026119A/zh
Application granted granted Critical
Publication of CN101026119B publication Critical patent/CN101026119B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S269/00—Work holders
    • Y10S269/903—Work holder for electrical circuit assemblages or wiring systems
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T279/00—Chucks or sockets
    • Y10T279/23—Chucks or sockets with magnetic or electrostatic means

Abstract

通过以下制造一种晶片处理装置：沉积薄膜电极到基底衬底的表面上，然后用保护涂层薄膜层覆盖该结构，该保护涂层薄膜层包括选自B、Al、Si、Ga、难熔硬质金属、过渡金属及其组合中的元素的氮化物、碳化物、碳氮化物或氧氮化物的至少一种。该薄膜电极具有紧密匹配下面基底衬底层的热膨胀系数(CTE)和保护涂层的CTE的CTE。

Description

耐蚀刻晶片处理装置和其制造方法
相关申请的交叉参考
本申请要求于2005年12月21日提交的美国专利申请No.60/752677和于2003年6月25日提交的美国专利申请序列号10/875861的优先权，本文全文引入这些专利申请作为参考。
技术领域
本发明一般涉及用于半导体制造的晶片处理装置。
背景技术
晶片处理装置例如加热器和静电卡盘(electrostatic chuck，“ESC”)用在大量系统应用中，如分子束外延、空间试验、用于电子显微镜的基底加热器和超导薄膜生长中的基底加热器等。晶片处理装置可包括用于支撑晶片的基座，和布置在基座下面用于加热晶片的多个加热器。在较高温度下和通常在高度腐蚀性气氛中在处理容器中的封闭环境内加热半导体晶片。
AlN表现出优异的耐蚀刻特性，这使它成为晶片处理装置结构材料的突出备选者。美国专利6744618公开了一种静电卡盘，具有沉积到烧结陶瓷衬底表面上的丝网印刷的薄膜电极，和在薄膜电极结构顶上覆盖成型的烧结陶瓷层。薄膜电极包括W、Mo或它们的合金。陶瓷层包括材料如AlN、Al2O3、BN、Si3N4和它们的组合，AlN是优选的实施方案。
现有技术的烧结AlN耐蚀刻加热器的熟知问题是它们的耐热冲击性低，限制了它们的最大匀变速度为大约12-20℃/min。另外，当烧结的AlN在处理中接触晶片时，背面颗粒的产生成为一个严重问题。
本发明涉及一种改进的晶片处理装置，具有至少一个AlN薄膜层作为顶涂层的分层结构，与现有技术的烧结分层结构相比，其表现出对氟的优异耐蚀刻性，和较少的背面颗粒产生，以及对晶片处理的较少污染。
发明内容
一方面，本发明涉及一种晶片处理装置，其通过以下制造得到：沉积薄膜电极到基底衬底的表面上，然后用保护涂层薄膜层覆盖该结构，该保护涂层薄膜层包括选自B、Al、Si、Ga、难熔硬质金属、过渡金属及其组合中的元素的氮化物、碳化物、碳氮化物或氧氮化物的至少一种，其中薄膜电极具有紧密匹配基底衬底层的热膨胀系数(CTE)和保护涂层的CTE的CTE。
在本发明的一个方面中，薄膜电极包括钼、钨、钌和它们的合金中的至少一种，保护涂层包括氮化铝、氧化铝、氧氮化铝中的至少一种或它们的组合。
在本发明的另一个方面中，薄膜电极具有为基底衬底层的CTE和保护涂层的CTE的0.75-1.25倍的CTE。
在又一个方面中，本发明涉及一种制造晶片处理装置的方法，包括步骤：a)提供基底衬底，其包括石墨、难熔金属和合金、选自B、Si、Ga、难熔硬质金属、过渡金属中元素的氧化物、氮化物、碳化物、碳氮化物或氧氮化物、或铝的氧化物、氧氮化物、和它们的组合中的至少一种；并且具有或没有电绝缘层；b)沉积薄膜电极到基底衬底上，薄膜电极具有为基底衬底层的CTE的0.75-1.25倍的CTE；c)用CTE为薄膜电极的CTE的0.75-1.25倍的涂层膜层覆盖薄膜电极。
在又一个方面中，本发明涉及一种制造晶片处理装置的方法，包括步骤：
提供基底衬底，该基底衬底包括B、Si、Ga及其组合的氧化物、氮化物、碳化物、碳氮化物、氧氮化物中的至少一种，该基底衬底在25℃具有＞1010Ω-cm的体积电阻率；
通过以下中的至少一种将薄膜电极沉积到基底衬底上：丝网印刷、旋涂、等离子体喷涂、喷涂热解、反应喷涂沉积、溶胶-凝胶、燃烧炬、电弧、离子植入、溅射沉积、激光烧蚀、蒸发、电镀和激光表面合金化，其中薄膜电极的热膨胀系数为基底衬底层热膨胀系数的0.75-1.25倍；
通过以下中的至少一种用涂层薄膜层覆盖薄膜电极：膨胀热等离子体、等离子体增强化学气相沉积、金属有机化学气相沉积、金属有机气相外延、溅射、离子镀、电子束和等离子体喷涂，其中该涂层的 热膨胀系数为薄膜电极热膨胀系数的0.75-1.25倍。
在又一个方面中，本发明涉及一种制造晶片处理装置的方法，包括步骤：
提供基底衬底，该基底衬底包括石墨、难熔金属、过渡金属、稀土金属和它们的合金中的至少一种；
通过以下中的至少一种将电绝缘层沉积到基底衬底上：膨胀热等离子体、等离子体增强化学气相沉积、金属有机化学气相沉积、金属有机气相外延、溅射、离子镀、电子束和等离子体喷涂，其中该层包括选自Al、B、Si、Ga、难熔硬质金属、过渡金属和其组合中的元素的氧化物、氮化物、氧氮化物的至少一种；
通过以下中的至少一种将薄膜电极沉积到基底衬底上：丝网印刷、旋涂、等离子体喷涂、喷涂热解、反应喷涂沉积、溶胶-凝胶、燃烧炬、电弧、离子镀、离子植入、溅射沉积、激光烧蚀、蒸发、电镀和激光表面合金化；其中薄膜电极的热膨胀系数为基底衬底层热膨胀系数的0.75-1.25倍；和
通过以下中的至少一种用涂层薄膜层覆盖薄膜电极：膨胀热等离子体、等离子体增强化学气相沉积、金属有机化学气相沉积、金属有机气相外延、溅射、离子镀、电子束和等离子体喷涂，其中涂层薄膜层的热膨胀系数为薄膜电极热膨胀系数的0.75-1.25倍。
附图说明
图1为本发明的晶片处理装置的一种实施方案的横截面图。
图2为本发明的晶片处理装置的第二种实施方案的横截面图，基底衬底被电绝缘层覆盖。
图3为本发明的晶片处理装置的第二种实施方案的横截面图，在基底衬底和电绝缘层之间有界面粘结层。
图4为具有支撑用中轴的本发明加热器实施方案的横截面图。
图5为图示图1实施方案的盘状加热器的匀变速度的图。
图6为图示图2实施方案的盘状加热器的匀变速度的图。
具体实施方式
本文使用的术语“第一”、“第二”等不表示任何顺序或重要性， 而是用于区分一个元件与另一个，术语“这个”、“一个”不表示数量数量的限制，而是表示存在至少一个提及的项目。本文公开的所有范围都包括端点并且是可结合的。此外，本文公开的所有范围都包括端点且可独立地结合。另外，说明书和权利要求书中使用的术语“包括”可包括具体方式“由...组成”和“基本由...组成”。
本文使用的近似语言可用于改变可变化且不会引起涉及其基本功能变化的任何定量表示。因此，在一些情况下，用术语如“约”和“基本上”修饰的值不会限制于指定的精确值。在至少某些情况下，近似语言可对应于测量值的仪器的精度。
本文使用的“衬底”可与“基座表面”或“底层”互换使用。
而且本文使用的术语“晶片处理装置”可与“加热器”、“卡盘”、“静电卡盘”、“ESC”和“基座”互换使用，指在半导体器件的制造中支撑晶片、衬底或其它类型工件的装置。在晶片处理装置的一种实施方案中，晶片通过外部电极和嵌在晶片处理装置中的电极之间产生的静电力被紧固到夹具表面上。ESC可为Columbin型或Johnson-Rahbek型。
本文使用的“保护涂层”层可与“保护薄膜涂层”、“涂层”或“涂层薄膜”或“保护层”或“保护涂层”互换使用，指示涂覆晶片处理装置的至少一个层或多个层。
在图1的示意图所示的一种实施方案中，本发明的晶片处理装置10为加热器的形式，包括基底衬底8、布置在其上的薄膜电极6和覆盖在整个结构上的保护涂层薄膜5。
在图2所示的第二实施方案中，晶片处理装置10包括被底层9覆盖的衬底8、布置在底层9上的薄膜电极6和覆盖整个结构的保护涂层薄膜5。
在图3所示的第三种实施方案中，晶片处理装置10包括首先用粘结层2涂覆然后用底层9覆盖的衬底8、布置在底层9上的薄膜电极6和覆盖整个结构的保护涂层薄膜5。
在图4所示的第四实施方案中，晶片处理装置10包括用于支撑要被加热的物体的平台20。平台20具有带上和下表面的衬底8和布置在衬底8下表面上的薄膜电极6。平台20由基本垂直于平台延伸的轴30支撑。轴20可包括与衬底8相同的材料或不同的材料，在它的同心设 计或其它型式中还包括两个导线或电引线11。金属通孔或接触孔12被硬钎焊到轴30上，用于和支架结构、柱或支座柱一起支撑晶片处理装置。
下文中，将从本发明装置的最外层开始向内即从一些实施方案中的保护涂层薄膜、薄膜电极、任选的底涂层和任选的粘结层到作为基底衬底的最内层更详细地说明本发明。
保护涂层薄膜：在一种实施方案中，保护涂层薄膜5包括选自B、Al、Si、Ga、难熔硬质金属、过渡金属及其组合中的元素的至少一种氮化物、碳化物、碳氮化物或氧氮化物，并在25-1000℃的温度范围内具有2.0×10-6/K-10×10-6/K的CTE。
在一种实施方案中，氮化物选自热解氮化硼、氮化铝(AlN)、氧化铝、氧氮化铝、氮化硅或它们的组合。本文使用的氮化铝是指AlN、AlON或它们的组合。在一种实施方案中，保护涂层5为AlN、AlON、Al2O3或其组合的单层。在另一实施方案中，其为连续涂覆的相同材料如AlN、AlON、Al2O3等的多层复合涂层或AlN、AlON、pBN、SiN等的多个不同层。
可通过一定的方法在衬底上沉积保护涂层5，这些方法包括膨胀热等离子体(ETP)、离子镀、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)(也称为有机金属化学气相沉积(OMCVD))、金属有机气相外延(metalorganic vapor phase epitaxy，MOVPE)、物理气相沉积工艺如溅射、反应电子束(e-束)沉积和等离子体喷涂。典型的方法是ETP、CVD和离子镀。
保护涂层5的厚度可根据用途和所用的方法如CVD、离子镀、ETP等变化，从1μm变化到几百μm，取决于应用。当使用较厚的保护涂层时，通常预期较长的寿命周期。在一种实施方案中，保护涂层具有约1-约5μm的厚度，通常允许晶片和静电卡盘之间良好的热接触，但不能持续如具有较大厚度的涂层一样长的时间。但是，厚度大于5μm的涂层具有比厚度小于5μm的涂层长的寿命周期。在一种实施方案中，涂层具有大于或等于约2微米(μm)的厚度。在另一实施方案中，保护涂层厚度大于或等于约10μm。在第三种实施方案中，厚度大于或等 于约50μm。在又一实施方案中，厚度大于或等于约75μm。
保护涂层5特征在于在包括卤素的环境中或当暴露于等离子体蚀刻、反应离子蚀刻、等离子体清洗和气体清洗时耐蚀刻或具有低的蚀刻速度。保护涂层的蚀刻速度等于或低于现有技术中烧结的类似化学组成的涂层，因此延长了晶片处理装置的寿命。
在一种实施方案中，保护涂层5在含卤素环境中具有小于1000埃/分钟( 
Figure G061H2450420070116D000051
/min)的蚀刻速度。在第二种实施方案中，该速度小于500埃/分钟( 
Figure G061H2450420070116D000052
/min)。在第三种实施方案中，速度小于100埃/分钟( 
Figure G061H2450420070116D000053
/min)。在第四种实施方案中，耐蚀刻保护涂层在包括卤素的清洗环境中或当暴露于反应离子蚀刻环境中时小于或等于约30埃/分钟( 
Figure G061H2450420070116D000054
/min)。在一种实施方案中，蚀刻速度小于或等于约20 
Figure G061H2450420070116D000055
/min。在另一实施方案中，蚀刻速度小于或等于约15 
Figure G061H2450420070116D000056
/min。在又一实施方案中，蚀刻速度小于或等于约5 
Figure G061H2450420070116D000057
/min。在还一实施方案中，蚀刻速度小于或等于约2 
Figure G061H2450420070116D000058
/min。
当在半导体处理操作中使用制品如热板、静电卡盘、晶片架等时，经常在加热器/卡盘的接触表面上形成颗粒，并且颗粒经常被转移到晶片的背面。这些颗粒的形成是不合需要的，因为它们会被转移到处理晶片的背面上。具有本发明的保护薄膜涂层5的晶片处理设备表现出形成的这种颗粒的数目的显著减少。
在一种实施方案中，在涂有保护涂层的制品背面上形成的颗粒数目比具有烧结的覆盖或顶部涂层的现有技术晶片处理装置减少至少25％。在另一实施方案中，产生的颗粒数目比未涂有保护涂层的类似制品减少至少50％。在第三种实施方案中，产生的颗粒数目比未涂有保护涂层的类似制品减少至少75％。
保护涂层5可具有低浓度的其它非金属元素如氮、氧和/或氢，不会对耐腐蚀性或耐蚀刻性有任何不利影响。在一种实施方案中，涂层包含不超过约20原子百分比(原子％)的氢和/或氧。在另一实施方案中，保护涂层包括不超过约10原子％的氢和/或氧。
薄膜电极：本发明的装置10的薄膜电极6特征在于：包括熔点大于1500℃的金属，其热膨胀系数(CTE)紧密匹配上面布置它的相邻底层9(或图1中的衬底8)的CTE，以及保护涂层5的CTE，即在25-1000℃温度范围内具有2.0×10-6/K-10×10-6/K的CTE。
本文使用的具有紧密匹配的CTE是指薄膜电极的CTE在相邻层例如底涂层或保护涂层的CTE的0.75-1.25倍之间。在本发明的一种实施方案中，薄膜电极的CTE为相邻层即底涂层或保护涂层的CTE的0.90-1.10倍。在第三种实施方案中，CTE在相邻层的CTE的0.95-1.05倍的范围内。
对于使用不同材料的实施方案，例如AlN和第二相如石墨的组合用于底层9或保护涂层5，AlN具有4.9×10-6/K的理论平均CTE，石墨具有5.3×10-6/K的理论CTE，则可通过利用平均的体积比例规则使用混合物标准规则计算得到的CTE。
在一种实施方案中，薄膜电极6包括金属，如但不限于钼(Mo)、钨(W)、钌或它们的组合。Mo在20-1000℃范围内具有4.5×10-6/K的理论平均CTE。W的理论平均CTE为4.5×10-6/K，Ru为6.4×10-6/K。由于本发明的薄膜电极6具有紧密匹配相邻底层9(或图1中的基底衬底8)的CTE的CTE，因此允许对基座的良好粘合和减轻电极层中的分层或裂纹缺陷。
在一种实施方案中，薄膜电极6的厚度为约5微米至约250μm。在第二种实施方案中，薄膜电极6的厚度为约0.1-10μm。
可通过本领域中已知的工艺包括丝网印刷、旋涂、等离子体喷涂、喷涂热解、反应喷涂沉积、溶胶-凝胶、燃烧炬、电弧、离子镀、离子植入(ion implantation)、溅射沉积、激光烧蚀、蒸发、电镀和激光表面合金化在底层上形成薄膜电极6。
在一种实施方案中，通过丝网印刷形成薄膜电极6。丝网印刷在本领域中是已知的。丝网印刷的概述提供在例如International Society forHybrid Microelectronics 1991年出版的Screens and Screen Printing中，本文全文引入作为参考。在本发明的一种实施方案中，使用包括钨、钼、钌或它们的合金的糊形成电极6。可使用丝绢网或其它细网。许多用于丝网印刷的常规糊包含被加入到糊中促进粘合的玻璃粉。在本发明的另一实施方案中，通过利用丝网印刷无玻璃的导电糊形成薄膜电极6。与包含玻璃粉的常规糊相比，用无玻璃的糊制造的电极具有明显较低的电阻，因此当用作等离子体产生(RF)电极或作为夹持电极时能防止薄膜电极6升温。
在一种实施方案中，还可通过气相沉积技术如例如化学气相沉积 (CVD)或物理气相沉积(PVD)来形成薄膜电极6。这些技术在本领域中也是已知的。通过丝网印刷产生的薄膜经常被称为“厚”薄膜，而通过气相沉积产生的薄膜经常被称为“薄”薄膜。
在又一实施方案中，使用反应喷涂沉积技术(RSDT)形成薄膜电极6。RSDT也通称为火焰辅助沉积或等离子体喷涂，为用于沉积具有可控尺寸、形貌和结晶性的薄膜的低成本燃烧工艺。
在将包括W、Mo、Ru或它们的组合的薄膜层沉积到底层上后，然后可通过各种技术如激光切割、印刷、掩模、钉板条、干/湿蚀刻或喷砂在Mo(W)薄膜上精确地再产生电极图案设计。因此，通过精确图案化可容易地实现精确加热控制，并得到加热均匀性。
任选的底涂层：在如图2所示的本发明第二种实施方案中，其中基底芯衬底8包括至少导电材料的芯材料，导电材料选自石墨、难熔金属和Mo、W等的合金，衬底8在上面形成薄膜电极6前，首先用底涂层9覆盖。石墨、难熔金属/合金的芯8给予底涂层9操作所必需的机械完整性和支撑。底涂层9是电绝缘的，在导电层6和基底衬底8之间提供电绝缘和CTE匹配。
在一种实施方案中，电绝缘涂层9(具有高的体积电阻率)包括选自B、Al、Si、Ga、难熔硬质金属、过渡金属中的元素和其组合的氮化物、硼化物、氧化物、氧氮化物的至少一种。
通过在金属组分和衍生物的沉积过程中控制氧化物、氧氮化物、氮化物和硼化物形成的数量来控制底涂层9的电阻率。在一种实施方案中，层9在25℃下具有＞108Ω-cm的体积电阻率。在第二种实施方案中，层9在25℃下具有＞1010Ω-cm的体积电阻率。在第三种实施方案中，25℃下的体积电阻率＞1012Ω-cm。在一种实施方案中，底涂层在25-1000℃的范围内具有2.0×10-6/K-10×10-6/K的CTE。
可通过一定的方法在基底芯8上沉积底涂层9，这些方法包括膨胀热等离子体(ETP)、离子镀、化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)(也称为有机金属化学气相沉积(OMCVD))、金属有机气相外延(MOVPE)、物理气相沉积工艺如溅射、反应电子束(e-束)沉积和等离子体喷涂。典型的方法是ETP、CVD和离子镀。
任选的粘结层：在图3所示的第三种实施方案中，在将层9沉积 到基底芯衬底8之前，将界面粘结层2引入到基底衬底8上。界面粘结层2有助于增强基底电绝缘涂层9和基底衬底8之间的粘合。在一种实施方案中，界面粘结层2包括以下中的至少一种：选自Al、Si、包括Ta、W、Mo的难熔金属、包括钛、铬、铁的过渡金属中的元素的氮化物、碳化物、碳氮化物、硼化物、氧化物、氧氮化物；和它们的混合物。在一种实施方案中，粘结层包括TiC、TaC、SiC、MoC和它们的混合物中的至少一种。
在基底衬底8包括材料如石墨和粘结层包括金属碳化物的一种实施方案中，可通过碳从表面扩散到金属碳化物内部来进一步渗碳以恢复化学计量，以便达到与石墨衬底的平衡，增强层的粘合性。在一种实施方案中，包括难熔金属碳化物的粘结层特征在于具有与碳平衡的碳对金属原子比。
可按照常规方式利用化学气相沉积(CVD)将界面粘结层2沉淀到基底芯衬底8上，即在有或没有还原剂如氢存在下将金属卤化物如金属氯化物的蒸汽引入到包含石墨衬底的加热的反应器内。还可通过其它常规涂覆方法包括溅射、分子束外延方法(MBE)、金属有机化学气相沉积(MOCVD)或等离子体CVD方法(PCVD)将粘结层2涂覆到衬底8上。在一种实施方案中，可与金属卤化物蒸汽一起引入碳源如甲烷，以控制沉积中的C/金属比。
在基底芯衬底8被粘结层2涂覆后，则可使用上述的任何方法将底涂层9引入到粘结层2上，这些方法例如CVD、ETP、离子镀、PECVD、MOCVD、OMCVD、MOVPE、溅射、电子束沉积和等离子体喷涂。
基底衬底层：在如图2和3所示的本发明的实施方案中，基底衬底8是导电的，包括石墨、难熔金属如W和Mo、过渡金属、稀土金属和合金、它们的混合物中的至少一种。由于存在将基底衬底8与电极5分开的底涂层9(在一些例子中，还有粘结层2)，因此基底衬底8的CTE不必紧密匹配电极层5的CTE。
在电极被直接布置到基底衬底上的图1所示的本发明另一实施方案中，基底衬底8是电绝缘的，包括选自B、Si、Ga、难熔硬质金属、过渡金属中元素的氧化物、氮化物、碳化物、碳氮化物或氧氮化物；铝的氧化物、氧氮化物；和它们的组合中的至少一种。在一种实施方 案中，电绝缘衬底在半导体绝缘体区域中的体积电阻率例如在25℃下大于108Ω-cm。在第二种实施方案中，电绝缘衬底在25℃下具有＞1010Ω-cm的体积电阻率。在第三种实施方案中，25℃下的体积电阻率＞1012Ω-cm。在一种实施方案中，基底衬底8在25-1000℃的范围内具有2.0×10-6/K-10×10-6/K的CTE。
在图1装置的一种实施方案中，基底衬底8包括特征在于具有良好机械加工性和电绝缘特性的材料。在一种实施方案中，基底衬底8包括氮化硼和氮化铝的混合物，这给予基底衬底所需的完整性和机械加工成所需形状的能力。在一种实施方案中，烧结混合物包括美国专利4960734公开的组合物，组成为45-5wt％的AlN和55-95wt％的BN，并具有较小的热膨胀系数，低介电常数和良好的机械加工性，同时保持了高热导率和高的电绝缘性。
在另一实施方案中，烧结的基底衬底还可包括烧结助剂、金属或碳掺杂剂和杂质。合适的烧结助剂的例子包括但不限于氧化钇(Y2O3)、氟化钙(CaF2)、氧化钙(CaO)、碳酸钙(CaCO3)和本领域中已知的其它那些。金属掺杂剂可包括铁、铜、镍、锌、铬、钴、钠、钾、镁、钙、钛、钒和锆。
形成电触点：在本发明的一种实施方案中，装置10还可包括电触点12。在电极6处形成电触点12的方法在本领域中是已知的。可使用本领域中已知的铜焊材料将电触点12硬钎焊到电极6上。在一种实施方案中，电触点12包括具有与电极6一样的一种金属的合金。
本发明装置的应用：具有保护涂层和紧密匹配CTE电极的本发明装置可有利地用于半导体处理元件，如衬底、加热元件、晶片架、静电卡盘、基座等。该装置尤其适用于从室温到1000℃或更高的加热段在短时间内的应用，以及在苛刻环境如在大于或等于约200℃温度下氟等离子体清洁中的应用。
在应用的一种实施方案中，通过处理室中的机械支撑定位装置10。通过触点12向装置10施加电压，电极6连接到电源上，从而固定工件如半导体晶片到夹持表面1上。
在本发明的一种实施方案中，装置10允许放在加热器上的晶片衬底以＞15℃/分钟的速度被快速加热到直到800℃的温度。在又一实施方案中，装置10允许晶片衬底以＞20℃/分钟的匀变速度被加热。在第三 种实施方案中，以＞30℃/分钟的速度。即使利用高匀变速度，保护涂层、薄膜电极和基底衬底的CTE匹配也使本发明的装置能承受热循环而不会破裂。保护涂层具有非常少的裂纹，这种特征提供了显著的耐蚀刻性。在一种实施方案中，当保护涂层被热循环到高至800℃的温度时没有形成裂纹。
实施例：本文提供实施例来说明本发明，但不打算限制本发明的范围。
实施例1：制造具有如图1所示结构的加热器，其具有直径为4”、厚度为0.125”的烧结AlN盘作为基底衬底基准。将丝网印刷的Mo-Mn(30％玻璃料)电极印刷到衬底上，薄膜厚度为50μm。用厚度为50-100μm的CVD AlN层涂覆结构。在温度为约1000℃的炉中进行形成AlN涂层的CVD过程，其中在1-3slm范围内的Cl2流通过约350-500℃的热Al棒，并进一步与流速为1-10slm的NH3、5-8slm的N2和0.8-5slm的H2混合。
对盘状加热器供以动力，以用5℃、15℃和30℃的匀变速度在200-600℃之间循环。加热器表现出优异的耐热冲击性和机械完整性，即使在加热试验后。但是，在快速加热过程中，观察到如果触点明显比中心冷(差异＞50℃)，则正好相反的相对端处两个较冷触点之间会由于粗糙地破裂而出现裂纹。
图5为显示匀变试验结果的图，图示了本发明的加热器能以超过利用带烧结涂层的现有技术加热器获得的最大速度的速度快速升温。
实施例2：制造具有如图2所示结构的加热器，其具有直径为4”的带厚度为0.25”的石墨芯的盘，并有厚度为100-200μm的CVD AlN涂层，该盘作为基底衬底。在CVD AlN层和石墨芯之间使用10μm厚的TaC粘结层。将丝网印刷的Mo-Mn(30％玻璃料)电极印刷到这些衬底上，薄膜厚度为50μm，用薄膜厚度为50-100μm的另一CVD AlN层最后涂覆。对标准盘状加热器供以动力，以在400℃-600℃之间以15℃-30℃的匀变速度循环。涂覆AlN的CVD过程与实施例1相同。
图6为显示匀变试验结果的图，表明加热器在短时间内迅速升温。同时仍保持优良的耐热冲击性和机械完整性。进行多次热寿命循环，显示出这种结构的突出可靠性。
本书面说明书使用实施例来公开发明，包括最佳模式，还能使本 领域的任何技术人员理解和使用本发明。本发明的可专利范围由权利要求限定，并可包括本领域那些技术人员能想到的其它例子。这类其它例子意欲在权利要求的范围内，如果它们具有与权利要求的文字语言相同的结构元件，或如果它们包括与权利要求的文字语言没有实质不同的等价结构元件。本文提到的所有引用文献都被引入作为参考。

Claims (20)

1.一种晶片处理装置，包括用于放置要被处理的具有各种尺寸的物体的平台，该平台具有：
基底衬底，该基底衬底包括石墨、难熔金属、过渡金属、稀土金属和它们的合金中的至少一种；
布置在基底衬底上的电绝缘层，该层包括选自Al、B、Si、Ga、难熔硬质金属、过渡金属和其组合中的元素的氧化物、氮化物、氧氮化物的至少一种；
布置在电绝缘层上的薄膜电极；
布置在薄膜电极上的至少一个涂层，该涂层包括选自B、Al、Si、Ga、难熔硬质金属、过渡金属和其组合中的元素的氮化物、碳化物、碳氮化物、氧氮化物的至少一种；
其中：
薄膜电极的热膨胀系数为电绝缘层和涂层各自热膨胀系数的0.75-1.25倍；
电绝缘层和涂层包括相同的材料或不同的材料；
通过以下中的至少一种来沉积薄膜电极：丝网印刷、旋涂、等离子体喷涂、喷涂热解、反应喷涂沉积、溶胶-凝胶、燃烧炬、电弧、离子镀、离子植入、溅射沉积、激光烧蚀、蒸发、电镀和激光表面合金化；
通过以下中的至少一种在薄膜电极上沉积涂层：膨胀热等离子体、化学气相沉积、等离子体增强化学气相沉积、金属有机化学气相沉积、金属有机气相外延、溅射、电子束和等离子体喷涂。
2.权利要求1的晶片处理装置，其中通过以下中的至少一种将电绝缘层沉积到基底衬底上：膨胀热等离子体、化学气相沉积、等离子体增强化学气相沉积、金属有机化学气相沉积、金属有机气相外延、溅射、电子束和等离子体喷涂。
3.权利要求1的晶片处理装置，其中平台还包括粘结层，该粘结层包括选自Al、Si、难熔金属、过渡金属和其组合中的元素的氮化物、碳化物、氧化物、氧氮化物的至少一种；
其中粘结层被沉积在基底衬底上，并被布置在基底衬底和电绝缘层之间；
其中通过以下中的至少一种将粘结层沉积到基底衬底上：膨胀热等离子体、化学气相沉积、等离子体增强化学气相沉积、金属有机化学气相沉积、金属有机气相外延、溅射、电子束和等离子体喷涂；
其中通过以下中的至少一种将电绝缘层沉积到粘结层上：膨胀热等离子体、化学气相沉积、等离子体增强化学气相沉积、金属有机化学气相沉积、金属有机气相外延、溅射、电子束和等离子体喷涂。
4.权利要求3的晶片处理装置，其中粘结层包括选自TiC、SiC、MoC、TaC、ZrC、NbC、TiC和其混合物中的至少一种难熔金属碳化物。
5.权利要求3-4中任意一项的晶片处理装置，其中借助碳的扩散对粘结层渗碳，并且其中粘结层的特征在于具有与碳平衡的碳对难熔金属的原子比。
6.权利要求3-4中任意一项的晶片处理装置，其中基底衬底包括石墨，粘结层包括TiC、SiC、MoC、TaC、ZrC、NbC和其混合物中的至少一种，并且通过ETP和CVD中的至少一种将粘结层沉积到石墨基底衬底上。
7.权利要求1-4中任意一项的晶片处理装置，其中电绝缘层包括与涂层相同的材料。
8.权利要求1-4中任意一项的晶片处理装置，其中电绝缘层在25℃具有＞108Ω-cm的体积电阻率。
9.权利要求1-4中任意一项的晶片处理装置，其中电绝缘层在25-1000℃的范围内具有2.0×10-6/K-10×10-6/K的热膨胀系数。
10.权利要求1-4中任意一项的晶片处理装置，其中基底衬底包括石墨，电绝缘层和涂层包括氮化铝。
11.权利要求1-4中任意一项的晶片处理装置，其中薄膜电极具有为电绝缘层和涂层各自热膨胀系数的0.80-1.15倍的热膨胀系数。
12.一种晶片处理装置，包括用于放置要被处理的具有各种尺寸的物体的平台，该平台包括：
基底衬底，该基底衬底包括B、Si、Ga及其组合的氧化物、氮化物、氧氮化物中的至少一种；
沉积在基底衬底上的薄膜电极；
沉积在薄膜电极上的至少一个涂层，该涂层包括选自B、Al、Si、Ga、难熔硬质金属、过渡金属和其组合中的元素的氮化物、碳化物、碳氮化物、氧氮化物的至少一种；
其中：
薄膜电极的热膨胀系数为基底衬底和涂层各自热膨胀系数的0.75-1.25倍；和
基底衬底是电绝缘的；
通过以下中的至少一种在薄膜电极上沉积涂层：膨胀热等离子体、化学气相沉积、等离子体增强化学气相沉积、金属有机化学气相沉积、金属有机气相外延、溅射、离子镀、电子束和等离子体喷涂。
13.权利要求12的晶片处理装置，其中基底衬底包括含有45-5wt％的AlN和55-95wt％的BN的烧结陶瓷材料。
14.权利要求1-4和12-13中任意一项的晶片处理装置，其中基底衬底在25-1000℃的温度范围内具有2.0×10-6/K-10×10-6/K的热膨胀系数。
15.权利要求1-4和12-13中任意一项的晶片处理装置，其中薄膜电极包括钼、钨、钌和其合金中的至少一种。
16.权利要求1-4和12-13中任意一项的晶片处理装置，其中薄膜电极在25-1000℃的温度范围内具有2.0×10-6/K-10×10-6/K的热膨胀系数。
17.权利要求1-4和12-13中任意一项的晶片处理装置，其中涂层在25-1000℃的温度范围内具有2.0×10-6/K-10×10-6/K的热膨胀系数。
18.一种制造晶片处理装置的方法，包括步骤：
提供基底衬底，该基底衬底包括B、Si、Ga及其组合的氧化物、氮化物、碳化物、碳氮化物、氧氮化物中的至少一种，该基底衬底在25℃具有＞1010Ω-cm的体积电阻率；
通过以下中的至少一种将薄膜电极沉积到基底衬底上：丝网印刷、旋涂、等离子体喷涂、喷涂热解、反应喷涂沉积、溶胶-凝胶、燃烧炬、电弧、离子植入、溅射沉积、激光烧蚀、蒸发、电镀和激光表面合金化，其中薄膜电极的热膨胀系数为基底衬底层热膨胀系数的0.75-1.25倍；
通过以下中的至少一种用涂层薄膜层覆盖薄膜电极：膨胀热等离子体、等离子体增强化学气相沉积、金属有机化学气相沉积、金属有机气相外延、溅射、离子镀、电子束和等离子体喷涂，其中该涂层的热膨胀系数为薄膜电极热膨胀系数的0.75-1.25倍。
19.一种制造晶片处理装置的方法，包括步骤：
提供基底衬底，该基底衬底包括石墨、难熔金属、过渡金属、稀土金属和它们的合金中的至少一种；
通过以下中的至少一种将电绝缘层沉积到基底衬底上：膨胀热等离子体、等离子体增强化学气相沉积、金属有机化学气相沉积、金属有机气相外延、溅射、离子镀、电子束和等离子体喷涂，其中该层包括选自Al、B、Si、Ga、难熔硬质金属、过渡金属和其组合中的元素的氧化物、氮化物、氧氮化物的至少一种；
通过以下中的至少一种将薄膜电极沉积到基底衬底上：丝网印刷、旋涂、等离子体喷涂、喷涂热解、反应喷涂沉积、溶胶-凝胶、燃烧炬、电弧、离子镀、离子植入、溅射沉积、激光烧蚀、蒸发、电镀和激光表面合金化；其中薄膜电极的热膨胀系数为基底衬底层热膨胀系数的0.75-1.25倍；和
通过以下中的至少一种用涂层薄膜层覆盖薄膜电极：膨胀热等离子体、等离子体增强化学气相沉积、金属有机化学气相沉积、金属有机气相外延、溅射、离子镀、电子束和等离子体喷涂，其中涂层薄膜层的热膨胀系数为薄膜电极热膨胀系数的0.75-1.25倍。
20.权利要求19的方法，还包括步骤：
在沉积电绝缘层之前将粘结层沉积到基底衬底上，电绝缘层包括选自Al、Si、难熔金属、过渡金属和其组合中的元素的氮化物、氧化物、氧氮化物的至少一种；和
其中通过以下至少一种来沉积电绝缘层到粘结层上：膨胀热等离子体、等离子体增强化学气相沉积、金属有机化学气相沉积、金属有机气相外延、溅射、离子镀、电子束和等离子体喷涂。
CN2006101724504A 2005-12-21 2006-12-21 耐蚀刻晶片处理装置和其制造方法 Expired - Fee Related CN101026119B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US75267705P 2005-12-21 2005-12-21
US60/752677 2005-12-21
US11/322,809 US7446284B2 (en) 2005-12-21 2005-12-30 Etch resistant wafer processing apparatus and method for producing the same
US11/322809 2005-12-30

Publications (2)

Publication Number Publication Date
CN101026119A CN101026119A (zh) 2007-08-29
CN101026119B true CN101026119B (zh) 2010-12-22

Family

ID=38172487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101724504A Expired - Fee Related CN101026119B (zh) 2005-12-21 2006-12-21 耐蚀刻晶片处理装置和其制造方法

Country Status (6)

Country Link
US (1) US7446284B2 (zh)
JP (1) JP2007173828A (zh)
KR (1) KR101329414B1 (zh)
CN (1) CN101026119B (zh)
DE (1) DE102006059736A1 (zh)
TW (1) TW200737400A (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080009417A1 (en) * 2006-07-05 2008-01-10 General Electric Company Coating composition, article, and associated method
US20080063798A1 (en) * 2006-08-30 2008-03-13 Kher Shreyas S Precursors and hardware for cvd and ald
JP5112808B2 (ja) * 2007-10-15 2013-01-09 筑波精工株式会社 静電型補強装置
US7777160B2 (en) * 2007-12-17 2010-08-17 Momentive Performance Materials Inc. Electrode tuning method and apparatus for a layered heater structure
WO2009086023A2 (en) * 2007-12-19 2009-07-09 Applied Materials, Inc. Methods for cleaning process kits and chambers, and for ruthenium recovery
JP2011202190A (ja) * 2008-06-26 2011-10-13 Canon Anelva Corp スパッタリング装置及びスパッタリング方法
US7929269B2 (en) * 2008-09-04 2011-04-19 Momentive Performance Materials Inc. Wafer processing apparatus having a tunable electrical resistivity
JPWO2010027054A1 (ja) * 2008-09-05 2012-02-02 国立大学法人北陸先端科学技術大学院大学 カンチレバー加熱機構、それを用いたカンチレバーホルダ、及び、カンチレバー加熱方法
KR20100086799A (ko) * 2009-01-23 2010-08-02 삼성전자주식회사 마이크로 히터 및 그 제조 방법
US8367476B2 (en) * 2009-03-12 2013-02-05 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
JP5513104B2 (ja) * 2009-12-28 2014-06-04 東京エレクトロン株式会社 プラズマ処理装置
FR2960340B1 (fr) * 2010-05-21 2012-06-29 Commissariat Energie Atomique Procede de realisation d'un support de substrat
US20110315081A1 (en) * 2010-06-25 2011-12-29 Law Kam S Susceptor for plasma processing chamber
US10720350B2 (en) * 2010-09-28 2020-07-21 Kla-Tencore Corporation Etch-resistant coating on sensor wafers for in-situ measurement
CN102021655B (zh) * 2010-11-05 2012-07-04 中国电子科技集团公司第二十六研究所 人造石英晶片电清洗方法
US8888086B2 (en) * 2011-05-11 2014-11-18 Sematech, Inc. Apparatus with surface protector to inhibit contamination
US10242890B2 (en) * 2011-08-08 2019-03-26 Applied Materials, Inc. Substrate support with heater
US10276410B2 (en) * 2011-11-25 2019-04-30 Nhk Spring Co., Ltd. Substrate support device
TWI439628B (zh) * 2011-12-13 2014-06-01 Briview Corp 片狀元件夾持裝置及其方法
WO2013094665A1 (ja) * 2011-12-22 2013-06-27 信越化学工業株式会社 複合基板
JP6359236B2 (ja) 2012-05-07 2018-07-18 トーカロ株式会社 静電チャック
US9673077B2 (en) 2012-07-03 2017-06-06 Watlow Electric Manufacturing Company Pedestal construction with low coefficient of thermal expansion top
US9224626B2 (en) 2012-07-03 2015-12-29 Watlow Electric Manufacturing Company Composite substrate for layered heaters
CN103681185B (zh) * 2012-08-30 2016-05-04 中微半导体设备(上海)有限公司 一种静电卡盘及等离子体处理装置
DE102012108986A1 (de) * 2012-09-24 2014-03-27 Aixtron Se Substrathalter einer CVD-Vorrichtung
JP6038698B2 (ja) * 2013-03-22 2016-12-07 日本碍子株式会社 セラミックス部材及び半導体製造装置用部材
CN103474568B (zh) * 2013-08-27 2015-12-02 中国计量学院 基于印刷电子技术的薄膜热电偶制备方法
KR20160088357A (ko) * 2013-11-21 2016-07-25 엔테그리스, 아이엔씨. 플라즈마 시스템에서 사용되는 챔버 구성요소를 위한 표면 코팅
US9644269B2 (en) * 2014-01-30 2017-05-09 Varian Semiconductor Equipment Associates, Inc Diffusion resistant electrostatic clamp
CN103820763B (zh) * 2014-02-21 2015-09-02 厦门大学 一种在金刚石/铜复合基体表面制备Mo/AlN/BN涂层的方法
KR102437125B1 (ko) * 2014-06-27 2022-08-25 어플라이드 머티어리얼스, 인코포레이티드 고온 프로세싱을 위한 플라즈마 부식 저항성 가열기
US10266943B2 (en) 2014-06-27 2019-04-23 Applied Materials, Inc. Plasma corrosion resistive heater for high temperature processing
CN106796910B (zh) * 2014-09-16 2019-11-12 日本碍子株式会社 陶瓷结构体、基板保持装置用部件及陶瓷结构体的制法
WO2017171872A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Layered substrate for microelectronic devices
CN105803407B (zh) * 2016-06-07 2018-04-10 厦门大学 一种相对介电系数可调氮化铝涂层的制备方法
JP6847610B2 (ja) * 2016-09-14 2021-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
DE102016117682B4 (de) * 2016-09-20 2019-06-19 Infineon Technologies Ag Wafer-chuck, verwendung des wafer-chuck und verfahren zum testen eines halbleiterwafers
KR102328766B1 (ko) * 2018-11-19 2021-11-18 니뽄 도쿠슈 도교 가부시키가이샤 유지 장치 및 유지 장치의 제조 방법
US11591689B2 (en) * 2019-02-25 2023-02-28 Applied Materials, Inc. Method for fabricating chamber parts
WO2021010063A1 (ja) * 2019-07-16 2021-01-21 日本碍子株式会社 シャフト付きセラミックヒータ
KR102626667B1 (ko) * 2019-07-16 2024-01-17 엔지케이 인슐레이터 엘티디 샤프트 부착 세라믹 히터
CN113620262B (zh) * 2021-09-10 2022-12-23 渤海大学 稀土掺杂氮化硼纳米片的制备方法及纳米片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87107754A (zh) * 1986-11-12 1988-08-17 赫罗斯·阿姆希尔公司 可大批量传送半导体衬底用的全罩式装载器具(舟)
US6744618B2 (en) * 1999-12-09 2004-06-01 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic chucks with flat film electrode
CN1585832A (zh) * 2001-04-12 2005-02-23 马特森技术公司 用于在半导体衬底上外延淀积膜的系统和方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281745A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のｌｓｉ半導体装置とその製造方法
EP0308873B1 (en) 1987-09-22 1993-08-04 Nippon Steel Corporation Ceramic composite and process for preparation thereof
JPH0434953A (ja) * 1990-05-30 1992-02-05 Denki Kagaku Kogyo Kk 静電チャック板
EP0493089B1 (en) 1990-12-25 1998-09-16 Ngk Insulators, Ltd. Wafer heating apparatus and method for producing the same
JPH05283411A (ja) * 1992-03-31 1993-10-29 Toshiba Corp 薄膜の形成方法
JPH07153820A (ja) 1993-11-30 1995-06-16 Kyocera Corp 半導体製造用サセプタおよびその製造方法
JPH08227933A (ja) 1995-02-20 1996-09-03 Shin Etsu Chem Co Ltd 静電吸着機能を有するウエハ加熱装置
JP3165396B2 (ja) 1997-07-19 2001-05-14 イビデン株式会社 ヒーターおよびその製造方法
US6140234A (en) * 1998-01-20 2000-10-31 International Business Machines Corporation Method to selectively fill recesses with conductive metal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87107754A (zh) * 1986-11-12 1988-08-17 赫罗斯·阿姆希尔公司 可大批量传送半导体衬底用的全罩式装载器具(舟)
US6744618B2 (en) * 1999-12-09 2004-06-01 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic chucks with flat film electrode
CN1585832A (zh) * 2001-04-12 2005-02-23 马特森技术公司 用于在半导体衬底上外延淀积膜的系统和方法

Also Published As

Publication number Publication date
JP2007173828A (ja) 2007-07-05
KR101329414B1 (ko) 2013-11-14
US20070138601A1 (en) 2007-06-21
CN101026119A (zh) 2007-08-29
TW200737400A (en) 2007-10-01
US7446284B2 (en) 2008-11-04
DE102006059736A1 (de) 2007-07-19
KR20070066899A (ko) 2007-06-27

Similar Documents

Publication Publication Date Title
CN101026119B (zh) 耐蚀刻晶片处理装置和其制造方法
JP5524213B2 (ja) 調整可能な電気抵抗率を有するウェーハ処理装置
TWI663681B (zh) 靜電夾具以及製造其之方法
US7364624B2 (en) Wafer handling apparatus and method of manufacturing thereof
US8168050B2 (en) Electrode pattern for resistance heating element and wafer processing apparatus
US20080016684A1 (en) Corrosion resistant wafer processing apparatus and method for making thereof
US20080006204A1 (en) Corrosion resistant wafer processing apparatus and method for making thereof
TW201606105A (zh) 離子輔助沉積的稀土氧化物之頂部塗層
US20080141938A1 (en) Processing apparatus, coated article and method
JP2008520087A (ja) 封入型ウェーハプロセス機器とその作製方法
CN101101887A (zh) 抗腐蚀的晶片处理设备及其制造方法
US20090242544A1 (en) Wafer heating apparatus having electrostatic attraction function
JPH04277648A (ja) ダイヤモンド・コーティングを施した静電チャック
KR20080005047A (ko) 내식성 웨이퍼 가공 장치 및 그의 제조방법
US20030047283A1 (en) Apparatus for supporting a substrate and method of fabricating same
US20070221132A1 (en) Composition, coating, coated article, and method
US8115141B2 (en) Heating element
US20070274021A1 (en) Electrostatic chuck apparatus
JP4690367B2 (ja) 還元性雰囲気炉用炭素複合材料
US20220415694A1 (en) Electrostatic chuck, assembly including the electrostatic chuck, and method of controlling temperature of the electrostatic chuck
JPH0786379A (ja) 半導体製造用サセプタ
JP2001176646A (ja) セラミックスヒータ
TW202215595A (zh) 具有包括類似鑽石之碳及沉積矽基材料之突起之靜電卡盤及製造此之方法
JP4166383B2 (ja) 構造体およびその製造方法
JP2007019190A (ja) 支持装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20151221

EXPY Termination of patent right or utility model