CN101043003B - 用以制作具有金属控制电极的半导体组件的方法及半导体组件 - Google Patents
用以制作具有金属控制电极的半导体组件的方法及半导体组件 Download PDFInfo
- Publication number
- CN101043003B CN101043003B CN2007100886686A CN200710088668A CN101043003B CN 101043003 B CN101043003 B CN 101043003B CN 2007100886686 A CN2007100886686 A CN 2007100886686A CN 200710088668 A CN200710088668 A CN 200710088668A CN 101043003 B CN101043003 B CN 101043003B
- Authority
- CN
- China
- Prior art keywords
- layer
- ground floor
- thickness
- metal
- aluminium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims description 27
- 230000008569 process Effects 0.000 title claims description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 70
- 239000002184 metal Substances 0.000 claims abstract description 70
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 47
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 239000004411 aluminium Substances 0.000 claims description 44
- 239000000956 alloy Substances 0.000 claims description 14
- 229910045601 alloy Inorganic materials 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 150000001398 aluminium Chemical class 0.000 claims description 4
- 238000000151 deposition Methods 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 125
- 230000002349 favourable effect Effects 0.000 description 28
- 239000011241 protective layer Substances 0.000 description 12
- 239000010936 titanium Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 238000010276 construction Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- ACHQFNGCBWWVRR-UHFFFAOYSA-N NOPO Chemical compound NOPO ACHQFNGCBWWVRR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000889 atomisation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
Abstract
一种半导体组件的制作方法，及一种半导体组件，具有一金属栅极电极沉积在一半导体层上，且该栅极电极具有一栅极足部及一栅极头部。该组件是通过沉积铝的第一层于该半导体层之上，沉积第二金属的第二层于该第一层之上，沉积不同于该第二金属的附加金属的至少一附加层(G3)于该第二层之上，并且实施以升高温度的温度处理后制作成。
Description
技术领域
本发明有关具有金属控制电极的半导体组件的制作方法，及具有金属控制电极的半导体组件，做为场效应晶体管的栅极电极的金属控制电极具有较窄的栅极足部(foot)及较宽的栅极头部(head)，且典型的为近似T形。
背景技术
在具有场效应晶体管的单片式(monolithically)集成电路的情况中，特别是HEMT高性能场效应晶体管，做为控制电极的栅极的栅极长度是特别重要的，非常小的栅极长度的精确制作是极为关键的，控制电极的金属和半导体材料的材料组合根据合金形成、扩散、化学反应和对半导体特性的影响是至为重要的。常常，适合在Si基体上的电极金属并不适合用做复合半导体材料，特别是GaAs与InP，且反之亦然。
特别是在GaAs基体上的组件的情况中，相较于经常被使用的Ti/Pt/Au控制电极，铝做为栅极材料是有利的，铝拥有特别大的传导性，且与以长期而言是特别稳定的半导体材料通过扩散而形成连接，但不会损害该材料的特性。
由铝所做的控制电极被叙述于德国专利第DE 103 04 722 A1号案中，其中，铝被沉积在整个面积之上，且通过后续的标记和从连续的金属层的蚀刻来制作栅极头部。在经常被使用的另一种剥离(lift-off)技术中，在屏蔽中的用于栅极头部的结构是预先决定的，如果栅极足部与栅极头部是以自动调整的方式而彼此互相对齐，则是有利的。
在沉积栅极金属之后，需要至少一以升高温度的温度处理。但是，已经显示出随着减短栅极长度，具有Al栅极的场效应晶体管倾向展现NOPO(没有夹止)错误，使得该组件对许多应用来说是无法使用的。
发明内容
因此，本发明的目的在于提供一种半导体组件的制作方法，及在III-V化合物半导体基体上的半导体组件，其拥有有利的特性，且以长期而言是稳定的，即使是以小的栅极长度。
依据本发明，通过半导体组件的制作方法来达成此目的，而该半导体组件具有一金属栅极电极沉积在一半导体层之上，且具有栅极足部(foot)与栅极头部(head)，该方法包括下列步骤：
沉积铝的第一层于该半导体层之上；
沉积第二金属的第二层于该第一层之上；
沉积不同于该第二金属的附加金属的至少一附加层于该第二层之上；以及
实施以升高温度的温度处理，其中，在该温度处理期间，该第二金属限制该第一层中的铝的晶粒尺寸的生长。
依据有利的实施例，该第一层沉积有总计不大于栅极长度的1.5倍的层厚度。较佳地，该第一层是沉积有介于10nm与100nm之间的层厚度。
有利地，该第二层是由能够与Al形成合金的金属所形成的，且其中，在温度处理的步骤期间，使Al与该第二层的该金属形成合金于第一及第二层的边界面处。较佳地，该第二层是由Ti，Ni，或Pt所制作的。
依据有利的实施例，该第二层是沉积有小于该第一层的厚度(D1)的第二层厚度。较佳地，该第二层厚度是小于10nm。
依据有利的实施例，该栅极头部大部分是由该附加金属所制作的。
依据有利的实施例，该附加金属沉积有大于该第一及第二层的厚度之和的层厚度。
较佳地，该附加金属主要为铝。
依据有利的实施例，该栅极电极的这些层的至少一部分是通过气相沉积或阴极喷雾(atomization)法来予以沉积。
依据有利的实施例，该栅极足部是经由蚀刻不足(under-etched)的层的缺口而被沉积于凹陷信道中。
依据有利的实施例，该第一层沉积有总计为该凹陷信道的深度的至少50％的第一层厚度。
较佳地，该栅极头部是使用剥离(lift-off)方法来予以制作的。
本发明的目的是进一步通过一种半导体组件来予以达成，该半导体组件具有一金属栅极电极在GaAs基体上的半导体材料的半导体层上，该栅极电极具有一栅极足部及一栅极头部，且当从垂直于该半导体层的平面的方向来予以观看时是由几个层所组成的，这些层包括：
由铝所组成且具有第一层厚度的第一层；
在该第一层之上且由与铝不同的第二金属所组成的第二层；以及
形成于该第二层之上且由与该第二层的该金属不同的附加金属所组成的至少一附加层。
依据有利的实施例，该第一层厚度是不大于栅极长度的1.5倍。较佳地，该第一层厚度是介于10nm与100nm之间。
依据有利的实施例，该栅极足部是配置于凹陷信道中。
依据有利的实施例，该第一层厚度总计为该凹陷信道的深度的至少50％。
依据有利的实施例，该第二层的该金属与该第一层的Al形成合金于该第一及第二层的边界面处。较佳地，该合金是配置与该半导体层隔开一段距离。
有利地，该第二层含有Ti，Ni，或Pt。
依据有利的实施例，该第二层具有小于该第一层厚度的层厚度。较佳地，该第二层厚度是小于10nm。
依据有利的实施例，该栅极头部大部分是由该附加金属所形成的。较佳地，该附加金属的层厚度是大于该第一及第二层的层厚度的和。
依据有利的实施例，该附加层大部分是由铝所组成的。较佳地，该第一层中的该铝的平均晶粒尺寸是小于该附加层中的该铝的平均晶粒尺寸，特别是，该第一层中的该铝的平均晶粒尺寸总计为小于该附加层中的平均晶粒尺寸的50％。
在本发明的情况中，做为该栅极足部的第一层材料的铝(Al)与该半导体层的复合半导体材料(特别是在GaAs基体上)间的接触的有利特性被保持着。就此而论，除非另外有指示，否则该半导体层即为该控制电极被建构且沉积于其上的那个半导体层。该控制电极能够，特别是，形成具有该半导体层的肖特基(Schottky)二极管。通过插入不同金属的第二层，可以有利地避免NOPO错误，即使是以非常小的栅极长度，并且达成场效应晶体管的以长期而言是稳定的有利特性。
本发明获得这样的优点认识，即所述的NOPO错误的发生的基本原因为由于电迁移(electromigration)而发生于温度处理期间及/或在操作上的铝的晶粒尺寸生长。作为该栅极金属的铝的较大晶粒尺寸实际上有利于该栅极控制电极的低电阻。但是，已经显示出随着减短栅极长度，较大的晶粒尺寸在窄的栅极足部方面具有不利的影响。
对抗此不利现象，依据本发明，在于使用具有其有利的物理特性的铝作为具有第一厚度的薄的第一层中的栅极金属，且该第一层中的晶粒尺寸生长通过与铝不同的第二金属的第二层而被限制到比在整体都是由铝所构成的栅极的情况中还小的平均晶粒尺寸。
针对第二层，在被实施于该栅极电极的沉积后的温度处理(较佳为约400℃)期间，如果选择能够与第一层的铝形成合金，且与第一层的铝在第一和第二层之间的层边界形成合金的金属，则是有利的。如果由此所生成的合金层为与该半导体层隔开足够地远以避免金属-半导体转变(transition)的特性的损害，则是有利的。
如果铂(Pt)、镍(Ni)、或较佳为钛(Ti)被沉积于该第一层之上作为第二层中的第二金属，则是有利的。如果第二层厚度是小于10nm，特别是小于5nm，最好是小于2.5nm，则是有利的。
如果不同于第二层的金属的附加的栅极金属是以至少一附加层的方式而被沉积，则是有利的。如果栅极头部主要是由该附加的金属所构成的，则是有利的。该附加的金属是较佳沉积一比该第一与第二层厚度之和还大的层厚度。
如果铝被使用作为该附加的金属是有利的，这防止了其它金属在该第一层和该半导体层的方向上从该附加层扩散过该薄的第二层，且因此防止对该组件特性的不利影响。如果在温度处理之后，第一层的铝的平均晶粒尺寸是小于附加层中的平均晶粒尺寸是有利的，较佳总计少于附加层中的平均晶粒尺寸的50％，特别是少于20％。
栅极金属的沉积较佳是通过气相沉积法而发生，如果栅极头部的建构相对于栅极足部是以自动调整的方式而发生，则是有利的。该栅极头部在栅极长度的方向上的最大展幅较佳总计为栅极长度的至少1.5倍，且典型地能够总计为和约600nm一样多。如果该栅极头部在栅极长度的方向上的最大展幅是比栅极长度还大至少100nm是有利的，该栅极长度能够被减小至和约20nm一样多。
如果栅极足部是沉积于半导体表面的凹陷信道中，则为此目的，在一沉积于半导体材料上的层中制作具有该栅极的结构且横向蚀刻不足(under-etching)的缺口是有利的。如果该第一层的层厚度总计为该凹陷信道的深度的至少50％，特别是至少65％，最好为至少75％是有利的。
附图说明
从下面考虑配合附图的详细说明中，本发明的其它目的和特征将会变得明显。但是，即将会了解到，这些图形被设计来仅作为举例说明用，而不作为本发明的限制的界定。
在所有附图中，其中，相同的标号指示相同的组件：
图1a-1d是示出以几个步骤显示依据本发明的制作程序的示意图；及
图2是显示图1d的放大详图。
具体实施方式
现在参照附图，制作控制电极的不同的制作阶段被描述于图1a到1d中。从GaAs基体1开始，层2到5形成场效应晶体管的垂直剖面图。从目前的技术水准来看，已知有许多层顺序的例子，层的数目、层厚度值、和材料的组成在个别的情况中可以不同。
典型上，层2代表缓冲层，层3形成具有二维电子气体的半导体层(信道)，层4为阻障层并形成其上沉积有控制电极的金属的半导体层，且其形成具有控制电极的肖特基(Schottky)二极管，以及层5为用于经由欧姆接触OC的低欧姆电阻性组件接触的高度掺杂接触层。特别是，层4能够具有一终止层(stop layer)，作为在组件的制作的过程中蚀刻程序的蚀刻终止，在其位于顶部(也即，面向离开该基体)上的层边界中。
层5较佳包含GaAs，且如果可适用的话，附加的终止层包含，举例来说，AlAs或InGaP。
在于基体1上制作层程序2到5及制作欧姆接触OC之后，举例来说，由二氧化硅及/或氮化硅所做的保护层6被沉积于整个面积之上。
一层光刻胶或类似的材料被沉积于保护层6之上，且经由光刻法而制作栅极结构于其中。有了所建构的层7作为屏蔽，缺口MF被制作于保护层6中，该缺口决定了栅极足部的结构，光刻胶层7中的缺口MK决定了控制电极的栅极头部的结构。能够以自动调整的方式，通过分开的光刻步骤，或者仅以单一的光刻步骤来制作保护层6中的缺口MF和光刻胶层7中的缺口MK。延伸于缺口MF的两侧上的凹陷信道RC是通过保护层6中的缺口MF来予以制作，而保护层6横向蚀刻不足(under-etching)进入接触层5中。就此而论，凹陷信道的深度相当于接触层5的层厚度。栅极金属是通过阴极溅镀法或者较佳通过气相沉积法，经由缺口MF而被沉积于阻障层4之上，且经由缺口MK而被沉积于保护层6之上，借此，具有较窄的栅极足部及较宽的栅极头部的近似T形的电极被形成。所沉积的栅极金属也被沉积于栅极头部的周围中的光刻胶层之上，且能够从该处用剥离(lift-off)方法，以有利的方式来予以去除。
到目前为止所述的方法从目前的技术水准来看，基本上已知有许多变型。取代剥离方法，也可以实施通过蚀刻而从连续的金属层建构该栅极头部，如同也可以从说明书的背景技术部分中所引证的现有技术得知。
在依据本发明的实施例沉积栅极金属的情况中，Al的第一层G1，在此之上为一Pt，Ni，或较佳为Ti的第二层G2，而后再次，在此之上为Al的第三层G3被沉积，一层接着另一层。在通过蚀刻连续的金属层来建构栅极头部的情况中，Ti也因为其较好的可蚀刻性而是较佳的。
在结束依据图1a的栅极金属的沉积之后，在光刻胶层7上所沉积的金属是通过剥离而以后者的分解来予以去除，并且形成依据图1b的结构。在此情况下，典型地实施以升高温度的第一温度处理，举例来说，在约400℃时。在此温度处理的架构内，铝的晶粒尺寸生长发生在层G1和G3中，由于依据本发明所采取的措施，特别是层G1的层厚度D1(图2)的限制，所以层G1中的晶粒尺寸生长被限制于比层G3中还小的晶粒尺寸生长。
之后，保护层6被去除，并且暴露于图1c的组件结构涂覆有依据图1d的钝化层8，此钝化层的涂施于组件表面是已知的。
本发明实质上是有关凹陷信道RC中的半导体层4的半导体材料上的第一层G1的金属栅极电极的层结构、第一层之上的第二层G2、以及第二层G2之上的另一层G3，如此例中所示。在凹陷信道中的半导体材料上方的栅极足部中，和保护层到缺口MF的侧边上方的栅极头部中，皆发现该层顺序。图形中的个别的层及/或控制电极的比例并未按照其实际比例绘制。
层G1由铝所组成，其以特别有利的方式而形成到半导体层4的材料的边界面，并且特别是能够与其形成肖特基(Schottky)二极管。层G1是沉积有层厚度D1，其是有利地不大于栅极长度GL的1.5倍，特别是不大于控制电极的栅极长度GL，见图2。也发现层G1到缺口MF的侧边，且在保护层6的上表面上的缺口MK之内，而栅极头部的宽度GK与栅极长度的方向平行。
如果栅极长度GL是在300nm以下，特别是在20nm与300nm之间的范围中是有利的。栅极头部的宽度GK是大于栅极长度GL，且较佳总计为至少栅极长度GL的1.5倍，如果栅极头部的宽度GK在400nm与650nm之间是有利的。
垂直于半导体层的平面的第一层G1的厚度D1在10nm与100nm之间是有利的。特别是较佳使用Ti作为沉积在该第一层上的第二层的金属，该第一层的层厚度D1总计为保护层6下方的凹陷信道RC的深度的至少50％，特别是至少65％，最好为至少75％是有利的。凹陷信道的深度为至少约等于接触层5的层厚度。通过在第一层的上层边界与保护层6中的缺口MF间的些微距离，避免Ti以大的发散度气相沉积而穿透入凹陷信道中或者能够使其保持低，该第一层也能够直通到达缺口MF内。
第二金属(或金属混合物)的第二层G2是经由缺口MF且经由缺口MK而被沉积于第一层G1之上，第二金属是不同于铝，并且有利地拥有能够与铝形成合金，而且在后续的热处理期间或者在操作期间由于电迁移，限制第一层G1中的铝的晶粒尺寸生长的特性。举例来说，Pt、Ni，或者特别是Ti是适合的。晶粒尺寸生长的限制发生，特别是，由于铝层G1中的晶粒同时在所有的方向上生长的事实，以及在从G1到G2的层边界处晶粒尺寸生长的终止实质上致使晶粒尺寸生长横向至层边界平面的终止。因此，层G1的低的层厚度是特别重要的。
第二层G2的第二层厚度D2小于10nm，特别是小于5nm，最好是小于2.5nm是有利的。在至少一附加层(最好明确地说为一附加层G3)中的附加栅极金属是沉积在第二层G2之上。层G3中的附加栅极金属的沉积是以层厚度D3而发生，厚度D3大于第一层厚度和第二层厚度G1和G2之和是有利的。如果栅极头部主要由附加层G3中的附加栅极金属所构成的，则是有利的。
如果附加层G3由作为附加栅极金属的铝所构成的，则是有利的。这有助于具有非常低的特定电阻。
晶粒尺寸生长由于后续的温度处理，有利地是在约400℃时，及/或在组件的操作期间，由于电迁移，也发生在附加层G3的铝中。但是，在此，不需要或提供任何措施来限制晶粒尺寸生长。有关栅极头部的电阻，较大的晶粒尺寸是有利的，其垂直于图形的平面。在温度处理之后，铝的晶粒尺寸生长发生于第一层G1中，而第一层G1是小于附加层G3中的铝的平均晶粒尺寸是有利的，并且小于附加层G3中的铝的平均晶粒尺寸的50％，特别是20％是有利的。
在温度处理期间，各种金属的合金形成也发生在第二层G2到第一层G1和第三层G3的边界面处。形成在第一层中的合金区域并不直通到达半导体层4是有利的，并且与层4隔开足够地远，使得控制电极的第一层G1与半导体层4间的肖特基(Schottky)转变的特性不会受该合金所损害。
在上面和本申请权利要求范围中所述以及从图形中很明显的特征能够有利地个别地实施或者以各种的组合来予以实施。本发明并不限于所述的代表性实施例，而是在熟悉本技术领域的人员的能力范畴之内，能够以许多不同的方式来做修正。特别是有关半导体层的组成，不同的变型对熟悉本技术的人员而言是熟悉的，如同为等同之物，并且，特别是，也能够提供InP基体来代替GaAs基体。
因此，虽然仅显示及说明本发明的一些实施例，但是很明显的，许多改变及修正可以被做成，而没有违离本发明的精神和范畴。
Claims (26)
1.一种半导体组件的制作方法，该半导体组件具有一金属栅极电极沉积在一半导体层之上，且具有一栅极足部及一栅极头部，该方法包括下列步骤：
沉积铝的第一层(G1)于该半导体层之上；
沉积第二层(G2)于该第一层(G1)之上，该第二层是由与铝不同的第二金属所组成；
沉积至少一附加层(G3)于该第二层之上，该附加层是大部分或者全部由铝所组成；以及
实施以升高温度的温度处理，而在该升高温度时发生铝的晶粒尺寸的生长，其中，在该温度处理期间，该第二金属使该第一层(G1)中的铝的晶粒尺寸的生长限制在小于该额外层中的铝的平均晶粒尺寸的平均晶粒尺寸。
2.如权利要求1的方法，其特征在于，该第一层沉积有总计不大于栅极长度的1.5倍的层厚度(D1)。
3.如权利要求1的方法，其特征在于，该第一层沉积有介于10nm与100nm之间的层厚度(D1)。
4.如权利要求1的方法，其特征在于，该第二层是由能够与Al形成合金的金属所形成的，且其中，在温度处理的步骤期间，使Al与该第二层的该金属形成合金于第一及第二层的边界面处。
5.如权利要求4的方法，其特征在于，该第二层(G2)是由Ti，Ni，或Pt所制作成。
6.如权利要求1的方法，其特征在于，该第二层(G2)沉积有小于该第一层的厚度(D1)的第二层厚度(D2)。
7.如权利要求6的方法，其特征在于，该第二层厚度(D2)是小于10nm。
8.如权利要求1的方法，其特征在于，该栅极头部大部分由该附加金属所制作成。
9.如权利要求1的方法，其特征在于，该附加金属沉积有大于该第一及第二层的厚度的和的层厚度(D3)。
10.如权利要求1的方法，其特征在于，该栅极电极的这些层的至少一部分是通过气相沉积或阴极喷雾法来予以沉积。
11.如权利要求1的方法，其特征在于，该栅极足部是经由蚀刻不足的层的缺口(MF)而被沉积于凹陷信道(RC)中。
12.如权利要求11的方法，其特征在于，该第一层沉积有总计为该凹陷信道(RC)的深度(DR)的至少50％的第一层厚度。
13.如权利要求10的方法，其特征在于，该栅极头部是使用剥离方法来予以制作成。
14.一种半导体组件，具有一金属栅极电极在GaAs基体上的半导体材料的半导体层上，该栅极电极具有一栅极足部及一栅极头部，且当从垂直于该半导体层的平面的方向来予以观看时是由几个层所组成的，这些层包括：
由铝所组成且具有第一层厚度(D1)的第一层(G1)；
在该第一层(G1)之上且由与铝不同的第二金属所组成的第二层(G2)；以及
形成于该第二层之上且由与该第二层的该金属不同的附加金属所组成的至少一附加层(G3)，其中，该附加层是大部分或者全部由铝所组成，且其中，该第一层中的铝的平均晶粒尺寸小于该附加层中的铝的平均晶粒尺寸。
15.如权利要求14的半导体组件，其特征在于，该第一层厚度(D1)是不大于该栅极长度的1.5倍。
16.如权利要求14的半导体组件，其特征在于，该第一层厚度(D1)是介于10nm与100nm之间。
17.如权利要求14的半导体组件，其特征在于，该栅极足部是配置于凹陷信道中。
18.如权利要求17的半导体组件，其特征在于，该第一层厚度(D1)总计为该凹陷信道的深度的至少50％。
19.如权利要求14的半导体组件，其特征在于，该第二层的该金属与该第一层的Al形成合金于该第一及第二层的边界面处。
20.如权利要求19的半导体组件，其特征在于，该合金是配置与该半导体层隔开一段距离。
21.如权利要求19的半导体组件，其特征在于，该第二层含有Ti，Ni，或Pt。
22.如权利要求14的半导体组件，其特征在于，该第二层(G2)具有小于该第一层厚度(D1)的层厚度(D2)。
23.如权利要求22的半导体组件，其特征在于，该第二层厚度(D2)是小于10nm。
24.如权利要求14的半导体组件，其特征在于，该栅极头部大部分是由该附加层(G3)所形成。
25.如权利要求22的半导体组件，其特征在于，该附加层(G3)的层厚度(D3)是大于该第一及第二层的层厚度(D1，D2)之和。
26.如权利要求14的半导体组件，其特征在于，该第一层中的该铝的平均晶粒尺寸总计为小于该附加层中的平均晶粒尺寸的50％。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102006012369.7 | 2006-03-17 | ||
| DE102006012369A DE102006012369A1 (de) | 2006-03-17 | 2006-03-17 | Verfahren zur Herstellung eines Halbleiterbauelements mit einer metallischen Steuerelektrode und Halbleiterbauelement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101043003A CN101043003A (zh) | 2007-09-26 |
| CN101043003B true CN101043003B (zh) | 2011-09-21 |
Family
ID=38162142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100886686A Active CN101043003B (zh) | 2006-03-17 | 2007-03-14 | 用以制作具有金属控制电极的半导体组件的方法及半导体组件 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7573122B2 (zh) |
| EP (1) | EP1835528B1 (zh) |
| JP (1) | JP5348847B2 (zh) |
| CN (1) | CN101043003B (zh) |
| AT (1) | ATE544177T1 (zh) |
| CA (1) | CA2579325C (zh) |
| DE (1) | DE102006012369A1 (zh) |
| TW (1) | TWI350560B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8502272B2 (en) * | 2007-05-16 | 2013-08-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Metal-oxide-semiconductor high electron mobility transistors and methods of fabrication |
| CN110326090A (zh) * | 2017-02-27 | 2019-10-11 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN113793803A (zh) * | 2021-08-19 | 2021-12-14 | 联芯集成电路制造(厦门)有限公司 | 铝金属栅极的制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307245B1 (en) * | 1999-07-16 | 2001-10-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119868A (ja) * | 1982-12-27 | 1984-07-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| US4679311A (en) | 1985-12-12 | 1987-07-14 | Allied Corporation | Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing |
| JPH05335348A (ja) * | 1992-05-29 | 1993-12-17 | Toshiba Corp | 半導体装置 |
| JPH08139106A (ja) * | 1994-11-11 | 1996-05-31 | Hitachi Ltd | 電界効果型化合物半導体装置 |
| JPH10107300A (ja) * | 1996-10-03 | 1998-04-24 | Hitachi Ltd | 半導体装置 |
| JPH11154678A (ja) * | 1997-11-20 | 1999-06-08 | Nec Corp | 半導体装置およびその製造方法 |
| JP3379062B2 (ja) | 1997-12-02 | 2003-02-17 | 富士通カンタムデバイス株式会社 | 半導体装置及びその製造方法 |
| JP3416532B2 (ja) * | 1998-06-15 | 2003-06-16 | 富士通カンタムデバイス株式会社 | 化合物半導体装置及びその製造方法 |
| US6686616B1 (en) * | 2000-05-10 | 2004-02-03 | Cree, Inc. | Silicon carbide metal-semiconductor field effect transistors |
| US6906350B2 (en) * | 2001-10-24 | 2005-06-14 | Cree, Inc. | Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure |
| WO2003071607A1 (fr) * | 2002-02-21 | 2003-08-28 | The Furukawa Electric Co., Ltd. | Transistor a effet de champ gan |
| DE10304722A1 (de) | 2002-05-11 | 2004-08-19 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements |
| JP2004055677A (ja) * | 2002-07-17 | 2004-02-19 | Communication Research Laboratory | 電界効果トランジスタのゲート電極とその作製方法 |
| JP3960957B2 (ja) * | 2003-09-05 | 2007-08-15 | 古河電気工業株式会社 | 半導体電子デバイス |
| US7129182B2 (en) * | 2003-11-06 | 2006-10-31 | Intel Corporation | Method for etching a thin metal layer |
| US7253015B2 (en) * | 2004-02-17 | 2007-08-07 | Velox Semiconductor Corporation | Low doped layer for nitride-based semiconductor device |
-
2006
- 2006-03-17 DE DE102006012369A patent/DE102006012369A1/de not_active Withdrawn
- 2006-04-13 AT AT06007759T patent/ATE544177T1/de active
- 2006-04-13 EP EP06007759A patent/EP1835528B1/de active Active
- 2006-11-28 US US11/605,020 patent/US7573122B2/en active Active
-
2007
- 2007-02-20 CA CA 2579325 patent/CA2579325C/en active Active
- 2007-03-14 CN CN2007100886686A patent/CN101043003B/zh active Active
- 2007-03-15 TW TW096108971A patent/TWI350560B/zh active
- 2007-03-19 JP JP2007070894A patent/JP5348847B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307245B1 (en) * | 1999-07-16 | 2001-10-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007251180A (ja) | 2007-09-27 |
| JP5348847B2 (ja) | 2013-11-20 |
| DE102006012369A1 (de) | 2007-09-20 |
| TWI350560B (en) | 2011-10-11 |
| TW200737318A (en) | 2007-10-01 |
| ATE544177T1 (de) | 2012-02-15 |
| US20070218642A1 (en) | 2007-09-20 |
| CN101043003A (zh) | 2007-09-26 |
| EP1835528A2 (de) | 2007-09-19 |
| EP1835528B1 (de) | 2012-02-01 |
| US7573122B2 (en) | 2009-08-11 |
| EP1835528A3 (de) | 2009-10-21 |
| CA2579325C (en) | 2015-04-28 |
| CA2579325A1 (en) | 2007-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368823B1 (en) | Semiconductor device and method of manufacturing the same | |
| US11916129B2 (en) | Methods of forming diodes | |
| US8896025B2 (en) | Method for fabricating semiconductor device | |
| US11791440B2 (en) | Method of manufacturing light emitting element | |
| US20080277678A1 (en) | Light emitting device and method for making the same | |
| CN101043003B (zh) | 用以制作具有金属控制电极的半导体组件的方法及半导体组件 | |
| US20210184054A1 (en) | Semiconductor device and its manufacturing method | |
| US7029965B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5220904B2 (ja) | ＧａＮ系化合物半導体装置 | |
| KR100942713B1 (ko) | 질화물계 발광소자 및 그 제조방법 | |
| US20020025664A1 (en) | Process for production of gate electrode and gate electrode structure | |
| CN108198758B (zh) | 一种垂直结构的氮化镓功率二极管器件及其制作方法 | |
| JPH0945890A (ja) | オーミック電極構造、半導体装置およびその製造方法 | |
| US5659179A (en) | Ultra-small semiconductor devices having patterned edge planar surfaces | |
| JPH03102819A (ja) | 半導体装置の製造方法 | |
| US20080006853A1 (en) | Schottky Electrode of Nitride Semiconductor Device and Process for Production Thereof | |
| JP2661235B2 (ja) | 半導体装置の製造方法 | |
| JPH0581067B2 (zh) | ||
| CN111584364A (zh) | 半导体装置的制造方法及半导体装置 | |
| JPH01266761A (ja) | ショットキバリア半導体装置の製造方法 | |
| JP2003045897A (ja) | 半導体装置及びその製造方法 | |
| JPH05243556A (ja) | ショットキーダイオード | |
| JPH04206832A (ja) | オーミック電極の形成方法 | |
| JPH01119062A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |