CN101044578B - 提供基于平均阈值的刷新机制的存储器件和方法 - Google Patents

Abstract

本发明涉及一种非易失性存储器件，包括：存储器阵列(10、20)，具有设置为多行和多列的多个存储器单元(100、200)；位线导线(12、22)，与存储器单元的所述行相连；平均电路(11、21)，具有与多个所述位线导线(12、22)相连的输入，所述平均电路(11、21)被设置成确定所述多个位线导线(12、22)上的各自模拟信号电平的平均电平；监测电路(13、23)，与所述平均电路(11、21)相连，所述监测电路(13、23)被设置成监测所述平均电平，并且当所述平均电平表现出预定行为时输出刷新命令；以及刷新电路(15、25)，与所述监测电路(13、23)相连，并且设置成响应于所述刷新命令，对所述多个存储器单元(100、200)的至少一个选择进行刷新。

Description

提供基于平均阈值的刷新机制的存储器件和方法

技术领域

本发明涉及一种非易失性存储器件，更具体地，涉及一种诸如EPROM、闪速存储器等之类的电可编程可擦除非易失性半导体存储器件。还涉及一种对该非易失性存储器件进行刷新的方法。

背景技术

在现有技术中，非易失性存储器件是公知的。例如，EPROM或闪速存储器通常用于要求有限重新编程的数据半永久存储的应用中。然而，当前EPROM和闪速存储器意欲代替磁盘和其他永久大容量存储介质，使得存储器的可靠性和可用性要求更高。

该公知存储器件包括具有多个存储器单元的存储器阵列，所述存储器单元设置成形成多行和多列的二维矩阵。其中的每一个存储器单元包括浮置栅极场效应晶体管，其栅极与字线(行)相连，其漏极与位线(列)相连，以及其源极与源极线相连。通常按照k阶(rank)的多列对位线进行分组，以形成具有k个比特长度的二进制字。与相同的字线相连的单元形成闪速存储器的物理页，因而包括多个二进制字。将存储器阵列分为由一组页形成的扇区，在所述页中电连接源极线。

通常，该存储器件的每一个存储器单元使用某种保存的物理数量来存储一个比特的数据，所述物理量可以在写入期间受影响，并且在读取期间来读出。在许多可编程存储器中，该物理量是电隔离的电极上的电荷。例如，在闪速存储器的情况下，晶体管包含通常称作浮置栅极的附加的多晶硅区。通过在该浮置栅极中限制预定量的电荷来记忆数据。更具体地，从衬底通过电介质区传送到浮置栅极的电荷影响源极-漏极沟道的导电性和场效应晶体管的阈值电压。物理地，由于浮置栅极中限制不同量的电荷，那么可以将阈值电压之间的差别和源极-漏极电流之间差别用于限定不同的逻辑状态(例如“0”、“1”、…、“低”、“高”、…)。然而，这里将物理量理解为较宽的意思，例如一片可磁化材料的磁化、铁电材料的极化、电阻等。

每一个存储器单元配置有转换机制，用于产生取决于物理量的值的电信号。读出机制向位线提供电信号。更一般地，将位线理解为承载表示数字的信号的线路，典型地为二进制数字，即比特，但是不排除具有q>2的q进制(q-ary)数字。在位线上得到的电信号本质上是模拟信号，即可以假设为连续范围的任意值的信号。这对于使用模拟物理量来表示数据的存储器单元是不可避免的，但是即使对于将数据存储为离散状态的单元，例如具有交叉耦合的反相器的SRAM单元，位线上的电信号经常具有模拟特性，因为与影响位线上的信号的其他因素相比，单元的驱动强度相对较小。

因此，读出电路与位线相连，以将位线上的模拟电信号转换为离散的逻辑信号，典型地，通过从两个(或更多)分离的范围的一个中输出信号值，表示已经检测到两个(或更多)离散逻辑值的哪一个。为了区别是输出一个逻辑值还是另一个逻辑值，读出电路将位线上的模拟电信号与基准电平(level)进行相比较。取决于位线上的模拟电信号是在基准电平以上或一下，读出电路输出分别表示第一或第二逻辑电平的数字信号。从而，必须仔细地设定基准电平，使得与在单元中存储的数据不相关的因素不会影响读出结果。

在“正常”条件下，例如，在基准电平以下采用足够的裕度擦除双态存储器单元，并且在基准电平以上采用足够的裕度进行编程。由于诸如闪速存储器之类的技术进步的存储器件具有在占据硅的面积方面非常紧凑的优势，因此，对于相同的硅面积，具有明显更大的存储容量。然而，由于减小的存储器单元尺寸，在较长的保持时间段和/或对于存储器阵列的相同位置中的存储器单元的频繁的读取、写入和擦除访问之后，它们易于受到缺陷和故障的影响。例如，在闪速存储器中，电荷从浮置栅极中或在浮置栅极上泄漏。因此，浮置栅极晶体管的阈值电压可能偏移。存储器单元中阈值电压的偏移部分地是由于老化，但是还由于外界条件，例如来自存储器阵列的相邻区域上的正常操作(擦除、编程或读取)的压力，所述操作在各个存储器单元中产生扰动。例如，其他页面的存储器单元与位线直接相连，并且没有由存取晶体管进行保护。存储器单元将在其漏极重复地接收施加到相邻页面的单元上的编程电压，用户在所述相邻页面的单元上执行擦除和编程循环，这将引起其浮置栅极上俘获的电荷的渐变更改。当由于该扰动导致将阈值电压从其编程电平偏移时，读取预期的存储状态的可靠性可能打折扣。在初始阶段，这些“软错误”不是足够严重以在存储器件的正常操作期间容易地检测到。然而，如果允许继续所述偏移，超过基准电平，软错误将最终产生读取错误。

因此，例如在US专利5,532,962中，要求了用于闪速存储器的刷新机制，根据所述要求在对每一个字进行编程之后，或许多字编程周期之后，在存储器阵列中检查全部单独存储器单元的阈值电压。更具体地，测试所述单元以确定是否维持了它们的裕度，并且如果任意单独单元的阈值电压落在规定的基准值以下，对存储器的那些特定区域中的全部存储器单元重新编程。然而，这种在整个存储器阵列上的检查过程的缺点是：通过不必要地占据微处理器来控制刷新操作，显著地减慢了存储器操作，尽管所述区域中的其他单元仍然是正常。此外，这引起对于那些正确运行单元的额外磨损，并且甚至可能引起过编程。

在US6,714,453中描述了一种刷新机制，试图通过仅按页面方式对存储器单元进行刷新或重新编程，并且通过对由至少一行浮置栅极晶体管形成的非易失性计数器进行递增来监测刷新操作，来解决上述缺点。然而，该解决方案仍然受到上述问题的影响，具体地，当页面中的一个单元不正常工作、并且因此不断地引起刷新操作时。

发明内容

因此，本发明的一个目的是提供一种非易失性存储器件和一种对该设备进行刷新的方法，允许改进刷新机制。

根据本发明的第一方面，该目的是通过一种非易失性存储器件实现的，所述非易失性存储器件包括：存储器阵列，具有设置为多行和多列的多个存储器单元；位线导线，与存储器单元的所述行相连；平均电路，具有与多个所述位线导线相连的输入，所述平均电路被设置成确定所述多个位线导线的各自模拟信号电平的平均电平；监测电路，与所述平均电路相连，所述监测电路被设置成监测所述平均电平，并且当所述平均电平表现出预定行为时输出刷新命令；以及刷新电路，与所述监测电路相连，并且设置成响应于所述刷新命令，对所述多个存储器单元的至少一个选择进行刷新。

尽管在全部前述措施中，刷新操作通过任意单元的模拟存储器单元输出的行为来进行触发，但是本发明是根据这样的实现：如果一组单元的存储器单元内容的平均电平表现出预定行为，也可以对一组存储器单元的刷新操作进行触发。原理上，预定的行为可以是所述组(或多个)单元的任意反常的可检测行为。因为在大多数情况中所得到数据错误可以通过误差校正码或算法(ECC)进行校正，所以对于单独单元(例如处于不正常工作的单元)刷新可能太迟的结果是可以接收的。按照这种方式，可以防止单独的不正常工作单元将引起不必要的较高刷新频率。同样，可以防止由于较高刷新频率导致的存储器单元的早期磨损。

本发明可以应用于具有在每一个位线导线上输出二进制比特信号信息的单元的存储器，而且可以应用于具有输出q进制信号(其中q>2)的单元的存储器。在后一种情况下，由所述平均电路输出至少两个平均电平，并且由所述监测电路进行监测。贯穿本说明书将维持术语位线导线，尽管所述位线导线在q>2时可以承载从q个电平中选定的信号。

原理上，可以从任意多个所述模拟信号电平得到平均电平，即，从一对存储器单元直到全部页面。优选地，将对于一个字中的全部比特的位线导线，或实质上来自存储矩阵的全部位线导线用于进行平均，例如，对于8个比特、64个比特、120个比特或甚至更多比特的位线导线。甚至对许多连续读出的页面进行平均也是可能的。读出越多的单元用于进行平均，平均电平将越强健地对抗单独单元的偏移。另一方面，已进行平均的单元的数目不应该太大，以便限制未识别的不正常工作单元的概率，使得将不会超过ECC的能力，并且可以容易地对不可靠数据进行校正。

平均电路输入可以直接地或间接地与多个所述位线导线相连，或者直接地和间接地相连。用这种方法，如果需要，对所述多个位线导线上的模拟信号电平的选择可以有效。因此，在最宽的意义上，平均电平覆盖了所述位线上的任意(子)组选定模拟信号的平均电平。具体地，在二进制存储器件中，可以对“全部”平均电平、表示二进制“1”状态的模拟信号的平均“高”电平、表示二进制“0”状态的模拟信号的平均“低”电平进行监测，如以下将详细解释的那样。而且，也可以连续地或并行地确定多于一个或甚至全部的这些平均电平，以便监测它们的相对行为。可以将该原理直接推广到具有多于两个模拟状态(能够存储其中q>2的q进制数字)的存储器单元。因此，可以选择表示任意逻辑状态或任意组状态的模拟信号的平均电平，以便启动刷新操作。

根据组成本发明第一方面进一步发展的第二方面，还将所述监测电路设置成接收预定阈值，以将所述平均电平与所述阈值进行比较，并且取决于比较结果，输出所述刷新命令。

因此，监测所述平均电平的一种方式是将所述平均电平与预定阈值进行比较。例如，该阈值可以是从查找表中获得的数字值，用于进一步的处理，或者可以将给阈值直接提供作为模拟信号。代替一个阈值，还可以提供几个阈值，允许有区别地监测所述平均值和/或监测分配给不同逻辑状态的平均值，等等。同样，可以输入单独的阈值，并且可以根据预定关系推断出多个阈值。

可以按照不同的方式(取决于选定用于进行平均的信号)来完成比较。例如，可以输出刷新命令，使得当平均电平降到阈值以下时，将对所述存储器阵列的范围进行重新编程。在另一个实施例中，可以当分配给第一逻辑状态的第一平均电平降到第一阈值以下、并且分配给第二逻辑状态的第二平均电平超过第二阈值时输出刷新命令。

根据组成本发明第一或第二方面进一步发展的第三方面，所述非易失性存储器件还包括：选择装置，与所述多个位线导线相连，所述选择装置被设置成从所述多个位线导线的各自模拟信号电平中选择，那些模拟信号电平被分配给至少一个预定逻辑状态的数据信号，从而所述平均电路与所述选择装置相连，所述平均电路被设置成确定由所述选择装置选定的各自模拟信号电平的选定平均电平。

在该实施例中，平均电路经由选择装置与多个位线导线间接相连。这允许为了另外的监测/比较，对代表一个或几个选定逻辑状态的模拟信号进行选择性地平均。

根据组成本发明第三方面进一步发展的第四方面，所述监测电路被设置成将所述选定平均电平与根据全部所述多个位线导线的各自模拟信号电平确定的全部平均电平进行比较，并且用于取决于比较的结果输出所述刷新命令。

这里，对全部平均电平和一个选定的平均电平之间的相对行为进行监测。为了确定全部平均电平，可以取决于平均电路、选择电路和连接性的布局，使全部所述多个位线导线上的各自模拟信号电平绕过选择装置，或者使之通过选择装置。

在根据组成本发明第四方面进一步发展的第五和第六方面的二进制存储器的情况下，选择装置可以选择承载分配给“高”数据信号(表示逻辑“1”状态)的信号的那些位线导线、或选择承载分配给“低”数据信号(表示逻辑“1”状态)的信号的那些位线导线。因此，将平均电路设置成分别确定平均“高”电平或平均“低”电平和“全部”平均电平。监测电路将所述平均“高”/“低”电平与所述全部平均电平进行比较。即，还可以将监测电路设置成接收预定阈值，然后，例如当平均“高”电平和全部平均电平之间的差别、以及全部平均电平和平均“低”电平之间的差别分别降到所述预定阈值以下时，可以输出刷新命令。

根据组成本发明第三方面进一步发展的第七方面，将所述监测电路设置成将所述选定平均电平与另一个选定平均电平进行比较，并且取决于比较结果来输出所述刷新命令。

这里，例如，对分配给两个不同逻辑状态的选定平均电平之间的相对行为进行监测。可以取决于选择电路的设计，连续地或并行地选择模拟信号。

在诸如闪速存储器之类的非易失性二进制存储器件的情况下，根据组成本发明第七方面进一步发展的第八方面，将所述选择装置设置成从所述多个位线导线上的各自模拟信号电平中，选择分配给“低”数据信号(表示逻辑“0”状态)的那些电平和分配给“高”数据信号(表示逻辑“1”状态)的那些电平。将平均电路设置成根据由所述选择装置选定的各自模拟信号电平，来确定平均“低”电平和平均“高”电平。还将监测电路设置成接收预定阈值，并且当所述平均“高”电平和所述平均“低”电平之间的差降到所述阈值以下时输出所述刷新命令。

根据组成本发明第一至第八方面任意一个的进一步发展的第九方面，非易失性存储器件还包括：读出装置，与所述位线导线相连，所述读出装置被设置成形成各自的数据信号，分别通过将来自多个位线导线的各自模拟信号与由所述平均装置输出的所述平均电平进行比较来得到。

这导致对于固态存储器的比特检测器机制，如相同所有人在2004年7月27日递交的在先申请EP 04103588.2和在2004年4月22日递交的EP 04101675.9中所建议的那样。如果仅使用来自全部可能字的选定子集的字，该机制使用实质无DC的编码(DC-freecoding)方案将用户数字(典型地，比特)转换成通道数字(典型地，比特)。选择这些字，使得各个逻辑电平的数字(典型地比特)数目之间的净差别(netdifference)在所述字中从0至位线数目范围的子范围之内。在二进制系统的情况下，优选地，选择这些字，使得一半通道比特是逻辑状态“1”，而另一半通道比特是逻辑状态“0”。因此，平均装置输出设置在分配给“低”和“高”数据信号的理想模拟信号电平之间的大约中间的“全部”平均电平信号。

根据该实施例的全部平均电平，同时可以用于对刷新操作进行触发，并且将所述全部平均电平作为基准电平(在下文中也称作最优检测阈值)，用于读出电路将位线的模拟电信号分配给一个逻辑值或另一个(比特检测)。用相反方式，当总之对于比特检测确定了最优检测阈值时，几乎不存在附加的硬件成本来应用根据本发明的存储器刷新机制。

根据本发明第十方面的以上目的还通过对非易失性存储器件进行刷新的方法来实现，所述方法包括：从多个存储器单元接收模拟输出信号；确定来自所述存储器单元的各自模拟输出信号电平的平均电平；监测所述平均电平；当所述平均电平表现出预定行为时输出刷新命令；以及响应于所述刷新命令，对所述多个存储器单元的至少一个选择进行刷新。

附图说明

从结合附图对本发明优选实施例的以下描述，本发明的以上和其他目的、特征和优点将变得显而易见，其中：

图1示出了具有根据本发明第一实施例的存储器件的方框图；

图2示出了具有根据本发明第二实施例的存储器件的方框图；

图3示出了“全部”平均电平行为和对刷新操作进行触发的预定阈值电平；

图4示出了平均“高”电平和平均“低”电平行为；

图5示出了平均“高”电平和“全部”平均电平行为；

图6示出了“全部”平均电平和平均“低”电平行为。

具体实施方式

图1示出了具有包括多行和多列矩阵的存储器单元100(仅一个提供有参考数字)的存储器阵列10的电路。单元100的每一列与相应的位线导线12相连。位线导线12与相应读出装置(读出放大器)14的第一输入以及平均电路11的输入相连。平均电路具有与读出放大器14的第二输入和监测电路13的第一输入共同相连的输出。监测电路13的第二输入示出为由箭头19表示的基准值的输入。监测电路的输出与刷新电路15相连。刷新电路与所述存储器阵列10相连，以便按照公知方式执行刷新操作。读出放大器14具有经由字转化电路17与处理电路18相连的输出。典型地，将图1的整个电路集成到单个半导体集成电路中。

在操作中，每一个存储器单元100以模拟物理性质值的形式存储关于相应二进制值的信息。例如，以在电隔离电极上存在的电荷量的形式，或以一片磁性材料的磁化形式，等等。例如，当已经读取所述信息时，由寻址电路(未示出)从一行单元或一行单元中的一部分选择多个单元100。相应地，选定的单元施加与信息相关的电信号，例如以位线导线12的电压形式。当来自单元的电信号是位线导线12上的电流时，还可以将电流复制电路设置在位线导线12、平均电路11和读出放大器14的第一输入之间。然后，平均电路11向读出放大器14的第二输入提供相应的彼此相等的基准电流。例如，电流复制电路可以实现为两路输出电流镜电路(在某个地方示出了电流复制电路吗？为什么它们具有数字？该数字干预图2所示的编号)。

平均电路11接收电信号(电流和/或电压)，并且根据该实施例输出与平均电路相连的全部位线导线12的电信号的平均值相对应的电信号。一方面，将该平均电平馈送到监测电路13，以便通过将所述平均值与输入阈值19进行比较来监测所述平均值的行为。另一方面，平均电路11同时作为基准电平选择电路。将平均电平馈送到读出放大器14作为基准电平，用于通过将其与位线导线12上模拟信号进行比较来形成数据信号。为此目的，保证(全部)平均电平不会被存储器中存储的内容太多地影响是重要的。因此，应该使用将用户比特转换成通道比特的实质无DC的编码方案。平均电路11基于在存储器10中存储的字的比特内容，确定位线导线12上的电信号的平均。由单元100的内容来限定一个字，当选定存储地址时，所述单元100并行地向读出放大器14施加电信号。优选地，从可能字的子集中选择存储器10中全部可寻址的字，使得每一个字包含基本上一样多的逻辑1和逻辑0。例如，在9比特的字的情况下，存在420个字，具有3个到6个之间的逻辑1。可以选择这些字中的256个字用于表示存储器10中的8比特数据字数据。

平均电路11可以包括1/n的输入/输出因子的多输出电流镜，输入电流被馈送到公共输入晶体管(所述公共输入晶体管镜像处理输入电流的总和)，输入电流的总和除以n，通过输出晶体管到读出放大器14的第二输入。例如，通过使输入晶体管是输出晶体管的n倍宽、或通过使并联地使用与输出晶体管大小相同的n个输入晶体管来实现所述输入输出因子。当然，还可以使用例如求和电路来对于电压输出信号实现平均，包括连接在位线导线12和求和节点之间的多个电阻器、以及连接在求和节点和读出放大器14的第二输入之间的缓冲放大器。

该实施例中的监测电路13可以是任意类型的，例如，包括差分放大器电路、交叉耦合放大电路(如用于DRAM)、电流模式读出放大器等。当比较结果示出平均电平超过预定阈值19或降到预定阈值19以下时，例如当由平均电路11提供的平均电平信号和阈值之间的差改变符号时，监测电路13向刷新电路15输出刷新命令。

可以将刷新电路15设置成对存储器阵列10进行擦除，或者对存储器单元100的至少一个选择或块(一个或多个)进行擦除，并且随后再次对其重新编程。更准确地，可以首先读取必须进行刷新的存储器(块)，以及可以在例如读出放大器中临时地存储当前读取的数据，用于在擦除之后将其重新写入到相同的存储器(块)中。例如，可以应用源擦除方法、通道擦除方法或页面擦除方法。

读出放大器14将各个位线导线12上的电信号与基准电平进行比较，并且取决于位线导线12上的电信号分别在基准电平以上或以下，来输出逻辑1或逻辑0信号。读出放大器14可以是对于此目的任意合适类型的，例如，还包括差分放大器电路、交叉耦合放大电路、电流模式读出放大器等。

转化电路17将来自读出放大器14的逻辑1和逻辑0的组合转化为已转化的数据字，并且具体地转化成上述所述无DC的沟道代码中。处理电路18使用已转化的数据字，用于为所述电路所特有的数据处理功能。

图2示出了还包括具有与位线22相连的第一输入的选择装置26的存储器件的替代实施例。第二输入与读出装置24的输出相连。将从读出装置输出得到的逻辑1或逻辑0信号利用为：使各个位线导线22上的模拟电信号经过平均装置21，或阻塞各个模拟信号。通过该装置，仅由表示一个(或几个)选定逻辑状态的模拟信号来形成平均电平。将如此形成的平均“高”或平均“低”电平输出到监测装置用于进一步地监测。另外，可以通过使全部模拟信号通过而无需位选择(实际通过选择全部逻辑状态)来形成“全部”平均电平。在监测电路23中，可以在每对平均电平的输入之间进行比较。此外，为此目的可以输入和利用一个阈值。

图3示出了“全部”平均电压电平32和输入到根据图1的监测电路13中的阈值(虚线)的行为。在交叉部分34处，即当平均电平32达到阈值时，将刷新命令传递到刷新电路15。在最简单的情况下，该任务可以由差分放大器来完成。线条36表示异常迅速地丢失其电荷的不正常工作存储器单元的行为。根据本发明，该单元将对于平均电压电平36具有减小的影响，因此不会引起其本身的刷新。

在根据图4的可选解决方案中，建议当平均“高”电平40和平均“低”电平48之间的距离降到确定值45以下时，对存储器的范围进行重新编程。根据图2，将该确定值经由相应的输入、以阈值29的形式提供给平均电路23。在这种情况下，可以通过从平均“高”电平40中减去平均“低”电平48和阈值45来获得所述刷新命令。相反，线条46再次表示不正常工作存储器单元的行为。

在根据图5的另一个替代解决方案中，建议当平均“高”电平50和全部平均电平52之间的距离降到确定阈值55以下时，对存储器的范围进行重新编程。这要求通过所述转化电路27将如上所述无DC的通道代码应用于用户数据。在这种情况下，可以通过从平均“高”电平50中减去全部平均电平52和阈值55来获得所述刷新命令。相反，线条56再次表示不正常工作存储器单元的行为。

在根据如图6所示的另一个实施例中，建议当平均“低”电平68和全部平均电平62之间的距离降到确定值65以下时，对存储器的范围进行重新编程。这再次要求通过所述转化电路27将无DC的通道代码应用于用户数据。在这种情况下，可以通过从全部平均电平62中减去平均“低”电平68和阈值65来获得所述刷新命令。相反，线条66再次表示不正常工作存储器单元的行为。

平均电路11、21基于在存储器10、20中存储的字中的比特内容，来确定位线导线12、22上的电信号的平均。由单元100、200的内容来限定一个字，当选定存储地址时，所述单元100、100并行地向读出放大器14、24施加电信号。优选地，从可能字的子集中选择存储器10、20中全部可寻址的字，使得每一个字包含基本同样多的逻辑1和逻辑0。

当对用于该字的每一个比特进行编程时，在逻辑1或逻辑0的情况下，分别将物理性质(电荷、磁化等)标称地设定成相应的不同值。如果分别在读取期间，这些标称值导致A1或A0(A1>A0)的位线信号值，那么位线的平均位于以下范围之间：

(min*A1+(n-min)*A0)/n≤平均≤(max*A1+(n-max)*A0)/n

(这里，“n”是字中的比特的数目，“min”是具有逻辑“1”值的任意字的比特的最小数目，以及“max”是具有逻辑1值的任意子的比特的最大数目)。具体的平均取决于已经编程到存储器中的特定字。可以将该范围中的任意值用作平均电平。在读出期间，这确保了对于逻辑0至少min*(A1-A0)/n的裕度、以及对于逻辑1至少(1-max/n)×(A1-A0)的裕度。即，在n＝9的示例中，那么min＝3并且max＝6，在选定平均基准电平以及逻辑0和逻辑1两者之间存在(A1-A0)/3的裕度。随着字大小n变大，可以实现更大的裕度。在另一个示例中，当n＝33并且min＝15、max＝18时，可以存储32个用户比特，并且在两侧都存在已经几乎等于完全裕度(A1-A0)/2的(A1-A0)*15/33的裕度。

由于错误或物理效应的原因，位线导线12、22上的模拟信号可以从标称值A1、A0偏移。只要用于逻辑1和逻辑0的信号电平保持可区别的分开，承载逻辑1的全部位线导线12、22上的信号的公共偏移、或承载逻辑0的全部位线导线12、22上的信号的公共偏移、或这两者就不会影响读出结果。

只有当在表示相同逻辑信号的位线导线12、22上的信号中存在彼此不同的偏移时，错误可能发生。对于单个信号中这种类型的偏移的错误裕度为大于(1-max/n)*(A1-A0)和min*(A1-A0)/n。可以通过使用一组具有可改变数值的max和min的存储字来改变。进一步地从n和0中分别选择max和min增加了裕度，但是减少了可用字的数目。优选地，裕度设定为最小水平，需要该最小水平以防止由于逻辑1和逻辑0电平中特定地可允许偏移导致的错误。

在实施例中，通过将来自数据字的比特的子集S、而不是数据字的其他比特进行转化(inverting)以形成编码字，通过算法形成用作存储字的编码字。选择所述子集，使得所述子集中的逻辑0和逻辑1的数目的净差别M(S)相对于作为整体的数据字中的逻辑0和逻辑1的数目的总净差别M，在预定范围之内。例如，所述子集是具有直到字中的选定序号数(sequence number)的连续比特序号数的子集。在实施例中，所述范围是总净差别一半以上或以下的预定距离的范围。应该注意的是：用于产生数据字(其中净差别M＝0)的类似技术的实施例本身可从US4,309,694中可知。在该文献中，该技术没有公开平均电平的选择，也没有公开用于选择更大组的数据字(其中M接近0，但不必是0)。

在另外的实施例中，可以在取平均之前，对来自位线导线12、22的信号进行限幅(clipped)，使得承载非常大信号的位线导线对于平均没有大于最大值和/或小于最小值的贡献。更一般地，可以使用饱和，对来自位线导线的信号的施加S型饱和函数的结果进行平均(饱和，正如这里使用的，包括限幅)。通过定义饱和函数斜率作为信号到最敏感(正常)范围距离的函数而降低)，使得在信号从正常范围偏离时，对于总和与对于信号的贡献之比率较小，即使贡献本身仍然增加)。为此目的，可以将限幅或饱和电路插入到位线导线12、22和平均电路11、12的输入之间。

在另外的实施例中，存储器阵列10、20可以包含可以编程到多于两个电平的单元100、200，例如四个电平。因此，可以将更多信息存储到存储器阵列10、20中的每一个单元中。在该实施例中，将与多个平均或基准电平的比较用于对来自位线导线12、22的输出信号进行数字化。根据本发明，取决于同样承载数据信息的多个位线导线12、22的信号电平，选择这些平均电平的至少一个，并且优选地选择全部平均电平。因此，可以由选择装置26对分配给相应逻辑状态的多个模拟信号进行选择，并且可以获得各个中间平均电平，并且对其进行监测。

可以将任意方案用将存储字于从处理电路18分配到数据字，反之亦然。在一个实施例中，将查找表存储器用于转换。由来自处理电路18的数据字对写转换电路中的第一查找表存储器进行寻址，并且查找表存储器中已寻址的位置包含相关联的存储字。类似地，由存储字对读取转换电路中的第二查找表进行寻址，并且，查找表存储器中已寻址的位置包含由处理电路18使用的相关联的数据字。在该实施例中，存储字以及存储字和数据字之间的关系，可以从存储字中手工选取(hand picked)，所述存储字满足选择平均电平(一个或多个)的选择所需的任意条件。查找存储器的功能也可以通过具体执行由查找存储器中的表定义的输入/输出关系的逻辑电路来实现。

然而，借助于具有查找存储功能电路进行的转换具有以下缺点：需要附加的存储电路。同样，查找存储器可以引起不利的读取和/或写入延迟。

在另一个实施例中，可以通过算法选择存储字。可以使用几种方案。在一种方案中，通过复制数据字的选定第一部分的比特，并且将剩余比特的逻辑反转复制到存储字中，从而由数据字形成存储字。选择该部分，使得所得到的存储字满足存储字的条件。添加附加信息以表示比特的哪一部分已经进行反转，并且将附加比特添加到存储字。

尽管借助于特定实施例已经描述了本发明，应该理解的是可以按照其他方式实现本发明。例如，应该清楚的是逻辑1和逻辑0的角色可以交换。类似地，应该理解的是用于选择平均电平的多个比特可以包含任意数目的比特，如果仅使用包含比特的所需净数目的存储字。

Claims (14)

1.一种非易失性存储器件，包括：

存储器阵列(10、20)，具有设置为多行和多列的多个存储器单元(100、200)；

位线导线(12、22)，与存储器单元的所述行相连；

选择装置(26)，与所述多个位线导线(22)相连，所述选择装置(26)被设置成从所述多个位线导线(22)的各自模拟信号电平中，选择分配给至少一个预定逻辑状态的数据信号的那些；

平均电路(11、21)，具有与多个所述位线导线(12、22)相连以及与所述选择装置(26)的输入，所述平均电路(11、21)被设置成确定所述选择装置(26)选择的所述多个位线导线(12、22)上的各自模拟信号电平的选定平均电平；

监测电路(13、23)，与所述平均电路(11、21)相连，所述监测电路(13、23)被设置成监测选定平均电平，并且被设置成将所述选定平均电平与根据全部所述多个位线导线(12、22)的各自模拟信号电平确定的全部平均电平进行比较，并且在所述选定平均电平表现出预定行为时取决于比较的结果输出刷新命令；

刷新电路(15、25)，与所述监测电路(13、23)相连，并且设置成响应于所述刷新命令，对所述多个存储器单元(100、200)的至少一个选样进行刷新。

2.根据权利要求1所述的非易失性存储器件，

其中，所述监测电路(13、23)被设置成接收预定阈值(19、29)，以将所述选定平均电平与所述阈值(19、29)进行比较，并且取决于比较结果，输出所述刷新命令。

3.根据权利要求1所述的非易失性存储器件，

其中，所述选择装置(26)被设置成从所述多个位线导线(22)上的各自模拟信号电平中选择分配给“高”数据信号的那些；

其中，所述平均电路(21)被设置成根据由所述选择装置(26)选定的各自模拟信号电平，确定平均“高”电平；以及

其中，所述监测电路(23)还被设置成接收预定阈值(29)，并且当所述平均“高”电平和所述全部平均电平之间的差降到所述阈值(29)以下时，输出所述刷新命令。

4.根据权利要求1所述的非易失性存储器件，

其中，所述选择装置(26)被设置成从所述多个位线导线(22)上的各自模拟信号电平中，选择分配给“低”数据信号的那些；

其中，所述平均电路(21)被设置成根据由所述选择装置(26)选定的各自模拟信号电平，确定平均“低”电平；

其中，所述监测电路(23)还被设置成接收预定阈值(29)，并且当所述全部平均电平和所述平均“低”电平之间的差降到所述阈值(29)以下时，输出所述刷新命令。

5.根据权利要求1所述的非易失性存储器件，

其中，所述监测电路(23)被设置成将所述选定平均电平与另一个选定平均电平进行比较，并且取决于比较的结果输出所述刷新命令。

6.根据权利要求5所述的非易失性存储器件，

其中，所述选择装置(26)被设置成从所述多个位线导线(22)上的各自模拟信号电平中，选择分配给“低”数据信号的那些和分配给“高”数据信号的那些；

其中，所述平均电路(21)被设置成根据由所述选择装置(26)选定的各自模拟信号电平，确定平均“低”电平和平均“高”电平；以及

其中，所述监测电路(23)还被设置成接收预定阈值(29)，并且当所述平均“高”电平和所述平均“低”电平之间的差降到所述阈值(29)以下时，输出所述刷新命令。

7.根据前述权利要求任一项所述的非易失性存储器件，还包括

读出装置(14、24)，与所述位线导线(12、22)相连，所述读出装置(14、24)被设置成形成各自的数据信号，分别通过将来自多个位线导线(12、22)的各自模拟信号与由所述平均装置输出的所述全部平均电平进行比较来得到所述数据信号。

8.一种对非易失性存储器件进行刷新的方法，包括：

从多个存储器单元接收到模拟输出信号；

从所述多个存储器单元接收到的所述模拟输出信号中，选择分配给至少一个预定逻辑状态的数据信号的那些；

确定来自所述存储器单元的选定模拟输出信号电平的选定平均电平；

监测所述选定平均电平，其中，所述监测包括将所述选定平均电平与根据全部所述多个存储器单元的各自模拟输出信号电平确定的全部平均电平进行比较；

当所述选定平均电平表现出预定行为时输出刷新命令，其中取决于比较的结果输出所述刷新命令；以及

响应于所述刷新命令，对所述多个存储器单元的至少一个选择进行刷新。

9.根据权利要求8所述的用于对非易失性存储器件进行刷新的方法，还包括：

接收预定阈值(19、29)，

其中，所述监测包括将所述选定平均电平与所述阈值(19、29)进行比较，并且取决于比较结果，输出所述刷新命令。

10.根据权利要求8所述的用于对非易失性存储器件进行刷新的方法，还包括：

接收预定阈值(29)，

其中，选择分配给“高”数据信号的那些模拟输出信号，根据所述选定的模拟输出信号确定平均“高”电平，所述监测包括确定所述平均“高”电平和所述全部平均电平之间的差，并且当所述差降到所述阈值(29)以下时，输出所述刷新命令。

11.根据权利要求8所述的用于对非易失性存储器件进行刷新的方法，还包括：

接收预定阈值(29)，

其中，选择分配给“低”数据信号的那些模拟输出信号，根据所述选定的模拟输出信号来确定平均“低”电平，所述监测包括确定所述全部平均电平和所述平均“低”电平之间的差，并且当所述差降到所述阈值(29)以下时，输出所述刷新命令。

12.根据权利要求8所述的用于对非易失性存储器件进行刷新的方法，

其中，所述监测包括将所述选定平均电平与另一个选定平均电平进行比较，并且取决于比较结果，输出所述刷新命令。

13.根据权利要求12所述的用于对非易失性存储器件进行刷新的方法，还包括：

接收预定阈值(29)，

其中，选择分配给“低”数据信号和分配给“高”数据信号的那些模拟输出信号，根据所述选定的模拟输出信号来分别确定平均“低”电平和平均“高”电平，所述监测包括确定所述平均“高”电平和所述平均“低”电平之间的差，并且当所述差降到所述阈值(29)以下时，输出所述刷新命令。

14.根据前述权利要求8-13中任一项所述的用于对非易失性存储器件进行刷新的方法，还包括：

分别通过将来自所述存储器单元的各自模拟输出信号电平与所述全部平均电平进行比较，形成各自的数据信号。

Images