CN101055847B - 揭示体衬底中的晶体缺陷的方法 - Google Patents

揭示体衬底中的晶体缺陷的方法 Download PDF

Info

Publication number
CN101055847B
CN101055847B CN2007100787657A CN200710078765A CN101055847B CN 101055847 B CN101055847 B CN 101055847B CN 2007100787657 A CN2007100787657 A CN 2007100787657A CN 200710078765 A CN200710078765 A CN 200710078765A CN 101055847 B CN101055847 B CN 101055847B
Authority
CN
China
Prior art keywords
heat treatment
substrate
defective
silicon substrate
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100787657A
Other languages
English (en)
Other versions
CN101055847A (zh
Inventor
帕特里克·雷诺
奥列格·科农丘克
克里斯托夫·马勒维尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101055847A publication Critical patent/CN101055847A/zh
Application granted granted Critical
Publication of CN101055847B publication Critical patent/CN101055847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers

Abstract

本发明描述了一种预先揭示体衬底中的晶体缺陷的方法，所述缺陷是如果将所述衬底用于层的剥离和转移方法并且再循环至少三次后就会显现的缺陷。所述方法的特征在于包括以下步骤：对所述体衬底进行称为“揭示用热处理”的热处理，所述处理在约500℃～1300℃的温度范围内在非还原性气氛中进行。

Description

揭示体衬底中的晶体缺陷的方法
技术领域
本发明涉及揭示存在于体硅衬底(bulk silicon substrate)中的晶体缺陷的方法。
更具体地说，所述方法适于揭示以潜在态存在于衬底中而仅当该衬底再循环时会显现的缺陷。
本发明也涉及具有低缺陷密度的衬底，该衬底因而特别适于多层转移(multilayer transfer)。
背景技术
在电子、光学和光电学领域中使用的衬底可以由在工业规模上以晶锭的形式获得的原料制造。
各种晶锭拉晶法是本领域熟练技术人员已知的。其例子有切克劳斯基(Czochralski)拉晶法(也称为CZ拉晶)和区域熔融法(也称为FZ拉晶)。
这些各种各样的方法可以产生粗制材料的各种形状的晶锭，尤其是具有基本上为锥形的两端的圆柱形晶锭。
作为一个实例，硅晶锭可以约为1m(米)～2m长。
切割所述晶锭以除去其尖端，然后将其中心圆柱形部分分割成多段。再将每段切割成多个晶片。
然后对各晶片进行诸如研磨和抛光等精整步骤，从而使其相反的两面变得平坦，并进行化学蚀刻步骤以消除在先前的除料步骤中损坏的区域以及灰尘和残余颗粒。
在下面的整个说明书和权利要求书中，制备的晶片称为“体原始衬底”。
举例来说，通常将300mm(毫米)的晶锭切割为20cm(厘米)～30cm的段，并由每段获得约200个原始衬底。
将直径至少为200mm的晶锭切割成长约30cm～40cm的段，并由每段获得超过200个的原始衬底。
然后各体硅衬底可以在层转移工序中使用，从而例如获得首字母缩写为“SOI”(绝缘体上硅)的衬底。
需要说明的是，SOI型衬底可以通过从称为“施主”的体硅衬底上剥去一个薄表面层，然后在插入硅氧化物层之后将该层转移至称为“受主”的衬底上而获得。
在施主衬底初次剥离一层后，可以再循环，即再次使用，以从其上再剥离另一薄层并将其转移至第二个受主衬底上。该衬底在说明书的其余部分以及权利要求书中称为“再循环的体衬底”。
施主衬底由此可以再循环3次或4次，甚至10次或12次。
然而，这样的体衬底可能具有晶体缺陷。
所述缺陷的例子包括位错和孤立的或形成簇的空位(void)。
也可能存在间隙型或空位型点缺陷或堆垛缺陷的聚集体、氧沉淀、异相的无定形或结晶质夹杂物(硅化物、杂质沉淀)或金属沉淀。
取决于晶体缺陷的数目及其在衬底上的位置，它们可能会使得衬底不适于后续的电子元件制造。
体衬底的品质是至关重要的，因为其直接影响转移层的品质，因而也影响所得的用于制造电子元件的最终混合衬底的品质。
申请人已经证明，可以在首次使用体原始衬底前揭示可能存在于该体原始衬底中的缺陷。所述缺陷例如可以是称为“COP”(晶体原生颗粒)型的缺陷。
存在于体衬底中的该COP型缺陷可在转移层中直接发现。已经开发出旨在减少或消除该类型的缺陷的方法。关于这点可以参考欧洲专利文献EP-A-1 158 581。
也已经对CZ晶锭拉晶法进行了改进以避免COP或其他类型的晶体缺陷。
然而，申请人注意到，即使当使用改进的晶锭制造原始衬底时，仍然存在某些缺陷并且这些缺陷以潜在态存在，即它们仅在衬底再循环后(通常是再循环3次后)显现。在该情况中，这些缺陷预先存在但是较小，与后续的再循环相关的反复热处理增大了它们的尺寸。该缺陷通常为氧沉淀。
如果在将体衬底用于生产线上之前就能够预测其品质，这将具有明显的经济优势，因为这样可以预先揭示仅在再循环数次之后才显现的缺陷。
美国专利文献2005/0064632描述了称为“铜沉积法”的缺陷揭示技术，该技术可用于表征并选择适于制造SOI型衬底的晶片。
所述揭示方法包括以距晶片表面的预定深度形成氧化物膜，然后除去一部分，再将铜电解质的溶液沉积在该晶片上。然后，通过施加电流，Cu离子以铜的形式沉淀在氧化物层被分解的区域中，所述区域对应于下层晶片中的缺陷区域。
随后，表面分析可以根据缺陷存在与否来对这些晶片进行分类。
然而，上述技术不能检测到可能会在再循环数次后显现的晶体缺陷。
发明内容
本发明的目的是克服上述问题并提供一种分析体硅衬底的方法，所述方法可以预先揭示通常仅在该衬底再循环数次后才显现的非常小的缺陷。
这意味着可以进行分类，并根据来自给定的段的样品衬底的所得结果，通过由此外推得到有关来自同一段的其他衬底的品质的结论。
有利的是，在切段后，优选从其每一端剥离晶片(或衬底)，然后对该晶片(或衬底)实施本发明的方法。
根据获得的两个端衬底的结果，可以推断出关于该段的品质的信息，从而可以确定是否应当由该段进行切割并制造原始衬底，或如果已经制造了该衬底，则确定是否应当保留并在生产线上使用它们。
本发明的方法可以排除具有潜在晶体缺陷的体衬底，该潜在晶体缺陷随后会导致由其制造的电子元件产生缺陷。
此外，原始体衬底的品质与用于制造它的拉晶方法的类型和该方法在工业上实施时所处的条件密切相关。
通过分析原始体衬底样品，本发明的目的也在于开发拉晶方法，从而获得具有为所设想的最终用途所需的性质的衬底。
本发明特别适用于对在SOI型衬底的制造方法中使用的原始体硅衬底特别是使用商标名为Smart
Figure G07178765720070302D000041
(智能剥离)的转移技术的衬底进行预选。
此外，在生产线中，本发明也可以测试已经再循环数次并将再次用于再循环的体硅衬底。因此，可以按照一定的间隔，例如每3个或4个循环，对有时可能会再循环多达10次的体衬底的品质进行检查。如果发现该衬底的品质降低，则将来自同一段的所有的衬底都从生产线上移去。
最后，本发明旨在提供操作简易且廉价的方法。
为此，本发明提供了一种预先揭示体硅衬底中的晶体缺陷的方法，所述缺陷是如果将所述衬底用于层的剥离和转移的方法并且再循环至少三次后就会显现的缺陷。
根据本发明，所述方法包括对所述体衬底进行称为“揭示用热处理”的热处理步骤，所述热处理在约500℃～1300℃的温度范围内在非还原性气氛中进行。
该方法可以对原始衬底或已经再循环过的衬底进行分析并可以进行品质控制。
应当注意，应用了本发明的方法的样品衬底将不能随后在层转移法中使用。
本发明的单独的或组合的其它有利的非限制性特征如下：
所述揭示用热处理在装有气体混合物的容器中进行，所述处理进行至少3分钟，所述气体混合物包含氩气或氮气或两者的混合物和基于容器中存在的所述气体混合物的全部容积至少为10ppm(百万分率)的氧气；
所述揭示用热处理在装有氩气或氮气或两者的混合物的容器中进行至少3分钟，并且在该热处理之前进行干式氧化步骤，在该热处理之后对所述体衬底进行脱氧以完全除去先前形成的氧化物层；
所述揭示用热处理在接近950℃的温度进行约6小时；
所述揭示用热处理包括在除了含有氧气之外还选择性含有氩气、氮气或两者的混合物的气氛中对衬底进行干式和/或湿式热氧化，在所述氧化之后进行脱氧步骤以完全除去先前形成的氧化物层；
所述体衬底的湿式氧化在500℃～1300℃的温度范围内进行3分钟至数十小时，从而形成厚度为500nm(纳米)～900nm的硅氧化物(SiO2)层；
所述体衬底的干式氧化在约500℃～1100℃的温度范围内进行约2分钟～15分钟，从而形成厚度为数十纳米的硅氧化物(SiO2)层；
所述干式氧化在接近950℃的温度进行约5分钟；
所述脱氧通过氢氟酸(HF)处理来进行；
在用于揭示晶体缺陷的所述热处理和可选的脱氧步骤之后，实施用于放大由所述揭示用热处理揭示的缺陷的附加的步骤；
所述放大晶体缺陷的步骤包括在数百摄氏度至约1300℃的温度下进行数秒钟至数分钟的快速热处理(RTP：rapid thermal process)型热处理；
所述快速热处理是在氩气和/或氢气的存在下进行的快速热退火(RTA)型热处理；
所述快速热处理是在氧气的存在下进行的快速热氧化(RTO)型热处理；
所述放大晶体缺陷的步骤包括在中性和/或氢气的气氛中在约1100℃～1250℃的温度下进行数分钟至数小时的称为“分批式炉内退火”的热处理；
在所述放大晶体缺陷的步骤之后，通过外延生长在所述体衬底上沉积数微米厚的硅层，以进一步促进所述缺陷的揭示。
本发明也提供测定体硅衬底中的晶体缺陷密度的方法，所述缺陷是如果将所述衬底随后用于层的剥离和转移的方法并且再循环至少三次后就会显现的缺陷。
根据本发明，所述方法包括以下步骤：
根据所述方法揭示体衬底中的所述晶体缺陷；
使用计数设备对所揭示的每单位面积的晶体缺陷进行计数从而确定所述体衬底中的晶体缺陷密度。
有利的是，所述计数设备包括至少一个显微镜和计数装置或原子力显微镜或激光表面分析装置或光散射层析成像(LST)装置或扫描红外显微镜(SIRM)。
此外，本发明也提供了可在进行层的剥离和转移并再循环至少三次的方法中连续使用的体硅衬底，所述体硅衬底的特征在于，所述体硅衬底由所述方法揭示的晶体缺陷密度为小于0.1个缺陷/cm2。
该衬底特别适于制造SOI型衬底。
最后，本发明提供一种由通过切克劳斯基型拉晶法获得的晶锭制造体硅衬底的方法，所述方法包括使用前述方法来预先揭示晶体缺陷的步骤。
如上所述，由于该方法结合了本发明所述的缺陷揭示步骤，因而可以在初次检查晶锭的片段后，即在体衬底的制造周期开始之际，极为快速地确定该周期是否应当继续。
根据参考附图所作的下列说明，本发明的其他特征和优点将变得显而易见，所述附图显示了可能的非限制性的实施方案。
附图说明
在附图中：
图1A、图2和图3A是使用商标名为Surfscan SP1的市售激光表面分析装置获得的图，表示各种体硅衬底在第一晶体缺陷揭示处理后的表面；和
图1B和图3B是使用商标名为Surfscan SP1的市售激光表面分析装置获得的图，表示在第二晶体缺陷揭示处理后的与图1A和图3A中相同的衬底。
具体实施方式
本发明的分析揭示方法包括多个系列步骤，这些步骤与称为“样品衬底”的体硅衬底的逐渐增强的三级分析对应，该衬底的品质代表了来自同一晶锭或同一段的其他衬底的品质。
当一级分析揭示出大量缺陷或其在该衬底中的位置，且缺陷的数目对于所设想的用途来说为极不理想时，则该衬底和该衬底所代表的其他衬底被视为次品。
当该一级分析未揭示出缺陷或几乎未揭示出缺陷时，对样品衬底和基准物进行二级分析甚至三级分析(如有必要)的揭示步骤。
然后，使用下面描述的技术对已揭示的晶体缺陷进行计数。
这三级分析可以检测和揭示越来越小的缺陷。
更准确地说，缺陷仅当在处于缺陷计数设备的检测阈以上时才变得可见，所述阈值通常为0.13μm。因而，各级分析的目标在于将存在的缺陷放大直至它们达到该最小尺寸。
一级分析
在约500℃～约1300℃的温度范围内，优选在900℃～1300℃的范围内，在非还原性气氛中对体衬底进行称为“揭示用热处理”的热处理。
无论原始的还是已经再循环过的体衬底都含有氧。如果该热处理在约500℃～900℃进行，则存在的氧以核的形式聚集。如果温度持续升高至900℃～1300℃，则会导致这些核生长并转化为可以被观察并计数的大沉淀。
在本发明的第一实施方案中，所述处理在装有气体混合物的容器中进行至少3分钟至数十小时，所述气体混合物包含氩气或氮气或两者的混合物和基于容器中存在的所述气体混合物的全部容积至少为10ppm的氧气，优选所述处理在约950℃进行6小时。
热处理期应当根据外加温度进行调节，并且也应当根据衬底属性(即为原始衬底或经再循环的衬底)进行调节。
衬底的再循环次数越多，热处理期应当越长。举例来说，再循环8次的衬底的加热期将比预计仅再循环3次的衬底的加热期更长。
本发明的方法可以确保该衬底可连续再循环至少3次，或至多12次，或优选6次，而不会在剥离层中出现缺陷。
可以选择的是，在任何热处理之前，可以对体硅衬底进行光氧化(干式氧化)以生成约10纳米厚的硅氧化物(SiO2)薄层，从而提供尽可能完美的表面品质。
在该情况中，在揭示处理时至少10ppm的氧的存在不是必需的。
该干式氧化在约500℃～1100℃的温度范围内进行约2分钟～15分钟，优选在接近950℃的温度进行约5分钟。
如果在该热处理后已形成氧化物层，则在计数缺陷前例如用氢氟酸(HF)对该衬底进行彻底的脱氧。
优选使用8％的氢氟酸溶液约15分钟。
该步骤使得可以有选择地蚀刻氧化物层，从而可以提供通往需分析的硅表面的通路。使用氢氟酸进行脱氧的条件(浓度、处理期)可根据需除去的层的厚度进行调整。
在本发明的第二实施方案中，所述揭示用热处理是在除了含有氧气之外还选择性地含有氩气或氮气或两者的混和物的气氛中对所述衬底进行干式和/或湿式热氧化。
湿式氧化可以沉积得到较厚(约数十纳米)的硅氧化物(SiO2)层。应当使温度和氧化时间参数适于获得所需的最终厚度。
在本发明的具体应用中，调节各参数以获得500nm～900nm厚的层。
当进行干式氧化时，它在与上述相同的条件下进行。干式氧化可以在湿式氧化之前和/或之后进行。
所述热氧化步骤用于揭示体衬底中的危险区域，这些区域有可能随后在SOI衬底中的体硅与硅氧化物层之间的界面处产生小尺寸或中等尺寸的缺陷。
所述氧化可以以单一步骤进行，也可以以几个连续氧化步骤进行，从而在最后获得相同结果。
以纯粹说明性的例子为例，氧化可以以单一步骤在800℃～1000℃进行6小时以形成730nm厚的硅氧化物层，或氧化也可以以7个步骤在950℃进行，其每次均以1个小时形成140nm厚的硅氧化物层。
然后在与上述相同的条件下进行最后的脱氧步骤。
在该一级分析的最后，所揭示的缺陷的平均直径至少为0.13μm。然后可以观察这些缺陷并对其计数。
小于0.13μm的缺陷是不可见的。
鉴于此，对没有缺陷的衬底进行二级揭示步骤，甚至三级揭示步骤，以检查该衬底是否确实没有缺陷或缺陷是否因为过小而无法揭示。
二级分析
该分析包括放大未被上述揭示用热处理揭示出的缺陷。
可以使用两种用于放大这些缺陷的模式；这些模式描述如下。
快速热处理过程
称为RTP的该方法包括将待分析的衬底放置在快速退火炉中。
该类型的炉子例如由Applied Materials出售，其商标名为Centura。以每秒几十摄氏度以上的速率逐步升温(temperature ramp-up)和逐步降温(temperature ramp-down)的步骤可以将衬底从几百摄氏度(优选约300℃)加热到约1300℃，处理期为几秒至几分钟。
RTP型处理包括称为“RTA”(快速热退火)的处理和称为“RTO”(快速热氧化)的处理。
RTA在氩气和/或氢气的存在下进行；RTO在氧气的存在下进行。
分批热处理
称为“分批退火”的该分批式炉热处理在中性气体(氩气或氮气)和/或氢气的气氛下，在约1100℃～1250℃的温度进行几分钟至几小时。
在该二级分析的最后，所揭示的缺陷的平均直径超过0.13μm。然后可以观察这些缺陷并对其计数。
相反，小于0.13μm的缺陷是不可见的。
然后对不具有可见缺陷的衬底进行三级揭示步骤。
三级分析
三级分析是外延生长，目的是促使硅层在体衬底上生长从而放大过小的缺陷。由此沉积的硅层的厚度约为几个微米。
该外延生长例如可以使用二氯硅烷型前体来进行。
外延层复制了预先揭示的缺陷，特别是通过复制有待分析的下层衬底的晶格排列。
经过各级揭示后，使用计数设备测定所揭示的每单位面积中的晶体缺陷的密度。
该计数设备可以是能够检测到体硅衬底上的缺陷的任何形式的设备。
在不同的变化方式中，该计数设备包括显微镜和计数装置或原子力显微镜(AFM)或激光表面分析装置，以检测颗粒和表面缺陷，甚至分析粗糙度。
以下对这些不同设备进行简要描述。
该计数设备可包括可以检测已经揭示的晶体缺陷的光学显微镜，还包括计数手段。
在其最简单的实施方案中，所述计数手段可以是操作者，该操作者通过观察样品的一个区域或多个区域以及检测到的缺陷的数目，由此推断出晶体缺陷密度。
所述计数手段也可以通过以下方式自动化：将所述显微镜例如与用于检测(例如通过图像处理)已揭示的晶体缺陷的自动系统相结合，或与用于使样品的移位自动化从而限定被观察表面的系统相结合。
可以使用的激光表面分析装置的一个例子是KLA-Tencor出售的已知其商标名为“Surfscan”(例如6200型，或SP1)的装置。该类型的装置不仅可以提供所揭示的缺陷的数目，而且可以通过绘制缺陷地图来提供每一片晶片上的缺陷的地理分布。
所述计数设备也可包括不仅可以对表面缺陷进行计数，而且可以在深度上进行分析即获得关于其体积的信息的装置。
在该情况中如上所述的装置是称为“LST”的光散射层析成像装置，或扫描红外显微镜，即“SIRM”。
附图显示了在第一以及随后的第二缺陷揭示处理后通过所述的Surfscan SP1装置获得的直径为300mm的硅晶片的表面品质图。
更准确地说，第一处理包括在氧气和氢气的存在下在约950℃的温度进行6小时的热处理，第二处理包括利用外延生长在各硅晶片上沉积2μm厚的硅层。
根据存在于晶片(衬底)表面上的缺陷的数目，同时尤其根据所述晶片上的缺陷的绘图位置，将晶片的品质定义为好或差。
因而，例如图1A的晶片具有良好的品质。在图1B中可以看出，即使在附加的外延生长后，缺陷的数目也较少且分布均匀。
图2中的晶片被淘汰。在本发明的一级分析后，缺陷环明显。
最后，关于图3A和3B的晶片，该晶片将由于在SOI制造过程中的夹杂物而被淘汰。在外延生长后，可以看出，存在的缺陷的数目较少，但不幸的是它们集中在环形区域中。

Claims (20)

1.一种预先揭示体硅衬底中的晶体缺陷的方法，所述缺陷是如果将所述衬底用于层的剥离和转移的方法并且再循环至少三次后就会显现的缺陷，所述方法的特征在于它包括以下步骤：
对所述体硅衬底进行称为“揭示用热处理”的热处理，所述热处理在500℃～1300℃的温度范围内在非还原性气氛中进行，包括在除了含有氧气之外还含有或不含有氩气或氮气或两者的混合物的气氛中对所述衬底进行干式和/或湿式热氧化，在所述氧化之后进行脱氧步骤以完全除去先前形成的氧化物层；和
放大由所述揭示用热处理揭示的晶体缺陷。
2.如权利要求1所述的方法，其特征在于，所述揭示用热处理在装有气体混合物的容器中进行，所述处理进行至少3分钟，所述气体混合物包含氩气或氮气或两者的混合物和基于容器中存在的所述气体混合物的全部容积至少为10ppm的氧气。
3.如权利要求2或权利要求3所述的方法，其特征在于，所述揭示用热处理在接近950℃的温度进行6小时。
4.如权利要求1所述的方法，其特征在于，所述体硅衬底的湿式氧化在500℃～1300℃的温度范围内进行3分钟至数十小时，从而形成厚度范围为500nm～900nm的硅氧化物层。
5.如权利要求1所述的方法，其特征在于，所述体硅衬底的干式氧化在500℃～1100℃的温度范围内进行2分钟～15分钟，从而形成厚度为数十纳米的硅氧化物层。
6.如权利要求5所述的方法，其特征在于，所述干式氧化在接近950℃的温度进行5分钟。
7.如权利要求1所述的方法，其特征在于，所述脱氧通过氢氟酸处理来进行。
8.如权利要求1所述的方法，其特征在于，所述放大晶体缺陷的步骤包括在几百摄氏度至1300℃的温度范围内进行数秒钟至数分钟的快速热处理型热处理。
9.如权利要求8所述的方法，其特征在于，所述快速热处理型热处理是在氩气和/或氢气存在下进行的快速热退火型热处理。
10.如权利要求8所述的方法，其特征在于，所述快速热处理型热处理是在氧气存在下进行的快速热氧化型热处理。
11.如权利要求1所述的方法，其特征在于，所述放大晶体缺陷的步骤包括在中性和/或氢气的气氛中在1100℃～1250℃的温度下进行数分钟至数小时的称为“分批式炉内退火”的热处理。
12.如权利要求1所述的方法，其特征在于，在所述放大晶体缺陷的步骤之后，通过外延生长在所述体硅衬底上沉积数微米厚的硅层，以进一步促进所述缺陷的揭示。
13.一种测定体硅衬底中的晶体缺陷密度的方法，所述缺陷是如果将所述衬底随后用于层的剥离和转移方法并且再循环至少三次后就会显现的缺陷，所述方法的特征在于它包括以下步骤：
根据权利要求1～12中任一项所述的方法揭示所述体硅衬底中的所述晶体缺陷；
使用计数设备对所揭示的每单位面积的晶体缺陷进行计数，从而确定所述体硅衬底中的晶体缺陷密度。
14.如权利要求13所述的方法，其特征在于，所述计数设备包括显微镜和计数装置。
15.如权利要求13所述的方法，其特征在于，所述计数设备包括原子力显微镜。
16.如权利要求13所述的方法，其特征在于，所述计数设备包括激光表面分析装置。
17.如权利要求13所述的方法，其特征在于，所述计数设备包括光散射层析成像装置。
18.如权利要求13所述的方法，其特征在于，所述计数设备包括扫描红外显微镜。
19.一种体硅衬底，该体硅衬底在进行层的剥离和转移并再循环至少三次的方法中连续使用，其特征在于，所述体硅衬底由权利要求13～18中的任一项所述的方法揭示的晶体缺陷密度为小于0.1个缺陷/cm2。
20.一种由通过切克劳斯基型拉晶法获得的晶锭制造体硅衬底的方法，其特征在于，所述方法包括使用权利要求1～12中任一项所述的方法来预先揭示晶体缺陷的步骤。
CN2007100787657A 2006-03-31 2007-02-26 揭示体衬底中的晶体缺陷的方法 Active CN101055847B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR06/02786 2006-03-31
FR0602786A FR2899380B1 (fr) 2006-03-31 2006-03-31 Procede de revelation de defauts cristallins dans un substrat massif.

Publications (2)

Publication Number Publication Date
CN101055847A CN101055847A (zh) 2007-10-17
CN101055847B true CN101055847B (zh) 2010-07-21

Family

ID=37081642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100787657A Active CN101055847B (zh) 2006-03-31 2007-02-26 揭示体衬底中的晶体缺陷的方法

Country Status (9)

Country Link
US (1) US7413964B2 (zh)
EP (1) EP1840560B1 (zh)
JP (1) JP5032168B2 (zh)
KR (1) KR100821970B1 (zh)
CN (1) CN101055847B (zh)
AT (1) ATE539346T1 (zh)
FR (1) FR2899380B1 (zh)
SG (1) SG136098A1 (zh)
TW (1) TWI383469B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
WO2007142024A1 (ja) * 2006-06-09 2007-12-13 Sumco Corporation 単結晶シリコンウェーハのｃｏｐ評価方法
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP5728153B2 (ja) * 2008-09-26 2015-06-03 株式会社東芝 半導体装置の製造方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
SG166060A1 (en) 2009-04-22 2010-11-29 Semiconductor Energy Lab Method of manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US8367517B2 (en) * 2010-01-26 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
FR2977974B1 (fr) * 2011-07-13 2014-03-07 Soitec Silicon On Insulator Procede de mesure de defauts dans un substrat de silicium
JP5440564B2 (ja) 2011-07-14 2014-03-12 信越半導体株式会社 結晶欠陥の検出方法
US9343379B2 (en) * 2011-10-14 2016-05-17 Sunedison Semiconductor Limited Method to delineate crystal related defects
FR2987682B1 (fr) 2012-03-05 2014-11-21 Soitec Silicon On Insulator Procede de test d'une structure semi-conducteur sur isolant et application dudit test pour la fabrication d'une telle structure
FR2999801B1 (fr) 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
CN104201093B (zh) * 2014-08-08 2017-02-01 上海华力微电子有限公司 湿法清洗工艺设备颗粒监控方法
JP6627800B2 (ja) * 2017-02-21 2020-01-08 信越半導体株式会社 シリコン単結晶ウエハの欠陥領域判定方法
JP6380582B1 (ja) * 2017-03-08 2018-08-29 株式会社Sumco エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法
CN113394126A (zh) * 2021-04-15 2021-09-14 上海新昇半导体科技有限公司 一种检测半导体材料中缺陷的方法
CN113421944B (zh) * 2021-05-18 2022-08-23 平煤隆基新能源科技有限公司 一种提高晶硅太阳能电池转换效率的氧化退火工艺
CN113818079A (zh) * 2021-08-06 2021-12-21 西南技术物理研究所 一种Ho：BYF单晶生长用气氛系统

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD221308A1 (de) 1983-12-16 1985-04-17 Adw Ddr Verfahren zur charakterisierung sauerstoffinduzierter defekte in silizium
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JPH08111444A (ja) * 1994-10-11 1996-04-30 Kawasaki Steel Corp 半導体基板用シリコンウェハの原子空孔分布評価法
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
JP3955674B2 (ja) * 1998-03-19 2007-08-08 株式会社東芝 半導体ウェーハの製造方法及び半導体装置の製造方法
WO1999057344A1 (fr) * 1998-05-01 1999-11-11 Nippon Steel Corporation Plaquette de semi-conducteur en silicium et son procede de fabrication
WO2000012786A1 (fr) * 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Procede de production de plaquette de silicium monocristallin et plaquette de silicium monocristallin
WO2000013211A2 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
WO2000041227A1 (fr) * 1998-12-28 2000-07-13 Shin-Etsu Handotai Co.,Ltd. Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium
JP2000269288A (ja) * 1999-03-15 2000-09-29 Shin Etsu Handotai Co Ltd シリコンウエーハの結晶欠陥検出法および結晶欠陥評価法ならびに酸化膜耐圧特性評価法
US6846718B1 (en) * 1999-10-14 2005-01-25 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer and SOI wafer
WO2001048810A1 (fr) * 1999-12-24 2001-07-05 Shin-Etsu Handotai Co., Ltd. Dispositif d'inspection des defauts de cristal d'une plaquette de silicium et procede de detection des defauts de cristal de cette plaquette
KR100368331B1 (ko) * 2000-10-04 2003-01-24 주식회사 실트론 반도체 웨이퍼의 열처리 방법 및 이를 통해 제조된 반도체 웨이퍼
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP2002184779A (ja) * 2000-12-13 2002-06-28 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法及びアニールウェーハ
JP2002353282A (ja) * 2001-05-30 2002-12-06 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ中の窒素濃度の評価方法
JP2003059932A (ja) 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
US7129123B2 (en) * 2002-08-27 2006-10-31 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method for producing an SOI wafer
JP4380141B2 (ja) * 2002-10-31 2009-12-09 信越半導体株式会社 シリコンウェーハの評価方法
JP4794810B2 (ja) * 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
GB0308182D0 (en) * 2003-04-09 2003-05-14 Aoti Operating Co Inc Detection method and apparatus
JP4281451B2 (ja) 2003-07-17 2009-06-17 株式会社大真空 圧電振動片および圧電振動子
JP4653948B2 (ja) 2003-11-26 2011-03-16 信越半導体株式会社 エピタキシャルウエーハ用シリコン単結晶の検査方法及びエピタキシャルウエーハ用シリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法
JP2005162599A (ja) 2003-12-03 2005-06-23 Siltron Inc 均一なベイカンシ欠陥を有するシリコン単結晶インゴット、シリコンウエハ、シリコン単結晶インゴットの製造装置、及びシリコン単結晶インゴットの製造方法
DE102005028202B4 (de) 2005-06-17 2010-04-15 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben aus Silizium

Also Published As

Publication number Publication date
JP5032168B2 (ja) 2012-09-26
US20070231932A1 (en) 2007-10-04
TWI383469B (zh) 2013-01-21
EP1840560A2 (fr) 2007-10-03
CN101055847A (zh) 2007-10-17
KR100821970B1 (ko) 2008-04-15
JP2007273977A (ja) 2007-10-18
ATE539346T1 (de) 2012-01-15
TW200739801A (en) 2007-10-16
FR2899380B1 (fr) 2008-08-29
FR2899380A1 (fr) 2007-10-05
EP1840560A3 (fr) 2009-07-01
US7413964B2 (en) 2008-08-19
SG136098A1 (en) 2007-10-29
KR20070098489A (ko) 2007-10-05
EP1840560B1 (fr) 2011-12-28

Similar Documents

Publication Publication Date Title
CN101055847B (zh) 揭示体衬底中的晶体缺陷的方法
JP5519305B2 (ja) 炭化珪素単結晶の欠陥検出方法
CN104620355A (zh) 气相成长装置的污染量测定方法及磊晶晶片的制造方法
US6753955B2 (en) Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same
US9244019B2 (en) Method for measuring defects in a silicon substrate by applying a heat treatment which consolidates and enlarges the defects
CN106463403A (zh) 硅晶片及其制造方法
KR20050067417A (ko) 실리콘 단결정 잉곳의 점결함 분포를 측정하는 방법
US20230118491A1 (en) Method for evaluating of defect area of wafer
JP4784420B2 (ja) 半導体基板の品質評価方法、半導体基板の製造方法
US20120299156A1 (en) Wafer processing method
US8003550B2 (en) Method for revealing emergent dislocations in a germanium-base crystalline element
KR100384680B1 (ko) 반도체 웨이퍼 결함 검출 방법
JP2017224695A (ja) シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法
JP4200845B2 (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
Loo et al. Epitaxial growth of active Si on top of SiGe etch stop layer in view of 3D device integration
EP1968102A2 (en) Method of evaluation of bonded wafer
JPH1174493A (ja) Ｓｏｉウエーハの欠陥検査方法
JP2004031845A (ja) ゲッタリング能力の評価方法
JP2004063721A (ja) シリコンウエーハのＮｉ汚染の評価方法
JP5201126B2 (ja) シリコンエピタキシャルウェーハの不純物評価方法
Arias et al. Incoming and Inline Defectivity Control Solutions for Silicon Carbide Manufacturing
JP5141406B2 (ja) シリコンエピタキシャルウェーハの評価方法及び製造方法
JP2010034303A (ja) 半導体ウェーハの製造方法
Tejwani et al. The Dependence of ETCH Pit Density on the Interfacial Oxygen Levels in Thin Silicon Layers Grown by Ultra High Vacuum Chemical Vapor Deposition
CN117604643A (zh) 基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant