CN101057272B

CN101057272B - 连接图形适配器以获得可缩放性能

Info

Publication number: CN101057272B
Application number: CN2005800389131A
Authority: CN
Inventors: 菲利普·B·约翰逊
Original assignee: Nvidia Corp
Current assignee: Nvidia Corp
Priority date: 2004-11-17
Filing date: 2005-11-16
Publication date: 2010-10-27
Anticipated expiration: 2025-11-16
Also published as: KR20070090926A; JP2008521135A; TWI341978B; US7477256B1; JP4527783B2; TW200627172A; CN101057272A; KR100925305B1; WO2006055606A2; WO2006055606A3

Abstract

本发明提供一种用于在多个图形装置之间提供专用数字接口的系统和方法。所述专用接口在所述多个图形装置中的每一者之间提供点到点连接，以用于传送数字像素数据和同步信号。包括组合可显示图像的若干部分的图形处理在所述多个图形装置之间进行分配。所述多个图形装置中的一者——主图形装置——根据特定显示装置的需要而对所述可显示图像的组合部分进行转换。

Description

连接图形适配器以获得可缩放性能

技术领域

本发明的一个或一个以上方面一般来说涉及图形处理，且更明确地说，涉及在多处理器图形处理系统中连接图形处理器。

背景技术

常规多处理器图形处理系统，例如经配置以用于扫描线交错(SLI)的3dfx的VooDoo2^TM图形适配器产品或Metabyte/Wicked 3D的并行图形配置(PGC)，通过使用两个或两个以上图形适配器来增加图形处理性能。图1中所示的母板100是常规多处理器图形处理系统的实例。母板100包括主机处理器120、主存储器110和芯片组130，所述芯片组130向每一图形适配器140提供工业标准接口(具体地说，外围组件接口(PCI))。第一图形适配器140和第二图形适配器140每一者均经由连接器耦合到母板100，且经由PCI总线142从主机处理器120广播指令和数据。第一图形适配器140渲染图像的第一半部(例如，奇数扫描线或上半部)以在显示器170上显示，且第二图形适配器140渲染所述图像的第二半部。

第一图形适配器140使用模拟组合单元150内的第一数字到模拟转换器(DAC)将图像的第一半部的数字数据转换到模拟域，且使用经配置以传送模拟信号的专有电缆145将模拟视频信号输出到第二图形适配器140内的模拟组合单元150。第二图形适配器140使用另一模拟组合单元150内的第二DAC将图像的第二半部的数字数据转换到模拟域。第二图形适配器140内的模拟组合单元150将从第一图形适配器140接收到的模拟视频信号与基于图像的第二半部而生成的模拟视频信号进行组合，以产生整个图像的模拟视频输出。将整个图像的模拟视频输出输出到显示器170。第一图形适配器140与第二图形适配器140之间的视频时序和DAC校准的差异在整个图像的显示期间引入视觉假象，例如撕裂和色彩变化。

因此，需要促进两个或两个以上图形适配器的安装以产生没有由视频时序和DAC校准差异引起的假象的图像。

发明内容

本发明涉及用于在两个图形适配器之间提供专用接口的新系统和方法。专有数字接口连接所述两个图形适配器，从而提供专用接口。数字像素数据和同步信号在从属图形适配器与主图形适配器之间进行传送。所述主图形适配器生成视频时序，并将数字像素数据进行转换以供显示。

本发明各个实施例包括一种包括专用接口的图形处理器。所述图形处理器包括组合器单元、最终像素处理单元和光栅锁定单元。所述组合器单元经配置以在逐个像素基础上在本地生成像素数据与由从属图形装置产生且由第一专用接口接收的像素数据之间进行选择，以产生组合像素数据。将组合像素数据输出到第二专用接口。最终像素处理单元耦合到选择单元，且经配置以接收组合像素数据并产生可显示的图像以输出到显示装置。光栅锁定单元耦合到组合器单元，且经配置以生成同步信号，所述同步信号用于在图形处理器为主图形装置时使输出到显示装置的可显示图像同步。

本发明的用于在单个图形处理器内组合由多个图形装置产生的像素数据以产生可显示图像数据的方法的各个实施例包括处理第一图形数据和处理第二图形数据。在第一图形装置内处理第一图形数据以产生第一像素数据，所述第一像素数据输出到专用接口而到达第二图形装置。在第二图形装置内处理第二图形数据以产生第二像素数据。通过基于光栅位置信息在第二图形装置内在第一像素数据与第二像素数据之间进行选择，来产生组合像素数据。对所述组合像素数据进行处理以产生可显示的图像数据，以供直接输出到显示装置或输出到耦合到第三图形装置的第二专用接口。

本发明的各个实施例包括多处理器图形接口，其用于缩放多个图形装置的性能。所述多处理器图形接口包括像素数据、同步信号和缓冲交换信号。所述像素数据由第一图形装置产生且输出到第二图形装置。所述同步信号由第二图形装置针对显示装置而生成，且由第一图形装置接收。所述缓冲交换信号由第一图形装置和第二图形装置控制，且由第一图形装置和第二图形装置进行取样。

附图说明

附图展示根据本发明一个或一个以上方面的示范性实施例；然而，不应认为附图将本发明限于所展示的实施例，而是仅出于阐释和理解的目的。

图1是用于多处理器图形处理系统的现有技术母板的示范性实施例的方框图。

图2是用于多处理器图形处理系统的母板的示范性实施例的方框图。

图3A是根据本发明一个或一个以上方面的图形适配器的示范性实施例。

图3B是根据本发明一个或一个以上方面的用于多处理器图形处理系统的母板的示范性实施例。

图3C是根据本发明一个或一个以上方面的图形适配器的另一示范性实施例。

图3D是根据本发明一个或一个以上方面的多图形适配器配置的示范性实施例。

图4A是根据本发明一个或一个以上方面的图形处理器的示范性实施例的方框图。

图4B是根据本发明一个或一个以上方面的图4A中所示的图形处理器的一部分的示范性实施例的方框图。

图4C是根据本发明一个或一个以上方面的图形处理器的另一示范性实施例的方框图。

图5A是根据本发明一个或一个以上方面的组合由多个图形适配器产生的像素数据的方法的示范性实施例。

图5B是根据本发明一个或一个以上方面的选择由多个图形适配器产生的像素数据的方法的示范性实施例。

具体实施方式

在以下描述中，陈述大量特定细节以提供对本发明的更全面了解。然而，所属领域的技术人员将明了，可在没有这些特定细节中的一者或一者以上的情况下实践本发明。在其它情况下，未描述众所周知的特征，以便避免模糊本发明。

专用接口在多个图形适配器中的每一者之间提供点到点连接，以用于传送数字像素数据和同步信号。用于控制数字像素数据的输出的缓冲管理信号(缓冲交换)可包括在所述专用接口中。包括组合可显示图像的若干部分的图形处理可在所述多个图形适配器之间进行分配。所述多个图形适配器中的每一者均将可显示图像的一部分像素数据与由所述多个图形适配器中的任何另一者产生且从所述任何另一者接收的像素数据进行组合。所述多个图形适配器中的一者(主图形适配器)根据特定显示装置的需要来转换可显示图像的组合部分，例如通过使用DAC而执行数字到模拟转换。因为单个装置(主图形适配器)执行数字到模拟转换，所以由多个图形适配器之间的DAC失配引起的假象不会引入到可显示图像中。

图2是用于多处理器图形处理系统的母板的示范性实施例的方框图。母板200可包括在桌上型计算机、服务器、膝上型计算机、掌上型计算机、平板计算机、游戏控制台、蜂窝式电话、基于计算机的模拟器或类似物内。母板200包括主机处理器220、主存储器210和直接耦合到桥接器235的芯片组230。

在母板200的一些实施例中，芯片组230可包括系统存储器桥接器和输入/输出(I/O)桥接器，所述输入/输出(I/O)桥接器可包括若干接口，例如高级技术附件(ATA)总线、通用串行总线(USB)、外围组件接口(PCI)或类似物。桥接器235在芯片组230与主图形适配器240和从属图形适配器260之间提供接口。在本发明的一些实施例中，接口241和242符合工业标准接口规范，例如外围组件接口表达(PCI-Express^TM)。此外，在本发明的一个实施例中，桥接器235的功能性包括在芯片组230内。在所述一个实施例中，省略桥接器235，且芯片组230直接与主图形适配器240和从属图形适配器260介接。

如图2所述，主图形适配器240通常是在安装在第一插槽中时耦合到连接242的印刷电路板(PCB)。当安装在第二插槽中时，从属图形适配器260耦合到连接241。在本发明的一些实施例中，额外图形适配器可安装在额外插槽中，且桥接器235可为每一额外插槽提供接口。主图形适配器240和次图形适配器260每一者均可包括一个或一个以上图形处理器和专用存储器，所述专用存储器可用于存储图形数据，例如纹理贴图、图像数据和程序指令。

主图形适配器240与一个或一个以上从属图形适配器260之间的主要连接经由桥接器235由若干接口提供。在本发明的一些实施例中，所述主要连接通过桥接器235、芯片组230和主存储器210耦合主图形适配器240与一个或一个以上从属图形适配器260，且主图形适配器240与所述一个或一个以上从属图形适配器260之间的数据传送由主机处理器220控制。专用接口245在主图形适配器240与一个或一个以上从属图形适配器260之间提供次级连接。所述次级连接用于将由从属图形适配器260产生的像素数据自从属图形适配器260传送到主图形适配器240，从而对主要连接的像素数据传送进行减负。

在两个或两个以上图形适配器之间使用专用接口245有助于在所述两个或两个以上图形适配器之间有效传送图形数据和同步信号，且同时减小系统带宽。此外，用户可根据需要容易地安装每一图形适配器，以根据图像质量或渲染速度来改进渲染性能。举例来说，两个或两个以上图形适配器可用于以改进的图像质量来渲染图像，或者两个或两个以上图形适配器可用于以较高帧速率来渲染图像。

主图形适配器240与从属图形适配器260之间的专用接口245由连接装置提供。所述连接装置可以是连接器PCB，其中套接口附加到所述连接器PCB的相反端。经制作为连接器PCB的一部分的导电迹线将连接器PCB一端上的套接口的插脚直接连接到连接器PCB的相反端上的另一套接口的插脚。连接装置的另一实施例包括连接器柔性电缆，其中套接口附加到所述连接器柔性电缆的每一端。所述连接器柔性电缆在柔性绝缘包皮内包括电线，其将连接器柔性电缆的一端上的一个套接口的插脚直接连接到连接器柔性电缆的相反端上的另一套接口的插脚。所属领域的技术人员将认识到，可采用其它组件和机制来产生连接装置。

专用接口245提供用于若干信号的多位连接。举例来说，通过使用用于数据、数据有效信号和时钟的许多单位连接，像素数据可自从属图形装置传送到主图形装置或传送到另一从属图形装置。主图形装置将图像数据直接输出到显示装置。相反，从属图形装置有时通过另一从属图形装置将像素数据输出到主图形装置。像素数据和数据有效可在时钟的一个或两个边缘上传送。还可使用连接装置在图形适配器之间连接一个或一个以上缓冲管理信号。在本发明的一些实施例中，缓冲管理信号指示所有的为显示器产生像素数据的图形处理器何时应交换缓冲(即，将后缓冲与前缓冲进行交换)。同步信号也可从主图形装置传送到从属图形装置以通信显示光栅位置。

主图形适配器240将图像数据输出到显示装置(显示器270)。此项技术中已知的显示装置的实例包括阴极射线管(CRT)、平板显示器或类似物。与主图形适配器240相比，从属图形适配器260可处理图像的较大部分，且从属图形适配器260经由专用接口245将图像的所述较大部分的像素数据传送到主图形适配器240。在本发明的一些实施例中，对图像的处理可基于每一图形适配器的处理能力而在主图形适配器240与一个或一个以上从属图形适配器260之间进行分配。此外，缓冲交换和同步信号(例如，水平同步和垂直同步)可通过使用专用接口245而在从属图形适配器260与主图形适配器240之间进行传送。

图3A是根据本发明一个或一个以上方面的图形适配器305的示范性实施例。图形适配器305可以是主图形适配器340或从属图形适配器306。通常，包括经配置以连接到系统母板插槽的指型系统连接器355的PCB支持图形适配器305。导电“指”在制造图形适配器305时附加到PCB以产生系统连接器355。系统连接器355通常符合工业标准接口规范，例如PCI-Express^TM。在本发明的一些实施例中，用套接口型连接器或在制造过程期间附加到PCB的连接器来代替系统连接器355。

GPU(图形处理单元)325附加到支持图形适配器305的PCB且通过PCB上的线迹耦合到系统连接器355。GPU 325通常通过系统连接器355从主机处理器接收图形数据和指令。GPU 325还通过PCB上的线迹耦合到指型图形边缘连接器315。显示输出连接器375通常通过含有安装在母板上的图形适配器100的包封体而暴露，使得终端用户可将显示装置输入连接器连接到显示输出连接器130。

当多个图形适配器安装在系统中且GPU 325被配置为从属图形装置时，GPU 325将像素数据(经处理的图形数据)输出到图形边缘连接器315。当一个或一个以上图形适配器安装在系统中且GPU 325被配置为主图形装置时，GPU 325使用PCB上的线迹将像素数据输出到显示输出连接器315。在本发明的一些实施例中，当GPU 325被配置为主图形装置且多个图形适配器安装在系统中时，GPU 325将同步信号(例如，水平和垂直同步)输出到图形边缘连接器315。

在本发明的一些实施例中，图形边缘连接器315包括用于两个端口的信号，所述两个端口中的一个端口在GPU 325被配置为从属图形装置时使用，且另一端口在GPU 325被配置为主图形装置时使用。当多个从属装置安装在系统中时，所述两个端口均在从另一从属装置接收像素数据的每一从属装置上使用。在本发明的其它实施例中，图形边缘连接器315包括用于单个端口的信号，且由GPU 325输入到所述端口或由GPU 325从所述端口输出的信号依据GPU 325被配置为主图形装置还是从属图形装置而改变。在本发明的一些实施例中，额外端口可用于提供额外的专用接口。

图3B是根据本发明一个或一个以上方面的用于多处理器图形处理系统的母板300的示范性实施例。母板300包括图2的母板200中所示的元件，其中由连接装置345形成的专用接口直接耦合两个图形适配器(即，主图形适配器340和从属图形适配器360)。母板300内的主机处理器320、芯片组330、主存储器310、桥接器335和连接装置345对应于母板200内的主机处理器220、芯片组230、主存储器210、桥接器235和连接245。

主图形适配器(例如主图形适配器340)经由插槽350耦合到母板。从属图形适配器(例如从属图形适配器360)经由另一插槽350耦合到母板。在本发明的一些实施例中，额外的从属或主图形适配器可安装在插槽350中。如结合图3C和3D所述，一个或一个以上从属图形适配器360可经由专用接口向主图形适配器340提供像素数据。

在本发明的一些实施例中，连接装置345将耦合到其的每一图形适配器配置为主图形适配器或配置为从属图形适配器。举例来说，连接装置345的每一套接口内的单位连接将主图形适配器340配置为主图形适配器，且配置从属图形适配器360。具体地说，图形驱动器读取由连接装置345设定的单位连接的状态，且据此配置每一图形适配器。在本发明的那些实施例中，可通过在将连接装置345旋转180度之后再安装所述连接装置345来使主从配置反向。

图3C是根据本发明一个或一个以上方面的图形适配器配置的示范性实施例。图形适配器370与图形适配器305的不同之处在于，图形适配器370具有用于连接到第二连接装置(例如连接装置345)的第二“指”。图形适配器370包括GPU 325，所述GPU 325耦合到系统连接器355且耦合到图形边缘连接器317和319。专用接口中所包括的信号经路由通过图形边缘连接器317和319，以耦合两个或两个以上图形适配器，如图3D中所示。尽管图形边缘连接器317和319定位在图形适配器370的与系统连接器355相反的侧面上，但一个或两个图形边缘连接器317和317可定位在图形适配器370的不同侧面上。

图形适配器370可定位在从属图形适配器与主图形适配器或另一从属图形适配器之间。GPU 325为两个端口(从属端口和主端口)提供信号，且每一端口均耦合到单个图形边缘连接器。GPU 325可经配置以分别经由连接器317或319中的一者接收像素数据，且经由连接器317或319输出像素数据。GPU 325直接耦合到显示输出连接器375。然而，在本发明的一些实施例中，显示输出连接器375可从图形适配器305或370中省略，以提供在没有显示输出的情况下用作加速器的图形适配器。

图3D是根据本发明一个或一个以上方面的多图形装置配置的示范性实施例。使用两个连接装置345将多个图形装置(图形适配器305和图形适配器370)耦合在一起。每一连接装置345均在所述多个图形装置中的两者之间提供点到点专用接口。具体地说，第一连接装置345经由图形边缘连接器耦合图形适配器305与第一图形适配器370。因此，所述第一连接装置345可将图形边缘连接器315耦合到图形边缘连接器317。图形适配器305可被配置为将像素数据提供到第一图形适配器370的从属图形适配器，所述第一图形适配器370可被配置为从属图形适配器或主图形适配器。或者，图形适配器305可被配置为从第一图形适配器370接收像素数据的主图形适配器。

第二连接装置345经由图形边缘连接器319耦合第一图形适配器370与第二图形适配器370。所述第二图形适配器370可被配置为将像素数据提供到第一图形适配器370的从属图形适配器，而所述第一图形适配器370可被配置为从属图形适配器或主图形适配器。或者，第二图形适配器370可被配置为从第一图形适配器370接收像素数据的主图形适配器。

当第一图形适配器370被配置为主图形适配器时，其可从图形适配器305和第二图形适配器370接收像素数据。当图形适配器305或第二图形适配器370被配置为主图形适配器时，其可通过第一图形适配器370分别从第二图形适配器370或图形适配器305接收像素数据。所属领域的技术人员将认识到，所述多个图形适配器的其它配置可用于为一个或一个以上显示装置产生图像数据。

图4A是根据本发明一个或一个以上方面的图形装置(图形处理器400)的示范性实施例。图形处理器400可为GPU(例如GPU 325)，其包括在图形适配器(例如主图形适配器240或340或从属图形适配器260或360)内。图形处理器400包括接口控制器410，所述接口控制器410经由主要连接(连接442)将信号提供到桥接器235和从桥接器235提供信号。连接442对应于连接241或242，其符合接口规范且经由插槽250耦合到母板。

接口控制器410将程序指令和数据输出到图形处理管线420以进行处理。图形处理管线420执行渲染功能，且经由存储器管理单元430将像素数据输出到帧缓冲器。接口控制器410和图形处理管线420每一者均将读取和写入请求输出到存储器管理单元430以存取包括在图形适配器中的存储器(例如帧缓冲存储器)。当待读取或写入的存储器位于图形适配器的外部(例如系统存储器)时，存储器管理单元430可将读取和写入请求输出到接口控制器410。

显示管线和时序生成器425经由存储器管理单元430读取存储在帧缓冲存储器中的像素数据，将像素数据与任何重叠表面、基础表面、图标、光标或类似物进行合成，且将所述像素数据输出到组合器单元435。当图形处理器400被配置为主图形装置时，显示管线和时序生成器425使用所属领域的技术人员已知的技术来生成同步信号，具体地说水平同步、垂直同步、数据启用、消隐周期和类似物。所述同步信号经由第二专用接口447输出到显示装置且输出到一个或一个以上从属图形装置。显示管线和时序生成器425还基于从图形处理管线420接收到的交换信号来控制缓冲交换信号。

当图形处理器400被配置为从属图形装置时，显示管线和时序生成器425经由第一专用接口449从主图形装置接收同步信号。显示管线和时序生成器425经由第一专用接口447将同步信号输出到任何其它从属图形装置。由显示管线和时序生成器425生成或由显示管线和时序生成器425接收到的同步信号用于生成对特定像素位置的读取请求。对应于特定像素位置的像素数据从帧缓冲器读取且由显示管线和时序生成器425输出到组合器单元435。光栅位置信息(例如，像素位置信息)也由显示管线和时序生成器425输出到组合器单元435。

组合器单元435从两个源接收像素数据。第一源是本地生成像素数据，其由图形处理管线420产生且由显示管线和时序生成器425从帧缓冲器读取。第二源是由从属图形装置(图形适配器或GPU)产生且经由第二专用接口447接收的像素数据。组合器单元435在本地生成像素数据与经由第二专用接口447接收到的像素数据之间进行选择，以产生组合像素数据。显示管线和时序生成器425向组合器单元435提供光栅位置信息，所述光栅位置信息用于确定选择哪个像素数据源来产生组合像素数据。在本发明的一些实施例中，显示管线和时序生成器425还向组合器单元435提供缓冲交换信号，所述缓冲交换信号用于确定选择哪个像素数据源来产生组合像素数据。

组合像素数据经由第一专用接口449输出到最终像素处理单元440或输出到从属图形装置或主图形装置。当图形处理器400被配置为从属图形装置时，组合器单元440经由第一专用接口449将组合像素数据输出到主图形装置(视情况通过从属图形装置)。当图形处理器400被配置为主图形装置时，组合器单元435将组合像素数据输出到最终像素处理单元440。

最终像素处理单元440处理从组合器单元435接收到的组合像素数据，以产生可显示图像数据，以供直接输出到显示装置。在本发明的一些实施例中，由图形处理管线420产生的像素数据未针对特定显示器进行缩放。举例来说，当使用固定分辨率显示装置(例如平板)时，可对像素数据进行上缩放以匹配所述固定分辨率。最终像素处理单元440根据显示器的需要来转换组合像素数据，例如执行数字到模拟转换。最终像素处理单元440还可处理组合像素数据，以用多种格式来表示，所述多种格式例如HDTV(高清晰度电视)、SDTV(标准清晰度电视)或类似物。此外，最终像素处理单元440可针对由连接到显示输出连接器375的显示装置支持的其它显示监视器分辨率来处理组合像素数据，所述其它显示监视器分辨率例如VESA(视频电子标准协会)的监视器时序规范中指定的显示监视器分辨率。在本发明的一些实施例中，最终像素处理单元440可同时输出到多个显示装置。

图4B是根据本发明一个或一个以上方面的图4A中所示的图形处理器的一部分的示范性实施例的方框图。在本发明的一个实施例中，12位的像素数据(在双数据速率时为24位)、数据启用信号和时钟由从属图形装置输出。当组合器单元435位于经配置为主图形装置的图形处理器内时，或当其被配置为从属图形装置且使用多个从属图形装置时，组合器单元435自从属图形装置接收像素数据。当数据启用信号指示像素数据有效时，组合器单元435内的FIFO(先进先出存储器)455存储像素数据。像素数据可在时钟的一个或两个边缘上进行传送。在本发明的一些实施例中，FIFO 455由另一存储资源(例如寄存器文件或类似物)代替。

显示管线和时序生成器425内的显示管线465经由存储器管理单元430从帧缓冲器读取存储在存储器中的本地生成像素数据，且将所述像素数据与任何重叠表面、基础表面、图标、光标或类似物进行合成。显示管线465从用于生成帧缓冲器读取请求的光栅锁定单元470接收光栅位置信息。所述光栅位置信息指示可显示图像内的当前水平和垂直像素位置。显示管线465将本地生成像素数据输出到组合器单元435。

多路复用器460由选择控制450控制，以输出从FIFO 455读取的像素数据或由图形处理管线420产生的本地生成像素数据。所述选择可在逐个像素、逐个扫描线、逐个帧基础上改变。特定图形处理器内的每一选择控制450均基于特定图形处理器产生的图像部分来进行编程。在本发明的一些实施例中，每一图形处理器均可经编程以处理作为许多连续的或交替的扫描线的像素区。在本发明的其它实施例中，每一处理器均可经编程以处理作为图像的特定矩形区域的像素区。在本发明的一些实施例中，界定特定图像装置处理的像素的像素区对于所述特定图形装置来说是固定的。

选择控制450从显示管线和时序生成器425内的光栅锁定单元470接收光栅位置信息。光栅锁定单元470包括路生成同步信号的时序生成电路。当图形处理器400被配置为从属装置时，光栅锁定单元470输出从主装置接收到的同步信号。当图形处理器400被配置为主装置时，光栅锁定单元470输出由时序生成电路生成的同步信号。在本发明的一些实施例中，主图形装置推进同步信号以补偿当同步信号穿过第二专用接口447到达从属装置时所发生的延迟。在本发明的其它实施例中，每一从属装置均根据需要推进同步信号，以补偿所述从属装置中的每一者与主装置之间发生的延迟。

如结合图5B所述，选择控制450使用光栅位置信息和经编程的像素区来确定选择哪些像素数据以供输出到最终像素处理单元440。在本发明的一些实施例中，经编程的像素区由选择控制450输出到显示管线465，以控制从帧缓冲器读取哪些像素，从而消除对将不被选择供组合器单元435输出的像素的不必要读取。

如先前所述，当图形装置被配置为主图形装置时，光栅锁定单元470内的时序生成电路使用所属领域的技术人员已知的技术来生成同步信号，具体地说水平同步和垂直同步。当图形装置被配置为从属图形装置时，其经由第一专用接口来接收由主图形装置生成的同步信号。所述同步信号(由光栅锁定单元470接收或生成)由光栅锁定单元470经由第二专用接口输出到从属图形装置。同步信号还由主图形装置输出到显示装置。根据需要对FIFO 455进行定尺寸以容许所述多个图形装置中每一者接收到的同步信号之间的时滞。同步信号由光栅锁定单元470使用所属领域的技术人员已知的技术进行处理，以产生光栅位置信息，所述光栅位置信息被输出到选择控制450和显示管线465。

缓冲交换信号还可包括在专用接口中，以用于产生组合像素数据。每一图形处理器均生成交换信号，所述交换信号指示其是否已完成对图像的像素数据的处理且准备好从帧缓冲存储器读取像素数据。交换信号输入到光栅锁定单元470且用于控制缓冲交换信号。所述缓冲交换信号为三态信号(具体地说，线与)，其使用由未准备好交换缓冲的每一图形装置下拉且由准备好交换缓冲的每一图形装置进行三态操作的上拉组件。每一图形装置还对缓冲交换信号进行取样以确定所有的图形装置何时准备好交换缓冲。缓冲交换信号由光栅锁定单元470监视并控制，且经由所述专有接口中的一者或一者以上通过每一图形装置而进行连接。

组合器单元435内的输出单元445接收组合像素数据，并将所述组合像素数据输出到最终像素处理单元440或另一图形装置。当图形装置被配置为主装置时，输出单元445将组合像素数据输出到最终像素处理单元440，且当图形装置被配置为从属装置时，输出单元445将组合像素数据直接输出到主装置或经由另一从属装置输出到主装置。因此，由从属图形装置输出的组合像素数据在到达主图形装置之前可与由另一从属图形装置产生的额外像素数据组合。

最终像素处理单元440接收由组合器单元435输出的组合像素数据。当配置为主图形装置时，最终像素处理单元440依据显示器的类型而根据显示需要转换组合像素数据，以产生可显示图像。像素数据由主图形装置组合在数字域中，以在转换为可显示图像之前产生完整的图像。因此，在单个图形处理器中执行数字到模拟转换，从而避免由多个图形装置之间的DAC失配引起的图像假象。

图4C是根据本发明一个或一个以上方面的图形装置(图形处理器401)的另一示范性实施例的方框图。图形处理器401包括图4A的图形处理器400中所示的元件。具体地说，每一图形引擎422均包括耦合到组合器单元435的显示管线和时序生成器425。与图形处理器400相比，图形处理器401包括额外的从属图形装置端口和额外的主图形装置端口。因此，图形处理器401可连接到四个不同的装置。每一图形引擎422可独立地配置为主引擎或从属引擎，且最终像素处理单元440可将可显示图像输出到两个显示装置。或者，最终像素处理单元440可输出由一个图形引擎422产生的组合像素数据，且输出从由另一图形引擎422产生的组合像素数据产生的可显示图像。最终像素处理单元440还可经由单独的专用接口将组合像素数据从两个图形引擎422输出到两个主图形装置。

图5A是根据本发明一个或一个以上方面的用于组合由多个图形适配器产生的像素数据的方法的示范性实施例。在步骤505中，图像的第一部分由第一装置(从属图形装置，例如从属图形适配器260或360、GPU 325或图形处理器400)处理，以产生第一像素数据。第一装置经由第一专用接口将第一像素数据输出到第二装置(主图形装置或从属图形装置)。第一像素数据可包括由第一装置产生的像素数据，所述像素数据已在第一装置内与由另一从属图形装置产生的像素数据进行组合。由第二装置输出到第一装置的同步信号用于选择像素数据以供输出，从而根据显示装置的需要而对组合像素数据进行同步。缓冲交换信号也可用于选择像素数据以供输出。在步骤510中，图像的第二部分由第二装置(例如从属图形适配器260或360、主图形适配器240或340、GPU 325或图形处理器400)处理，以产生第二像素数据。

图像的处理可基于每一图形适配器的处理能力而在主图形装置与一个或一个以上从属图形装置之间进行分配。处理能力可包括性能特性，例如帧速率、每秒所渲染的图元、纹理渲染速度、图像分辨率或类似特性。处理能力可包括图像质量特性，例如经三线性滤波的纹理映射、抗混淆、多个光源或类似特性。

在步骤515中，第二装置内的选择控制450基于界定像素区的一个或一个以上经编程值和由光栅锁定单元470提供的光栅位置信息而估计选择。结合图5B描述所述选择估计。在步骤520中，多路复用器460确定从第一装置接收到的第一像素数据是否应被选择且输出到最终像素处理单元440。如果在步骤520中，多路复用器460选择第一像素数据，那么在步骤525中，多路复用器460输出第一像素数据作为组合像素数据525。如果在步骤520中，多路复用器460不选择第一像素数据，那么在步骤530中，多路复用器460输出第二像素数据作为组合像素数据。

继续进行步骤535，第二装置确定其配置为主图形装置还是从属图形装置。如果在步骤535中，第二装置被配置为主图形装置，那么在步骤540中，最终像素处理单元440针对显示装置对组合像素数据进行缩放，且将经缩放的组合像素数据输出到显示装置。在步骤540中，第二装置还将由光栅锁定单元470生成的水平同步和垂直同步输出到显示装置，且将同步信号输出到第一装置。光栅锁定单元470基于从本地图形处理管线接收到的交换缓冲根据需要调节缓冲交换信号。

如果在步骤535中，第二装置不被配置为主图形装置，那么在步骤545中，组合器单元435经由主图形装置与第二装置之间的第二专用接口将组合像素数据输出到主图形装置。第二装置还将从主图形装置接收到的同步信号输出到第一装置，且光栅锁定单元470基于从本地图形处理管线接收到的交换缓冲根据需要调节缓冲交换信号。

图5B是根据本发明一个或一个以上方面的用于选择由多个图形适配器产生的像素数据的方法的示范性实施例。在步骤555中，选择控制450基于从光栅锁定单元470接收到的光栅位置信息而确定显示装置的当前像素位置，例如光栅位置。具体地说，选择单元450可确定水平位置和垂直位置。

在步骤560中，选择控制450确定光栅位置是否位于针对图形装置而界定的像素区内。如果在步骤560中，选择控制450确定光栅位置位于像素区内，那么在步骤565中，由选择控制450输出到多路复用器460的选择信号选择由显示管线470输出到组合器单元435的本地生成像素数据。由本地图形处理管线处理的像素区内的所有像素数据均被选择以由多路复用器460输出作为组合像素数据。如果在步骤560中，选择控制450确定光栅位置不在像素区内，那么在步骤570中，由选择控制450输出到多路复用器460的选择信号选择由FIFO 455输出且经由专用接口而自从属图形装置接收到的像素数据。因此，可在逐个像素基础上选择像素数据。

包括像素数据和同步信号的专用接口在所述多个图形装置中的每一者之间提供点到点连接。图像的一部分可由所述多个图形装置中的每一者产生，且每一图形装置均将用于图像的一个部分的本地生成像素数据与自从属图形装置接收到的用于图像的一个或一个以上其它部分的其它像素数据进行组合。因为单个装置(主图形适配器)执行数字到模拟转换，所以由多个图形装置之间的DAC失配引起的假象不会在图像被转换以供显示时引入到图像中。因此，可通过在不引入由于DAC失配而导致的视觉假象的情况下，将额外图形装置添加到系统，来改进图形处理性能。

上文已参考特定实施例描述了本发明。然而，将为明显的是，可在不脱离所附权利要求书中所陈述的本发明较宽精神和范围的情况下，对本发明作出各种修改和改变。因此，应在说明性而并非限制性意义上来考虑前面的描述和附图。方法项中的步骤列表不暗示以任何特定次序来执行所述步骤，除非所述权利要求中明确陈述。

所有商标均为其所有者的各自财产。

Claims

1.一种包括专用接口的图形处理器，其包含：

第一专用接口，其经配制以在所述图形处理器装置与从属图形装置之间提供点到点连接以用于传输数字像素数据和同步信号；

图形处理管线；

组合器单元，其经配置以在逐个像素基础上在所述图形处理管线内本地生成的像素数据与由第一从属图形装置产生且经所述第一专用接口从所述第一从属图形装置接收的像素数据之间进行选择，以产生输出到第二专用接口的第一组合像素数据；

最终像素处理单元，其耦合到位于所述组合器单元中的选择单元且经配置以接收所述第一组合像素数据并产生可显示图像以供输出到显示装置；和

光栅锁定单元，其耦合到所述组合器单元且经配置以生成所述同步信号，所述同步信号用于使输出到所述显示装置的所述可显示图像同步，其中所述同步信号经所述第一专用接口传输至所述第一从属图形装置。

2.根据权利要求1所述的图形处理器，其进一步包含第二组合器单元，所述第二组合器单元经配置以将在所述图形处理管线内本地生成的第二像素数据输出到所述最终像素处理单元。

3.根据权利要求2所述的图形处理器，其中所述第二组合器单元经配置以在逐个像素基础上在所述图形处理管线内本地生成的所述第二像素数据与由第二从属图形处理器产生且经第三专用接口接收的像素数据之间进行选择，以产生第二组合像素数据。

4.根据权利要求1所述的图形处理器，其中使用包封所述图形处理器的封装的多用途插脚来提供所述第一专用接口和所述第二专用接口。

5.根据权利要求1所述的图形处理器，其中在所述图形处理管线内本地生成的所述像素数据包括任何重叠平面或光标。

6.根据权利要求1所述的图形处理器，其中所述光栅锁定单元经配置以控制并监视包括在所述第一专用接口内的缓冲交换信号。

7.根据权利要求1所述的图形处理器，其中所述第一组合像素数据由所述最终像素处理单元缩放以产生所述可显示图像。

8.根据权利要求1所述的图形处理器，其中所述第一组合像素数据包括位于第一指定像素区内的在所述图形处理管线内本地生成的所述像素数据。

9.根据权利要求1所述的图形处理器，其中由所述第一从属图形装置产生的所述像素数据包括由第二从属图形装置产生的像素数据。

10.根据权利要求1所述的图形处理器，其中所述第一从属图形装置内的光栅锁定单元接收由所述图形处理器包含的所述光栅锁定单元输出的所述同步信号。

11.根据权利要求1所述的图形处理器，其中所述图形处理器装置直接耦合到所述显示装置，且所述第一从属图形装置通过所述图形处理器耦合到所述显示装置。

12.根据权利要求1所述的图形处理器，其中所述第一从属图形装置包含第一从属图形处理器单元。