CN101076984A

CN101076984A - 在包括编码信道的传输链路之上传输的信号的接收

Info

Publication number: CN101076984A
Application number: CNA2005800426817A
Authority: CN
Inventors: 马克·弗朗索瓦·亨利·索莱尔; 阿诺·安热·勒内·梅利耶
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2004-12-13
Filing date: 2005-12-08
Publication date: 2007-11-21
Anticipated expiration: 2025-12-08
Also published as: CN101076984B; EP1829309A1; ATE406024T1; US20100040125A1; DE602005009253D1; EP1829309B1; JP4815565B2; JP2008523758A; WO2006064423A1; US8098721B2

Abstract

一种用于接收在包括编码信道的传输链路上传输的信号的方法，该方法包括：－补偿由传输链路引入到信号突发中的信号畸变的均衡操作(110－116)，和－对均衡的信号突发执行信道解码操作的块解码操作(120－126)。如果在预定的时间期限之前尚未执行块解码操作中的一个，则该方法包括至少一个步骤(146)，该步骤丢弃接下来的突发均衡操作中的一个。

Description

在包括编码信道的传输链路之上传输的信号的接收

技术领域

本发明涉及在包括编码信道的传输链路上传输的信号的接收。

背景技术

典型地，对在包括编码信道的TDMA(时分多址)传输链路上传输的信号进行接收的方法包括：

-补偿由传输链路引入到信号突发(signal burst)中的信号畸变的均衡操作，和

-对已均衡的信号突发执行信道解码操作的块解码操作(blockdecoding operation)。

这样的信号接收方法是由信号处理器执行的。信号处理器只能处理有限的负载，因为它每秒钟只能执行一定数量的指令。典型地，这个每秒钟的指令数量用Mips(每秒百万条指令)来表示。

现在，在信号处理器上需要大数量的Mips，以便与信号接收方法同时运行其它的应用程序。举例说来，其它的应用程序可以是AMR(自适应多速率)编码，也可以是由用户所激活的应用程序，例如，铃声生成、音乐播放或娱乐游戏。

然而，信号处理器上的Mips的数量受限于其它的考虑，如，不能超过符合低功率消耗的有限处理器频率的必要性。

发明内容

因此，本发明的目标是提供一种接收信号的方法，该方法节约了信号处理器上的大量Mips。

本发明提供一种接收在传输链路上传输的信号的方法，其中，如果在预定的时间期限之前，尚未执行块解码操作中的一个，则该方法包括至少一个步骤：丢弃接下来的突发均衡操作之一。

丢弃突发均衡的步骤节约了处理时间和信号处理器上的一定数量的Mips。然而，它也改变了接收导的信号的品质，因为在块解码步骤中将会缺少均衡的突发。然而，这里，只有当块解码步骤由于过大的工作量而晚时，才丢弃块解码步骤。因此，只有当信号处理器的工作量变得过于大以至于不能及时处理的时候，才改变或很可能改变接收到的信号的品质。

此外，大多数时间，因为在信道解码步骤期间使用由发射器在接收到的信号中引入的冗余可以消除丢失的均衡信号突发，所以丢失的均衡信号突发并不影响接收到的信号的品质。

权利要求2的特征提供了仅在一个信道上降低接收到的信号的品质的优点。

权利要求3的特征提供了均匀地降低每一个信号接收信道的品质的优点。

本发明还涉及一种接收器并涉及适于执行上述方法的电话。

根据下面的描述、附图和权利要求，本发明的这个和其它方面将是显而易见的。

附图说明

图1是信号传输系统的示意图；

图2是图1的系统中传输的信号的结构的示意图；

图3是接收使用图1的系统传输的信号的方法的流程图；和

图4到图6是根据图3的方法而执行的接收信号的任务的时序图的例子。

具体实施方式

图1示出了在发射器6与接收器8之间的TDMA传输链路4上传输信号的系统2。

举例说来，系统2符合EDGE(增强数据传输速率技术)GSM(全球移动通讯系统)标准。本说明书中所使用的术语就是这些标准中所使用的术语。

图1仅示出了对理解本发明而言是必要的那些细节。

发射器6具有执行信源编码操作的语音编码器12。信源编码操作去掉语音信号的冗余以压缩之。

语音编码器12输出传输至信道编码器14的比特流。每一比特不是逻辑“1”就是逻辑“0”。信道编码器14执行信道编码操作，以在所处理的比特流中加入某种冗余，这使得它对传输错误有更强的抵抗力。

在EDGE GSM系统中，信道编码器14包括连接至收缩模块(puncturing module)18的输入的卷积编码器16。

该卷积编码器增加冗余。举例说来，对比特流的一个输入比特来说，它输出三个比特。

举例说来，收缩模块18从编码器16输出的比特流中的三个比特中选择两个比特。

收缩模块18输出比特流，该比特流被传输至PSK(相移键控)调制器20。

通过通信链路4无线地传输由调制器20输出的调制信号。

系统2中，实现TDMA技术以在几个接收器中共享载波频率。

参照图2，其示出了通过链路4传输的信号的结构。

传输的信号被分成多帧。

在图2中，为简化起见，只示出了一个多帧26。多帧26被分成26个GSM帧。只示出了帧F0、F5到F15、F24以及F25。

帧F5到F15的结构是一样的。因此，图2中只详细示出了帧F8的结构。

帧F8被分成8个同样的时隙TS0到TS7。每一个时隙都包括信号突发。

在几个连续帧中的一个时隙被分配给接收器。这个连续的时隙对应于一个编码信道。在EDGE GSM系统中，同一个帧中的四个时隙可以被分配给同一个接收器，以提高可用于向该接收器传输信号的链路4的带宽。

在GSM标准和EDGE标准中更详细地描述了上述帧结构。

接收器8被包括在用户装备中，如移动电话30。

接收器8连接至天线32，以接收传输的信号，并且，接收器8包括连接至天线32的基带处理器34，以将接收到的信号解调。

基带处理器34向模-数转换器36输出基带信号。

由转换器36输出的数字化的信号被传输至数字信号处理器(DSP)38。DSP 38在DSP控制器40的控制下运行。

DSP 38是专门设计为对接收到的信号进行快速处理的专用硬件。典型地，控制器40与DSP 38之间的数据交换只出现在每一个被处理的帧的结尾处。

为处理接收到的信号，DSP 38包括：

-预处理器46，对转换器36输出的信号进行滤波，

-均衡器48，在预处理器的滤波之后对接收到的帧的突发进行校正，

-信道解码器50，使用几个均衡的信号突发并采用由信道编码器14所引入的冗余，对接收到的信号进行校正，和

-AMR语音解码器52，执行语音解码操作，以对由语音编码器12压缩的信号进行解压缩。

举例说来，预处理器46是FIR(有限冲激响应)滤波器。

均衡器48被专门设计为校正接收信号中由于多路径反射所引起的错误。

在EDGE和GSM标准中更加详细地描述了元件46到52。

DSP 38实现了一些其它的模块，以在接收信号的同时运行其它的应用程序。举例说来，在DSP38中实现了AMR语音编码器54。

最后，DSP 38具有四分之一比特时间计数器58和丢弃控制模块60。

计数器58从开始接收多帧后对消逝的四分之一比特的数量进行计数。可以在GSM标准中找到术语“四分之一比特”的定义。一帧有5000个四分之一比特那么长。计数器58被设计为以四分之一比特为单位来测量DSP 38中的任意操作的执行的起始时间。

模块60被设计为当DSP 38的工作量增长得过于沉重时就使均衡器48失效。

模块60根据记录在连接至DSP 38的存储器64中的预定选择规则62来运行。存储器64也包括四个预定时间期限S0到S3的数值。例如，时间期限S0、S1、S2和S3分别为6000、10000、13000和13000个四分之一比特。

模块60被设计为根据图3的方法来运行。

DSP 38还连接至FIFO(先入先出)堆栈70，该堆栈用来记忆那些必须由DSP 38执行的后台任务。

下面将参照图3到图6描述在处理帧F8到F11的特殊情况中接收器8的运行。

DSP 38必须执行两种类型的任务。第一种类型任务是被称为“前台任务”的高优先级任务，其必须实时执行且不能被中断。

第二种类型任务被称为“后台任务”，其具有低优先级，只能在前台任务之后执行并且可以被具有更高优先级的任务中断。

因此，DSP 38重复下列处理：

-在步骤100中，DSP 38执行前台任务，接着

-在步骤102中，DSP 38根据FIFO顺序执行记录在堆栈70中的后台任务，并接着

-在步骤104中，当出现新的前台任务时，DSP 38中断后台任务的执行，并将他们记录在堆栈70中。

接收器8中，前台任务是由预处理器46和由均衡器48执行的任务，即，信号突发均衡的任务。对每一个接收到的帧来说，将针对每一个分配给接收器8的信道执行均衡任务。这里，对应于时隙TS0到TS3的四个信道被分配给接收器8，因此DSP 38为每一个接收到的帧执行四个均衡任务。因此，对时隙TS0到TS3来说，步骤100分别包括四个突发均衡操作110、112、114和116。

也可以根据图4到图6的时间(t)来表示这些操作110、112、114和116。图4到图6中，时间间隔F8到F11分别代表接收帧F8到F11的过程中的时间间隔。这些时间间隔的长度为5000个四分之一比特。

如这些图中所示，在接收帧F8的过程中，DSP 38首先执行：

-操作110，针对时隙TS0，接着

-操作112，针对时隙TS1，接着

-操作114，针对时隙TS2，接着

-操作116，针对时隙TS3。

对每一个接收到的帧来说，总是在后台任务之前执行这些操作110、112、114和116。每一步110、112、114和116大约使用4Mips。

在时间间隔F8到F11期间，DSP 38必须为每一个分配给接收器8的信道执行一个信道解码步骤。这里，在接收帧F8到F11的过程中，DSP 38执行四个信道解码操作120、122、124和126。图4到图6中示出了该信道解码操作。

信道解码操作是后台任务，并且，只有在执行前台任务之后才在步骤102中执行信道解码操作。

只有已经接收了预定数量的帧，才能执行信道解码操作。举例说来，所述帧预定数量为四。因此，信道解码操作122-126意欲处理在先前接收到的帧F4到F7期间均衡的突发。

操作122-126分别为在时隙TS0到TS3期间接收到的信号突发执行信道解码操作。

在每一帧期间，只能在操作110-116之后执行操作122-126。

在四个信道解码操作122-126之后，DSP 38必须执行AMR语音解码操作128。操作128也是后台任务，并且，例如，在图4中，在接收帧F10的过程中执行操作128。

如果没有其它必须由DSP 38执行的后台任务，则在时间间隔F10和F11中剩有某些可用的自由处理时间，其由框130表示(图4)。这个自由处理时间对应于DSP 38上的一定数量的未使用的Mips。这个自由处理时间可以被用来与接收信号并行地执行其它后台任务。

举例说来，另一个后台任务是由编码器54执行的AMR语音编码操作134(图5)。然而，如果操作134过长以至于不能在自由处理时间130期间执行，则它将在步骤104中被中断，并且，操作134的剩余部分134A(图5)将记录在堆栈70中。接下来必须执行该剩余部分134A。举例说来，在接收帧F12的过程中执行剩余部分134A，并且，这将延迟所有的操作122-128。

现有技术中，如果剩余部分134A需要大量Mips，或者如果要与接收信号并行地执行几个其它后台任务，则记录在堆栈70中的任务的数目增长，并可能超过堆栈70的容积。如果超过了堆栈70的容积，则出现被称为“实时溢出”的情形，并且突然丧失与发射器的连接。

在这里所公开的实施例中，与步骤102到104并行地，丢弃控制模块60执行时间期限核实步骤140。

信道解码操作122-126分别与时间期间S₀、S₁、S₂和S₃相关联。

在实时情况下，在操作142期间，模块60从四分之一比特计数器58接收每一个操作120-126的起始时间。

接着，在操作144期间，模块60把接收到的起始时间与时间期限S₀到S₃中的相对应的时间期限S_i进行比较。

每一次接收到的操作122-126的起始时间小于其相关的时间期限S_i时，没有任何事发生且该方法返回至操作142。

如果接收到的操作122-126的起始时间大于其相关的时间期限S_i，则在操作146中，模块60命令均衡器48丢弃接下来的均衡操作中的一个，以释放某些处理时间。

更精确地，在子操作148中，模块60根据预定规则64，选择接下来的均衡操作以丢弃。例如，规则64在每一个信道上均匀地分布所选择的均衡操作。

随后，在子操作150中，模块60控制均衡器48跳过所选择的均衡操作。

参照图6，在时间间隔F8期间，执行后台任务的剩余部分168A。举例说来，剩余部分168A与剩余部分134A是同样的。因此，在时间间隔F9和F10期间，延迟并执行操作120、122、124和126。在与操作120相关联的时间期限S₀之后，启动操作120，并且模块60前进到操作146。结果，在时间间隔F10期间，图6中用点线表示的均衡操作112被丢弃。

操作122发生在时间期限S₁之前，且这并不触发丢弃操作146。

操作124和126分别开始于时间期限S₂和S₃之后。因此，模块60控制预处理器46和均衡器48在时间间隔F11期间丢弃均衡操作110和116。丢弃的操作110和116由图6中的点线来表示。

在图6所示出的情形下，节省的处理时间对应于数量12Mips，并且，节省的处理时间被用来完全执行另一个后台任务162，否则，后台任务162在其全部完成之前将不得不被中断。图6中，在时间间隔F11的结尾处存在一些未使用的自由时间130。

在后面帧F12到F15的处理过程中，将不得不仅使用三个均衡的突发而不是四个来执行操作120、122和126。这意味着，将丢失信息的四个比特中的一个。然而，信道解码器50将这些丢失的比特视为传输错误来对待，并尽力使用接收到的信号的冗余来校正这种错误。所期望的是，当只丢失四个比特中的一个时，信道解码器50能够恢复丢失的比特，并能够校正接收到的信号以使用户察觉不到这个信号的品质降低。然而，如果丢失过多的均衡的突发，接收到的信号的品质将逐渐下降。

丢弃控制模块60的使用以及图3的方法的实现避免了实时溢出和突然的连接丧失。实际上，当要在DSP 38中并行地执行的任务的数量增大时，接收到的信号的品质会随着要并行地执行的任务数量的增加而平稳地下降。

许多其它的实施例也是可能的。举例说来，可以实现许多其它的预定的丢弃规则。例如，所期望的是，如果子操作148优选地选择一个信道的突发均衡步骤，则信号的品质的下降将会更加难以被用户察觉。

已经在遵循EDGE GSM标准的系统的特殊情况下描述了系统2。然而，上述教导可以被用于其它的GSM标准的产生。

Claims

1.一种用于接收在包括编码信道的传输链路上传输的信号的方法，该方法包括：

-补偿由传输链路引入到信号突发中的信号畸变的均衡操作(110-116)，和

-对均衡的信号突发执行信道解码操作的块解码操作(120-126)，

其中，如果在预定的时间期限之前尚未执行块解码操作中的一个，则该方法包括至少一个步骤(146)：丢弃接下来的突发均衡操作中的一个。

2.如权利要求1所述的方法，其中，丢弃步骤适于优选地丢弃关于一个编码信道的突发均衡操作。

3.如权利要求1所述的方法，其中，丢弃步骤适于在每一个编码信道上均匀地分布丢弃的突发均衡操作。

4.一种用于接收在包括编码信道的传输链路上传输的信号的接收器，该接收器包括：

-均衡器(48)，适于执行突发均衡操作，以补偿由传输链路引入到信号突发中的信号畸变，和

-信道解码器(50)，对均衡的信号突发执行信道解码操作，以及

-丢弃控制模块(60)，适于如果在预定的时间期限之前信道解码器并不执行信道解码操作，则控制均衡器丢弃接下来要执行的突发均衡操作中的至少一个。

5.如权利要求4所述的接收器，其中，该接收器被配置为同时接收大于两个的多个编码信道。

6.一种包括根据权利要求4或5所述的接收器(8)的电话30。