CN101088153A - 将电路转移到接地层的方法 - Google Patents

将电路转移到接地层的方法 Download PDF

Info

Publication number
CN101088153A
CN101088153A CNA2005800443969A CN200580044396A CN101088153A CN 101088153 A CN101088153 A CN 101088153A CN A2005800443969 A CNA2005800443969 A CN A2005800443969A CN 200580044396 A CN200580044396 A CN 200580044396A CN 101088153 A CN101088153 A CN 101088153A
Authority
CN
China
Prior art keywords
layer
substrate
semiconductor
ground plane
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800443969A
Other languages
English (en)
Other versions
CN100543962C (zh
Inventor
贝尔纳·阿斯帕尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
S.O.I. Teker Isolator Silicon Technology
Original Assignee
Tracit Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tracit Technologies SA filed Critical Tracit Technologies SA
Publication of CN101088153A publication Critical patent/CN101088153A/zh
Application granted granted Critical
Publication of CN100543962C publication Critical patent/CN100543962C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

本发明涉及一种用于制造半导体结构的方法，包括：a)在衬底的表面层(2)内或表面层上制造至少部分电路，包括上述的表面层(2)，在表面层下的掩埋层(4)，和用作第一支撑体的下层(6)，b)将这个衬底转移到操作基片(20)上，然后去除第一支撑体(6)，c)在掩埋层(4)上形成导电层(14)或构成接地层的层，d)在这个导电层(14)或构成接地层的层上形成接合层(12)，e)将获得的结构转移到第二支撑体(30)上并去除操作基片(20)。

Description

将电路转移到接地层的方法
技术领域
本发明涉及一种半导体元件或MEMS类型的装置，尤其是SOI或SOI类型装置的新型结构。
背景技术
很多微系统或者MEMS(微机电系统)都借助于SOI(绝缘体上硅，或称绝缘体上覆硅)材料，其尤其使得可以获得悬浮在空腔上的单晶硅膜。
SOI类型材料的结构包括在绝缘层4(通常为氧化硅)上的以单晶硅制成的表面层2(图1)。这种结构是通过将表面被氧化的硅晶片6和另一块硅晶片通过分子粘附(adhésion moléculaire，分子粘附力)而组装在一起来得到的。
这种组装包括对两块晶片的表面进行处理的步骤，使晶片接触的步骤以及进行热处理的步骤。传统上，这个热处理步骤通常是在900度到1250度之间的温度进行2个小时。
然后，使两块晶片中至少一块变薄，使得在绝缘层4上留下较薄的半导体层2。
这种变薄的效果可以通过不同的机械、化学或者通过在由例如离子注入产生的脆性层处分离的方法得到。
在某些实际应用中，能够获得在金属接地层上的电路是很有意义的。
在SOI的电路的实例中，人们就试图很好地控制电路背面上载体(porteur)的密度，电路本身是在表面层2中。
为此，在层2中形成的并且在掩埋层(或称“埋层”)4的表面上的、厚度非常薄(例如一层硅的氧化物)的SOI电路必须是这样的，使得由上述电路和掩埋层4组成的整体在导电层或者金属接地层上。为此，得到厚度很薄，例如10纳米到50纳米的掩埋氧化物(或称“隐埋氧化物”)非常有意义。由此，有可能通过施加于导电掩埋层和半导体层的电势差来控制在半导体层内、界面附近的载体密度。
然而，很难获得具有很薄的电介质层(或称介电层)4和金属接地层(plan de masse，“接地面”)的SOI晶片，因为这种晶片不能承受生产电路和元件所需的高温热处理。
不过，可以在SOI材料上形成电路后再将电路转移到包括金属接地层的晶片上。一种可能性就是使用通过分子粘附的双重转移技术将包含电路的层转移到具有金属沉积物的层上。
可是从技术的角度看这很难实现，因为很难使金属层和氧化物直接粘合在一起而没有任何粘合缺陷，特别是当氧化物的厚度很薄时。
因此提出了这样一个问题，怎样才能实现一种结构，该结构包括SOI类型的电路或者在掩埋层上具有一层电路，并在电路或掩埋层下具有接地层。
发明内容
本发明首先涉及用于制造一种半导体结构的方法，包括：
a)在衬底(substrat)的表面层中或表面层上形成至少全部或部分元件或电路，包括上述的表面层，表面层下的掩埋层以及作为第一支撑体(support)的下层(une couche sous-jacente)。
b)将该衬底转移到操作基片(substrat poignée)上，然后去掉第一支撑体，
c)在掩埋层上形成构成接地层的层，
d)在该构成接地层的层上形成接合层(couche de collage，粘合层)，
e)将获得的结构(l’ensemble)转移到第二支撑体上，除去操作基片。
在这个第一种情况下，接合层可以是电绝缘的，例如选自SiO2、Si3N4、SiON或其他材料。接合层也可以是导电的，例如以掺杂Si或掺杂多晶硅制成。
本发明还涉及用于制造一种半导体结构的方法，包括：
a)在衬底的表面层中或表面层上形成至少全部或部分元件或电路，包括上述的表面层，表面层下的掩埋层，以及用作第一支撑体的下层，
b)将该衬底转移到操作基片上，然后去除第一支撑体，
c)在掩埋层上形成一个由重掺杂的半导体材料制成的层，该层构成接合层和导电层或者接地层，
d)将获得的结构转移到第二支撑体上，去除操作基片。
根据本发明，在衬底上形成电路，该衬底包括表面层，在表面层之下由例如硅的氧化物制成的厚或薄的掩埋层，和第一支撑体。
然后把该获得的结构组装到一块晶片上，例如半导体晶片，用作操作晶片(poignée)。
然后就可以使衬底变薄，以便去除第一支撑体直到掩埋层的水平处。
这个变薄的步骤可以例如通过机械变薄法和/或化学蚀刻法来实现。
在第一种情况下，构成接地层的层可以由金属材料或由重掺杂的半导体材料形成。它的侧面延伸受限制，因此可能仅覆盖掩埋层的一部分。第二种情况，构成接地层的层同时也构成接合层。
转移的步骤可以通过分子粘附或者通过使用诸如胶，树脂等的粘性物质而粘合来实现。
在步骤b)之后，可以实施使衬底的掩埋层变薄步骤，通过例如机械方式和/或化学方式(湿或干)。因此可以调节掩埋层的厚度达到理想厚度。
表面层可以是半导体材料，例如硅或锗，或者III-V族、II-VI族半导体(semi-conducteurIII-V，II-VI)，或者复合半导体材料，例如SiGe。
最初的衬底可以是SOI衬底。
元件或电路可以是电子、光电子或MEMS类型元件。
本发明还涉及一种半导体装置，其包括电路或元件的表面层；由介电材料制成的第一掩埋层；形成导电层或接地层的第二掩埋层，其侧面延伸可选地受限制；接合的第三掩埋层；以及基片。
构成接地层的层可以是金属材料或重掺杂的半导体材料。
本发明还涉及一种半导体装置，其包括电路或元件的表面层；由电介质材料制成的第一掩埋层；由重掺杂的半导体材料制成的第二掩埋层，其既构成接合层又构成导电层或者接地层；以及基片。
在这两种情况下，电路形成在其中的表面层可以是半导体材料，例如硅或锗，或者III-V族、II-VI族半导体，或者复合半导体材料，例如SiGe。
第一掩埋层可以是电绝缘体，例如二氧化硅，或热硅石，或例如像SiO2/Si3N4类型的多层结构。
附图说明
图1示出了SOI的结构。
图2示出了根据本发明的元件。
图3A-3E示出了根据本发明方法的步骤。
图4示出了根据本发明的另一种元件。
具体实施方式
图2示出了根据本发明的一个装置或元件，包括，在基片30上的接合层12，构成接地层的层14，电介质层4和最后的电路层2。
层2-层4的整体构成了“SOI电路”。
层14可以是金属的或者是重掺杂的半导体材料(例如硅)。这一层可以仅仅是局部的，并且不统一或不连续，例如它可以仅仅在某些元件下面。
接合层12可以是电绝缘的，其可以是一种氧化物，例如SiO2。它也可以选自例如Si3N4、SiON或其他材料。
接合层也可以是导电的，例如由掺杂的非晶Si，或掺杂的多晶Si，甚至掺杂的Si制成。
粘合的界面可以置于接合层12和支撑基片30之间。当接合层同时在接地层和支撑体30之上时，这个界面也可以置于接合层本身的中间。
举例而言，层4的厚度在例如10nm至500nm或1μm之间，层2的厚度在10nm至1μm或10μm之间。金属层的厚度可以在100nm到500nm之间，接合层的厚度在500nm至几个微米，例如5μm之间。所有的这些厚度范围都能够在上述指出的范围之外变化。
如果在背面(在接地层14一侧)具有拓扑(topologie)，优选地可以在粘合步骤之前或沉积导电层之前，实现平坦化(planarisation)。
下面将联系图3A到3G，描述这种元件的制造方法。
如图1所示，一个SOI晶片最初包括支撑体6，掩埋层4和表面层2。后者(表面层)例如由硅制成，也可以由锗制成，或者由III-V族或II-VI族半导体，或者复合半导体，例如SiGe制成。
在SOI晶片上(图3A)，可以在层2中制造电路18，或者部分或全部的元件。
通过例如分子粘附而粘合将组合体从电路层2的一侧与操作基片20组装在一起(图3B)，。与使用胶或树脂的粘合方式不同，这种粘合方式具有能与使用或多或少的高温的热学工艺(或称“热处理”)兼容的优点。
支撑体6可以通过机械，和/或机械-化学，和/或化学(图3C)变薄(amincissement)的方式来去除。
然后可以将掩埋层4的厚度调节到希望的厚度。这一步骤使得可以通过电介质层4适当地控制导电层的效果。
层4的变薄优选通过CMP方式(机械-化学抛光)或者化学蚀刻法(干蚀刻或湿蚀刻)直到获得很小的厚度，例如10纳米至50纳米。
然后在层4上面形成导电层14(图3D)，例如通过化学气相沉积法。这一层可以是例如由铜，或者铝，或者掺杂的硅，或者二硅化钨(WSi2)制成。
这一层可以覆盖整个表面或者根据用于应用需要的图案(motif)而局部化；由此可以使用光刻和蚀刻技术来限定具有导电层的区域和不具有导电层的区域。如此，导电层可以仅仅局部存在，例如在某些元件的下面。
在导电层14上，可以设置或者形成由可以便于粘合在基片上的材料、尤其是半导体类型材料制成的层12。这个接合层12可以是例如一层硅氧化物，或一层非晶硅或多晶硅。根据接合层的性质，接地层和基片之间可以电导，也可以是电绝缘。在电绝缘的情况下，与导电层的接触面可以在结构的正面(前面)或背面(后面)。在接合层导电的情况下，接触面可以在背面。
接合层12可以为厚层，例如超过100纳米，这样能获得良好的粘合(接合)质量。
在接地层上设置接合层使得可以摆脱(s’affranchir)导电层14的特性，特别是后者(导电层)的厚度和/或粗糙度的特性。
因此可以将组合体通过例如分子粘附而粘合到另一个基片30上(图3E)。如果在背面(在要与基片30组装的一侧)存在一个拓扑，可以实施平坦化处理。
因此，可以很容易地将本发明的结构转移，同时保证对粘合的有效控制，通过分子粘附的粘合尤其保证了没有或者很少有缺陷，并且粘合力很强。另外，其与以后要进行的微电子的(制造)步骤兼容。也可以使用例如胶或树脂的粘性物质来进行粘合。
在转移步骤之后，可以去除用来操作以使最初的晶片变薄的操作晶片(plaque poignée)20，例如通过机械和/或化学的方式变薄或者通过在正面和操作晶片(poignée)之间的粘合界面上脱胶。
这样就可以获得像图2所示的具有SOI电路的结构，包括在接地层14上的很薄的氧化物4。
将整个结构放置在层12上，其可以保证上述结构粘合在新的支撑体30上。
图4示出了本发明的另一种元件，包括：在基片30上的由重掺杂的半导体材料制成的层34，其构成了接地层和接合层；电介质层4以及最后的电路层2。层34的掺杂可以使该层的电阻率最大达到约几mΩ/cm2，例如最大达到约10mΩ/cm2或100mΩ/cm2。其是例如掺杂的多晶硅层。
层2-层4的整体形成“SOI类型的电路”。
这样的装置的制造能够参照图3A-3E来进行描述：步骤是相同的，区别仅在于金属层14和接合层12的形成，这两个层被单一的层34所替代。

Claims (20)

1.用于制造半导体结构的方法，包括：
a)在衬底的表面层(2)中或者表面层上制造至少部分电路或元件，所述衬底包括所述表面层(2)，在所述表面层下的掩埋层(4)，以及用作第一支撑体的下层(6)，
b)将这个衬底转移到操作基片(20)上，然后去除所述第一支撑体(6)，
c)在至少部分所述掩埋层(4)上形成导电层(14)或构成接地层的层，
d)在这个导电层(14)或构成接地层的层上形成接合层(12)，
e)将获得的结构转移到第二支撑体(30)上，并去除操作基片(20)。
2.根据权利要求1所述的方法，所述接合层(12)是电绝缘的。
3.根据权利要求2所述的方法，所述接合层(12)是氧化物，例如SiO2，或者选自Si3N4或SiON。
4.根据权利要求1所述的方法，所述接合层(12)是导电的，例如由掺杂的半导体，如掺杂的硅或掺杂的多晶硅制成。
5.根据权利要求1至4中任一项所述的方法，所述导电层(14)或构成接地层的层由金属材料或由重掺杂的半导体材料制成。
6.根据权利要求1至5中任一项所述的方法，所述导电层或构成接地层的层被局部形成，不覆盖整个所述掩埋层。
7.用于制造半导体结构的方法，包括：
a)在衬底的表面层(2)上或表面层中制造至少部分电路或元件，所述衬底包括所述表面层(2)，在所述表面层下的掩埋层(4)，以及用作第一支撑体的下层(6)，
b)将这个衬底转移到操作基片(20)上，然后去除所述第一支撑体(6)，
c)在至少部分掩埋层(4)上以重掺杂的半导体材料形成层(14)，所述层(14)构成接地层和接合层，
d)将获得的结构转移到第二支撑体(30)上，并去除操作基片(20)。
8.根据权利要求1至7中任一项所述的方法，转移的步骤e)或d)通过分子粘附来实施。
9.根据权利要求1至8中任一项所述的方法，在b)步骤之后还包括一个使所述衬底的所述掩埋层(4)变薄的步骤。
10.根据权利要求1至9中任一项所述的方法，所述表面层(2)由半导体制成，例如硅或锗，或者III-V族、II-VI族半导体，或者复合半导体，例如SiGe。
11.根据权利要求1至10中任一项所述的方法，所述衬底是SOI衬底。
12.一种半导体装置，包括包含全部或部分电路或元件的表面层(2)，由电介质材料制成的第一掩埋层(4)，导电的或构成接地层的第二掩埋层(14)，接合的第三掩埋层(12)，以及基片(30)。
13.根据权利要求12所述的装置，所述构成接地层的层(14)是由金属材料或者重掺杂的半导体材料制成。
14.根据权利要求12或13所述的装置，所述接合层(12)是电绝缘的。
15.根据权利要求14所述的装置，所述接合层(12)是氧化物，例如SiO2，或者选自Si3N4或SiON。
16.根据权利要求12或13所述的装置，所述接合层(12)是导电的，例如由掺杂的半导体制成，如掺杂的硅或掺杂的多晶硅。
17.根据权利要求12至16中任一项所述的装置，所述导电层或构成接地层的层被局部形成，不覆盖整个所述掩埋层。
18.一种半导体装置，包括电路表面层(2)，由介电材料制成的第一掩埋层(4)，由重掺杂的半导体材料制成的构成接地层和接合层的第二掩埋层(14)，以及基片(30)。
19.根据权利要求12至18中任一项所述的装置，形成有电路的所述表面层(2)是由半导体制成，例如硅或锗，或者III-V族、II-VI族半导体，或者复合半导体材料，例如SiGe。
20.根据权利要求12至19中任一项所述的方法，所述第一掩埋层(4)是电绝缘体，例如二氧化硅。
CNB2005800443969A 2004-12-24 2005-12-22 将电路转移到接地层的方法 Active CN100543962C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0453229A FR2880189B1 (fr) 2004-12-24 2004-12-24 Procede de report d'un circuit sur un plan de masse
FR0453229 2004-12-24

Publications (2)

Publication Number Publication Date
CN101088153A true CN101088153A (zh) 2007-12-12
CN100543962C CN100543962C (zh) 2009-09-23

Family

ID=34954819

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800443969A Active CN100543962C (zh) 2004-12-24 2005-12-22 将电路转移到接地层的方法

Country Status (7)

Country Link
US (1) US8298915B2 (zh)
EP (1) EP1829100A1 (zh)
JP (1) JP2008526009A (zh)
KR (1) KR20070086316A (zh)
CN (1) CN100543962C (zh)
FR (1) FR2880189B1 (zh)
WO (1) WO2006070167A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2871291B1 (fr) * 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8481406B2 (en) 2010-07-15 2013-07-09 Soitec Methods of forming bonded semiconductor structures
FR2963159B1 (fr) * 2010-07-21 2018-01-19 Soitec Procedes de formation de structures semi-conductrices liees, et structures semi-conductrices formees par ces procedes
JP5847566B2 (ja) * 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US8906779B2 (en) * 2012-03-30 2014-12-09 International Business Machines Corporation Solar-powered energy-autonomous silicon-on-insulator device
US8530337B1 (en) * 2012-06-22 2013-09-10 International Business Machines Corporation Method of large-area circuit layout recognition
CN104507853B (zh) 2012-07-31 2016-11-23 索泰克公司 形成半导体设备的方法
WO2014177612A1 (en) * 2013-04-30 2014-11-06 Abb Technology Ag Method for manufacturing a semiconductor device comprising a thin semiconductor wafer
FR3049761B1 (fr) * 2016-03-31 2018-10-05 Soitec Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel
FR3062238A1 (fr) 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922705A (en) * 1973-06-04 1975-11-25 Gen Electric Dielectrically isolated integral silicon diaphram or other semiconductor product
US5849627A (en) * 1990-02-07 1998-12-15 Harris Corporation Bonded wafer processing with oxidative bonding
US5034343A (en) * 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
JP2621642B2 (ja) 1990-11-13 1997-06-18 日本電気株式会社 半導体装置およびその製造方法
US6627953B1 (en) * 1990-12-31 2003-09-30 Kopin Corporation High density electronic circuit modules
JP3191972B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体基板の作製方法及び半導体基板
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
US5436173A (en) * 1993-01-04 1995-07-25 Texas Instruments Incorporated Method for forming a semiconductor on insulator device
US5455202A (en) * 1993-01-19 1995-10-03 Hughes Aircraft Company Method of making a microelectric device using an alternate substrate
US5591678A (en) * 1993-01-19 1997-01-07 He Holdings, Inc. Process of manufacturing a microelectric device using a removable support substrate and etch-stop
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
JP3435930B2 (ja) * 1995-09-28 2003-08-11 株式会社デンソー 半導体装置及びその製造方法
SG67458A1 (en) * 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
US6551857B2 (en) * 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
FR2767604B1 (fr) * 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
JPH11195712A (ja) 1997-11-05 1999-07-21 Denso Corp 半導体装置およびその製造方法
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
US6482725B1 (en) * 1999-08-18 2002-11-19 Advanced Micro Devices, Inc. Gate formation method for reduced poly-depletion and boron penetration
AU2001254866A1 (en) 2000-04-14 2001-10-30 S.O.I.Tec Silicon On Insulator Technologies Method for cutting out at least a thin layer in a substrate or ingot, in particular made of semiconductor material(s)
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US6890835B1 (en) 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
US6531753B1 (en) 2001-06-18 2003-03-11 Advanced Micro Devices, Inc. Embedded conductor for SOI devices using a buried conductive layer/conductive plug combination
FR2830125B1 (fr) * 2001-09-24 2006-11-17 Commissariat Energie Atomique Procede de realisation d'une prise de contact en face arriere d'un composant a substrats empiles et composant equipe d'une telle prise de contact
FR2844634B1 (fr) * 2002-09-18 2005-05-27 Soitec Silicon On Insulator Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
EP1583148A4 (en) * 2003-01-08 2007-06-27 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
FR2864336B1 (fr) * 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
FR2871291B1 (fr) * 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
FR2872625B1 (fr) * 2004-06-30 2006-09-22 Commissariat Energie Atomique Assemblage par adhesion moleculaire de deux substrats, l'un au moins supportant un film conducteur electrique
US7326629B2 (en) * 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
US7504277B2 (en) * 2005-10-12 2009-03-17 Raytheon Company Method for fabricating a high performance PIN focal plane structure using three handle wafers
JP4177876B2 (ja) 2007-06-11 2008-11-05 株式会社東芝 光ディスクと記録方法と再生方法と再生装置
FR2926747B1 (fr) * 2008-01-25 2011-01-14 Commissariat Energie Atomique Objet comportant un element graphique reporte sur un support et procede de realisation d'un tel objet.

Also Published As

Publication number Publication date
JP2008526009A (ja) 2008-07-17
EP1829100A1 (fr) 2007-09-05
US8298915B2 (en) 2012-10-30
FR2880189A1 (fr) 2006-06-30
US20080128868A1 (en) 2008-06-05
CN100543962C (zh) 2009-09-23
KR20070086316A (ko) 2007-08-27
WO2006070167A1 (fr) 2006-07-06
FR2880189B1 (fr) 2007-03-30

Similar Documents

Publication Publication Date Title
CN100543962C (zh) 将电路转移到接地层的方法
US8044465B2 (en) Method for producing partial SOI structures comprising zones connecting a superficial layer and a substrate
US20090233079A1 (en) Techniques for Layer Transfer Processing
US7645701B2 (en) Silicon-on-insulator structures for through via in silicon carriers
CN1327505C (zh) 制造含有粘接到目标基片上的薄层的叠置结构的方法
CN102341900B (zh) 制造热膨胀系数局部适应的异质结构的方法
CN102214624B (zh) 一种具有通孔的半导体结构及其制造方法
KR101148050B1 (ko) 플레이트들의 전달 방법
JP4631113B2 (ja) 半導体装置の製造方法
CN104507854A (zh) 形成基板同侧包括mems设备及集成电路的半导体结构的方法以及相关结构和设备
KR19990071551A (ko) 수직으로 집적된 반도체 소자 및 제조 방법
JPH10233351A (ja) 半導体基板の構造および製造方法
CN104507853A (zh) 形成基板两侧包括mems设备及集成电路的半导体结构的方法以及相关结构和设备
KR100662694B1 (ko) 열 분산층을 포함하는 박막 반도체 구조
CN116072547A (zh) 一种半导体结构及其形成方法、晶圆键合方法
CN102742004A (zh) 键合半导体结构及其形成方法
JP2023112087A (ja) 高抵抗率層を含む半導体構造を製作するための方法、および関連する半導体構造
CN109830484B (zh) 一种soi结构及其制作工艺
US20140240944A1 (en) Insulating low signal loss substrate, integrated circuits including a non-silicon substrate and methods of manufacture of integrated circuits
CN107369649B (zh) 一种半导体器件及其制造方法
JPH11219955A (ja) 誘電率の小さな埋め込まれた誘電体をダマシーン処理工程の中に組み込む方法とその構造体
EP1755164A2 (fr) Procédé d'assemblage de composants passifs et de composants actifs et circuit intégré correspondant
KR20230074056A (ko) 단결정 박막의 전사방법 및 이를 이용한 반도체 소자의 제조방법
CN115548117A (zh) 半导体结构及其制造方法
CN110491851A (zh) 第一晶圆及其形成方法、晶圆堆叠结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: S.O.I. TEKER ISOLATOR SILICON TECHNOLOGY

Free format text: FORMER OWNER: TRACIT TECHNOLOGIES

Effective date: 20100728

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: MOIRANS, FRANCE TO: BONIEN, FRANCE

TR01 Transfer of patent right

Effective date of registration: 20100728

Address after: French Buryn

Patentee after: S.O.I. Teker Isolator Silicon Technology

Address before: French moirans

Patentee before: Tracit Technologies