CN101093244B - 半导体器件、半导体器件的测试方法和探针卡 - Google Patents
半导体器件、半导体器件的测试方法和探针卡 Download PDFInfo
- Publication number
- CN101093244B CN101093244B CN2007101122063A CN200710112206A CN101093244B CN 101093244 B CN101093244 B CN 101093244B CN 2007101122063 A CN2007101122063 A CN 2007101122063A CN 200710112206 A CN200710112206 A CN 200710112206A CN 101093244 B CN101093244 B CN 101093244B
- Authority
- CN
- China
- Prior art keywords
- test
- mentioned
- signal
- probe
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
Abstract
本发明提供一种半导体器件。在对驱动部进行动作测试时,由测试电路生成要提供给驱动部的测试信号。在测试电路中,老化控制电路能够根据从外部提供的时钟信号TESTCK生成上述测试信号。
Description
技术领域
本发明涉及一种诸如液晶驱动用IC等的具有多个输入输出端子的半导体器件,特别涉及一种适合利用多个被测器件同时测试法进行测试的半导体器件。
背景技术
近年来,随着图像显示装置的技术提高,精致的CG(电脑图形)图像、充满现场感的高清晰的自然图像等的显示已经成为可能。但是,人们越来越要求能够进一步实现高灰阶、高清晰图像的显示。
另外,除了日常应用之外,图像显示装置还应用在车载设备、医疗器械等各种领域,所以对包括可靠性在内的产品品质提出了更高的要求。也日益要求作为液晶显示装置的液晶面板进一步实现高清晰的图像显示,这就使得该液晶面板所搭载的液晶驱动器LSI不断地向多输出化、多灰阶化方向发展。
为了进行上述灰度显示,液晶驱动器的各输出分别内置DA转换器,输出灰阶电压。以下,对其动作进行具体的说明。首先,用图12表示一般液晶驱动器的结构。
在图12所示的液晶驱动器中,依次取样各液晶系统输出所对应的输入数据(6位/1输出),取入并锁存与输出数相应的数据,然后通过电平转换器将其输入至DA转换器。由于该液晶显示器的结构众所周知,在此就省略对其动作的具体说明。
在DA转换器中,对每一输出选择灰阶,通过各输出具有的运算放大器输出由基准电压发生电路(阶梯电阻)所生成的各灰阶电平(Gradation Level)。在图13中表示被用作上述基准电压发生电路的阶梯电阻。一般而言,可以通过对该阶梯电阻进行电阻划分来生成各灰阶所需的灰阶电平。
关于上述的输入数据,6位DA转换器可显示64灰阶,8位DA转换器可显示256灰阶,10位DA转换器可显示1024灰阶。
随着液晶驱动器用LSI的多灰阶化,为了确保其品质,在对液晶驱动器进行测试时,必须实施高精度测试。即,需要更精确测定:从DA转换器输出的灰阶电压值是否均为正确的电压值,以及由各DA转换器输出的灰阶电压值是否彼此相等。
如果被测器件DUT(Device Under Test)的电源电压相同,那么,当输出端子的性能从64灰阶提高到256灰阶时,测试精度就必须是原来精度的4倍。
以下,以液晶驱动器用LSI为被测器件DUT来说明测试方法的一个示例。假设上述被测器件DUT是这样一种液晶驱动器用LSI,即:具有m个输出端子,在各输出端子中内置用于选择并输出n个电压电平的n灰阶DA转换器。
图14是表示利用高精度电压计实施的灰阶测试方法(系统结构)的概略图。该系统由被测器件DUT和半导体测试装置(测试器)构成。
上述半导体测试装置对被测器件DUT输入预定的输入信号,并且判断来自DUT的输出信号是否良好。在上述的系统结构中,利用半导体测试(测试器)将预定的输入信号提供给被测器件DUT即液晶驱动器,从而使得输出第1灰阶电平。
然后,使用半导体测试装置(测试器)内置的高精度模拟电压测定器依次测定每一输出的第1灰阶的灰阶电压值,直到第m个输出为止,并且将测试结果依次存储到半导体测试装置(测试器)内置的存储器中。
按照与n灰阶相应的次数反复执行上述操作,最终把所有输出和所有灰阶所对应的数据存储至存储器。其结果,将存储n(灰阶数)×m(输出数)个数据。
利用在半导体测试装置(测试器)中内置的运算装置对存储在存储器中的数据进行预定的运算,并对各输出端子的各灰阶电压值的误差以及各输出端子之间灰阶电压值的偏差(均等性)进行测试。
在进行上述液晶驱动器的测试时,随着灰阶数的增加,需要更精确地测定灰阶电压值。
由上述可知,作为上述方式的液晶驱动器的基本测试项目,下述测试比较重要并且比较关键,即:对于每一灰阶,各输出端子的电压值是否在所期望的范围内;以及各端子之间的偏差是否在所期望的范围内。
另外,作为上述测试项目的补充测试项目,还进行基本动作的功能测试、动作裕度(Operation Margin)、消耗电流、延迟时间等AC特性测试、微量漏电测试等。
上述测试用于对液晶驱动器的缺陷进行测试。另外,通过暴露潜在的缺陷因素从而提高屏幕精度也是必不可少的。如上所述,液晶驱动器除了应用于日常器械之外,还应用在车载、医疗器械等各种领域,所以对包括可靠性在内的品质要求非常严格。
为了响应对器件高功能、高品质的要求,需要进行老化测试以暴露潜在的缺陷。目前,对液晶驱动器的老化测试是在封装状态或者晶圆状态下实施的。
以下,具体说明对晶圆状态下的液晶驱动器进行老化测试的示例。
如上所述,液晶驱动器依次对各液晶系统输出所对应的输入数据(6位/1输出)进行取样,取入并锁存与输出数对应的数据,然后通过电平转换器将其输入DA转换器。在DA转换器中,对每一输出选择灰阶电平,通过每一输出各自具有的运算放大器输出由基准电压发生电路(阶梯电阻)生成的各灰阶电平。
在老化测试中,在比通常情况超负载的状态(所期望的电压条件,高温环境下等)下进行上述动作,从而激活全部电路。通过进行预定时间的老化测试,由此能够暴露各芯片中的潜在缺陷因素。
在进行老化测试时,除了用于设定灰阶电平的输入数据、电源和GND之外,还需要状态监视器用的输出端子。例如,8位(256灰阶)驱动器需要52个信号输入端子。
在实施了上述老化测试之后,实施上述缺陷检测测试。通过上述测试流程的测试,能够应对具有高品质要求的器件。
在实施上述缺陷检测测试时,可以采取各种措施来缩短测试时间。但是,在通过激活内部从而暴露潜在的缺陷因素的老化测试中,被测器件的激活时间十分重要,即使采取各种措施也难以缩短各器件的激活时间,将造成测试能力降低并导致成本提高。
同时对多个器件进行老化测试的方法对缩短老化测试时间和降低成本来说是较为有效的途径。但是,如上所述,近年来随着液晶驱动器多输出化、多灰阶化的不断发展,其输入输出端子(特别是输入端子)较多,所以,很难对多个器件进行测试。
即,关于以液晶驱动器为代表的具有多个输入输出端子和电源端子的半导体器件,由于其端子数较多,所以在同时测试多个器件时,使用半导体测试装置的测试用信号端子(以下,称之为“PE”:PinElectronics)。因此,同时测试的器件个数受限于测试装置的PE数。
另外,在对晶圆上的半导体器件进行测试时采用晶圆探针卡(WPC),该晶圆探针卡用于电连接半导体测试装置的PE和被测半导体器件的电极端子。但是,如果在上述电极端子上连接多个探针,会导致探针的物理安装空间不足,就难以实现可同时测试多个器件的WPC。因此,半导体器件的端子数越多就越难以同时进行多个测试。以下参照图15和图16对其进行说明。
图15(a)、15(b)表示在对现有的液晶驱动器100实施常规功能单项测试的探针卡110的结构。在图15(a)、15(b)中,探针卡110和液晶驱动器100连接在一起。图15(a)是俯视图,图15(b)是侧视图。
探针卡110具有输入端子侧探针111、输出端子侧探针112、探针卡基板113和探针固定底座114。在对液晶驱动器100进行测试时,用于控制液晶驱动器100的输入端子侧探针111和用于对液晶实施电压驱动的输出端子侧探针112与外部测试器进行电连接,然后对液晶驱动器100实施动作测试。
用于使液晶驱动器100进行动作所需的信号全部从外部输入,因此,所使用的探针卡需要具备与所有输入端子对应的探针。如果要使液晶驱动器100具有和图1所示的驱动器部10相同的结构,则共计需要52根与所有输入端子对应的探针,即:CK(1根)、SP(1根)、DATA(48根)、REV(1根)、LS(1根)。这些输入端子侧探针111被设置于液晶驱动器100的长边侧(图中的左侧)。
另外,输出端子侧探针112也同样被设置在液晶驱动器100的长边侧,但是,被设置在与输入端子侧相对的另一长边侧(图中的右侧)。在现有技术中,主流液晶驱动器具有384~720个输出端子,根据各种面板的用途来选择最佳的输出数。
探针111和探针112通过探针固定底座114固定在探针卡基板113上,探针111及探针112的前端和液晶驱动器100的输入焊盘彼此接触从而实现电连接。如上所述,利用具有探针111和探针112的探针卡110,使得探针111和探针112接触所有的器件规格的输入输出端子,由此,对液晶驱动器100的输入端子和输出端子进行测试。
如上述接触状态所示,在同时测试多个器件时,所需的探针数量为一个液晶驱动器所需的全部探针数与DUT(被测器件)数相乘所得的数值,由于物理安装空间问题以及探针固定方法等的限制,在常规测试时,在接触DUT的状态下要同时进行多个测试比较困难。
另外,如果液晶驱动器100的测试是老化测试,可以如图16所示那样,仅使输入端子侧探针111接触液晶驱动器100。即,老化动作的目的是,作为一般公知的技术,向DUT施加动作应力,尽早暴露进行性缺陷形态。所以,在进行老化测试时,只要能够控制作为DUT的液晶驱动器100的动作即可,因此,可以仅设定输入端子侧探针111。但是,即使是具有52个输入端子侧探针111的探针卡110,也难以同时对多个器件实施老化测试。
在日本国专利申请公开特开平4-218936号公报(公开日:1992年8月10日,以下称为专利文献1)中,揭示了一种为了减少用于控制老化动作的输入端子数而编入了老化测试电路的液晶驱动器用半导体器件。图17是表示专利文献1所揭示的液晶驱动器用半导体器件的图。
上述专利文献1的液晶驱动器被构成为下述,即:向NTEST端子输入测试信号,将液晶驱动器设定为测试模式,然后,由CR振荡电路120进行自振荡,老化控制电路130根据该自振荡时钟生成测试用信号。由此,可无需从外部对多个逻辑输入端子赋予测试用控制信号就能实施老化测试。
但是,在上述专利文献1的液晶驱动器中存在下述问题,即:由于根据自振荡生成的时钟信号来设定液晶驱动器的内部状态,因此,不能在任意的定时将其设定为任意的状态,并且,由于频率固定,所以不能在任意的状态下实施用于确保高品质的IDDQ测试。上述的任意状态是指,例如,将存储器单元设定为“1”或“0”,可通过在各状态下实施IDDQ测试来确保高品质。此外,可通过将相邻位设定为反转位并实施IDDQ测试来进一步确保高品质。
上述专利文献1的液晶驱动器的目的在于简化老化测试所需的装置结构而不在于同时测试多个被测器件。实际上,上述液晶驱动器不能同时测试多个被测器件。以下,对其原因进行说明。
在要同时测试多个上述专利文献1所揭示的液晶驱动器时,即使向各驱动器输入的输入信号的定时一致,但是,由于其后各驱动器中的动作是根据自振荡产生的时钟信号进行的,所以各驱动器的输出信号的定时也不会彼此一致。在实施多个被测器件同时测试时,需要使各驱动器的输出信号的定时相互一致,所以,不能对上述专利文献1的液晶驱动器实施多个器件同时测试。
如上所述,由于液晶驱动器等的半导体器件除了现有的游戏机、便携式电子设备之外还应用在汽车、医疗器械等对可靠性要求较高的领域,所以,为了确保高品质,必须实施需要较长测试时间的老化测试。但是,如上所述,根据现有技术不能对多个被测器件同时进行老化测试,因此,导致测试工序所需时间变长,从而难以在出货日期、产品质量、产品价格等各方面满足客户的需求。
发明内容
本发明是鉴于上述问题而进行开发的,其目的在于提供一种能够简单并且高质量地实施多个被测器件同时测试的半导体器件。
为了实现上述目的,本发明的半导体器件的特征在于:具有主动作部以及在对该主动作部进行品质判断测试时生成要被提供给该主动作部的测试信号的测试信号生成部,其中,上述测试信号生成部能够根据从外部输入的测试启动信号和时钟信号生成上述测试信号。另外,上述的主动作部是用于实现上述半导体器件的本来的功能(常规使用时的功能)的功能部分。
根据上述结构,在将上述半导体器件作为被测器件(DUT)进行品质判断测试时,由测试信号生成部生成该品质判断测试所需的测试信号。由于上述测试信号生成部能够根据从外部输入的测试启动信号和时钟信号生成上述测试信号,所以,当上述主动作部进行动作需要较多的输入信号时,可以大幅度减少测试用的输入信号。因此,能够解决诸如在多个被测器件同时测试时难以对探针进行配置的问题。另外,由于上述测试信号生成部可根据从外部输入的时钟信号进行动作,所以,DUT的信号输入和信号输出可较容易地实现同步,并且,在多个被测器件同时测试时各DUT的信号输出也能较容易地实现同步。如果DUT的信号输入和信号输出能够较容易地实现同步,就能较容易地对测试时的DUT的动作实施控制,也可以实现优良的品质判断测试。
另外,为了解决上述课题,本发明提供一种半导体器件的测试方法,该半导体器件具有主动作部以及在对该主动作部进行品质判断测试时生成要被提供给该主动作部的测试信号的测试信号生成部,该测试方法的特征在于:从外部向上述测试信号生成部输入测试启动信号和时钟信号,上述测试信号生成部根据上述测试启动信号和时钟信号生成上述测试信号,对上述主动作部进行品质判断测试。
本发明的探针卡用于对半导体器件进行品质判断测试,该半导体器件具有主动作部以及在对上述主动作部进行品质判断测试时生成要被提供给上述主动作部的测试信号的测试信号生成部,该探针卡的特征在于:上述测试信号生成部能够根据从外部输入的测试启动信号和时钟信号生成上述测试信号,具有用于接触上述测试启动信号的端子焊盘和上述时钟信号的端子焊盘的探针;对上述探针进行配置使得从上述半导体器件的焊盘配置面的法线方向观察时不相互重合。
作为上述结构,例如,可以对上述探针进行配置使得从上述半导体器件的焊盘配置面的法线方向观察时相互平行。
根据上述结构,在同时测试多个被测器件时,将向半导体器件输入测试用控制信号的探针配置成从上面观察时不相互重合的结构,这样能够有效地抑制探针卡所具备的多个探针之间的相互干扰。
本发明的其他目的、特征和优点在以下的描述中会变得十分明了。此外,以下参照附图来明确本发明的优点。
附图说明
图1表示本发明的实施方式,是表示液晶驱动器的要部结构的框图。
图2是表示上述液晶驱动器中的测试电路的结构的图。
图3(a)、图3(b)是表示上述液晶驱动器的测试用晶圆探针卡的图,图3(a)是俯视图,图3(b)是侧视图。
图4是表示用于同时测试16个上述液晶驱动器的探针卡的图。
图5(a)~图5(d)是表示用于同时测试16个被测器件的晶圆探针卡的探针结构的图,其中,图5(a)是多层探针固定结构的侧视图,图5(b)是多层探针固定结构的俯视图,图5(c)是平面探针固定结构的侧视图,图5(d)是平面探针固定结构的俯视图。
图6是表示本发明的液晶驱动器的测试用端子的配置变形例的平面图。
图7是表示用于同时测试16个上述液晶驱动器的晶圆探针卡的图。
图8是表示在自我老化测试时上述液晶驱动器的输出电平的状态的图。
图9是表示在控制老化测试时上述液晶驱动器的输出电平的状态的图。
图10是表示TESTCK信号的频率和驱动器输出的频率的关系的图。
图11是表示上述液晶驱动器的测试控制信号和由老化控制电路生成的老化生成信号的变化的关系的图。
图12是表示现有技术的液晶驱动器的要部结构的框图。
图13是表示被用作基准电压发生电路的阶梯电阻的图。
图14是表示使用高精度电压计的灰阶测试方法(系统结构)的概略图。
图15(a)和图15(b)是表示用于测试现有技术的液晶驱动器的晶圆探针卡的图,其中,图15(a)是俯视图,图15(b)是侧视图。
图16是表示用于测试现有技术的液晶驱动器的晶圆探针卡的图。
图17是表示现有技术的液晶驱动器所包括的测试电路的结构的图。
具体实施方式
下面,参照附图来说明本发明的一实施方式。在本发明的实施方式中,以液晶驱动器作为本发明的半导体器件来进行说明,但在本发明中可适用的半导体器件的种类并没有特别的限制。另外,在以下说明的半导体器件测试中举例说明了老化测试,但本发明并不限于此,本发明也适用于除此之外的动作测试(品质判断测试)。
图1是表示本实施方式的液晶驱动器1的概要结构的图。该液晶驱动器1的特征为:在驱动部10中追加了测试电路20。驱动部10由移位寄存器、取样存储器、保持存储器、电平转换器、DA转换器和输出放大器等构成。这种结构和众所周知的液晶驱动器的结构并没有不同之处,故在此省略其详细说明。
驱动部10在接受时钟信号CK、启动脉冲信号SP、极性控制信号REV、扫描控制信号LS等的各种控制信号和显示信号RGB后进行动作。因此,驱动部10需要较多的信号输入端子,例如,假设上述显示信号RGB的各色均具有8位信号,驱动部10就需要52个输入。
如上所述,如果要在对液晶驱动器实施动作测试时从外部输入较多信号,则用于输入测试信号的PE数过多而难以同时测试多个被测器件。
因此,通过在液晶驱动器1中设置测试电路20,就能够以较少的输入信号进行测试。如图2所示,测试电路20具有时钟振荡电路(CR振荡电路)21、老化控制电路(BIC)22和控制信号选择电路23。另外,测试电路20接受经由3个测试器输入的TESTEN、TESTCK和NTEST,可对驱动部10进行动作测试。另外,液晶驱动器1可以执行下述两种测试,即:与专利文献1相同的老化测试(以下,称为自我老化)以及适于同时测试多个被测器件的老化测试(以下,称为控制老化)。
TESTEN表示同时测试启动信号和该信号的输入端子,在执行控制老化测试时TESTEN信号成为高电平(High)。TESTCK表示测试时钟信号和该信号的输入端子,是在执行控制老化测试时的外部时钟信号。NTEST表示用于使时钟振荡电路21进行振荡或停止振荡的信号,并且还表示该信号的输入端子(这里,当NTEST为低电平(Low)时,时钟振荡电路21进行振荡)。在下述表1中,表示TESTEN信号、TESTCK信号和NTEST的高电平/低电平与液晶驱动器1的动作的关系。
表1
模式 | NTEST | TESTEN | TESTCK | 动作模式 | 逻辑输入 | 内部CR振荡动作 |
① | L | L | - | 自我老化 | BIC控制 | 自振荡 |
② | H | L | - | 常规动作(未使用老化) | OPEN(通过测试器控制) | 停止 |
③ | H | H | 外部CK输入 | 控制老化 | BIC控制 | 停止 |
首先,当TESTEN信号和NTEST信号均为低电平时,实施自我老化测试。此时,由于NTEST信号为低电平,因此,时钟振荡电路21进行振荡,并向老化控制电路22输出自振荡时钟。在进行自我老化测试时,测试用的时钟信号是由时钟振荡电路21生成的,所以没有必要从外部输入TESTCK信号。
老化控制电路22生成测试用控制信号,并通过控制信号选择电路23向驱动部10输出该测试用控制信号。由老化控制电路22生成的测试用控制信号包括时钟信号CK、启动脉冲信号SP、极性控制信号REV、扫描控制信号LS等的各种控制信号和显示信号RGB。可在驱动部10被输入上述测试用控制信号后实施测试。另外,对老化控制电路22进行逻辑设计使得在被输入时钟信号后生成所期望的测试用控制信号。
当TESTEN信号和NTEST信号均为高电平时,进行控制老化动作。此时,由于NTEST信号为高电平,所以,时钟振荡电路21停止振荡,从外部(测试器)输入TESTCK信号。老化控制电路22根据TESTCK信号生成测试用控制信号,并通过控制信号选择电路23向驱动部10输出该测试用控制信号。
进而,在液晶驱动器进行常规动作时(被搭载于液晶显示装置中并实际使用时),TESTEN信号固定为低电平,NTEST信号固定为高电平,也不输入TESTCK信号。此时,用于使驱动部10进行动作的信号从逻辑输入端子通过控制信号选择电路23被输入给驱动部10。上述逻辑输入端子是常规的信号输入端子,对每一位控制信号(时钟信号CK、启动脉冲信号SP、极性控制信号REV、扫描控制信号LS等的各种控制信号)和每一位显示信号RGB分配一个上述逻辑输入端子。
控制信号选择电路23选择将老化控制电路22生成的测试用控制信号输出给驱动部10或者将由逻辑输入端子输入的动作用信号输出给驱动部10。即,在自我老化测试时或控制老化测试时,控制信号选择电路23向驱动部10输出由老化控制电路22生成的测试用控制信号;在液晶驱动器1的常规动作时,控制信号选择电路23向驱动部10输入由逻辑输入端子输入的动作用信号。控制信号选择电路23根据TESTEN信号和NTEST信号进行信号选择。
老化控制电路22在控制老化测试时根据由外部输入的TESTCK信号进行动作,在自我老化测试时根据由时钟振荡电路21生成的内部时钟进行动作。因此,在最靠近老化控制电路22的前方位置设置多路转换器24,以使得根据TESTEN信号选择向老化控制电路22发送的时钟信号。
在将液晶驱动器1作为DUT的控制老化测试中,使用由外部输入的TESTCK信号作为测试用的时钟。因此,DUT的信号输入和信号输出很容易实现同步。并且,在进行多个被测器件同时测试时,各DUT的信号输出也能容易地实现同步。
本实施方式的液晶驱动器1的优点之一在于,在进行老化测试时所需的信号输入数减少,由此,探针卡的PE数减少,从而可实现多个被测器件的同时测试。以下,参照附图对其进行详细的说明。
图3是表示用于将上述液晶驱动器1作为DUT进行测试的探针卡30的图,其中,图3(a)为俯视图,图3(b)为侧视图。探针卡30包括输入端子侧探针31、探针卡基板32、探针固定底座33。在对DUT进行测试时,用于控制液晶驱动器1的输入端子侧探针和外部测试器电连接,对DUT实施动作测试。另外,在探针卡基板32设置有开口部,以使得探针和DUT的输入焊盘之间容易实现对准。
在本发明的具有测试电路20的液晶驱动器1中,由于测试电路20本身具有控制DUT的功能,因此,只需设定三个与TESTEN、TESTCK、NTEST这3个端子对应的输入端子侧探针31即可。
如图3所示,在DUT的长边侧,在确保距离“A”的状态下配置3个输入端子侧探针31。对DUT的焊盘布图进行设计以确保上述距离“A”。距离“A”是指,相邻的输入端子侧探针31之间的距离。
另外,在液晶驱动器1中,除了TESTEN、TESTCK、NTEST这3个端子用的焊盘之外,还形成有常规动作模式时的控制信号端子用焊盘。如果TESTEN、TESTCK、NTEST用的各焊盘设置在形成液晶驱动器1的半导体芯片的预定的同一边上,并且,在任意两个相邻的焊盘之间也设置至少一个常规动作模式时的控制信号端子用焊盘,就能够很容易地确保上述距离“A”。
图4是表示在接触半导体晶圆上的4个(横向)×4个(纵向)共计16个DUT#1~#16的条件下同时对多个被测器件进行老化测试的图。
在将液晶驱动器1作为DUT进行老化测试时,一个DUT所需的控制端子数为3个,要同时接触16个DUT就需要具备共计48根探针31。在图4中,从探针卡基板32的左侧对图左侧的8个DUT(#1~#8)提供探针,从探针卡基板32的右侧对图右侧的8个DUT(#9~#16)提供探针。
另外,中央2列的DUT(#5~#12)所对应的探针31被固定在探针固定底座上并且其针脚和外侧2列的DUT(#1~#4,#13~#16)所对应的探针31的针脚错开。即,对中央2列的DUT(#5~#12)所对应的探针31和外侧2列的DUT(#1~#4、#13~#16)所对应的探针31进行配置,使得从上面(即,DUT的焊盘配置面的法线方向)观察时中央2列的DUT(#5~#12)所对应的探针31和外侧2列的DUT(#1~#4、#13~#16)所对应的探针31不相互重合。图3中的DUT的焊盘之间的距离“A”是用于充分确保上述情况下的错开量的距离。
如上所述,在同时测试多个被测器件时,将向DUT输入测试用控制信号的探针配置成从上面观察时不相互重合的结构,这样能够有效地抑制探针卡所具备的多个探针之间的相互干扰。以下,参照图5对其进行说明。其中,图5(a)是表示探针被配置成从上面观察时相互重合的结构的侧视图;图5(b)是表示探针被配置成从上面观察时相互重合的结构的俯视图;图5(c)是表示探针被配置成从上面观察时不相互重合的结构的侧视图;图5(d)是表示探针被配置成从上面观察时不相互重合的结构的俯视图。在以下的说明中,将探针配置成从上面观察时相互重合的结构称作多层探针固定结构,将探针配置成从上面观察时不相互重合的结构称作平面探针固定结构。
通过比较图5(b)和图5(d)可知:较之于从上面观察时探针相互重合的多层探针固定结构,探针不相互重合的平面探针固定结构能够确保更大的探针间距,从而能够抑制探针之间的干扰。另一方面,通过比较图5(a)和图5(c)可知:如果要增大多层探针固定结构中的探针间距,将导致探针卡厚度和面积的增加。
另外,作为避免在同时测试多个被测器件时探针31重合的结构,除了图4所示使探针的针脚错开的结构以外,还可以是其它的结构。以下,参照图6和图7进行说明。
图6是表示DUT中的测试用端子(输入焊盘)的配置的图。如图6所示,DUT的特征在于具有两组测试用端子。这两组端子被并列设置在DUT芯片的长边方向上,各端子通过DUT的内部配线连接。通过探测其中任意1组端子就能够对上述DUT进行测试。在图6中例举了具有两组测试用端子的DUT,但DUT也可以具有3组以上的测试用端子。
图7表示在半导体晶圆上配置4个(纵向)×4个(横向)图6所示的上述DUT的状态下实施多个被测器件同时老化测试的情况。在图7中,对16个DUT赋予序号#1~#16。
根据图7所示的配置,利用芯片下侧的端子组对中央2列的DUT(#5~#12)进行测试,利用芯片上侧的端子组对外侧2列的DUT(#1~#4、#13~#16)进行测试。根据这种结构,能够平行地配置探针卡的所有探针。由此,较之于图4所示的斜向配置一部分探针的探针卡,图7所示的探针卡比较容易制造。另外,可避免探针之间的间隔变窄,并且,由于非斜向配置探针,因此,探针长度变短,翘曲也得以减小,从而可减少探针之间发生短路的危险性。
另外,由于上述图3至图7中所示的探针卡被假定用于进行老化测试,所以例举了仅仅具有输入侧探针的探针卡。但是,根据测试的内容,本发明的探针卡还可具有输出侧探针。这里,液晶驱动器一般具有384~720个输出端子,要多于输入端子。但是,与输入侧端子不同之处在于,无需对所有的输出侧端子进行探测。因此,即使在既探测输入侧端子又探测输出侧端子的情况下,通过对任选的少数输出端子进行探测,也能实现多个被测器件同时测试。
如上所述,即使只对输入侧端子进行探测也能够进行老化测试。但是,在只通过探测输入侧端子来进行老化测试时,为了发现在老化测试后暴露了进行性缺陷的器件,还需要进一步实施测试,所以,实际上,优选在也探测输出侧端子的状态下实施老化测试。在一边探测输入侧端子和输出侧端子一边实施多个被测器件同时测试时,需要使各DUT的输出同步,所以,适于采用上述控制老化测试。
另外,在探针卡同时具有输入侧探针和输出侧探针的情况下,例如,可以考虑将输入侧探针设置于DUT的短边方向的一侧,将输出侧探针设置于DUT的短边方向的另一侧。
此外,本实施方式的液晶驱动器1的其它优点在于:由于上述控制老化测试能够比较容易地使DUT的信号输入和信号输出实现同步,因此,在测试时对DUT的动作控制变得简单,从而可实现高质量的测试。以下,参照附图进行详细的说明。
图8表示自我老化测试时的液晶驱动器1的输出电压状态。由于液晶驱动器1是点反转型的液晶驱动器,所以,如图8所示,奇数端子的输出电压的输出极性和偶数端子的输出电压的输出极性反转。
图8的输出电压值只能是灰阶输出电平(Gradation Output Level)VH0或VL0,随着时间的经过,输出电压在电平VH0的电压值和电平VL0的电压值之间不断反复变化。在自我老化测试时,不能选择输出其他的灰阶电平。另外,关于时间的经过,由于对液晶驱动器的控制CK信号是由CR振荡电路通过自振荡所生成的,所以,不能任意地控制液晶驱动器的输出电压反转的反复速度。
另外,此时,液晶驱动器的动作是由CR振荡电路的自振荡所生成的控制CK信号控制的,所以,也不能任意地使老化动作停止。因此,在进行自我老化测试的老化动作时要监视诸如输出电压值等的液晶驱动器的动作状态时,由于老化动作和测试不能实现同步,所以,无法进行监视(测试)。
接着,图9表示在进行控制老化测试时液晶驱动器1的输出电压状态的一个示例。
图9表示液晶驱动器1的输出电压状态变化与TESTCK输入(次数)的时间变化之间的关系的图,上图中的波形表示奇数端子输出的输出电压状态变化,下图中的波形表示偶数端子输出的输出电压状态变化。奇数输出端子和偶数输出端子总是在极性反转的状态下确定各自的输出状态。
在控制老化测试的测试动作中,可以对灰阶电平选择、输出反转的反复次数、动作时间、动作速度等进行控制。例如,在图9的输出示例的灰阶选择1的期间内,由老化控制电路生成的输入RGB数据相当于灰阶输出电平VH0和VL0。并且,当进一步输入TESTCK(次数)时,进入灰阶选择2的期间,由老化控制电路生成的输入RGB数据发生变化而相当于VH255和VL255。只需预先对上述测试动作中的灰阶输出电平的变化进行逻辑设计,使得根据对老化控制电路输入时钟的次数进行变化。
另外,可以通过改变TESTCK信号的频率来变更频率(动作速度)。图10表示TESTCK信号的频率和驱动器输出的频率的关系。
在控制老化测试的测试动作时的频率(动作速度)变化期间内的TESTCK输入速度低于灰阶选择1期间和灰阶选择2期间。可根据TESTCK输入信号的频率来改变DUT的输出电压变化速度。
这里,TESTCK信号数和每次液晶输出变化的关系被设定为与一般的液晶驱动器LSI同步。即,根据DUT的液晶驱动输出端子数来确定取入的灰阶数据数,因此,根据取入的灰阶数据数来确定TESTCK信号数。
即,如上述输出状态保持期间那样,如果在输入由老化控制电路生成的LS信号以后停止TESTCK信号,就能够监视(测试判断)DUT的输出电压值,此外,还能够在任意期间(例如,DATA取入期间等)进行IDDQ测试。
例如,通过将老化控制电路生成的信号设定为所期望的状态,将TESTCK信号固定在高电平状态或低电平状态,从而可以测定静止时的电源电流。另外,在测定上述静止时的电源电流后,将该状态保持预定的时间,之后,再次测定静止时的电源电流。根据上述两个静止时的电源电流之差的大小对半导体器件的质量优劣进行判断。
图11是表示本发明的液晶驱动器的测试控制信号和由老化控制电路生成的老化生成信号的变化的关系的图。
在图11中,按照时序表示在图2表示的老化控制电路图中老化控制电路与自TESTCK端子输入的CK信号同步生成并输入DUT的信号和DUT的输出状态。图中所示的老化生成信号SPIN、DATA、LS、REV信号和DUT输出SPOUT、LCDOUT完全和一般液晶驱动器LSI的动作相同。TESTCK信号相当于一般液晶驱动器动作的CK信号。根据本发明,能够从外部控制TESTCK信号,所以可实时地监视DUT的动作。
另外,可以对上述液晶驱动器1实施两种老化测试,即:自我老化测试和控制老化测试。为此,液晶驱动器1具有用于自我老化测试的时钟振荡电路21和NTEST端子。但是,能够进行控制老化测试是上述液晶驱动器1的特征要素,即使是仅能进行控制老化测试的液晶驱动器也被包含在本发明的范围之内。在只能进行控制老化测试的液晶驱动器中,可以省去时钟振荡电路和NTEST端子。
如上所述,本发明的半导体器件的特征在于,具有主动作部以及在对上述主动作部进行品质判断测试时生成要被提供给上述主动作部的测试信号的测试信号生成部,上述测试信号生成部可根据从外部输入的测试启动信号和时钟信号生成上述测试信号。
根据上述结构,在将上述半导体器件作为被测器件(DUT)进行品质判断测试时,由测试信号生成部生成该品质判断测试所需的测试信号。由于上述测试信号生成部能够根据从外部输入的测试启动信号和时钟信号生成上述测试信号,所以,当上述主动作部进行动作需要较多的输入信号时,可以大幅度减少测试用的输入信号。因此,能够解决诸如在多个被测器件同时测试时难以对探针进行配置的问题。
另外,由于上述测试信号生成部可根据从外部输入的时钟信号进行动作,所以,DUT的信号输入和信号输出能够较容易地实现同步,并且,在多个被测器件同时测试时各DUT的输出也能够较容易地实现同步。如果DUT的信号输入和信号输出能够较容易地实现同步,就能较容易地对测试时的DUT的动作实施控制,也可以实现优良的品质判断测试。
上述半导体器件优选的是,具有生成时钟信号的时钟生成部,上述测试信号生成部能够根据上述时钟生成部生成的时钟信号生成上述测试信号。
根据上述结构,可以对上述半导体器件实施基于外部时钟的品质判断测试和基于上述时钟生成部生成的内部时钟的品质判断测试。在基于内部时钟的品质判断测试中,仅通过施加电源和老化启动信号(NTEST)就能够使电路激活(动作)。
另外,上述半导体器件优选的是,沿半导体元件的长边配置有上述测试启动信号的端子焊盘和上述时钟信号的端子焊盘。进一步优选的是,对上述测试启动信号的端子焊盘和上述时钟信号的端子焊盘进行配置,并且在两者之间存在常规动作模式用控制信号端子焊盘。
这里,优选的是,在进行半导体器件的布图设计时,在上述测试启动信号的端子焊盘和上述时钟信号的端子焊盘之间保持某种程度的距离。根据上述结构,特别是在用于同时测试多个被测器件的探针卡上更容易对探针进行配置。另外,在半导体器件中,除了上述测试启动信号的端子焊盘和上述时钟信号的端子焊盘以外,还形成有常规动作模式用的其它控制信号端子焊盘。
根据上述结构,能够较容易地在确保某种程度的距离的状态下配置上述测试启动信号的端子焊盘和上述时钟信号的端子焊盘。
此外,上述半导体器件优选的是,具有多组上述测试启动信号的端子焊盘和上述时钟信号的端子焊盘,并由半导体器件的内部配线连接所对应的端子焊盘。
根据上述结构,在多个被测器件同时测试时所采用的探针卡中,如果相邻的半导体器件所使用的端子焊盘不同,就能够避免探针之间的接触,从而可以较容易地对探针进行配置。
另外,本发明可适用于例如上述半导体器件是液晶驱动器等的具有多个输出端子的半导体器件的情况。
为了解决上述课题,本发明提供一种半导体器件的测试方法,其中,该半导体器件具有主动作部以及在对上述主动作部进行品质判断测试时生成要被提供给上述主动作部的测试信号的测试信号生成部,该测试方法的特征在于:从外部向上述测试信号生成部输入测试启动信号和时钟信号,上述测试信号生成部根据上述测试启动信号和时钟信号生成上述测试信号,对上述主动作部进行品质判断测试。此外,上述半导体器件的测试方法优选的是,通过测定静止时的电源电流来进行上述品质判断测试。
另外,上述半导体器件的测试方法优选的是,同时对多个上述半导体器件进行品质判断测试。
本发明的探针卡是一种用于对半导体器件进行品质判断测试的探针卡,其中,该半导体器件具有主动作部以及在对上述主动作部进行品质判断测试时生成要被提供给上述主动作部的测试信号的测试信号生成部,该探针卡的特征在于:上述半导体器件的上述测试信号生成部能够根据从外部输入的测试启动信号和时钟信号生成上述测试信号;具有用于接触上述测试启动信号的端子焊盘和时钟信号的端子焊盘的探针;对上述探针进行配置使得从上述半导体器件的焊盘配置面的法线方向观察时不相互重合。
作为上述结构,例如,可以对上述探针进行配置使得从上述半导体器件的焊盘配置面的法线方向观察时相互平行。
根据上述结构,在同时测试多个被测器件时,将向半导体器件输入测试用控制信号的探针配置成从上面观察时不相互重合的结构,这样能够有效地抑制探针卡所具备的多个探针之间的相互干扰。
以上,对本发明进行了详细的说明,上述具体实施方式或实施例仅仅是揭示本发明的技术内容的示例,本发明并不限于上述具体示例,不应对本发明进行狭义的解释,可在本发明的精神和权利要求的范围内进行各种变更来实施之。
Claims (11)
1.一种半导体器件,其特征在于:
具有主动作部以及在对该主动作部进行品质判断测试时生成要被提供给该主动作部的测试信号的测试信号生成部,
其中,上述测试信号生成部还具有时钟振荡电路、老化控制电路和控制信号选择电路,所述测试信号生成部可以切换如下模式:
根据从外部输入的测试启动信号和时钟信号、以及用于切换所述时钟振荡电路的振荡、停止的信号,由所述老化控制电路生成上述测试信号的控制老化模式;
使所述时钟振荡电路产生振荡、将自振荡时钟向所述老化控制电路输出,由所述老化控制电路生成所述测试信号的自老化模式,并通过所述控制信号选择电路输出该测试信号。
2.根据权利要求1所述的半导体器件,其特征在于:
沿着半导体元件的长边设置有上述测试启动信号的端子焊盘和上述时钟信号的端子焊盘。
3.根据权利要求2所述的半导体器件,其特征在于:
对上述测试启动信号的端子焊盘和上述时钟信号的端子焊盘进行配置使得在两者之间存在常规动作模式控制信号端子焊盘。
4.根据权利要求2所述的半导体器件,其特征在于:
具有多组上述测试启动信号的端子焊盘和上述时钟信号的端子焊盘,并通过半导体器件的内部配线连接对应的各端子焊盘。
5.根据权利要求1至4中的任一项所述的半导体器件,其特征在于:
该半导体器件具有多个输出端子。
6.根据权利要求5所述的半导体器件,其特征在于:
该半导体器件是液晶驱动器。
7.一种半导体器件的测试方法,该半导体器件具有主动作部以及在对该主动作部进行品质判断测试时生成要被提供给该主动作部的测试信号的测试信号生成部,
其中,上述测试信号生成部还具有时钟振荡电路、老化控制电路和控制信号选择电路,该测试方法的特征在于:
在控制老化模式,从外部向上述测试信号生成部输入测试启动信号和时钟信号,上述测试信号生成部根据上述测试启动信号和时钟信号、以及用于切换所述时钟振荡电路的振荡、停止的信号,由所述老化控制电路生成上述测试信号,对上述主动作部进行品质判断测试,
在自老化模式,使所述时钟振荡电路产生振荡、将自振荡时钟向所述老化控制电路输出,由所述老化控制电路生成所述测试信号,对上述主动作部进行品质判断测试,
并通过所述控制信号选择电路输出该测试信号。
8.根据权利要求7所述的半导体器件的测试方法,其特征在于:
通过测定静止时的电源电流来实施上述品质判断测试。
9.根据权利要求7或8所述的半导体器件的测试方法,其特征在于:
可同时对多个上述半导体器件实施品质判断测试。
10.一种探针卡,用于对半导体器件进行品质判断测试,该半导体器件具有主动作部以及在对上述主动作部进行品质判断测试时生成要被提供给上述主动作部的测试信号的测试信号生成部,该探针卡的特征在于:
其中,所述半导体器件的上述测试信号生成部还具有时钟振荡电路、老化控制电路和控制信号选择电路,所述测试信号生成部可以切换如下模式:
根据从外部输入的测试启动信号和时钟信号、以及用于切换所述时钟振荡电路进行振荡以及停止的信号,由所述老化控制电路生成上述测试信号的控制老化模式;
使所述时钟振荡电路产生振荡、将自振荡时钟向所述老化控制电路输出,由所述老化控制电路生成所述测试信号的自老化模式,并通过所述控制信号选择电路输出该测试信号,
还具有用于接触上述测试启动信号的端子焊盘和上述时钟信号的端子焊盘的探针;
对上述探针进行配置使得从上述半导体器件的焊盘配置面的法线方向观察时不相互重合。
11.根据权利要求10所述的探针卡,其特征在于:
对上述探针进行配置使得从上述半导体器件的焊盘配置面的法线方向观察时相互平行。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006173133 | 2006-06-22 | ||
JP2006173133A JP4708269B2 (ja) | 2006-06-22 | 2006-06-22 | 半導体装置、及び半導体装置の検査方法 |
JP2006-173133 | 2006-06-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101093244A CN101093244A (zh) | 2007-12-26 |
CN101093244B true CN101093244B (zh) | 2010-12-29 |
Family
ID=38872936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101122063A Active CN101093244B (zh) | 2006-06-22 | 2007-06-21 | 半导体器件、半导体器件的测试方法和探针卡 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7902853B2 (zh) |
JP (1) | JP4708269B2 (zh) |
KR (1) | KR100920391B1 (zh) |
CN (1) | CN101093244B (zh) |
TW (1) | TWI372431B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5208208B2 (ja) * | 2008-05-16 | 2013-06-12 | 株式会社アドバンテスト | 製造方法および試験用ウエハユニット |
WO2009144828A1 (ja) * | 2008-05-30 | 2009-12-03 | 株式会社アドバンテスト | 試験用ウエハユニットおよび試験システム |
TWI386649B (zh) * | 2009-03-18 | 2013-02-21 | Mjc Probe Inc | 探針卡 |
DE102009023371A1 (de) * | 2009-05-29 | 2010-12-02 | Acandis Gmbh & Co. Kg | Verfahren zur Herstellung eines medizinischen Funktionselements mit einer freitragenden Gitterstruktur |
JP5266173B2 (ja) * | 2009-09-18 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101067640B1 (ko) * | 2010-04-16 | 2011-09-26 | 주식회사 실리콘웍스 | 디스플레이 구동 시스템의 신뢰성 테스트 장치 |
US20120120129A1 (en) * | 2010-11-11 | 2012-05-17 | Novatek Microelectronics Corp. | Display controller driver and method for testing the same |
JP2012220238A (ja) * | 2011-04-05 | 2012-11-12 | Sharp Corp | 半導体装置及びその検査方法 |
KR101373744B1 (ko) * | 2013-01-09 | 2014-03-26 | (주)솔리드메카 | 메모리 패키지 테스트용 소켓보드 고정지그 |
CN103116121B (zh) * | 2013-01-21 | 2015-03-25 | 合肥工业大学 | 基于自振荡回路的电路老化测试方法 |
CN103576079B (zh) * | 2013-11-15 | 2016-08-10 | 上海华岭集成电路技术股份有限公司 | 芯片测试系统及芯片测试方法 |
KR20160091508A (ko) * | 2015-01-23 | 2016-08-03 | 에스케이하이닉스 주식회사 | 테스트 모드 회로 및 이를 포함하는 반도체 장치 |
CN106405361B (zh) * | 2016-08-24 | 2020-09-11 | 通富微电子股份有限公司 | 一种芯片测试方法及装置 |
CN106373513A (zh) * | 2016-11-15 | 2017-02-01 | 武汉华星光电技术有限公司 | 液晶显示器的老化测试方法及液晶显示器 |
CN109900931B (zh) * | 2017-12-08 | 2021-03-30 | 京元电子股份有限公司 | 半导体组件测试连接接口 |
CN110907803A (zh) * | 2019-11-21 | 2020-03-24 | 北京中电华大电子设计有限责任公司 | 一种在ate上可实现7816接口通讯同步测试的方法 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02128179A (ja) * | 1988-11-07 | 1990-05-16 | Mitsubishi Electric Corp | 集積回路 |
JPH0343735A (ja) | 1989-07-11 | 1991-02-25 | Fuji Photo Film Co Ltd | 熱現像カラー感光材料 |
JPH0343735U (zh) * | 1989-09-06 | 1991-04-24 | ||
JPH04218936A (ja) | 1990-12-19 | 1992-08-10 | Sharp Corp | 集積回路装置 |
JP2925337B2 (ja) * | 1990-12-27 | 1999-07-28 | 株式会社東芝 | 半導体装置 |
US5230001A (en) * | 1991-03-08 | 1993-07-20 | Crosscheck Technology, Inc. | Method for testing a sequential circuit by splicing test vectors into sequential test pattern |
JPH05183032A (ja) * | 1991-12-30 | 1993-07-23 | Hitachi Ltd | 半導体集積回路装置のエージング方法 |
JPH0991996A (ja) * | 1995-09-20 | 1997-04-04 | Hitachi Ltd | 半導体集積回路および試験装置 |
JPH10247208A (ja) * | 1997-03-05 | 1998-09-14 | Sharp Corp | 集積回路の試験方法および試験装置 |
JPH11142471A (ja) * | 1997-11-07 | 1999-05-28 | Nec Corp | バーンイン試験方法及びバーンイン試験装置 |
JP3187019B2 (ja) * | 1998-12-10 | 2001-07-11 | 沖電気工業株式会社 | 半導体集積回路及びその試験方法 |
JP4036554B2 (ja) * | 1999-01-13 | 2008-01-23 | 富士通株式会社 | 半導体装置およびその試験方法、および半導体集積回路 |
JP4230045B2 (ja) | 1999-04-21 | 2009-02-25 | 住友ゴム工業株式会社 | クローラ走行装置 |
JP2001021612A (ja) * | 1999-07-07 | 2001-01-26 | Hitachi Ltd | 半導体装置の製造方法 |
JP2001236797A (ja) | 1999-12-17 | 2001-08-31 | Fujitsu Ltd | 自己試験回路及びそれを内蔵するメモリデバイス |
US6629277B1 (en) * | 2000-02-15 | 2003-09-30 | Sun Microsystems, Inc. | LSSD interface |
JP4771572B2 (ja) * | 2000-04-10 | 2011-09-14 | 富士通セミコンダクター株式会社 | Pll半導体装置並びにその試験の方法及び装置 |
CA2308820A1 (en) * | 2000-05-15 | 2001-11-15 | The Governors Of The University Of Alberta | Wireless radio frequency technique design and method for testing of integrated circuits and wafers |
JP2002158265A (ja) | 2000-11-20 | 2002-05-31 | Advantest Corp | 電子デバイスの試験装置及び試験方法 |
JP2002216496A (ja) | 2001-01-16 | 2002-08-02 | Umc Japan | 半導体メモリ装置 |
JP2002373499A (ja) | 2001-06-13 | 2002-12-26 | Seiko Epson Corp | 半導体メモリ及びこのバーンイン方法 |
JP3895163B2 (ja) | 2001-11-29 | 2007-03-22 | 富士通株式会社 | 液晶パネルドライバ装置 |
JP2003249558A (ja) * | 2002-02-22 | 2003-09-05 | Seiko Instruments Inc | 半導体チップ |
US7466160B2 (en) * | 2002-11-27 | 2008-12-16 | Inapac Technology, Inc. | Shared memory bus architecture for system with processor and memory units |
JP2005157321A (ja) * | 2003-11-07 | 2005-06-16 | Renesas Technology Corp | 半導体装置および半導体装置の試験方法 |
KR100587233B1 (ko) | 2004-06-14 | 2006-06-08 | 삼성전자주식회사 | 반도체 메모리소자의 번인테스트 방법 |
KR100633455B1 (ko) | 2004-09-03 | 2006-10-13 | 주식회사 유니테스트 | 반도체 소자 테스터를 위한 신호 분배 장치 |
JP4535494B2 (ja) * | 2004-10-20 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 薄膜プローブシートの製造方法および半導体チップの検査方法 |
JP2005327454A (ja) * | 2005-05-13 | 2005-11-24 | Renesas Technology Corp | 並列試験装置 |
US7274201B2 (en) * | 2005-05-19 | 2007-09-25 | Micron Technology, Inc. | Method and system for stressing semiconductor wafers during burn-in |
-
2006
- 2006-06-22 JP JP2006173133A patent/JP4708269B2/ja active Active
-
2007
- 2007-05-22 US US11/802,335 patent/US7902853B2/en active Active
- 2007-06-04 TW TW096120005A patent/TWI372431B/zh active
- 2007-06-20 KR KR1020070060707A patent/KR100920391B1/ko active IP Right Grant
- 2007-06-21 CN CN2007101122063A patent/CN101093244B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TWI372431B (en) | 2012-09-11 |
US20070296395A1 (en) | 2007-12-27 |
KR100920391B1 (ko) | 2009-10-07 |
KR20070121559A (ko) | 2007-12-27 |
JP2008004778A (ja) | 2008-01-10 |
JP4708269B2 (ja) | 2011-06-22 |
CN101093244A (zh) | 2007-12-26 |
TW200816341A (en) | 2008-04-01 |
US7902853B2 (en) | 2011-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101093244B (zh) | 半导体器件、半导体器件的测试方法和探针卡 | |
US7233163B2 (en) | Mapping variations in local temperature and local power supply voltage that are present during operation of an integrated circuit | |
US7550987B2 (en) | Method and circuit for measuring operating and leakage current of individual blocks within an array of test circuit blocks | |
US6879174B2 (en) | Testing method and testing device for semiconductor integrated circuits | |
CN100504974C (zh) | 显示装置的驱动器电路 | |
US20140125645A1 (en) | Testing of integrated circuit to substrate joints | |
US8938370B2 (en) | Method and apparatus for complex time measurements | |
Venkataramani | Reducing ATE test time by voltage and frequency scaling | |
WO2012137708A1 (ja) | 半導体装置及びその検査方法 | |
CN110796975B (zh) | 显示面板及显示装置 | |
TW200533939A (en) | Apparatus and method for compensating clock period elongation during scan testing in an integrated circuit (IC) | |
KR100506778B1 (ko) | 이벤트 기반 테스트 시스템을 위한 스캔 벡터 지원 | |
JPWO2005064583A1 (ja) | 表示装置の駆動装置、表示装置、駆動装置または表示装置の検査方法 | |
CN208077584U (zh) | 一种显示面板的测试系统 | |
CN106896317A (zh) | 通过扫描测试的扫描链所执行的电路排错方法及电路排错系统 | |
EP3367114A1 (en) | Extended jtag controller and method for functional reset using the extended jtag controller | |
JP4782956B2 (ja) | アレイ基板の検査方法 | |
CN108919533A (zh) | 显示面板测试方法及装置、电子设备 | |
JP2006317398A (ja) | 半導体集積回路および半導体集積回路を搭載した製品のテスト方法 | |
JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
Chochula et al. | The alice silicon pixel detector | |
US20030173989A1 (en) | Method and apparatus for testing current sinking/sourcing capability of a driver circuit | |
JPH085691A (ja) | 薄膜トランジスタアレイの検査方法 | |
JP4090431B2 (ja) | イベント型テストシステムにおけるスキャンベクタのサポート | |
Hoo | Verilog design of Input/Output Processor with Built-In-Self-Test |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20201021 Address after: 1437, Hangdu building, 1006 Huafu Road, Huahang community, Huaqiang North Street, Futian District, Shenzhen City, Guangdong Province Patentee after: Shenzhen Tongrui Microelectronics Technology Co., Ltd Address before: Osaka City, Osaka Prefecture, Japan Patentee before: Sharp Corp. |