CN101097926B - 薄膜半导体器件、薄膜晶体管以及薄膜晶体管的制造方法 - Google Patents

薄膜半导体器件、薄膜晶体管以及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN101097926B
CN101097926B CN2007101095422A CN200710109542A CN101097926B CN 101097926 B CN101097926 B CN 101097926B CN 2007101095422 A CN2007101095422 A CN 2007101095422A CN 200710109542 A CN200710109542 A CN 200710109542A CN 101097926 B CN101097926 B CN 101097926B
Authority
CN
China
Prior art keywords
film
thin
transistor
base stage
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101095422A
Other languages
English (en)
Other versions
CN101097926A (zh
Inventor
河内玄士朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Liguid Crystal Advanced Technology Development Center K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liguid Crystal Advanced Technology Development Center K K filed Critical Liguid Crystal Advanced Technology Development Center K K
Publication of CN101097926A publication Critical patent/CN101097926A/zh
Application granted granted Critical
Publication of CN101097926B publication Critical patent/CN101097926B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及薄膜半导体器件、薄膜晶体管以及薄膜晶体管的制造方法。横向双极晶体管(100)包括在形成在绝缘基片(101)上的半导体薄膜(105)中形成的发射极(102)、基极(103)和集电极(104)，在该横向双极晶体管(100)中，半导体薄膜(105)是在预定方向上晶化的半导体薄膜。而且，MOS—双极混合晶体管(200)在形成在绝缘基片上的半导体薄膜中形成，在该MOS—双极混合晶体管(200)中，半导体薄膜(205)是在预定方向上晶化的半导体薄膜。

Description

薄膜半导体器件、薄膜晶体管以及薄膜晶体管的制造方法
背景技术
本发明涉及一种形成在绝缘基板上的薄膜晶体管。 
作为显示图像信息和文字信息的显示器，例如OA装置，已知有使用薄膜晶体管(TFT)的有源矩阵型平板显示器。近年来，随着多媒体通信技术的发展，作为下一代显示器，人们关注于功能集成型显示器，称为“系统化面板”的显示器。这种功能集成型显示器设计用于个人使用，具有小尺寸和轻的重量，并且具有高分辨率和高图象质量。此外，与图像显示有关的外围功能，例如驱动电路、存储电路、DA转换器和图像处理电路集成在显示面板上。 
传统地，属于场效应晶体管的MOS(金属氧化物半导体)晶体管主要用作形成在显示玻璃基板上的TFT。由于MOS晶体管可以方便地构成数字电路，例如移位寄存器和显示器的显示像素开关，所以它被广泛地使用。 
近年来，人们致力于通过在显示器基板上集成除了显示功能之外的各种功能，来提高显示器的附加值。例如，日本专利申请KOKAI公开文本No.2005—18088公开了一种液晶显示器，通过在各个像素中提供光电转换元件，该液晶显示器具有利用来自例如光笔等的光的输入功能。 
在上述例子的情况下，需要检测和放大光电电流的功能。但是，在由MOS晶体管构成的源极接地放大电路中，输入阻抗高，并且不能直接放大光电电流。在这种情况下，通过提供具有栅极接地结构的电流缓冲电路来接收光电电流。但是，为了使用MOS晶体管自身得到足够的增益，电路结构变得复杂。因此，存在用简单结构的电路难以得到足够的检测灵敏度的问题。 
另一方面，双极晶体管被认为是其中输入电流作为输入信号的晶体管。在使用单晶Si或者SOI(绝缘体上的硅)基板的情况下，已经建立了BiCMOS(双极CMOS)技术，其中在相同的基板上以混合的形式提供双极晶体管和CMOS晶体管，并且根据需要有选择地使用这些晶体管。但是，在传统的技术中，难以实现在例如玻璃基板等的低耐热性基板上以混合的形式设置两种器件的这种结构。本发明的发明人研究了用于满足这种要求的技术，并且发现其原因是在例如大约1m等的大尺寸玻璃基板上实现的最小处理尺寸最多是大约3微米。此外，另一个原因看来是可以在低温下形成在玻璃基板上的Si薄膜的晶体质量较差，并且在Si薄膜层中的少数载流子寿命太短，而无法引起双极作用。 
发明内容
本发明为考虑到上述问题得到的，并且本发明的目的是提供一种薄膜晶体管、混合薄膜晶体管、MOS薄膜晶体管和薄膜半导体器件，其中至少一种晶体管，例如横向双极薄膜晶体管或者MOS薄膜晶体管形成在低耐热性绝缘基板上设置的半导体薄膜上。 
例如，本发明的目的是提供一种器件结构，其中MOS晶体管和双极晶体管可以集成在玻璃基板上，并且提供这种器件结构的制造方法。 
为了实现上述目的，本发明的实施例包括以下结构。 
根据本发明的实施例，提供一种薄膜半导体器件，包括：至少一个MOS晶体管，该MOS晶体管包含在绝缘基板上形成的半导体薄膜中形成的源区、沟道区和漏区，还包含通过绝缘膜形成在沟道区表面上的栅电极；和至少一个横向双极晶体管，该横向双极晶体管包含在和MOS晶体管相同的绝缘基板上形成的半导体薄膜中形成的发射极、基极和集电极。 
根据本发明的另一个实施例，提供一种薄膜晶体管的制造方法，包括：在绝缘基板上形成非单晶半导体薄膜的步骤；在非单晶半导体薄膜上照射具有反转波峰图案(inverted peak pattern)形状的脉冲激光束，从而形成晶化区的步骤；以及在该晶化区内形成横向双极 薄膜晶体管和MOS薄膜晶体管中的至少一种。 
根据本发明的另一个实施例，提供一种横向双极晶体管，该横向双极晶体管包含在形成在绝缘基板上的半导体薄膜中形成的发射极、基极和集电极，该半导体薄膜是在预定方向上晶化的半导体薄膜。 
根据本发明的另一个实施例，提供一种MOS—双极混合薄膜晶体管，该MOS—双极混合薄膜晶体管包含在形成在绝缘基板上的半导体薄膜中形成的发射极、基极和集电极，以及连接到基极的引出电极(lead—out electrode)，通过绝缘膜在基极区表面形成的栅电极，该基极引出电极和栅电极被连接，从而具有相等电位，发射极还用作MOS晶体管的源极，基极还用作MOS晶体管的沟道，并且集电极还用作MOS晶体管的漏极，其中所述半导体薄膜是在预定方向上晶化的半导体薄膜。 
根据本发明的另一个方面，提供一种MOS薄膜晶体管，该MOS薄膜晶体管包含在形成在绝缘基板上的半导体薄膜中形成的源区、沟道区和漏区，并且包含通过绝缘膜在沟道区表面上形成的栅电极，其中该半导体薄膜是在预定方向上晶化的半导体薄膜，并且该源极设置在晶化半导体薄膜的晶体生长起始点侧，漏极设置在晶化半导体薄膜的晶体生长终止点侧。 
在上述结构中，可以在低耐热性绝缘基板上提供至少一种薄膜晶体管，例如横向双极薄膜晶体管或者MOS薄膜晶体管。此外，可以提供其中MOS晶体管和双极晶体管可以集成在玻璃基板上的一种器件结构，以及该器件结构的制造方法。 
附图说明
图1是根据本发明的第一实施例的薄膜晶体管的平面图； 
图2是沿着图1中的直线X—X′截取的横截面图，示出图1所示的薄膜晶体管； 
图3是沿着图1中的直线Y—Y′截取的横截面图，示出图1所示的薄膜晶体管； 
图4示出在本发明的第一实施例中的半导体薄膜区的图案；
图5是在本发明的第一实施例中的其中的基极层的两侧都引出基电极的薄膜晶体管的平面图； 
图6是在本发明的第一实施例中的实体基极区(substantialbase region)中直接形成基电极的薄膜晶体管的平面图； 
图7是示出根据本发明的第一实施例的薄膜晶体管的输入/输出特性的曲线图； 
图8是示出根据本发明的第一实施例的薄膜晶体管的Gummel图的曲线图； 
图9是根据本发明的第二实施例的薄膜晶体管的平面图； 
图10是沿着图9中的直线Z—Z′截取的横截面图，示出图9所示的薄膜晶体管； 
图11是沿着图9中的直线A—A′截取的横截面图，示出图9所示的薄膜晶体管； 
图12是示出基极宽度为100μm的一部分晶体管器件的平面图，其中并联连接根据本发明的第二实施例的20个薄膜晶体管； 
图13是示出根据本发明的第二实施例的薄膜晶体管的输入/输出特性的曲线图； 
图14是示出根据本发明的第二实施例的薄膜晶体管的Gummel图的曲线图； 
图15是示出根据本发明的第二实施例的薄膜晶体管电流放大系数对集电极电流的依存关系的曲线图； 
图16是示出在根据本发明的第二实施例的薄膜晶体管的电流放大系数和场效应迁移率之间的关系的曲线图； 
图17是可以和根据本发明的第一或者第二实施例的晶体管一起形成的MOS薄膜晶体管的横截面图； 
图18是图17所示的MOS薄膜晶体管的平面图； 
图19是可以在本发明的第一和第二实施例中使用的晶体阵列图案的电子显微图像； 
图20是可以在本发明的实施例中使用的晶体阵列图案的电子显微图像的放大图；
图21示出为了得到本发明的实施例中的单晶阵列而使用的相移掩模； 
图22示出在本发明的该实施例中的相移掩模的横截面、激光束的光强度分布以及温度分布； 
图23示出为了得到本发明实施例中的单晶阵列而使用的相移掩模的另一个例子； 
图24是图23所示的相移掩模的平面图； 
图25示出为了得到本发明实施例中的单晶阵列而使用的相移掩模的另一个例子； 
图26示出晶化Si膜的表面SEM图像； 
图27是示出根据本发明的第三实施例的双极薄膜晶体管的电流放大系数β对基极电压的依存关系的曲线图； 
图28是示出根据本发明的第三实施例的双极薄膜晶体管的Gummel图的曲线图； 
图29是示出根据本发明的第三实施例的正向设置(forward—arrangement)双极薄膜晶体管的基极—发射极结和基极—集电极结特性的曲线图； 
图30是示出根据本发明的第三实施例的反向设置(reverse—arrangement)双极薄膜晶体管的基极—发射极结和基极—集电极结特性的曲线图； 
图31是示出在相同器件中的基极—集电极结和基极—发射极结的二极管特性的曲线图； 
图32示出在本发明的第三实施例中的Si晶体膜的电子显微图像，以及放置在该电子显微图像上的MOS薄膜晶体管的示意图； 
图33示出根据本发明的第三实施例的MOS薄膜晶体管的横截面透射电子显微图像； 
图34是示出根据本发明的第三实施例的正向设置MOS薄膜晶体管的ID—VG特性的曲线图； 
图35是示出根据本发明的第三实施例的反向设置MOS薄膜晶体管的ID—VG特性的曲线图；
图36是示出根据本发明的第三实施例的MOS薄膜晶体管的阈值电压Vth对漏极电压的依存关系的曲线图； 
图37示出根据本发明的第四实施例的液晶显示器的整体结构； 
图38示出在本发明的第四实施例中的信号接口电路的结构； 
图39示出在本发明的第四实施例中的输入电流波形、集电极电流波形和信号接口电路的输出电压波形； 
图40是根据本发明的第四实施例的液晶显示器的透视图； 
图41是根据本发明的第四实施例的液晶显示器的横截面图； 
图42示出根据本发明的第五实施例的液晶显示器的整体结构； 
图43是在本发明的第五实施例中的电感耦合型非接触传送路径的横截面示意图； 
图44示出在本发明的第五实施例中的信号接口电路的结构； 
图45示出在本发明的第五实施例中的信号电流波形、检测电流波形和信号接口电路的输出电压波形； 
图46示出根据本发明的第六实施例的液晶显示器的整体结构；以及 
图47示出在本发明的第六实施例中的信号接口电路的结构。 
具体实施方式
下面将参考附图说明本发明的实施例。 
(第一实施例) 
图1是根据本发明的第一实施例的双极晶体管100的平面图，该双极晶体管100形成在无碱玻璃基板101上。图2是沿着图1中的直线X—X′截取的横截面图。图3是沿着图1中的线Y—Y′截取的横截面图。 
图1到图3示出形成在晶化半导体薄膜105中的发射极102、基极103和集电极104。将半导体薄膜105在预定的方向上晶化。在预定方向上晶化的半导体薄膜105是通过用脉冲激光束照射半导体薄膜而在横向(水平方向)上晶化的晶体区，该脉冲激光束具有例如反转波峰图案的光强分布。在预定方向上晶化的半导体薄膜105可以通 过下面将详细说明的晶化方法来形成。在半导体薄膜105上形成发射极电极106、基极电极107和集电极电极108。 
如图2和图3所示，整个双极晶体管100形成在缓冲绝缘膜111上。缓冲绝缘膜111包括厚度为例如50nm等的SiNx膜109和厚度为例如100nm等的SiO2膜110，它们形成在无碱玻璃基板101上。缓冲绝缘膜111用于防止玻璃基板101的杂质扩散。缓冲绝缘膜111的结构不限于这个例子。例如，缓冲绝缘膜111可以单独由SiO2膜形成，或者单独由SiNx形成。可以使用的基板是具有低耐热性的基板，并且不局限于无碱玻璃基板。例如，可以使用石英基板、塑料基板或者在其表面上具有SiO2膜的硅基板。 
如图4所示，在SiO2膜110上形成岛状区图案112。图案112由构成晶体管100的晶化半导体薄膜形成，并且大致为T形，厚度为200nm，例如，在预定方向上晶化的Si膜。半导体材料不局限于Si，其它的材料例如Ge和GaAs也可以使用。而且，膜的厚度不局限于200nm。晶化Si膜可以是形成在缓冲绝缘膜111上的、全部晶化的Si膜，或者可以是仅仅晶化晶体管形成区的Si膜。 
N+掺杂发射极102、N-掺杂集电极104、N+掺杂集电极接触部分113、P-掺杂基极103以及P+掺杂基极接触部分114形成在晶化Si膜105中。 
由例如Ti/Al/Ti等三层金属膜形成的电极配线(106、107、108)通过接触通孔116连接到Si膜105的上表面，该接触通孔116形成在由例如SiO2膜等形成的第一中间层绝缘膜115中。形成由例如SiO2膜等形成的第二中间层绝缘膜22，从而覆盖整个上述部分。 
在本实施例中，基极区103的宽度W是5μm，并且长度(等于发射极和集电极之间的距离)LB是1.0μm。发射极102以1×1020(cm-3)的浓度掺杂磷。在本实施例中，基极以1×1016(cm-3)的浓度掺杂硼，并且基极接触部分114以1×1020(cm-3)的浓度掺杂硼。集电极104以1×1017(cm-3)的浓度掺杂磷，并且集电极接触部分113以1×1020(cm-3)的浓度掺杂磷。这些有选择的掺杂过程可以通过利用普通半导体制造工艺中的离子注入技术来进行。掺杂物不局限于上述 材料。本实施例的结构是NPN型横向双极薄膜晶体管器件的结构，其中使电流不是在Si膜的膜厚度方向上流动，而是在水平方向上流动，因而可以和MOS晶体管同时形成。基极触点从基极的侧面部分引出。第一实施例不局限于NPN型横向双极薄膜晶体管器件，它可以是PNP型横向双极薄膜晶体管器件。 
晶体管100的工作和普通的双极晶体管一样。通过在基极103和发射极102之间流动基极电流，同时向集电极104施加正电压，从而控制发射极—集电极电流。 
在横向双极薄膜晶体管中，决定电流放大系数hFE的最重要的参数是Si膜的晶体质量和基极长度LB。利用长度大于或等于几个微米的晶体膜，可以得到适当质量的Si膜，正如后面将要描述的那样，所述晶体膜通过采用使用激光器的横向晶体生长法生长。在这种情况下，希望在横向双极晶体管中的载流子移动方向平行于半导体薄膜的晶化方向。原因是移动的载流子难以跨越晶粒边界。而且，发现基极长度LB设置为小于或等于2μm(优选小于或等于1μm)很重要，以确保高hFE。至于在传统显示器中使用的多晶硅TFT，其空穴的寿命短，且由于光刻的限制，难以形成长度小于或等于1μm的基极。因此在传统的多晶硅TFT中，难以得到高hFE。 
在如图1所示的从侧面部分引出触点的结构中，晶体管的宽度W的设计很重要。只有存在从基极注入的空穴的区才发生双极动作。在远离侧表面触点的方向上，空穴的密度降低。降低的程度由Si膜中空穴的扩散长度决定。根据本发明人的模拟，发现在离侧表面部分大于或等于5μm的距离处，空穴的密度显著降低，并且集电极电流难以流动。因此希望将基极宽度W设置为小于或等于5μm，优选小于或等于3μm。 
在图1中，触点仅从基极的一个侧表面引出。可选择地，如图5所示，触点可以从基极的两侧引出。因此，可以增加用作双极晶体管的有效Si膜的宽度，因而可以提高集电极电流。此外，可选择地，如图6所示，基极电极107可以设置为直接接触基极工作区118，该基极工作区118插入在发射极102和集电极104之间。
在绝缘基板上形成的横向双极薄膜晶体管中，在基极与发射极之间的结的横截面积和在集电极与基极之间的结的横截面积小，因此结电容小。因此，这个晶体管适合高频工作。 
另一方面，这个晶体管的缺点是由于发射极的横截面积小，因而无法得到象普通垂直型双极晶体管中一样的大电流。驱动电流本身比在相同Si薄膜上形成的MOS晶体管的小。因此，通常被认为是双极晶体管的优点的高电流驱动性能的特征不适用于本器件。相反，本器件适合小电流、高速工作。这个特征对于例如显示器的输入/输出接口或者对于用于电流检测的前置放大器等是有利的。 
图7是示出根据图1到图3所示的第一实施例的横向双极薄膜晶体管100的输入/输出特性的曲线图。在图7中，横坐标表示发射极—集电极电压，纵坐标表示集电极电流。图7示出通过以5μA的幅度提高基极电流得到的测量结果。图8是示出Gummel图的曲线图。在图8中，横坐标表示基极—发射极电压，纵坐标表示基极电流和集电极电流。从图7可以看出，得到例如大于或等于10的电流放大系数，输出电流为0.01mA。还可以看出，得到良好的饱和特性，这应用于模拟电路中是令人满意的。 
(第二实施例) 
图9是根据本发明的第二实施例，形成在玻璃基板上的MOS—双极混合薄膜晶体管200的平面图。图10是沿着图9中的直线Z—Z′截取的横截面图。图11是沿着图9中的直线A—A′截取的横截面图。MOS—双极混合薄膜晶体管是具有MOS晶体管和双极晶体管的功能的晶体管。MOS晶体管的源极还用作双极晶体管的发射极。MOS晶体管的沟道还用作双极晶体管的基极。MOS的漏极还用作双极晶体管的集电极。 
整个MOS—双极混合晶体管200形成在缓冲绝缘膜204上。缓冲绝缘膜111包括厚度为例如50nm等的SiNx膜202和厚度为例如100nm等的SiO2膜203，它们形成在无碱玻璃基板201上。可以使用的基板不局限于无碱玻璃基板，而可以使用例如石英基板、塑料基板或者 在其表面上具有SiO2膜的硅基板。缓冲绝缘膜204用于防止玻璃基板201的杂质扩散。缓冲绝缘膜204的结构不限于这个例子。例如，缓冲绝缘膜204可以单独由SiO2膜形成，或者单独由SiNx膜形成。根据情况，半导体薄膜205可以直接形成在绝缘基板上，例如形成在玻璃基板201上。 
和第一实施例一样，作为构成晶体管的膜的例子，在SiO2膜203上形成例如Si膜等的半导体薄膜205，该半导体薄膜205具有大致T形，厚度为200nm(参见图4中的112)。在这个实施例中，作为这个Si膜，使用包括单晶颗粒、长度大于或等于几个μ的Si膜，该Si膜通过利用激光器的横向晶体生长法来形成，下面将进行说明。N+掺杂发射极(源极)206、N-掺杂集电极(一部分漏极)207、N+掺杂集电极触点(一部分漏极)208、P-掺杂基极(沟道)209以及P+掺杂基极(沟道)触点210形成在半导体薄膜205中。本实施例的器件和的第一实施例的器件的不同在于，由MoW合金膜形成的栅电极211通过由SiO2形成的、厚度为30nm的栅极绝缘膜214形成在基极上。上述内容涉及NPN晶体管(N沟道MOS薄膜晶体管)。但是同样可以构成PNP晶体管(P沟道MOS薄膜晶体管)。 
由三层金属膜(例如Ti/Al/Ti)形成的电极配线213通过接触通孔216连接到Si膜205和栅电极211的上表面，该接触通孔216形成在第一中间层绝缘膜215中。从沿着直线A—A′截取的横截面图图11可以看出，栅电极211和基极(沟道)触点212通过电极配线图案213连接，即通过本实施例中的Ti/Al/Ti三层金属膜的图案连接，因此它们的电位相等。形成由例如SiO2膜等形成的第二中间层绝缘膜217，从而覆盖整个上述部分。 
在本实施例中，基极区103的宽度W是2.5μm，长度(等于发射极和集电极之间的距离)LB是1μm，但是宽度W和长度LB不局限于这些值。 
和第一实施例相同，发射极(源极)206掺杂磷，基极(沟道)209掺杂硼，集电极(漏极)207、208掺杂磷。掺杂物不局限于上述材料。这些有选择的杂质掺杂过程可以通过利用普通半导体制造工艺 中的离子注入技术来进行。 
上述MOS-双极混合薄膜晶体管200可以形成在和第一实施例的横向双极薄膜晶体管相同的绝缘基板上，例如无碱玻璃基板。在这种情况下，其中形成这些晶体管的半导体薄膜的单晶形成可以以相同的晶化步骤来进行。 
图12是示出一部分混合薄膜晶体管的平面图，基极(沟道)的整个宽度W是100μm，其中20个在图9到11中所示的混合薄膜晶体管(在这个例子中，基极(沟道)宽度W是5μm)并联连接。多个发射极(源极)206和集电极(漏极)207形成在多个相关基极(沟道)209之间，该相关的基极(沟道)209带间隔地形成在Si图案219上。基极(栅电极)209、发射极(源极)和集电极(漏极)分别连接到共用的栅极(基极)电极220、共用的发射极(源极)电极221和共用的集电极(漏极)电极222。 
如上所述，在具有侧表面触点的器件中，限制了基极(沟道)宽度。因此，在驱动大电流的晶体管中，通过并联布置每个都具有小宽度W的多个晶体管，可以保持良好的特性。这种结构可以防止在大电流工作时器件的自加热效应。 
在本器件的工作中，和普通的双极晶体管相同，通过在基极(栅极)209和发射极(源极)206之间流动基极电流，同时向集电极(漏极)208施加正电压，来控制发射极(源极)和集电极(漏极)之间的电流。由于栅电极211和基极(沟道)触点212连接，所以施加在基极和发射极之间的1V到2V的电压变为栅极—源极电压。如果这个电压比MOS晶体管的阈值电压Vt更高，在沟道区209内形成表面沟道，并且表面电流流动。通过双极动作从发射极(源极)206注入到基极(沟道)209的电子流过该表面沟道。因此，用这种器件比单独用双极器件或者单独用MOS器件工作的情况下得到更大的驱动电流。 
图13和图14示出上述混合TFT的输入/输出特性和Gummel图。可以得到比用图7和图8所示的横向双极薄膜晶体管100更高的驱动电流。而且，可以看出，电流放大系数hFE更高。可以看出，图13 所示的电流值是在MOS器件单独工作而不连接基极电极时的电流的大约两倍。 
图15示出根据第二实施例的混合TFT200的集电极(漏极)电流和电流放大系数hFE之间的关系。得到大约500的最大电流放大系数hFE。因此，通过混合工作得到了高电流增益。 
图16示出在Si膜205的膜质量改变的混合TFT200中，以MOS模式工作时的场效应迁移率和以双极模式工作时的电流放大系数之间的关系。场效应迁移率和电流放大系数基本上是成比例的。例如，为了得到大于或等于10的高电流放大系数hFE，必须使用得到350(cm2/V·/s)的表面沟道迁移率的高质量的Si膜。因此使用晶化Si膜是合适的。 
图17和图18是示出MOS型TFT300的横截面图和平面图，该MOS型TFT300可以和上述双极TFT100或者混合TFT200同时形成在相同基板上。整个MOS型TFT300形成在缓冲绝缘膜上，该缓冲绝缘膜形成在无碱玻璃基板301上，包括厚度为例如50nm等的SiNx膜321和厚度为例如100nm等的SiO2膜322。 
和普通的场效应晶体管一样，通过适当地选择要掺杂的杂质，MOS型TFT300可以形成为具有源极/漏极324和沟道330的P型晶体管或者N型晶体管。由厚度为例如30nm等的SiO2形成的栅极绝缘膜325形成在硅单晶区323上，该硅单晶区323例如通过在预定的方向上晶化非晶Si膜而形成。例如横跨单晶区323延伸的MoW合金膜的栅电极326形成在栅极绝缘膜325的表面上。沟道长度由栅电极326的宽度决定。形成例如SiO2等的中间绝缘膜327，从而覆盖整个上述部分。通过在中间层绝缘膜327中形成的接触通孔328形成电极配线329，该电极配线329由例如Ti/Al/Ti等的三层金属膜形成。除了Ti/Al/Ti之外该金属膜还可以由各种导电材料形成。 
(半导体薄膜的形成) 
可以通过利用使用在基板上形成的非晶硅薄膜的薄膜晶体管，来执行对使用例如液晶面板等的图像显示的控制，该基板是在普通的薄 膜晶体管制造中使用的例如玻璃基板等。通常，非晶硅薄膜是在它退火之后使用。但是，使用具有形成为阵列的多个岛状区、并且基本上由单晶薄膜形成的基板作为显示器基板会尤其有效，这在后面将进行说明。原因是在显示器所需大面积的整个基板中，可以以均匀的状态得到“基本上”由单晶薄膜形成的多个区。在本文中的单词“基本上”是指在某些情况下，当通过下面将要说明的本发明方法进行晶体生长时，该多个区可以由多个单个区形成，尽管该多个区应当优选由完全的单晶薄膜形成。 
图19是在本发明中使用的基板400的电子显微图像。具有由排列的单晶薄膜形成的多个区的基板不局限于玻璃基板。但是，在本实施例中，使用透明的无碱玻璃基板101、201。用于显示器的这个基板具有以下结构，即由例如硅薄膜形成的多个区在垂直方向和水平方向上都以5μm的间隔排列，该硅薄膜每个都具有大约5μm×5μm的尺寸，排列在二维矩阵中。 
在图19中，在围绕每个单晶区401的边界部分存在多晶区402，并且存在许多晶粒边界403。在晶粒边界403，存在用作载流子产生/重新耦合(re—coupling)中心的电活性缺陷。因此，从薄膜晶体管基极或者沟道区的形成区排除多晶区402。 
图20是作为图19中的一个单晶区的区A的放大图。在大小为5μm的区内，大约0.5μm的周边区是多晶区402，并且存在晶体边界中产生的许多缺陷。因此，晶体管的基极(沟道)区设置为不包括大约0.5μm的缺陷区。 
在本申请的申请人于2003年8月29日提交的日本专利申请No.2003—209598中，详细说明了具有晶化半导体薄膜的基板的制造方法。 
下面将举例说明形成薄膜阵列的方法，该薄膜阵列具有大致为矩形的单晶区，每个单晶区具有每个侧边为大约4μm的尺寸，以5μm的间距排列，如图19和图20所示。 
在用作显示器基板的基板是玻璃基板的情况下，不能使用象制造硅晶片时那样的高温，以便得到单晶。首先，例如通过任意的方法在 玻璃基板上形成非晶硅薄膜。然后，向非晶硅薄膜施加类脉冲紫外激光束，从而熔化非晶硅膜。熔化的硅再结晶，并且得到部分形成单晶的硅薄膜区。在本实施例中使用硅，但是可使用的半导体材料不局限于硅。例如，可以使用III—V族半导体。 
在进行再结晶时，采用以下的方法，以得到具有最大可能面积的单晶区。熔化该薄膜，给每个阵列部分带来温度梯度。在保持温度梯度的情况下，降低基板的温度，因而硅再结晶。为了实现这个，采用以下方法，即通过使用具有适当图案的相移掩模产生具有反转波峰图案的光强度分布的透射光，从而赋予照射到基板表面的激光束的光强度以一种空间分布，并且给每个阵列部分带来横向(水平)温度梯度。根据这个方法，在激光束照射之后的无照射周期内，基板各个部分的温度根据熔化时的温度梯度而下降，固相—液相界面从最低温度部分移向最高温度部分，并且在横向上发生晶体生长。因此，从最初产生的多晶部分开始，通过特别适合晶体生长的晶体部分的晶种，进行晶体生长，并且形成大的单晶区。在某些情况下，形成多个单晶区。即使在这种情况下，所生长的晶体尺寸也比普通薄膜晶体管的沟道区的尺寸更大。通过这种方法，得到具有多个基本上单晶区401的阵列，且每个单晶区401都具有每个侧边为大约4μm的尺寸的基本上为矩形的形状变成可能。 
下面，参考图21和图22，说明使用例如相移掩模等的再结晶步骤。形成图21所示的相移掩模510，使得例如石英材料等的透明介质被设有互相相邻的、具有不同厚度的区。在这些相邻的区之间的台阶(stepped)部分(相移部分)510a，入射的准分子激光束被衍射或者干涉。以这种方式，赋予入射的激光束的强度以周期性的空间分布。 
将相移掩模510构造成相邻的图案具有相反的相位(具有180°的相位差)。具体而言，交替排列的区包括相位为π的第一条形区(相位区)510b和相位为0的第二条形区(相位区)510c。在这个例子中，每个条形区(相移线区(line region))具有10μm的宽度。更具体地，通过图案蚀刻折射率为1.5的矩形石英板来制造相移掩模 510，从而具有相应于对应波长为248nm的光的相位π的深度，即248nm的深度。通过蚀刻减薄的区变为第一条形区510b，而未蚀刻区变为第二条形区510c。 
在使用具有这种结构的相移掩模510时，相对于穿过薄的第一相位区510b的激光束，穿过厚的第二相位区510c的激光束延迟180°。结果，在激光束之间发生干涉和衍射。如图22所示，得到具有反转波峰图案的激光束强度分布530。具体而言，由于穿过相位偏移区的相邻激光束具有相反的相位，所以穿过相邻的相位区之间的相位偏移部分的激光束具有最小的光强度，例如是0。具有最小光强度的部分的温度下降到最低，并且在基板表面上提供周期性的温度分布540。 
当停止激光束照射时，最低温度区241或者该区241附近的区具有低于或等于熔点的温度，并且在该区产生作为用于半导体再结晶的晶核的大量多晶体。首先，在最低温度区541中产生多晶体。但是，在根据温度梯度连续生长晶体时，具有尤其适合晶体生长的晶体取向的晶体部分生长。因此，在每个温度梯度区542，得到基本上单晶的区。 
在上面的说明中，相移掩模510构成为具有互相平行、线性的相位偏移部分，如图21和图22所示。但是，相移掩模510的结构不局限于这个例子。例如，相位偏移线可以以直角交叉，并且相位为0的部分和相位为π的部位可以排列成格子的形式(未示出)。在这种情况下，沿着相位偏移线形成格子的光强度为0的区。因此，在相位偏移线的任意位置产生晶体的晶种，并且在某些情况下，变得难以控制晶粒的位置和形状。 
为了控制晶体晶种的产生，希望以预定周期点状分布光强度为0的区。在其一种可行的方法中，每个垂直交叉的相位偏移线的相位偏移量设置为小于180°。在这种情况下，在相应于每个相位偏移线的位置，光强度降低，但是不完全变为0。但是，如下所述，通过适当地选择相位偏移量，在相位偏移线的交点附近的复合透射总量可以减少到0。在这种情况下，在交点附近的光强度可以降低到0。 
参考图23和24说明了一个例子。相移掩模550包括多个正方形 图案552，每个正方形图案552包括具有不同厚度的四个正方形区550e、550f、550g和550h，如图23所示。在每个图案中，如图23所示，第一区550e最薄，具有相位0。第四区550h最厚，其相位从第一区550e的相位偏移3π/2。第二区和第三区550f和550g的厚度在第一区和第四区550e和550h的厚度之间，并且相位分别从第一区550e的相位偏移π/2和π。 
在上述掩模中，正方形图案的中心部分551具有强度0，在该中心部分551，第一到第四区邻接。因此，这个中心点变为晶体生长的晶核。在图23中，图案的中心点，即每个格点551可以设置为具有强度0。因此，可以容易控制晶粒产生的位置。在与本申请相同的申请人于2003年3月19日提交的、基于日本专利申请No.2002—120312的国际申请PCT/JP03/03366的说明书中，说明了使用这种相移掩模的技术。 
(第三实施例) 
图25示出另一个相移掩模560的横截面，该相移掩模560用于得到单晶Si膜，并且也示意性地示出光强度分布。这个相移掩模560被构成为由SiO2形成并具有预定尺寸的多个凸起图案562，以预定的密度排列在例如石英板561上。通过使空间均匀分布的激光束563透过移相器560，可以在多层基板(未示出)的照射表面上提供锯齿形重复图案的光强度分布564。 
在本实施例中，凸起图案562重复的间距Lx设置为10μm，但是这个值可以通过设计而设置为所需的值。图25所示的光强度分布564包括由具有不同倾角的一对直的部分565和566形成的锯齿部分。光强度分布不局限于锯齿分布，可以是适合晶化的任意光强度分布。 
图26示出根据本发明形成的晶化Si膜的表面SEM图像。该多层基板被激光束照射，并且半导体膜熔化。然后，停止激光束照射，让温度下降，半导体膜晶化。在这时，从低激光强度的区到高激光强度的区(即从图26中所示的上部区到下部区)发生熔化/再结晶。晶化开始部分570处于多晶体状态，并且随着在基板的水平方向上进行晶 体生长，具有易于晶化的方向性的晶粒逐渐变大。因此，可以形成其尺寸比待随后形成的TFT更大的单晶颗粒团簇。在晶化进行并且晶体与相邻的晶化区相遇的晶化终点部分571的附近，形成多晶。 
图26示出设置在这个膜上的双极晶体管的图案图像。该晶体管设置为电流流动的集电极—发射极方向平行于晶体生长的方向。因此，载流子的流动不受到晶粒边界的阻碍，并且得到良好的特性。在这种排列中，集电极位于晶体生长起点附近，发射极位于晶体生长终点附近。下面，这种排列定义为“正向排列”。而另一方面，集电极和发射极的位置相反的排列定义为“反向排列”。 
图27和图28示出图26所示晶体管的正向排列和反向排列中的Gummel图。正向排列中的电流放大系数(图27)比反向排列中的电流放大系数(图28)更高。图29和图30分别是画出在正向排列和反向排列中与基极—发射极电压Vbs相关的电流放大系数β的曲线图。在正向排列中，β接近30，而在反向排列中，β大约是6。从这个结果看，优选将集电极设置在晶体生长起点附近，而发射极设置在晶体生长终点附近，因而得到良好的晶体管特性。认为这种特性的不对称是由于基极—集电极结和基极—发射极结之间的电特性差异而产生的。 
图31是示出在相同器件中基极—集电极结和基极—发射极结的二极管特性的曲线图。在基极—集电极结的情况下，反方向泄漏电流更大，并且正方向特性的n值更大。可以理解，在基极—集电极结中，用作重新耦合中心的缺陷的密度更高。其原因显然是由于随着横向晶体生长的进行，晶粒宽度增大，这从图26的SEM图像可以看出，朝着晶体生长终点，晶粒边界的密度减小。如上所述，在双极晶体管形成在在一个方向上生长的晶体上的情况下，通过将集电极设置在晶体生长起点附近并将发射极设置在晶体生长终点附近，可以得到更大的电流放大系数。 
图32是设置在具有与图26所示的相同结构的晶体上的MOS晶体管的平面示意图。这个晶体管设置为电流流动的源极一漏极方向平行于晶体生长方向。因此，载流子的流动不受到晶粒边界的阻碍，并且 得到良好的特性。在这种排列中，漏极位于晶体生长起点附近，源极位于晶体生长终点附近。和双极晶体管的情况一样，这种排列定义为“正向排列”。而另一方面，漏极和源极的位置相反的排列定义为“反向排列”。图33是以这种方式设置的MOS薄膜晶体管的横截面透射电镜图像。 
图34和图35示出这样制造的MOS晶体管的ID-VG特性，该特性通过使正向排列和反向排列中的源极—漏极电压在0.1V和5.1V之间变化而测量得到的。图36示出通过根据图34和图35所示结果，画出作为漏极电压的函数的晶体管的阈值电压Vth而得到的结果。 
在反向排列中，Vth对漏极电压的依赖性小。在正向排列中，Vth随着漏极电压升高而降低，并且当漏极电压大于或等于O.5V时，Vth取负值。还可以看出，在栅极电压为负的区内，在正向排列中泄漏电流对漏极电压的依赖性更大。 
认为Vth的减小是由主体的电位因为漏极—结泄漏电流而改变导致的。认为在正向排列中的中间电平Vd区逐渐降低的Vth与由于漏极泄漏和撞击离子化引起的体电势变化有关。在正向排列和反向排列之间的Vth降低程度的差别表示两种排列之间的体电势变化的强度的不同。 
如果Vth随着漏极电压升高而下降，由于在电路中实际使用的漏极电压，会不良地流动大的击穿电流。通过详细分析发现，Vth对泄漏电流依赖性的不对称是由于在漏极结和源极结的泄漏电流以及电流放大系数β的不对称而产生的，如图29、图30和图31所示。图29和图30示出β相对于Vbs的变化。应当注意以下事实，即正向排列和反向排列之间的β变化大约5倍。认为由于在该结处的泄漏电流和双极增益都不同，所以在源极和漏极反向的情况下，Vth降低产生不对称。 
从上面的结果可以看出，希望在MOS晶体管形成在以一个方向生长的晶体上的情况下，MOS晶体管应当形成为源极位于晶体生长起点附近，漏极位于晶体生长终点附近。从而，Vth对漏极电压的依赖性和漏极泄漏电流可以减小。
(第四实施例) 
如上所述，如图1或者图9所示，形成在玻璃基板上的横向双极晶体管100或者混合晶体管200不同于普通的双极晶体管。这些晶体管不用于需要大驱动电流的电路，但是适合相对小的电流的放大。可想而知，这些晶体管可以适用于在利用这种特性的显示器600中的电流驱动型串行接口。图37示出这种电流驱动型接口的前端电路601的例子。 
如果图像的分辨率和色彩数量增加，要传送的数据量相应地增加。但是，由于图像显示的刷新速度固定，所以在数据量增加时，需要提高传送路径602的时钟频率。这样，如果传送路径602的频率提高，就会引起从传送路径产生不必要的电磁照射的问题，并且由于电磁干扰(EMI)而在外部器件中引起噪声。为了解决这个问题，采用通过低电压差分驱动来减小EMI的方法，例如已知的有LVDS(低电压差分信号)。在日本专利申请KOKAI公开文本No.2002—176350中公开了这种技术的例子。而且，近年来，作为能更有效地减少EMI的传送方案，有人提出由电流驱动的串行接口。在日本专利申请KOKAI公开文本No.2003—76345中公开了一个例子。在图37所示的电路中，假设从系统侧提供双值电流信号Isig。输入接口电路(IF)603构成为接收信号Isig，并将其转换为电压信号。电平移动电路(levelshift circuit)604执行电压信号的电压放大，并且将放大的电压传送给随后的串/并联转换电路605。其特征在于在输入接口电路的输入部分使用横向双极晶体管。 
图38示出输入接口电路(IF)603和电平移动电路604的电路结构的例子。输入部分构成为发射极接地的横向双极晶体管Q1和栅极接地的MOS晶体管M1是共发共基连接。晶体管Q1放大输入信号Isig。通过MOS晶体管M1和负载电阻器Rd将输入信号转换为电压信号。然后，电压信号输入到由CMOS转换器构成的电平移动电路604。通过在输入部分使用可以直接放大输入信号的双极晶体管Q1，可以降低输入信号电流Isig的电平。因此，可以减少信号传送系统侧的 功耗。 
图39示出在图38所示电路中的输入电流信号Isig的信号波形，在横向双极晶体管Q1中流动的集电极电流Ic的信号波形和电平移动电路604的输出电压Vout的信号波形。由于信号Isig的电平非常低，是0到70μA，所以使EMI最小化。而且，0到70μA的电流信号可以通过包括四个晶体管的非常简单的电路转换成0到3V的电压信号。 
在本实施例中，横向双极晶体管和MOS晶体管的共发共基连接的电路用于输入接口电路603中，CMOS转换器用于电平移动电路604中。但是，该电路结构不局限于这个例子，并且可以使用普通的差分放大电路。 
图40示出包括图37所示接口电路603的整个液晶显示器的结构。接口电路603不仅接收视频信号，还接收时钟信号Iclk、控制信号等等，作为电流信号，并且将它们转换成电压信号。电流信号提供给电平移动电路604，并调整到适当的电压电平。视频信号通过串/并联转换电路605转换成并行信号。时钟信号Iclk被分频电路612根据并联转换的程度而分频，并且将分频信号传送给定时控制器606。平行转换的视频信号和分频时钟信号一起通过缓冲存储器607传送给水平驱动电路608。在水平驱动电路608中，在适当的时间锁存视频信号，并且传送给与每一信号线相关设置的DA转换电路609。DA转换电路609将视频信号转换成模拟信号，并将其提供给显示部分。在显示部分，在每个像素中设置的开关晶体管611由垂直扫描电路610提供的扫描信号导通/截止，并且来自水平驱动电路的模拟电压提供给液晶层，并且通过有源矩阵显示单元614显示图像。 
图40是整个液晶显示器620的鸟瞰图。图41是液晶显示器620的横截面图。液晶材料623设置在透明的绝缘基板621和622之间。由图37所示的有源矩阵电路驱动并排列成矩阵的多个像素电极624形成在透明基板621上。对电极625设置在透明绝缘基板622上。每个像素电极624的电位由图37所示的开关晶体管611控制。通过控制施加给设置在对电极625和像素电极624之间的液晶材料623的电 位，来控制液晶材料623的光学特性。 
通过采用电流驱动型输入接口和在显示器侧的输入电路中使用横向双极晶体管Q1，使得可以以比现有技术更低的信号电平传送信号。因此，可以降低整个系统的EMI和功耗。此外，在本系统中，利用电流接口的低EMI，可以提高传送频率。因此，本系统可以有利地应用于具有高分辨率和大量灰度级的液晶显示器。 
此外，在本实施例中，作为举例，通过电流驱动的信号传送应用于显示外部系统和显示基板之间的传送路径。但是，本发明不局限于这个例子，并且本发明可以应用于有源矩阵基板中的电路区块内的信号传送。例如，在水平驱动电路由多个区块组成的情况下，本发明的信号传送可应用于各个区块之间的信号传送。 
(第五实施例) 
图42示出根据本发明第五实施例的有源矩阵显示器的结构。多根扫描线702和多根视频信号线703在无碱玻璃基板701上布置成矩阵。而且，TFT有源矩阵显示部分707以及由TFT构成的扫描电路704和信号供应电路705设置在无碱玻璃基板701上，在该TFT有源矩阵显示部分707中，在由扫描线702和视频信号线703限定的每个矩形像素区内设置两个P型薄膜晶体管。在这个实施例中，给有机LED元件提供电子电路以使有机LED元件发光，从而进行显示工作。提供电流给有机LED元件的电流供应源706形成在相同的基板上，并且通过电流供应线708给TFT有源矩阵显示部分707内的晶体管供应电流。 
DC-DC转换电路709和定时控制电路710也由TFT构成，并且集成在玻璃基板上，该DC-DC转换电路709转换外部提供的电源电压DC，并提供驱动电路704和705所必须的电压，定时控制电路710接收视频数据、控制信号等等，执行它们必要的处理，并将所处理的数据、控制信号等等提供给驱动电路704和705。 
在本实施例中，由金属薄膜构成的电感器711形成在玻璃基板上位于TFT有源矩阵显示部分707外部的区，作为接收从外部提供的压缩图像数据的元件。电感器711连接到数据处理电路，该数据处理电 路包括信号放大电路712和扩展(expand)压缩数据的扩展电路(expansion circuit)。而且，临时存储压缩图像数据并且在数据扩展(expansion)处理时使用的半导体存储电路713由位于数据处理电路附近的TFT形成。这些电路和存储电路713都由在玻璃基板上的TFT构成。 
图43是电感耦合型非接触传送路径的横截面示意图，该电感耦合型非接触传送路径由在显示基板上形成的电感器元件711和在系统基板714上形成的另一个电感器元件TL构成，该系统基板714构成数据传送侧系统。 
图像数据传送电路715和具有自感应系数L1的电感器716形成在系统基板714上，电感器716与具有自感应系数L2的电感器711基本上同轴设置，该电感器711形成在显示基板上。来自图像数据传送电路715的信号电压通过电感器716和电感器711之间的互感系数Lm从电感器716传送到电感器711，而且传送的信号电压被数据处理电路中的TFT放大，并被保存在存储器中。 
图44示出一种电路结构，其中横向双极晶体管用于由上述系统中的电感器RL所接收的信号的放大电路712。 
在本系统中，通过在两个彼此相对的电感器716和711之间的电磁耦合(耦合系数：k)形成信号传送路径。在传送电路中，通过在0和2mA之间的范围内改变提供给传送侧电感器716的电流来产生信号。在接收侧电感器711中，只有在Isig发生变化时，才会产生与Isig的电流变化率以及耦合系数k成比例的电流。这个信号具有几个μA的小振幅，并且难以在MOS型TFT电路中将该信号直接转换成电压。因此，该信号电流被横向双极晶体管Q1放大，并且所放大的电流被转换到共发共基连接的M1和Rd。得到的电压提供给放大电路717并被放大电路717放大。在图44中，R1和R2是用于提供偏置电压的电阻器。在本电路中，由于电感器711检测到的电流的振幅小，所以给晶体管Q1提供偏置电流，使得晶体管Q1被设置在合适的工作点。 
图45示出输入信号传送侧电感器的电流Isig、接收侧电感器的 电流Iin以及放大电路的输出电压Vout的波形。可以看出，进行了合适的信号传送。通过如本实施例在使用电感器的非接触型信号传送系统中使用横向双极晶体管，可以检测低电平的信号。因此，可以确保在传送时的噪声容限，并且可以提高传送速度。 
(第六实施例) 
图46和图47示出根据本发明的第六实施例的显示基板721和光检测电路722。在第五实施例中通过电容耦合的信号传送被通过光耦合的非接触信号传送代替。在这个实施例中，光传送路径用作传送装置。在显示基板721上集成光敏传感器，而不是电容和电感器。图47示出从光敏传感器接收信号电流的电路结构的例子。在这个例子中，电路包括由单晶硅薄膜形成的光电二极管723和接口电路724。接口电路724具有和第五实施例中相同的结构。来自光电二极管723的电流信号被放大并转换成电压信号，并且该电压信号被传送给串联/并联转换电路。 
通过利用光作为信号传送手段，可以消除电磁噪声的影响。而且，通过在输入部分使用双极晶体管，可以实现良好的SN比。因此，可以提高传送速度。具体而言，由于在透明玻璃基板上设置由单晶硅薄膜形成的光电二极管，所以无论传送电路设置在玻璃基板的前表面还是后表面上，都可以接收信号。因此，可以提高安装设计的自由度。 
本发明可用作移动信息终端或者移动电话的图像显示器，或者用作例如个人计算机等的信息设备的图像显示器。 
在本说明书中，以举例的方式说明了各种实施例。但是，应当考虑到对该实施例可能的变化，而不脱离权利要求中所述的主要特征。在说明书中的说明是要说明本发明，而不是要限制本发明。

Claims (7)

1.一种薄膜半导体器件，包括：
基板，由玻璃或塑料形成；
半导体膜，形成在所述基板的一侧上，所述半导体膜包括在横向方向上晶化的单晶晶粒，其中，所述半导体膜具有由横向部分和从所述横向部分延伸的宽度部分形成的T形图案；
MOS晶体管，所述MOS晶体管包括形成在所述单晶晶粒中的源区、沟道区和漏区，还包括通过绝缘膜形成在所述沟道区上的栅电极，所述源区、沟道区和漏区中的载流子在所述横向方向上移动；和
横向双极晶体管，所述横向双极晶体管包括发射极、基极和集电极，所述发射极由所述源区形成，所述基极由所述沟道区形成，所述集电极由所述漏区的至少一部分形成，其中，所述MOS晶体管和所述横向双极晶体管形成在所述横向部分中，并且基极接触部分形成在所述宽度部分中，所述基极接触部分的一侧连接至所述基极的一端，并且所述基极接触部分的杂质浓度高于所述集电极的杂质浓度。
2.根据权利要求1所述的薄膜半导体器件，其特征在于，所述MOS晶体管和所述横向双极晶体管是MOS薄膜晶体管和横向双极薄膜晶体管。
3.根据权利要求1所述的薄膜半导体器件，其特征在于，在所述横向双极晶体管中的载流子流动方向平行于所述半导体膜的所述横向方向。
4.根据权利要求1所述的薄膜半导体器件，其特征在于，所述MOS晶体管的源-漏方向设置在所述横向方向上的所述半导体膜的晶化区中，并且平行于所述横向方向。
5.根据权利要求4所述的薄膜半导体器件，其特征在于，所述源区设置成位于所述MOS晶体管的所述横向方向上的晶体生长起点侧附近，所述漏区设置成位于所述MOS晶体管的生长终点侧附近。
6.根据权利要求3所述的薄膜半导体器件，其特征在于，所述集电极设置在所述横向双极晶体管的所述横向方向上的晶体生长起点侧，所述发射极设置在所述横向双极晶体管的晶体生长终点侧。
7.根据权利要求1所述的薄膜半导体器件，其特征在于，输入接口电路用于：共发共基连接所述横向双极晶体管和所述MOS晶体管，将所述横向双极晶体管的所述发射极接地，将所述基极连接到二值电流信号的输入部分。
CN2007101095422A 2006-06-26 2007-06-25 薄膜半导体器件、薄膜晶体管以及薄膜晶体管的制造方法 Expired - Fee Related CN101097926B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP175473/2006 2006-06-26
JP2006175473 2006-06-26

Publications (2)

Publication Number Publication Date
CN101097926A CN101097926A (zh) 2008-01-02
CN101097926B true CN101097926B (zh) 2013-03-20

Family

ID=38918345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101095422A Expired - Fee Related CN101097926B (zh) 2006-06-26 2007-06-25 薄膜半导体器件、薄膜晶体管以及薄膜晶体管的制造方法

Country Status (3)

Country Link
US (3) US7977752B2 (zh)
KR (1) KR20070122406A (zh)
CN (1) CN101097926B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796592B1 (ko) * 2005-08-26 2008-01-21 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
JP2008072095A (ja) 2006-08-18 2008-03-27 Advanced Lcd Technologies Development Center Co Ltd 電子装置、表示装置、インターフェイス回路、差動増幅装置
DE102012112796B4 (de) * 2012-12-20 2019-09-19 Novaled Gmbh Vertikaler organischer Transistor, Schaltungsanordnung und Anordnung mit vertikalem organischen Transistor sowie Verfahren zum Herstellen
CN104952795A (zh) * 2015-05-06 2015-09-30 深圳市海泰康微电子有限公司 一种三维集成电路器件结构及其制备方法
US9887673B2 (en) * 2016-03-11 2018-02-06 Intel Corporation Ultra compact multi-band transmitter with robust AM-PM distortion self-suppression techniques
TWI683171B (zh) * 2018-12-05 2020-01-21 友達光電股份有限公司 薄膜電晶體

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508550A (en) * 1992-09-15 1996-04-16 Canon Kabushiki Kaisha Semiconductor device including a lateral-type transistor
US5510647A (en) * 1993-03-15 1996-04-23 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN1822385A (zh) * 2005-01-31 2006-08-23 株式会社半导体能源研究所 显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3163092B2 (ja) 1990-08-09 2001-05-08 株式会社東芝 半導体装置の製造方法
JP3238228B2 (ja) 1993-03-18 2001-12-10 キヤノン株式会社 半導体装置
JP2005018088A (ja) 1995-02-16 2005-01-20 Toshiba Corp 液晶表示装置
CN1196832A (zh) * 1996-06-28 1998-10-21 精工爱普生株式会社 薄膜晶体管及其制造方法和使用该薄膜晶体管的电路和液晶显示装置
JPH1032337A (ja) 1996-07-12 1998-02-03 Seiko Epson Corp 薄膜トランジスタとそれを用いた半導体集積回路および液晶表示装置ならびに薄膜トランジスタの製造方法
JP3833064B2 (ja) 2000-12-07 2006-10-11 株式会社ルネサステクノロジ 半導体集積回路および液晶駆動装置
JP4642310B2 (ja) 2001-04-06 2011-03-02 セイコーエプソン株式会社 薄膜半導体装置の製造方法および薄膜半導体装置
JP4841083B2 (ja) 2001-09-06 2011-12-21 ルネサスエレクトロニクス株式会社 液晶表示装置、及び該液晶表示装置における信号伝送方法
KR20050004763A (ko) 2002-04-23 2005-01-12 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 결정화 장치 및 결정화 방법 및 위상 시프트마스크
JP4383085B2 (ja) 2003-04-25 2009-12-16 Ｎｅｃエレクトロニクス株式会社 静電気放電保護素子
TW200503061A (en) * 2003-06-30 2005-01-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus
JP2006049862A (ja) 2004-07-07 2006-02-16 Advanced Lcd Technologies Development Center Co Ltd 液晶表示装置の入出力保護に好適なトランジスタ構造および回路
JP2006165510A (ja) 2004-08-10 2006-06-22 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置
TW200703667A (en) 2005-07-05 2007-01-16 Adv Lcd Tech Dev Ct Co Ltd Thin-film transistor, method for manufacturing thin-film transistor, and display using thin-film transistors
JP2008072095A (ja) 2006-08-18 2008-03-27 Advanced Lcd Technologies Development Center Co Ltd 電子装置、表示装置、インターフェイス回路、差動増幅装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508550A (en) * 1992-09-15 1996-04-16 Canon Kabushiki Kaisha Semiconductor device including a lateral-type transistor
US5510647A (en) * 1993-03-15 1996-04-23 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
CN1822385A (zh) * 2005-01-31 2006-08-23 株式会社半导体能源研究所 显示装置

Also Published As

Publication number Publication date
US20110227076A1 (en) 2011-09-22
US7977752B2 (en) 2011-07-12
US8426264B2 (en) 2013-04-23
US20110230016A1 (en) 2011-09-22
KR20070122406A (ko) 2007-12-31
US8415746B2 (en) 2013-04-09
CN101097926A (zh) 2008-01-02
US20080006826A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
US7791077B2 (en) Electronic device, display device, interface circuit and differential amplification device, which are constituted by using thin-film transistors
CN101097926B (zh) 薄膜半导体器件、薄膜晶体管以及薄膜晶体管的制造方法
CN101543059B (zh) 图像拾取装置和显示装置
CN100385476C (zh) 半导体器件和使用了它的显示装置以及电子装置
US7492361B2 (en) Image display apparatus using thin-film transistors
CN103474015B (zh) 输出放大器、数模转换器、数据驱动电路和显示装置
JP3173747B2 (ja) 半導体装置の製造方法
CN100487921C (zh) 图像显示装置及其制造方法
CN102460711B (zh) 半导体装置
CN106128353B (zh) 一种tft集成的行扫描驱动电路及其驱动方法
KR100301242B1 (ko) 전계방출디스플레이장치
CN101140940A (zh) 电子装置、显示装置、接口电路和差分放大装置
JP2008034826A (ja) 薄膜半導体装置、ラテラルバイポーラ薄膜トランジスタ、ハイブリッド薄膜トランジスタ、ｍｏｓ薄膜トランジス、及び薄膜トランジスタの製造方法
JP3514000B2 (ja) 表示駆動装置
Chen et al. 9‐3: BLA LTPS TFTs based μ‐LED display with integrated digital driving
Hack et al. Integrated conventional and laser re-crystallised amorphous silicon thin film transistors for large area imaging and display applications
US11817509B2 (en) Thin film transistor, method for manufacturing the thin film transistor and display device comprising the thin film transistor
KR100542991B1 (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자
CN110473497A (zh) 像素电路及其驱动方法、显示面板
CN1316632C (zh) 具有基体接触的薄膜晶体管组件
Kim et al. P‐2: Narrow Bezel Gate Driver Generating Positive Pulse for AMOLED Display Using LTPO Technology with Depletion Mode Oxide TFTs
Lu et al. Flat panel imagers based on excimer laser annealed, poly-Si thin film transistor technology
Wu et al. Application of metal induced unilaterally crystallized polycrystalline silicon thin-film transistor technology to system-on-glass display
CN102376813A (zh) 非制冷红外探测器件及其制作方法
JP2004296731A (ja) アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHARP CORPORATION

Free format text: FORMER OWNER: LIGUID CRYSTAL ADVANCED TECHNOLOGY DEVELOPMENT CENTER K.K.

Effective date: 20130305

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130305

Address after: Osaka

Patentee after: Sharp Corporation

Address before: Kanagawa

Patentee before: Liguid Crystal Advanced Technology Development Center K. K.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130320

Termination date: 20130625