CN101107892B - 多层印刷线路板 - Google Patents

多层印刷线路板 Download PDF

Info

Publication number
CN101107892B
CN101107892B CN2006800030617A CN200680003061A CN101107892B CN 101107892 B CN101107892 B CN 101107892B CN 2006800030617 A CN2006800030617 A CN 2006800030617A CN 200680003061 A CN200680003061 A CN 200680003061A CN 101107892 B CN101107892 B CN 101107892B
Authority
CN
China
Prior art keywords
hole
radius
multilayer printed
lid shape
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800030617A
Other languages
English (en)
Other versions
CN101107892A (zh
Inventor
吴有红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101107892A publication Critical patent/CN101107892A/zh
Application granted granted Critical
Publication of CN101107892B publication Critical patent/CN101107892B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本发明提供一种多层印刷线路板。该多层印刷线路板采用小直径的导通孔而不降低连接可靠性。在热循环时，对处于盖状电镀层(36a、36d)之上、且在以通孔的重心为中心的半径为R(通孔半径)+r(导通孔底部半径)/3的圆内形成有导通孔底部的导通孔(60A、60B)施加的应力小于对形成于第2层间树脂绝缘层(150)上的导通孔(160)施加的应力。因此，使导通孔(60A、60B)的底部直径小于导通孔(160)的底部直径。

Description

多层印刷线路板
技术领域
本发明涉及一种多层印刷线路板，特别是一种可适合用于IC芯片安装用的封装基板的积层多层印刷线路板。
背景技术
在构成IC芯片用封装的积层式多层印刷线路板中，在通过钻头形成了通孔的芯基板的两面或单面上形成层间绝缘树脂，并通过激光或光刻技术开设用于进行层间导通的导通孔，从而形成了层间树脂绝缘层。在该导通孔的内壁上，通过电镀等形成导体层，并经过蚀刻等形成图案，从而制作出导体回路。再通过反复进行形成层间绝缘层和导体层的作业，从而得到了积层多层印刷线路板。在最新的积层多层线路板中，为了提高通孔及积层层的布线密度，而设置了覆盖通孔表面的导体层(盖状电镀层)，并在该盖状电镀层上形成了导通孔。
专利文献1、专利文献2等为具有设置了盖状电镀层的通孔的现有技术的积层多层线路板。
专利文献1：日本特开2001-127435号公报
专利文献2：日本特开2002-208778号公报
在为了缩短上述布线长度而采取了在盖状电镀层上形成导通孔的构造时，容易使导通孔的可靠性降低、难以减小导通孔直径。通常，导通孔的底部直径变小，则形成在导通孔上的导体与下层导体(连接盘(land))之间的连接面积变小，因此导通孔与连接盘之间的接合力降低，在进行热循环试验等时，可看出在两者之间连接电阻增大的倾向。
在此，在积层多层线路板中，通过在形成无电解电镀膜之后形成电解电镀膜来形成导通孔。一般认为，由于之前形成的无电解电镀膜含有有机物、氢分子、氢原子等而比较脆，因此在该无电解电镀膜上容易产生裂纹。另外，一般认为，由于无电解电镀膜的延展性较差，因此在安装IC芯片等时、在印刷线路板上产生了翘曲的情况下，无电解电镀膜会因无法追随于该翘曲进行变形而容易从连接盘上剥离。
发明内容
本发明是为了解决上述课题而做成的，其目的在于提供一种采用小直径的导通孔而不降低连接可靠性的多层印刷线路板。
由发明人进行的深入研究的结果可知，在多层印刷线路板上存在特定部位上的导通孔可靠性降低的倾向。
在此，通过模拟可知，在热循环时，作用在对于形成于盖状导体层(盖状电镀层)上的、且其底部大部分形成在通孔上的导通孔比作用在形成于第2层间树脂绝缘层上的导通孔(第2导通孔)的应力小。
本发明技术方案1所述的多层印刷线路板，由在具有半径为R的通孔的芯基板上层叠第1层间树脂绝缘层、底部半径为r第1导通孔和导体回路，并在该第1层间树脂绝缘层上方层叠第2层间树脂绝缘层、第2导通孔和导体回路而成，该第1导通孔和导体回路由无电解电镀膜及电解电镀膜构成，该第2导通孔和导体回路由无电解电镀膜及电解电镀膜构成，其中，在上述通孔端部形成有闭塞该通孔的盖状导体层，使第1导通孔的底部半径小于上述第2导通孔的底部半径，该第1导通孔的底部的大部分位于通孔上的区域内，该底部的小部分位于通孔上的区域外，且该第1导通孔的整个底部处于以通孔重心为中心的半径D＝(R+r/3)的区域内，该第1导通孔形成在上述盖状导体层上方。
在技术方案1中，对于形成于盖状导体层(盖状电镀层)上的导通孔，在将通孔的半径设为R、盖状电镀层上的导通孔的半径设为r时，使以通孔的重心为中心的半径为(R+r/3)的圆内的导通孔的底部半径小于形成于第2层间树脂绝缘层上的导通孔的底部半径，从而可以实现采用小直径的导通孔来提高集成率的同时，不使连接可靠性降低。
另外，在导通孔不是圆形、而是椭圆形或多边形时，将r设为连结外周上两端(距离最远的2点)的直线的1/2。对于通孔的情况也一样。例如，若是椭圆形则R为长径的1/2，若是长方形则R为连结对角的对角线的1/2。
附图说明
图1是表示本发明的第1实施例的多层印刷线路板的制造方法的工序图。
图2是表示第1实施例的多层印刷线路板的制造方法的工序图。
图3是表示第1实施例的多层印刷线路板的制造方法的工序图。
图4是表示第1实施例的多层印刷线路板的制造方法的工序图。
图5是表示第1实施例的多层印刷线路板的制造方法的工序图。
图6是表示第1实施例的多层印刷线路板的制造方法的工序图。
图7是第1实施例的多层印刷线路板的剖视图。
图8是表示在第1实施例的多层印刷线路板上载置了IC芯片的状态的剖视图。
图9是通孔的盖状电镀层的俯视图。
图10是表示实施例的评价结果的图表。
图11是表示实施例的评价结果的图表。
图12是表示实施例的评价结果的图表。
图13是表示实施例及比较例的评价结果的图表。
附图标记说明
30：基板；34：导体回路；36：通孔；36a：盖状电镀层(通孔连接盘)；36b：侧壁导体层；36d：盖状电镀层(通孔连接盘)；40：树脂填充层；50：层间树脂绝缘层；58：导体回路；60A、60B：导通孔；70：阻焊剂层；71：开口；78U、78D：焊锡凸块；160：导通孔。
具体实施方式
第1实施例
首先，参照图1～图8说明本发明的第1实施例的多层印刷线路板10的结构。图7表示该多层印刷线路板10的剖视图，图8表示在图7所示的多层印刷线路板10上安装IC芯片90、并将多层印刷线路板10载置在子板94上的状态。如图7所示，在多层印刷线路板10中，在芯基板30的表面上形成有导体回路34。芯基板30的表面和背面通过通孔36相连接。通孔36由构成通孔连接盘的盖状电镀层36a、36d、和侧壁导体层36b构成，并在侧壁导体层36b的内部填充入树脂填充材料37。也可以不使用树脂填充剂而只填充入铜。在盖状电镀层(通孔连接盘)36a、36d上配设有层间树脂绝缘层50和层间树脂绝缘层150。在层间树脂绝缘层50上形成有导通孔60A、60B及导体回路58；在层间树脂绝缘层150上形成有导通孔160及导体回路158。在该导通孔160及导体回路158的上层形成有阻焊剂层70，穿过该阻焊剂层70的开口部71而在导通孔160及导体回路158上形成有凸块78U、78D。
如图8所示，多层印刷线路板10的上表面侧的焊锡凸块78U与IC芯片90的连接盘92相连接。另一方面，下表面侧的焊锡凸块78D与子板94的连接盘96相连接。
图9(A)为盖状电镀层(通孔连接盘)36a的俯视图。通孔用开口通过钻孔形成为0.08mm～0.25mm。盖状电镀层36a形成为圆形，在将通孔的开口16的半径设为R、重心60g的导通孔60A的底部半径设为r时，该盖状电镀层36a上的导通孔60A的底部形成于以通孔的重心36g为中心的半径为R+r/3的圆内。在此，通孔开口16的半径R形成为50μm，导通孔60A的底部半径r形成为22.5μm。另一方面，图7中所示的导通孔60A上层的形成于层间绝缘层150上的导通孔160的底部半径r3形成为25μm。并且，盖状电镀层(通孔连接盘)36与第1导通孔位置的其他方式如图9(C)、(D)、(E)所示。
图9(B)表示盖状电镀层(通孔连接盘)的另一方式。盖状电镀层36d形成为将2个半圆组合而成的不倒翁型，该盖状电镀层36d上的导通孔60B的底部也与导通孔60A相同地形成在以通孔的重心36g为中心的半径为R+r/3的圆内。
在此，对于对在热循环时施加在盖状电镀层36a、36d上的导通孔60A、60B和形成于该导通孔上层的导通孔160上的应力的模拟结果进行说明。
在此，进行了有限元法(FEM)的3D热应力模拟。在解析构造体中含有焊锡等这样的塑性、蠕变特性显著的材料时，由于考虑到塑性、蠕变特性而需要进行非线性热应力模拟，首先以较粗的网格对包括整个基板在内的模型进行解析，并将由此计算出的变位作为以较细的网格分割成的子模型的分界条件，采用对视为问题的部分进行精密解析的通用换算(子模型化)手法，对热冲击试验时施加在高多层、高密度有机封装的微通路上的热应力进行解析。即，对封装的Coarse模型进行解析，并将其变位设定为子模型的分界条件，考虑到焊锡的塑性而在-5℃～125℃的热冲击试验条件下进行非线性热应力解析。
其结果可知，对在盖状电镀层36a、36d上的、其底部处于上述R+r/3的圆内的导通孔60A、60B施加了35MPa热应力，而对形成于该导通孔上层的导通孔160施加了90MPa热应力。
即，在热循环时，施加在盖状导体层(盖状电镀层)36a、36d上的、以通孔的重心36g为中心的半径为R+r/3的圆内形成有导通孔底部的导通孔60A、60B的应力小于施加在形成于第2层间树脂绝缘层150上的导通孔160的应力。
因此，在第1实施例中，使在盖状导体层(盖状电镀层)36a上的、以通孔的重心为中心的半径为R+r/3的圆内形成有导通孔底部的导通孔的底部半径r小于形成于第2层间树脂绝缘层150上的导通孔160的底部半径r3，由此，从而可以实现在各部位采用最小直径的导通孔来提高集成率，而不降低连接可靠性。
在第2导通孔的底部半径为30μm以下、通孔开口的半径为100μm以下、通孔间距为385μm以下时，应用本发明具有较大的意义。究其原因，是因为由于在以狭窄间距配置了小直径的通孔的芯部，因环境的变化而使印刷线路板更易于翘曲，因此应力易于集中在第2导通孔上。
图9(C)、图9(D)、图9(E)表示其他例子的盖状电镀层。盖状电镀层不必做成不倒翁型。在图9(E)的情况下，由于盖状电镀层36d相对于通孔开口(内径)36b而仅向导通孔载入的方向突出，因此可以将通孔间距狭窄化，从而实现高密度化。
接着，参照图1～图6对参照图7在上面阐述的多层印刷线路板10的制造方法进行说明。
(1)将在由厚度为0.2～0.8mm的玻璃纤维环氧树脂或BT(双马来酰亚胺三嗪)树脂构成的绝缘性基板30的两面上层压了5～250μm的铜箔32而成的覆铜层压板30A作为原始材料(图1(A))。首先，用钻头对该覆铜层压板进行钻孔而贯穿设置通孔16(图1(B))，实施无电解电镀处理及电解电镀处理，形成了通孔36的侧壁导体层36b(图1(C))。通过选择钻头使通孔16的开口直径形成为Φ0.1～0.25mm，并使这些通孔的间距为0.15～0.575mm。
(2)对形成了通孔36的基板30进行水洗、并使其干燥之后，进行将含有NaOH(10g/1)、NaClO2(40g/1)、Na3PO4(6g/1)的水溶液作为黑化浴(氧化浴)的黑化处理、及将含有NaOH(10g/1)、NaBH4(6g/1)的水溶液作为还原浴的还原处理，从而在通孔36的侧壁导体层36b及表面上形成了粗糙面36α(图1(D))。
(3)其次，通过丝网印刷将含有平均粒径为10μm的铜颗粒的填充剂37(タツタ(Tatsuta)电线公司制的非导电性填坑铜膏，商品名称：DD膏)填充到通孔36中并使其干燥、固化(图2(A))。这就是指在载置有在通孔部分设有开口的掩膜的基板上，通过印刷法进行涂敷，从而填充到通孔中，并在填充之后使其干燥固化。
而且，接着，采用#600的带式研磨纸(三共理化学制)进行砂带磨床研磨来除去从通孔36突出的填充剂37，再进行抛光研磨，用于除去由该砂带磨床研磨造成的伤痕，使基板30的表面变平坦(图2(B))。这样，得到了通孔36的侧壁导体层36b与树脂填充剂37通过粗糙面36α而牢固地紧贴在一起的基板30。
(4)在上述(3)中变平坦了的基板30的表面上施加钯催化剂(アトテツク(AtoTech)公司制)并实施无电解镀铜，从而形成了厚度为0.6μm的无电解镀铜膜23(参照图2(C))。
(5)接着，以以下条件实施电解镀铜，形成厚度为15μm的电解镀铜膜24，从而形成了成为导体回路34部分的增厚层、及成为覆盖填充在通孔36中的填充剂37的盖状电镀层(通孔连接盘)的部分(图2(D))。
电解电镀水溶液
硫酸　　　　　　　180g/1
硫酸铜　　　　　　80g/1
添加剂(アトテツクジヤパン(Atotech japan)公司制，商品名称：力パラシドGL)　1ml/1
电解电镀条件
电流密度　　　　　1A/dm2
时间　　　　　　　70分钟
温度　　　　　　　室温
(6)在形成有成为导体回路及盖状电镀层的部分的基板30的两面上粘贴市场上销售的感光性干膜，并在其上载置掩膜，以100mJ/cm2进行曝光，以0.8％碳酸钠进行显影处理，从而形成了厚度为15μm的抗蚀层25(参照图2(E))。通过调整掩膜的图案可以改变盖状电镀层的形状。
(7)然后，由以氯化铜(CuCl2)为主要成分的蚀刻液溶解并除去未形成抗蚀层25的部分的电镀膜23、24和铜箔32，然后用5％KOH剥离除去抗蚀层25，从而形成了独立的导体回路34、及覆盖填充剂37的盖状电镀层36a、36d(参照图3(A))。
(8)接着，在导体回路34及覆盖填充剂37的盖状电镀层36a、36d的表面上形成由Cu-Ni-P合金构成的厚度为2.5μm的粗糙层(凹凸层)34β，再在该粗糙层34β的表面上形成了厚度为0.3μm的Sn层(参照图3(B)，但Sn层未图示)。
(9)将比基板稍大一些的层间树脂绝缘层用树脂膜(味之素社制，商品名称：ABF一45SH)50γ载置在基板的两面上，并在以压力0.45MPa、温度80℃、压接时间10秒的条件进行临时压接并将其裁断之后，再使用真空层压装置通过以下方法进行粘贴，从而形成了层间树脂绝缘层50(图3(C))。即，在基板上对层间树脂绝缘层用树脂膜，以真空度67Pa、压力0.47MPa、温度85℃、压接时间60秒的条件进行正式压接，之后在170℃的条件下使其热固化40分钟。
(10)接着，在光束直径4.0mm、凹帽头模式、脉冲宽度时间为3～30μ秒、掩膜的导通孔直径为1.0～5.0mm、1～3次射击的条件下，用波长为10.4μm的CO2气体激光在层间树脂绝缘层2上形成了导通孔用开口51(图3(D))。在此，调整上述激光条件，使得在盖状电镀层36a、36d上的导通孔的底面半径为22.5μm。另外，在其形成位置上，读取激光加工用的对准标记并照对准基准进行加工或修正加工，以此来调整导通孔的加工位置。在第1实施例中，使导通孔的底部外周与以通孔的重心为中心、半径为R+r/3的圆相切，并将其底部设在该圆内。
(11)将形成了导通孔用开口51的基板浸渍在含有60g/1的高锰酸的80℃溶液中10分钟，除去存在于层间树脂绝缘层2表面上的颗粒，从而在包括导通孔用开口51的内壁在内的层间树脂绝缘层50的表面上形成了粗糙面50α(图4(A))。
(12)接着，将完成了上述处理的基板浸渍在中和溶液(シプレイ(Shipley Company)公司制)中之后，对其进行水洗。
然后，通过在进行了表面粗糙化处理(粗化深度3μm)的该基板表面上施加钯催化剂，使催化剂核附着在层间树脂绝缘层的表面及导通孔用开口的内壁面上。即，通过将上述基板浸渍在含有氯化钯(PdCl2)和氯化亚锡(SnCl2)的催化剂溶液中，析出钯金属来施加了催化剂。
(13)接着，将施加了催化剂的基板浸渍在上村工业社制的无电解镀铜水溶液(スル力ツプPEA)中，在整个粗糙面上形成了厚度为0.3～3.0μm的无电解镀铜膜，从而得到了在包括导通孔用开口51的内壁在内的层间树脂绝缘层50的表面上形成了无电解镀铜膜52的基板(图4(B))。
无电解电镀条件
在34℃的液体温度中进行45分钟
(14)在形成有无电解镀铜膜52的基板上粘贴市场上销售的感光性干膜，并在其上载置掩膜，以110mJ/cm2进行曝光、以0.8％碳酸钠进行显影处理，从而形成了厚度为25μm的阻镀层54(参照图4(C))。
(15)接着，在用50℃的水将基板清洗干净、对其进行脱脂，并用25℃的水对其进行水洗之后，再用硫酸对其进行清洗，然后在以下条件下实施电解电镀，从而在未形成阻镀层54的部位上形成了厚度为15μm的电解镀铜膜56(图5(A))。
电解电镀溶液
硫酸　　　　　　　2.24mol/1
硫酸铜　　　　　　0.26mol/1
添加剂　　　　　　19.5ml/1
(アトテツクジヤパン(Atotech japan)公司制，商品名称：カパラシドGL)
电解电镀条件
电流密度　　　　　1A/dm2
时间　　　　　　　70分钟
温度　　　　　　　22±2℃
(16)然后，在用5％KOH剥离并除去了阻镀层54之后，用硫酸与过氧化氢的混合溶液对该阻镀层下面的无电解电镀膜进行处理而将其被溶解、除去，做成了独立的导体回路58及导通孔60A、60B(图5(B))。
(17)接着，进行与上述(4)相同的处理，而在导体回路58及导通孔60A、60B的表面上形成了粗糙面58α。下层的导体回路58的厚度为15μm(图5(C))。但是，下层导体回路的厚度也可以形成在5～25μm之间。
通过重复进行上述(9)～(17)的工序，进而形成了具有上层导体回路158、导通孔160的层间绝缘层150，从而得到了多层线路板(图5(D))。在此，将导通孔160的底面半径调整为25μm。
(19)接着，在多层布线基板的两面上涂敷20μm厚的市场上销售的阻焊剂组成物70，并在以70℃下进行20分钟、70℃下进行30分钟的条件进行干燥处理之后，使描画出阻焊剂开口部的图案的、厚度为5mm的光掩膜紧贴在阻焊剂层70上，并以1000mJ/cm2的紫外线进行曝光，以DMTG溶液进行显影处理，从而形成了直径为200μm的开口71(图6(A))。
而且，进一步在80℃下1小时、100℃下1小时、120℃下1小时、150℃下3小时的条件下分别进行加热处理，使阻焊剂层70固化并使其具有开口，从而形成了其厚度为15～25μm的阻焊剂图案层。
(20)接着，将形成了阻焊剂层70的基板在含有氯化镍(2.3×10-1mol/1)、次磷酸钠(2.8×10-1mol/1)、柠檬酸钠(1.6×10-1mol/1)的pH＝4.5的无电解镀镍溶液中浸渍20分钟，在开口部71上形成了厚度5μm的镀镍层72。并且，在80℃的条件下将该基板在含有氰化金钾(7.6×10-3mol/1)、氯化铵(1.9×10-1mol/1)、柠檬酸钠(1.2×10-1mol/1)、次磷酸钠(1.7×10-1mol/1)的无电解镀金溶液中浸渍7.5分钟，在镀镍层72上形成了厚度为0.03μm的镀金层74(图6(B))。除了镍-金层之外，也可以形成单层的锡层、贵金属层(金、银、钯、铂等)。
(21)之后，在基板的载置IC芯片的面的阻焊剂层70的开口71上印刷了含有锡-铅的焊锡膏，并在另一面的阻焊剂层的开口上印刷了含有锡-锑的焊锡膏，之后在200℃的条件下进行回流焊而形成了焊锡凸块(焊锡体)，从而制造出具有焊锡凸块78U、78D的多层印刷线路板(图7)。
借助焊锡凸块78U安装IC芯片90。而且，借助焊锡凸块78D将多层印刷线路板10安装在子板94上(图8)。
下面，对用于实际验证第1实施例的多层印刷线路板10的效果的实施例进行说明。首先，对盖状导体层上的导通孔的底部半径、盖状导体层上导通孔的底部位置、第2导通孔的底部半径、通孔的半径、通孔的间距与反复进行了加热、冷却之后的电阻变化率之间的关系进行说明。以上述第1实施例为基准制作出如图10～13中所示的实施例1～120、比较例1～6的多层印刷线路板。具体地说，在图1(B)中，改变用于进行开孔的钻头的直径来改变开口16的直径，其间距随着将开孔位置数据输入开孔机中而变化。另外，盖状导体层上的导通孔的底部半径及第2导通孔的底部半径是通过调整工序(10)中所示的激光条件而设定的，盖状导体层上导通孔的底部位置是通过如工序(10)所示那样地在激光加工机上设定与对准标记位置相对应的补正量而设定的。将IC芯片安装在这样制作成的各实施例、比较例的多层印刷线路板上，之后在IC芯片与多层印刷线路板之间填充密封树脂而做成IC搭载基板。然后，对通过IC芯片的特定回路的电阻(从IC搭载基板的与IC芯片搭载面相反侧的面露出、并与IC芯片导通的一对电极之间的电阻)进行测定，并将该值设为初始值。之后，在这些IC搭载基板上，将-55度×5分钟、125度×5分钟作为1个循环进行了将该循环重复2000次的热循环试验。在该热循环试验中，对第500、1000、1500、1750、2000次循环的电阻进行测定，求得相对于初始值的变化率(100×(测定值-初始值)/初始值(％))。其结果如图10～13中所示。图中将电阻变化率在±5％以内的情况设为“良好”(○)，将电阻变化率在±5～10％的情况设为“一般”(△)，将电阻变化率在超过±10％的情况设为“不良”(×)。另外，目标规格为第1000次循环的变化率在±10％以内(即评价为“良好”或“一般”)。另外，将变化率±10％以内的情况设为合格。
根据该评价结果，将形成于盖状导体层上的导通孔的底部设在以通孔的重心为中心的半径为(R+r/3)的圆内、并使盖状导体层上的导通孔的底部半径(以下称作第1半径)小于形成于第2层间树脂绝缘层上的导通孔(第2导通孔)的底部半径(以下称作第2半径)的实施例1～120至少达到目标规格，并且在第1500次循环时也是合格的(R：通孔的半径，r：盖状导体层上的导通孔的底部半径)。相对于此，形成于盖状导体层上的导通孔的底部在以通孔的重心为中心的半径为(R+r/3)的圆内、而盖状导体层上的导通孔的底部半径与第2半径相同的比较例1～比较例6在目标规格的循环上为“一般”或“不良”，在第1500次循环时全部为“不良”。在比较例1～比较例6中，由于第1半径与第2半径相同，因此盖状导体层与盖状导体层上的导通孔之间的接合相对于应力为牢固。究其原因，是由于盖状导体层与盖状导体层上的导通孔之间的应力较小的缘故。因此可以推测为，由于盖状导体层上的导通孔和其周围的绝缘层等缓和了应力而难以变形，因此加热、冷却时的应力集中在第2导通孔底部与下层导体层(连接盘)58之间，未使第2导通孔底部与连接盘之间的接合变弱而增加连接电阻。
另外，由比较例1～比较例4与比较例5、比较例6的比较可知，即使第1半径与第2半径相同，在通孔直径与其间距密度较低的情况下，也达到了目标规格，而在第1半径与第2半径相同、在通孔半径为100μm以下的情况下，如其间距为385μm以下，则在第1000次循环处为不良。其差异推测为是由于后者所产生的应力较大。其理由推测为，在比较例5、比较例6中，由于在绝缘性基板30上高密度地设置与绝缘性基板(热膨胀系数：50～60ppm)的热膨胀系数有较大差异的通孔导体(铜：16ppm)，而使多层印刷线路板的变形较大。因而可知，将本发明应用在通孔半径为100μm以下的情况下其间距为385μm以下的多层印刷线路板上具有较大的意义。
由实施例1～120中的第1500、1750次循环的结果可知，第2导通孔的半径/第1导通孔的半径的值优选1.3～1.7。这可推测为，若处于这样的范围中，即使盖状导体层与盖状导体层上的导通孔底部之间的接合力(每单位面积的粘合力×接合面积)低于第2导通孔与下层导体层(连接盘)58之间的接合力，由于两者之间的应力存在差异，而使接合力/应力也大致相同(在两者存在差异时，应力集中在较弱的一方上，在该部分易于产生剥离等问题)。
并且，由第1750、2000次循环的结果可知，盖状导体层上的导通孔的底部优选为R+r/6以内。这可推测为，由于在位于盖状导体层上的导通孔的底部之内、超过R+r/6而在R+r/3之内的部分变多时，位于绝缘性基板上的部分变多，受到通孔与绝缘性基板这两方的物理特性(杨氏模量、横向变形系数、热膨胀系数等)的影响而产生变形，因此其运动变得复杂，不会将更多的应力传递至第2导通孔。

Claims (2)

1.一种多层印刷线路板，由在具有半径为R的通孔的芯基板上层叠第1层间树脂绝缘层、底部半径为r第1导通孔和导体回路，并在该第1层间树脂绝缘层上方层叠第2层间树脂绝缘层、第2导通孔和导体回路而成，该第1导通孔和导体回路由无电解电镀膜及电解电镀膜构成，该第2导通孔和导体回路由无电解电镀膜及电解电镀膜构成，其特征在于，
在上述通孔端部形成有闭塞该通孔的盖状导体层，
使第1导通孔的底部半径小于上述第2导通孔的底部半径，该第1导通孔的底部的大部分位于通孔上的区域内，该底部的小部分位于通孔上的区域外，且该第1导通孔的整个底部处于以通孔重心为中心的半径D＝(R+r/3)的区域内，该第1导通孔形成在上述盖状导体层上方。
2.根据权利要求1所述的多层印刷线路板，其特征在于，所述盖状导体层相对于所述通孔开口仅向所述第一导通孔载入的方向突出。
CN2006800030617A 2005-02-02 2006-01-30 多层印刷线路板 Expired - Fee Related CN101107892B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005026896A JP2006216711A (ja) 2005-02-02 2005-02-02 多層プリント配線板
JP026896/2005 2005-02-02
PCT/JP2006/301453 WO2006082783A1 (ja) 2005-02-02 2006-01-30 多層プリント配線板

Publications (2)

Publication Number Publication Date
CN101107892A CN101107892A (zh) 2008-01-16
CN101107892B true CN101107892B (zh) 2010-07-07

Family

ID=36777167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800030617A Expired - Fee Related CN101107892B (zh) 2005-02-02 2006-01-30 多层印刷线路板

Country Status (7)

Country Link
US (1) US7402760B2 (zh)
EP (1) EP1845761B1 (zh)
JP (1) JP2006216711A (zh)
KR (2) KR101162524B1 (zh)
CN (1) CN101107892B (zh)
TW (1) TW200635472A (zh)
WO (1) WO2006082783A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006216712A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
JP6539992B2 (ja) * 2014-11-14 2019-07-10 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1117283A1 (en) * 1998-09-14 2001-07-18 Ibiden Co., Ltd. Printed wiring board and its manufacturing method

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828580B2 (ja) * 1993-04-21 1996-03-21 日本電気株式会社 配線基板構造及びその製造方法
US5539156A (en) * 1994-11-16 1996-07-23 International Business Machines Corporation Non-annular lands
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5875102A (en) * 1995-12-20 1999-02-23 Intel Corporation Eclipse via in pad structure
JP2000315867A (ja) * 1996-03-04 2000-11-14 Ibiden Co Ltd 多層プリント配線板
JP3202936B2 (ja) * 1996-03-04 2001-08-27 イビデン株式会社 多層プリント配線板
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
WO1999021224A1 (fr) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
JP2000101246A (ja) 1998-09-17 2000-04-07 Ibiden Co Ltd 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
JP2000165046A (ja) * 1998-09-24 2000-06-16 Ibiden Co Ltd 多層ビルドアップ配線板
US6078013A (en) * 1998-10-08 2000-06-20 International Business Machines Corporation Clover-leaf solder mask opening
WO2001019149A1 (fr) * 1999-09-02 2001-03-15 Ibiden Co., Ltd. Carte de circuit imprime, procede de production associe et condensateur destine a etre incorpore dans cette carte
JP2001127435A (ja) 1999-10-26 2001-05-11 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
JP2002094240A (ja) * 2000-09-19 2002-03-29 Nippon Mektron Ltd 層間接続バイア・ホールを有する多層プリント基板の製造方法
JP5004378B2 (ja) 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP2003152311A (ja) * 2001-11-15 2003-05-23 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US7091424B2 (en) * 2002-10-10 2006-08-15 International Business Machines Corporation Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
EP1705972A4 (en) * 2004-04-28 2010-05-19 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE
US7361847B2 (en) * 2005-12-30 2008-04-22 Motorola, Inc. Capacitance laminate and printed circuit board apparatus and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1117283A1 (en) * 1998-09-14 2001-07-18 Ibiden Co., Ltd. Printed wiring board and its manufacturing method

Also Published As

Publication number Publication date
KR20070094024A (ko) 2007-09-19
KR20100077055A (ko) 2010-07-06
CN101107892A (zh) 2008-01-16
TW200635472A (en) 2006-10-01
KR101162523B1 (ko) 2012-07-10
KR101162524B1 (ko) 2012-07-09
US20080060840A1 (en) 2008-03-13
EP1845761A4 (en) 2009-11-25
TWI294760B (zh) 2008-03-11
JP2006216711A (ja) 2006-08-17
EP1845761A1 (en) 2007-10-17
EP1845761B1 (en) 2011-06-22
US7402760B2 (en) 2008-07-22
WO2006082783A1 (ja) 2006-08-10

Similar Documents

Publication Publication Date Title
CN101112141B (zh) 多层印刷线路板
CN101112142A (zh) 多层印刷线路板
CN101107892B (zh) 多层印刷线路板
CN102239753B (zh) 多层印刷线路板和多层印刷线路板的制造方法
CN101826496A (zh) 印刷线路板及其制造方法
US8592691B2 (en) Printed wiring board
US20070281390A1 (en) Manufacturing method of a package substrate
KR100498977B1 (ko) Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법
KR19990005679A (ko) 플립칩 실장용 패키지의 제조방법
JP7412735B2 (ja) 半導体パッケージの製造方法
JP3815431B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JPH08307033A (ja) Ｉｃチップモジュール
JP2002217512A (ja) 回路基板の構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100707

Termination date: 20170130