CN101111900A - 半导体装置、地址分配方法及验证方法 - Google Patents

Abstract

一种半导体装置，包含：CAM单元阵列(4)，用以储存半导体装置(1)的操作设定信息；控制器(8)，用以控制CAM单元阵列的读取与写入；行译码器(5)；以及列译码器(6)，并且，具备有用以将不同的行地址分配到不同操作设定信息的各个功能区块的构成。由于将不同行地址分配到各个操作设定信息的功能，故于编程时，不会产生应力至未被选择的功能的CAM单元阵列(4)。

Description

半导体装置、地址分配方法及验证方法

技术领域

本发明关于一种半导体装置，尤其有关于一种具备有非易失性存储体的半导体装置。更具而言，本发明有关于一种使用CAM(Contentaddressable Memory；内容可寻址存储体)数据来控制半导体装置的操作的技术。

背景技术

过去，已知有一种半导体装置，具有：数据，于非易失性存储体的编程(program)或擦除(erase)时，被存储至非易失性存储体；半导体装置的构成，用以检侧是否与期望值数据一致，并自动进行数据检验(亦即所谓的CAM单元(cell)，用以控制顾客所使用的一般非易失性存储体单元以及半导体装置的操作)。近年来，为了减少装置尺寸，已提出一种具有以一般非易失性存储体单元形成的CAM单元的结构。在将CAM单元作成与一般存储体单元相同的结构的情形下，连接至CAM单元的字线与位线亦构成与至一般存储体单元相同的构成较佳。

在开机或硬件重新设定时，被写入于与一般存储体单元相同构成的CAM单元的CAM数据较佳为转送到SRAM(Static Random AccessMemory；静态随机存取存储体)等的易失性存储部(闩锁电路)。藉此，CAM数据读取不会降低一般非易失性存储体单元的读取存取(read-access)时的速度。

在将CAM单元作成与一般存储体单元相同构成的情形下，较佳为如同一般存储体单元的验证操作，于CAM数据的重写时在半导体装置内部完成验证(verify)操作。专利文献1揭示有一种用于编程一般存储体单元时的验证电路。

当编程一般存储体单元时，由使用者通过I/O输入信息「1」与「0」。「0」表示设定为编程的存储体单元，「1」表示设定为擦除的存储体单元。此外，使用各I/O的信息作为验证操作时的期望值。

在半导体装置中，于实际编程之前，将连接至成为编程对象的字线的多个存储体单元的数据予以一次读出。称此处理为预读(pre-reading)。将经过预读的数据与通过I/O输入的数据作比较，只对设定成处于擦除状态(存储有信息「1」)且通过I/O予以编程(输入有「0」)的存储体单元进行编程。

对于已编程的存储体单元(存储有信息「0」)则不进行编程，因为额外的编程会产生应力(stress)。当通过I/O输入到已编程的存储体单元(存储有信息「0」)的信息为「1」时，则送回错误信号到控制器。这是因为存储体单元为实际进行写入操作的非易失性存储体，且因为可逆性而分离擦除操作与编程操作，例如对每个扇区(sector)共同地进行擦除。当从I/O输入到已擦除的存储体单元(存储有信息「1」)的信息为「1」时，则不执行操作。

CAM单元的编程与一般存储体单元的编程相同较佳。然而，为CAM单元的编程时，使用与一般存储体单元的编程接口不同的两个接口方法来进行。用以使进行编程的CAM单元以及不进行编程的CAM单元对应来自于I/O的信息「1」与「0」而进行输入设定的CAM单元的编程接口称作接口1(参照专利文献2)。为接口1的情形下，使用者通过各自的I/O输入信息「1」与信息「0」。信息「1」表示设定成编程的存储体单元，而信息「0」表示设定成不执行操作(不进行编程)的存储体单元。

此外，对CAM单元进行编程时，非使用接口1的方法，而是使用一种通过命令输入而仅指定待编程的CAM单元。此方法称作接口2。为使用接口2的情形时，由于指定CAM单元的地址，故经指定的CAM单元意味着设定为编程的存储体单元。

专利文献1：日本特开平6-76586号公报

专利文献2：日本特开平10-106275号公报

发明内容

(发明所欲解决的课题)

较佳为于CAM单元设置让使用者进行信息重写的使用者区块(user block)以及让工厂制造者预先写入信息的出厂区块(factoryblock)。于这种构成终，当进行使用者区块的CAM数据的重写时，则必需确保出厂区块的存储体单元不被单元信息的干扰(disturb)影响。所谓干扰为在编程被指定的存储体单元时连接至相同字线及位线的存储体单元受到电性影响而在存储体单元产生电荷损失或电荷增加的现象。

习知技术的第一问题点为在进行使用者区块的CAM数据的重写时，必需确保出厂区块的存储体单元不会受到单元信息的干扰。

习知技术的第二个问题点为在编程CAM单元后无法进行正确的验证。以下详述此问题点。

当为在相同字线上连接有多个CAM单元的阵列构成，且针对相同字线上的多个CAM单元同时进行验证操作时，会造成第二个问题。

第1图(A)是显示在相同字线上所配置的多个CAM单元处于编程状态。第1图(A)中显示为「1」的CAM单元为擦除单元，且尚未被编程。为「0」的CAM单元为编程单元，且为已被编程的单元。

在第1图(A)所示的字线上的CAM单元进行第1图(B)所示的所述接口1的I/O输入。此外，第1图(B)所示的「1」是设定成实行编程，「0」是设定成不实行编程而处于目前的状态。

在半导体装置中，通过所述预读从字线上的各CAM单元读出数据，并将预读的数据与从I/O输入的数据作比较，并只对处于擦除状态(存储有信息「1」)且通过I/O设定成进行编程(输入有信息「1」)的存储体单元进行编程。在此，如第1图(C)所示，在字线上最右方的CAM单元进行编程。

编程后进行验证。编程后由CAM单元读出的数据与作为期望值的I/O输入数据作比较(参照第1图(D))。此时，如第1图(D)所示，当对已编程的CAM单元，I/O输入的期望值为不进行编程时，比较结果为「失败」，且验证操作以失败结束。

此外，在使用所述接口2的指定方法的情形下，由于为通过命令输入来指定仅进行编程的CAM单元的方法，因此，无法产生在相同字线上未被编程的CAM单元相对应的期望值，且无法实现验证操作。

本发明乃有鉴于所述问题而研创者，其目的在于提供一种在具备有CAM单元的半导体装置中，能正常进行数据的重写和验证的半导体装置及一种地址分配方法和一种验证方法。

(解决课题的手段)

为了达成目的，本发明的半导体装置具备有：单元阵列，用以存储半导体装置的操作设定信息；以及控制部，用以控制所述单元阵列的读取与写入，并且，所述控制部具备有用来分配不同的行地址至所述操作设定信息的各个功能的构成。由于将不同的行地址分配至操作设定信息的各个功能，因此于编程时，不会产生应力(栅极干扰)至未被选择的功能的单元阵列。

在所述的半导体装置中，所述控制部也可分配不同的列地址至所述操作设定信息的各个功能。由于将不同的列地址分配至操作设定信息的各个功能，因此不会产生应力(漏极干扰)至未被选择的功能的单元阵列。

在所述的半导体装置中，所述控制部也可分配连续的列地址至所述操作设定信息的多个不同的功能。由于将连续的列地址分配给多个不同的功能，故可连续读出数据，从而可缩短读取时间。

在所述的半导体装置中，所述控制部也可分配所述操作设定信息至以所述行地址所选择的复数个列(column)。此外，所述控制部也可分配所述操作设定信息至以所述行地址所选择的任意列的所有I/O。可最小化读取周期(cycle)的次数，从而减少读取时间。

在所述的半导体装置中，具备有在不同行地址的存储体单元间，切断局部位线(local bit line)的配线图形(pattern)的构成。由于在不同行地址的存储体单元间切断局部位线的配线图形，故能以在不同功能的存储体单元间同时选择字线的状态下，通过切换列地址而读出数据。

在所述的半导体装置中，所述不同行地址的存储体单元也可分别具有开关，用以切换与对应列所设置的位线的连接。可以在不同功能的存储体单元间同时选择字线的状态下，通过切换列地址而读出数据。

在所述半导体装置中，所述单元阵列于各列具有多个存储体单元，且未储存所述操作设定信息的所述多个存储体单元也可从配置于对应列的位线来切离。因此，编程时，不会产生应力至未被选择的功能的单元阵列。

在所述半导体装置中，所述控制部也可选择所述单元阵列上的所有字线，且连续切换所述列地址而读出数据。能不进行字线的切换而仅通过列地址的切换来读出数据，从而能缩短读取时间。

在所述半导体装置中，所述控制部也可具有转换表，用以从被指定的存储体单元的号码，转换为对应的存储体单元的地址。由于能转换成指定的单元的地址，故能对期望的单元进行编程。

本发明为一种分配地址至存储有半导体装置的操作设定信息的单元阵列的地址分配方法，是分配不同的行地址至所述操作设定信息的各个功能。由于将不同的行地址分配到操作设定信息的各个功能，故编程时，不会产生应力至未被选择的功能的单元阵列。此外，可对每个功能进行擦除。

在所述地址分配方法中，也可分配不同的列地址至所述操作设定信息的各个功能。能于操作设定信息的各个功能以不同列地址来读出数据。

在所述地址分配方法中，也可分配连续的列地址至所述操作设定信息的多个不同的功能。变的容易读出多个不同功能的操作设定信息。

在所述地址分配方法中，也可选择所述单元阵列上的所有字线，且连续切换所述列地址而读取数据。因此，能不进行字线的切换而仅通过列地址的切换来读出操作设定信息。

本发明的构成具备有：单元阵列，用以存储半导体装置的操作设定信息；写入电路，用以同时编程所述单元阵列的多个单元；以及验证电路，用以验证只实际被编程的单元的编程结果。以此方式，本发明能验证只有实际被编程的单元的编程结果。

在所述半导体装置中，所述验证电路也可包含：比较电路，用以比较以正常编程所获得的期望值数据与所述编程后由所述单元或感测放大器(Sense Amplifier)所读取的数据；以及控制部，用以进行控制，俾使针对未被编程的所述单元所分配的所述比较电路的结果作出虚拟通过(pseudo-pass)。由于进行控制俾使针对未被编程的单元所分配的比较电路的结果作出虚拟通过，故能使被编程的单元的编程结果反映至验证。

在所述半导体装置中，所述控制部为通过外部输入而被指定成编程的单元，且亦可具备有：期望值保持电路，是在所述编程前判定擦除位的单元，并根据来自所述控制部的指令而产生在编程所述单元时所获得的期望值数据，且输出至所述单元所分配的所述比较电路。以此方式，由于判定实际被编程的单元且将期望值数据输出到分配到该单元的比较电路，因此可正确判定被编程的单元的编程结果。

在上述半导体装置中也可具备有：单元阵列，用以存储半导体装置的操作设定信息；写入电路，用以同时写入所述单元阵列的多个单元；易失性存储电路，用以存储所述编程前的所述多个单元的存储数据；以及验证电路，在所述多个单元中，对未进行所述编程的单元直接使用所述存储数据来进行验证，并对实际进行有所述编程的单元使用在进行正常编程后所获得的期望值数据来验证编程结果。以此方式，由于本发明对未进行编程的单元直接使用存储数据来进行验证，且对实际进行有编程的单元使用正常进行编程时所获得的期望值数据来验证编程结果，因此可正确验证被编程的单元的编程结果。

在所述半导体装置中，所述验证电路也可具备有：多个比较电路，用以比较以正常进行编程所获得的期望值数据与于所述编程后由所述单元或感测放大器所读取的数据；以及控制部，用以判定实际进行过编程的单元，且于该单元所分配的所述比较电路使用正常进行编程后所获得的期望值数据来验证编程结果。能判定实际被编程的单元，且正确地验证被编程的单元的编程结果。

在所述半导体装置中，所述控制部为通过外部输入而被指定成编程的单元，且将相当于所述编程前为擦除位的单元的所述易失性存储体电路所存储的期望值数据变更为被编程后的期望值数据，并输出至所述比较电路。能判定实际被编程的单元，且正确地验证被编程的单元的编程结果。

在所述半导体装置中，所述控制部也可将用以指示是否设定成编程对象的指示信号予以外部输入至所述多个单元，来判定设定成所述编程对象的单元是否为擦除位的单元，并判定实际进行编程的单元。能通过来自外部的指令信号来设定编程对象的单元，并对被指定的单元进行编程。

在所述半导体装置中，所述控制部也可将外部输入的地址信息予以译码，判定设定成编程对象的单元，并判定设定成所述编程对象的单元是否处为擦除位的单元，且判定实际进行编程的单元。能通过外部输入的地址信息来设定编程对象的单元，且对被指定的单元进行编程。

在所述半导体装置中，所述控制部也可通过外部输入的模式切换信号(mode switching signal)来切换用以指定所述编程对象的单元的接口。可对应多个接口来接受待编程的单元的指定。

在所述半导体装置中，对存储所述操作设定信息的单元阵列进行编程后的验证与对存储一般数据的一般单元阵列进行编程后的验证，也可共享所述验证电路。由于可共享验证电路，因此可谋求电路的小型化。

在所述半导体装置中，所述比较电路也可输入用以对存储有所述操作设定信息的单元阵列切换成编程的模式信号，并比较所述期望值数据与从所述单元或感测放大器读出的数据。能仅在验证时使比较电路操作。

在所述半导体装置中，于对用以存储所述操作设定信息的单元阵列进行编程时，也可使用所述易失性存储电路的输出，并在所述比较电路进行比较操作，而于对用以存储一般数据的一般单元阵列进行编程时，也可使用保存有所述单元被编程时所获得的期望值数据的期望值保持电路的输出，并进行所述比较电路的比较操作。能在对用以存储操作设定信息的单元阵列进行编程时与对一般单元阵列进行编程时，进行不同的验证控制。

本发明也提供一种验证存储有半导体装置的操作设定信息的单元阵列的验证方法，在所述单元阵列的多个单元中，只验证实际进行编程的单元的编程结果。以此方法，本发明能仅验证实际进行编程的单元的编程结果。

本发明也提供一种验证存储有半导体装置的操作设定信息的单元阵列的验证方法，该验证方法是对未进行所述编程的单元直接使用该单元在所述编程前的所述数据来进行验证，而对实际进行所述编程的单元，使用正常进行编程时所获得的期望值数据来验证编程的结果。以此方法，由于本发明对未被编程的单元直接使用存储数据来进行验证，而对实际进行编程的单元使用正常进行编程时所获得的期望值数据来验证编程结果，因此，可正确地验证被编程的单元的编程结果。

(发明的效果)

本发明于具备有用以存储操作设定信息的单元阵列的半导体装置中，能正常地进行数据重写及验证。

附图说明

第1图(A)至第1图(D)是用以说明先前技术的问题点。

第2图是显示本发明的半导体装置的构成。

第3图是显示CAM单元阵列的位映像(bitmap)的一例。

第4图是显示CAM单元阵列的位映像的一例。

第5图是显示WP位号码及地址之间的对应关系。

第6图是显示朝WP位地址的CAM单元阵列的地址的转换。

第7图(A)与第7图(B)是显示CAM单元阵列与一般单元阵列的存储体单元的构成。

第8图(A)与第8图(B)是显示CAM单元阵列与一般单元阵列的存储体单元的构成。

第9图是显示将WP地址转换为CAM列地址的逻辑电路的构成。

第10图是显示将WP地址转换为DQ的逻辑电路的构成。

第11图是显示单元阵列与验证电路的构成。

第12图显示WP位选择电路的构成。

第13图是显示验证电路处于I/O模式时的操作顺序的流程图。

第14图(A)至第14图(D)是用以说明验证电路处于I/O模式时的顺序。

第15图是显示验证电路处于地址模式(address mode)时的操作顺序的流程图。

第16图是用以说明验证电路处于地址模式的顺序。

第17图是显示验证电路的详细构成。

第18是显示单元阵列与验证电路的构成。

第19图是显示WP位选择电路的构成。

第20图是显示验证电路处于I/O模式时的操作顺序的流程图。

第21图是用以说明验证电路处于I/O模式时的顺序。

第22图是显示验证电路处于地址模式时的操作顺序的流程图。

第23图是用以说明验证电路处于地址模式时的顺序。

第24图是显示验证电路的详细构成。

具体实施方式

以下参照附图说明本发明的较佳具体实施例。

第一实施例

参照照附图说明本发明的较佳实施例。

首先参照第2图，说明本实施例的整体构成。本实施例的半导体装置1具备有：一般单元阵列3，用以存储一般的数据；以及CAM单元阵列4，用以存储CAM的数据。CAM单元阵列4与一般单元阵列3相同，具有存储体单元排列成多条行及列的构成。CAM单元阵列4是存储半导体装置1的操作设定信息(即所谓的CAM数据)。例如，存储有一般单元阵列3的写入保护信息、半导体装置1的内部电压调整信息、内部时序调整信息、操作模式切换信息、以及存储体单元备份位的信息等。并设置用以实现对这些单元阵列的数据写入、读取、及擦除的周边电路。如第1图所示，周边电路设置有行(row)译码器5、列译码器6、命令缓存器7、控制器8、编程电压产生电路9、感测放大器10、易失性存储体单元11、判定电路12、验证电路13、以及数据输入/输出电路14。

行译码器5是用以于数据写入、擦除、及读取时，基于各自的地址，选择性驱动多个字线WL者，且从编程电压产生电路9施加所需的电压至该字线驱动器(未图标)。列译码器6基于外部输入的地址来选择单元阵列的列(亦即，选择全域位线或局部位线)。

命令缓存器7是将来自外部的命令译码成内部控制信号。控制器(控制部)8是对应通过命令缓存器7所译码的内部控制信号而控制对应命令的内部操作。控制器8例如以微处理器所构成，且根据所述内部控制信号来控制编程电压产生电路9、判定电路12、以及验证电路13等。

在半导体装置1电源投入或硬件重置时等，将存储于CAM单元阵列4的CAM数据转送到易失性存储体单元11并予以存储。由于在易失性存储体单元11预先读取CAM数据，故在一般单元阵列3预读时不会因为CAM数据的读出而产生读取(read)操作的延迟。由于读取操作时间会随着激活时间的增大而变长，故以短时间来转送CAM数据为佳。

数据输入/输出电路14具备有I/O端子，用以从外部输入编程指令且输出读出数据。数据输入/输出电路14是执行对一般单元阵列3与CAM单元阵列4的数据的写入(编程)与读出(读取)。

接下来，针对CAM单元阵列4的构成加以说明。第3图是显示将CAM数据分配至CAM单元阵列4的位映像(bitmap)。CAM单元阵列4分成使用者区块与出厂区块的功能区块。数据的擦除在功能区块单位被执行。

所谓使用者区块是指用以写入使用者可重写的写入保护(write-protect)位(以下也称作WP位)等的区域。写入保护位为用以控制对存储体单元的编程或擦除的位，是以任意数目的扇区(以下，将该单元称作扇区组群)为单位来设定。在第3图所示的例子中，较佳为将WP位分配到DQ0至DQ15所有的I/O，字线为分配一条(一个行地址)，局部位线(LBL)为每个I/O分配四条(亦即，4个列地址份(LBL0至LBL3))，全域位线(GBL)为每个I/O分配一条份(GBL0)。在此，所谓将WP位分配到DQ0至DQ15所有的I/O是指分配数据至以行地址所选择的任意列的所有存储体单元。当WP位的数目不能被I/O个数整除时，可重点放在I/O分配来分配列(column)，或重点放在列分配来分配I/O。例如，当WP位的数目为60且I/O个数为16时，用重点放在I/O分配来分配列的方法中，则不分配与最后的列地址(000011)的WP位60、61、62、63对应的I/O(DQ)，或将与最前面的列地址(000000)的WP位1、2、3、4对应的I/O(DQ)移位(shift)并与以分配。在重点放在列分配来分配I/O的方法中，则略过与WP位15、31、47、63对应的I/O(DQ)来分配。

使用者区块是以WP位0至63的64个位份所构成，且根据第5图所示的对应关系(转换表)与第6图所示的转换(转换表)来进行位分配。亦即，如第5图与第6图所示，各WP位0至63是对应作为I/O的DQ端子的地址A17至A20以及作为列地址的地址A21与A22。

出厂区块(factory block)为厂商执行重写而使用者不能重写的功能区块。在此功能区块中，写入备份数据、内部电压修整数据、以及内部时序修整数据等。

在第3图所示的出厂区块中，是以修整(Triming)用TR0至TR15的16个位、用以使用8位来存储一个缺陷释放地址的扇区备份用的REDSECA至REDSECD的32个位份、以及用以使用8位来记亿一个缺陷释放地址的列备份用的REDCOL(0至0)至REDCOL(7至1)的128个位份所构成者。

如第3图所示，出厂区块也分配到DQ0至DQ15各者，字线为分配一条，局部位线(LBL)为每个I/O分配11条份(亦即，11个列地址(LBL4至LBL14))，出厂区块的全域位线(GBL)为每个I/O分配三条份(GBL1至GBL3)。如第4图所示，出厂区块也可与使用者区块相同，以64个位份所构成，且分配到DQ0至DQ15各者。

第7图(A)是显示CAM单元阵列4的详细构成，而第7图(B)是显示一般单元阵列3的详细构成。第7图(A)所示的CAM单元阵列4在出厂区块与使用者区块具有彼此独立的字线，藉此出厂区块不会因为使用者区块的重写而受到存储体信息的栅极干扰。亦即，将不同的行地址分配到出厂区块与使用者区块。第2图所示的行译码器5是根据从外部所输入的地址，将各个功能区块的CAM数据分配到不同的行地址。第7图(A)是显示分配到包含于使用者区块的WP位的字线WL0以及分配到包含于出厂区块的出厂位的字线WL1。并且，在相同功能区块(使用者区块或出厂区块)中，将进行分配的字线的数目设定成最小限度。这是因为该结构设计成能够将功能区块单位的数据整体地擦除。在此，所谓栅极干扰是指连接到与进行编程的存储体单元相同的位线，且该位线对未被选择的存储体单元的栅极施加编程时的高电压而造成电荷增加的现象。因为这种现象，未被选择的存储体单元的数据会由于电荷增加而从「1」(低临界值)变成「0」(高临界值)。

同样地，列译码器6根据外部输入的地址，将各个功能区块的CAM数据分配到不同的列地址。此外，在出厂区块与使用者区块之间，以列地址连续的方式来分配地址。

为了使出厂区块不会因为使用者区块的重写等而受到存储体信息的漏极干扰，故如第7图(A)所示在出厂区块与使用者区块之间将位线予以分离。亦即，列译码器6在使用者区块与出厂区块将彼此独立的列地址分至到数据。此外，列译码器6在不同功能区块之间设定成连续列地址。在此，所谓位线的分离是指局部位线与全域位线的物理性分离及电气性分离。所谓漏极干扰是指连接至与进行编程的存储体单元相同的位线，且位线对非选择的存储体单元的漏极施加编程时的高电压而造成电荷漏失的现象。因为此现象，非选择的存储体单元的数据会因为电荷漏失而从「0」(高临界值)变成「1」(低临界值)。

此外，由于在选择所有字线(例如，字线WL1与WL2)的状态下，仅切换列地址而使CAM数据全部读出，故在功能区块之间不会有相同的列地址，且使列地址在功能区块内为连续。因此，能节省字线切换的时间，并能在短时间内将CAM数据从CAM单元阵列4转送至易失性存储体单元11。在此情形中，当同时选择多个字线时，连接不必要的单元数据的位线被分开，使得必要的单元数据与不必要的单元数据不会通过相同的位线而重复被选择。

并且，利用使用者区块与出厂区块不共享相同列地址的这项事实，如第8图(A)所示将使用者区块与出厂区块之间的局部位线(LBL)的配线图形予以物理性断开，且断开的局部位线(LBL)不会连接至全域位线(例如，不设置接触贯穿孔)。或者，将使用者区块与出厂区块以扇区的概念彼此分离，且如第7图(A)所示于使用者区块与出厂区块各自具有与全域位线连接的列开关(column switch)，从而将使用者区块与出厂区块予以电气性分离。

藉此，在电源供给时等中，当从CAM单元阵列4读出数据至易失性存储体单元11时，能在同时选择使用者区块的字线与出厂区块的字线的状态下，仅通过列地址的选择切换而读出CAM数据。由于不需进行字线的选择切换，故可缩短CAM数据所有位的总读出时间。

第9图是显示将编程/擦除操作用的地址信号转换成各个存储库(bank)的列地址信号的转换电路的构成。该转换电路由于设置在列译码器6内，且将CAM编程模式信号(CAMPGM)切换成活性状态与非活性状态，故能切换成一般单元阵列3的列地址与CAM单元阵列4的列地址。

转换电路的构成具备有：OR(反或)栅121，用以输入编程/擦除操作用的地址信号WA(0)或WA(1)以及CAMPGM信号；OR栅123，用以分别输入CAMPGM信号的反相输出与地址信号WA(21)或WA(22)；NAND(反及)栅124，用以输入OR栅121与123的输出；以及反相器125，用以使NAND栅124的输出反相。反相器125的输出成为列地址AA(0)与AA(1)。当CAMPGM信号为非活性的情形时，地址信号WA(1)与WA(0)会直接成为列地址AA(1)与AA(0)。

此外，并具备有：OR栅131，用以输入GAMPGM信号、各地址信号WA(2)、WA(3)、WA(4)、及WA(5)；OR栅133，用以输入CAMPGM信号的反相输出以及电源电压VCC；NAND栅134，用以输入OR栅131与133的输出；以及反相器135，用以判定NAND栅134的输出。反相器135的输出会作为列地址AA(2)、AA(3)、AA(4)、及AA(5)来输出。

第10图是显示将编程/擦除操作用的地址信号转换成DQ的转换电路。该转换电路是作为开关而设置在数据输入/输出电路14中。用以产生DQ0的转换电路是由下述所构成者：NOR栅142，用以输入地址信号WA(20)、WA(19)、WA(18)、WA(17)；NAND栅143，用以输入CAMPGM信号与NOR栅142的输出；以及反相器144，用以使NAND栅143的输出反相。通过相同的电路构成来构成用以产生DQ1至DQ15的转换电路。

当CAMPGM信号为活性化时，将地址信号WA(0)至WA(17)分配到CAM_DQ15至CAM_DQ0。当一般单元阵列3为选择状态(亦即，CAMPGM信号为非活性)时，CAM_DQ15至CAM_DQ0成为非活性状态。

在写入保护位的编程时，通过第10图所示的转换电路仅将成为编程对象的DQ予以活性化操作，并控制施加应力、期望值、以及判定信号，藉此忽略非编程对象的DQ。

所述实施例虽为较佳的实施例，但本发明并未限定于此。例如，出厂区块也可包含有一次性可编程只读存储体(One TimeProgrammable Rom；OTP ROM)。OTP ROM为一种使用者只可编程一次的功能存储体。在允许使用者的功能观点来看，虽与出厂区块不同，但从一次编程后就不允许再度编程的功能观点来看，是从使用者可重复编程及擦除的使用者区块予以分离。亦即，被要求避免栅极干扰与漏极干扰。

此外，也可用读取位区块(read bit block)来形成使用者区块，而取代写入位区块(write bit block)，并以任意的扇区单位来进行读取的控制。

在所述的实施例中，虽揭示在出厂区块与使用者区块之间的局部位线为物理性分离和全域位线为电气性分离，但本发明并未限定于此，也可将出厂区块与使用者区块之间的全域位线予以物理性或电性分离。

也可连接一般单元阵列与CAM单元阵列以便共享数据总线，或连接成共享使用者区块与出厂区块的全域位线。

此外，使用者区块与出厂区块之间的阱(well)可分开或共享。若共享，可减少晶粒的尺寸。在此情况下，在使用者区块中进行擦除操作时，对出厂区块的字线进行浮动控制(floating control)。

第二实施例

参照第11图，说明本实施例的构成。第11图是显示用以存储半导体装置1的数据的单元阵列部2(一般单元阵列3与CAM单元阵列4)、用以确认单元阵列部2的数据的写入状态或数据的擦除状态的验证电路13、以及数据输入/输出电路14内的期望值保持电路32的构成。在本实施例中，也具备16位同时写入模式，藉此能同时存取一般单元阵列3或CAM单元阵列4的16个存储体单元并进行编程。

如第11图所示，验证电路13具备有WP位选择电路33与数据比较电路34。数据输入/输出电路14内的期望值保持电路32与数据比较电路34对应16个I/O而分别设置有16个。

如第11图所示，将接口模式设定信号、由各个I/O输入的信号、以及指定写入保护CAM(以下称为WP-CAM)的地址信号(WP-CAM地址指定信号)输入到WP位选择电路33。

有两种进行编程CAM单元的指定方法。一种为将信息「1」输入到对应至待编程的CAM单元的I/O，并将信息「0」输入到对应至不予编程的CAM单元的I/O，藉此进行指定的方法(以下称为I/O模式)。另一种方法为将对应地址输入到待编程的CAM单元(以下称为地址模式)。接口模式设定信号为一种在所述两种方法之间用以切换待编程的CAM单元的指定方法的信号。

第12图是显示WP位选择电路33的详细构成。如第12图所示，WP位选择电路33主要具备有译码器51、AND(及)栅53、以及开关54。AND栅53与开关54是对应16个I/O而分别设置16个。以此构成，选择用以进行虚拟验证的数据比较电路34。

当以接口模式设定信号来设定地址模式时，将开关54-(0)至54-(15)予以关断(OFF)，以译码器51将输入的WP-CAM地址指定信号予以译码而产生验证控制信号。此外，当以接口模式设定信号设定I/O模式时，经由反相器52并通过输入到译码器51的接口模式设定信号而将译码器51予以关断(OFF)，并将开关54-(0)至54-(15)予以导通(ON)。

将由各个I/O所输入的信号(I/O-(0)至I/O(15))与由CAM单元预先读出的预读数据(DAV)输入到AND栅53-(0)至53-(15)，而获得这些信号的逻辑积。亦即，当CAM单元编程前的数据与由I/O输入的数据皆为「1」时，则输出高位准信号作为验证控制信号。其它的情形则输出低位准信号作为验证控制信号。

如第11图所示，期望值保持电路32-(0)至32-(15)是对应各个I/O来设置，并保持I/O输入的信息。在一般单元阵列3编程后，将所保持的信息作为期望值数据输出到数据比较电路34。期望值保持电路32-(0)至32-(15)在设定成I/O模式且进行CAM单元阵列4的编程时，保持I/O输入的信息。在CAM单元阵列4编程后，将所保持的信息作为期望值数据输出到数据比较电路34。此外，当设定成地址模式且进行CAM单元阵列4的编程时，当通过接口模式设定信号使开关35变成导通时，期望值保持电路32会输入由WP位选择电路33输出的验证控制信号并产生期望值。在CAM单元阵列4编程后，将此数据作为期望值数据输出到数据比较电路34。

数据比较电路34-(0)至34-(15)也对应I/O而分别设置，且将由一般单元阵列3或CAM单元阵列4读出的数据与保持于期望值保持电路32-(0)至32-(15)内的数据(期望值)进行比较。在CAM单元阵列4的编程时，数据比较电路34通过来自WP位选择电路33的验证控制信号对非编程对象的单元全部进行虚拟验证。

接着，参照第13图的流程图以及第14图(A)至第14图(D)，说明设定成本实施例的I/O模式且进行CAM单元阵列4的编程时的操作。在此实施例中，可对由多个扇区所构成的扇区组群进行用以保护写入的写入保护的设定，并将I/O分配到各扇区组群。当选择设定成用以保护写入的写入保护的扇区组群时，在该扇区组群的WP-CAM单元进行保护数据的编程。

首先，由各个I/O输入已设定待编程的WP-CAM单元的CAM编程设定信号(I/O-0至15)(步骤S10)。将用以指示编程实行的信息「1」输入到对应至待编程的WP-CAM单元的I/O，且将用以指示不进行编程的信息「0」输入到其它的I/O(参照第14图(B))。

接着，读出(预读)已储存于WP-CAM单元的数据(步骤S11)。判定已预读的数据，并判定各WP-CAM单元的数据写入状态。当数据已写入且为已编程的状态时，存储信息「0」，当数据未写入且为擦除状态时，则存储信息「1」(参照第14图(A))。

接着，通过I/O输入信号设定成写入，并检测现在的状态处于擦除状态的WP-CAM单元(步骤S12)。将预读的WP-CAM单元的数据为「1」的擦除状态且I/O输入为「1」的WP-CAM单元予以检测出。此判定也可使用第11图所示的期望值保持电路32与数据比较电路34。

然后对检测出的WP-CAM单元进行编程(步骤S13)(例如参照第14图(C))。在进行编程时，验证电路13判定数据是否已确实写入WP-CAM单元。此时，通过设定成I/O模式的接口模式设定信号将各个I/O所设置的开关35-(0)至35-(15)予以关断。此外，接口模式设定信号也输入到WP位选择电路33，并将开关54-(0)至54-(15)设定成导通。

WP位选择电路33通过AND栅53-(0)至53-(15)得出由各WP-CAM单元在预读时所读出的数据与I/O输入的信号(I/O-0至15)的逻辑积以产生验证控制信号。当I/O输入为以「1」来指定成编程，且预读数据也以「1」来指定擦除单元时，将高位准的验证控制信号输出到数据比较电路34。在其它的情形下，将低位准的验证控制信号输出到数据比较电路34。

期望值保持电路32-(0)至32-(15)将输入的I/O-(0)、(1)至(15)的信号直接予以闩锁，并以预定时序将闩锁的数据作为DIN0至DIN15输出至数据比较电路34-(0)至34-(15)。将这些数据称为期望值数据。来自WP位选择电路33的验证控制信号也输入到各数据比较电路34-(0)至34-(15)。

数据比较电路34-(0)至34-(15)是将从WP-CAM单元读出的数据(亦即，编程后的数据)与从期望值保持电路32-(0)至32-(15)读出的期望值进行比较。此时，在由WP位选择电路33输入低位准的验证控制信号的数据比较电路34中，不进行比较操作而输出高位准的匹配信号，藉此使验证虚拟通过(参照第14图(D))。在由WP位选择电路33输入高位准的验证控制信号的数据比较电路34中，将由对应的期望值保持电路32所输入的期望值数据与WP-CAM单元编程后的数据进行比较。当I/O输入以「1」设定成「待编程」，且编程后由WP-CAM单元读取的数据为以「1」设定的擦除状态时，将表示失败(Fail)的低位准信号输出到判定电路12。如第14图(D)所示，当I/O输入为「1」且编程后由WP-CAM单元读取的数据为以「0」设定的编程状态时，将表示验证通过的高位准信号输出到判定电路12。

当由各数据比较电路34-(0)至34-(15)所输出的匹配信号都处于「H」位准时，判定电路12输出表示数据写入成功的验证信号到控制器。

在此实施例中，由于对分配到未被编程的CAM单元的数据比较电路的比较结果进行虚拟通过，因此能将已编程的CAM单元的编程结果反映至验证中。

接着参照第15图的流程图以及第16图，说明在从外面指定扇区组群地址(SGA)的情形下的操作。如第16图所示，用于执行WP-CAM的编程命令的顺序，以5个周期(cycle)进行命令辨识的程序，且在第6个周期重写信息。亦即，指定待编程的SGA，并以合计6个周期来进行一个SGA的编程。

首先，输入已指定待编程的WP-CAM单元的WP-CAM地址指定信号。用译码器分析该WP-CAM地址指定信号(步骤S20)，藉此产生对应至实际待编程的WP-CAM单元的地址。在验证电路13中，也用译码器51译码WP-CAM地址指定信号。然后，将高位准的验证控制信号输出到对应待编程的WP-CAM单元的期望值保持电路32以及数据比较电路34。将低位准的验证控制信号输出到其它的期望值保持电路32以及数据比较电路34。

接着，预读已存储于译码结果所指定的WP-CAM单元内的数据(步骤S21)。判定已预读的数据以判定WP-CAM单元的数据写入状态。

当判定WP-CAM单元是处于擦除状态时(步骤S22为是(YES))，则写入数据于该单元且设为编程状态(步骤S23)。当判定WP-CAM单元是处于编程状态时(步骤S22为否(NO))，则视为编程完毕而结束处理。

当WP-CAM单元的编程完成时，用验证电路13进行判定数据是否已正确地写入于WP-CAM单元的验证。

用导线分别连接WP位选择电路33与对应I/O而设定的数据比较电路34-(0)至34-(15)，且由WP位选择电路33输出验证控制信号。当处于地址模式时，通过接口模式设定信号将开关35-(0)至35-(15)予以导通。因此，将验证控制信号仅输入到与输出有「H」位准的验证控制信号的导线相连接的期望值保持电路32。输入有「H」位准的验证控制信号的期望值保持电路32产生表示该WP-CAM单元已被编程时的期望值「0」，并输出至数据比较电路34(步骤S24)(参照第16图)。输入有「L」位准的验证控制信号的期望值保持电路32不产生期望值(步骤S24)。因此，不输出期望值到数据比较电路34。

输入有来自期望值保持电路32的期望值「0」的数据比较电路34将存储于该WP-CAM单元的数据予以读出，且将该数据DAVi与期望值「0」(第16图中以/DINi表示)进行比较。其它的数据比较电路34，由于验证控制信号为低位准，故强制输出「H」位准的匹配信号。亦即，使验证虚拟通过(参照第16图)。

当由各数据比较电路34所输出的匹配信号都处于「H」位准时，判定电路12输出数据写入成功的验证信号到控制器(步骤S25)。亦即，可输出实际被编程的WP-CAM单元的数据比较结果作为验证结果。

第17图是显示第11图所示的期望值保持电路32以及数据比较电路34以及判定电路12的详细构成。如所述，通过来自WP位选择电路33的验证控制信号来控制数据比较电路34的输出，且输出到判定电路12。此外，通过用以重写CAM单元的模式信号的CAM模式信号来进行数据比较电路34的控制。此外，通过接口模式设定信号来进行期望值保持电路32的控制。

第三实施例

接着，参照第18图，说明本发明的第三实施例。写入至CAM单元阵列4的CAM数据是在电源投入时或硬件重置时通过开关61设为导通而被读取，并转送到第18图所示的SRAM等的易失性存储体11。由于在CAM数据的读取时是从该易失性存储体11读出，故不会延迟一般单元阵列3的读取存取的速度。在此实施例中，当朝CAM进行编程时，将存储于该易失性存储体11的数据作为期望值数据来使用，且通过数据比较电路34与从CAM单元所读出的数据进行比较。

除了对CAM单元阵列4已编程的数据进行验证的时候以外，通过CAM模式信号来切换开关62藉此将期望值保持电路32与数据比较电路34予以连接。藉此，在验证一般单元阵列3时可进行使用有期望值保持电路32的验证。

第19图是显示WP位选择电路33的构成。在此实施例中，当不设置第二实施例的AND栅53而通过接口模式设定信号设定成I/O模式时，将I/O输入的信号I/O(0)至(15)直接作为验证控制信号来输出。处于地址模式时，通过接口模式设定信号将开关54-(0)至54-(15)予以关断，并输出来自译码器51的译码信号。当设定为地址模式时，将WP-CAM地址指定信号输入到译码器51并分析该信号，而判定编程所指定的WP-CAM单元。然后，将用以表示该WP-CAM单元已被指定成编程的高位准的验证控制信号输出到易失性存储体11。与未指定成编程的其它的WP-CAM单元所对应的验证控制信号会以低位准来输出。

在易失性存储体11中，有两个用以保持由CAM单元读出的数据的存储区域。第一存储区域为将通过验证证明其数据确实储存于CAM单元的数据予以存储的区域。亦即，保持有与CAM单元编程(包含验证)后的CAM单元阵列中的非易失性存储体信息相同性质的信息。因此，在一般单元阵列3的正常操作时，当操作上所需的电路要求CAM单元的数据时，输出该第一存储区域的数据。此外，第二存储区域是作为暂时存储区域来使用，且为预先存储于编程时等已预读的CAM单元的数据的区域。

当从WP位选择电路33输入验证控制信号时，易失性存储体11会如第18图所示输出「0」作为根据该验证控制信号所指定的WP-CAM单元的期望值，以取代预读时所读取的数据。此外，在预读时直接输出(初始通过)存储于第二存储区域的数据以作为对应其它低位准的验证控制信号的WP-CAM单元的数据。

参照第20图的流程图以及第21图，说明设定成本实施例的I/O模式且为CAM单元阵列4的编程时的操作顺序。首先，由各个I/O输入已设定待编程的WP-CAM单元的CAM编程设定信号(I/O-0至I/O-15)(步骤S30)。将用以指示编程实行的信息「1」输入到对应待编程的WP-CAM单元的I/O，且将信息「0」输入到其它的I/O。

然后，由WP-CAM单元预读数据，且判定各WP-CAM单元的数据写入状态(步骤S31)。当为已写入数据且已被编程的状态时，则存储信息「0」，当为未写入数据的擦除状态时，则存储信息「1」。

接着，通过I/O输入信号设定成写入，并将现在的状态为处于擦除状态的WP-CAM单元予以检测出(步骤S32)。将已预读的WP-CAM单元的数据为「1」的擦除状态，且I/O输入为「1」的WP-CAM单元予以检测出。此外，当被指定成写入的WP-CAM单元已经结束编程时，结束该处理，且输出错误信号。此外，目前为止所描述的处理是以控制器8来进行。

接着，对检测出的WP-CAM单元进行编程(步骤S33)。在进行编程时，在验证电路13进行判定是否已将数据确实写入于WP-CAM单元的验证。此时，通过接口模式设定信号将设置在各I/O的开关54-(0)至54-(15)设定成导通。此外，译码器51会根据经由反相器52所输入的接口模式设定信号而停止操作。

WP位选择电路33直接将输入的I/O-(0)至I/O-(15)的信号作为验证控制信号输出到易失性存储体11。亦即，由于在指定成编程的WP-CAM单元予以I/O输入为「1」，故输出高位准的信号作为验证控制信号。对应至其它WP-CAM单元的验证控制信号则变为低位准。

易失性存储体11输出期望值「0」以作为用高位准的验证信号指定的WP-CAM单元的数据到数据比较电路34(参照第21图)。输出存储于第二存储区域预读时的数据作为其它WP-CAM单元的期望值数据(参照第21图)。

各数据比较电路34-(0)至34-(15)将编程后由各WP-CAM单元读取的数据与由易失性存储体11读取的期望值进行比较(步骤S34)。由于由未编程的WP-CAM单元读取的数据必定与期望值相同，故已进行编程的WP-CAM单元的数据与期望值一致的检测结果会直接成为验证的判定结果。当由WP-CAM单元读取的数据与期望值不一致时(步骤S35为否)，操作返回到编程步骤(步骤S33)。当由WP-CAM单元读取的数据与期望值一致时(步骤S35为是)，由数据比较电路34输出表示一致的匹配信号到判定电路12。当所有数据比较电路34的匹配信号都表示匹配，则输出表示验证通过的信号到控制器8(步骤S36)。当验证成功时，从WP-CAM单元或感测放大器读取数据，且将数据存储至易失性存储体11的第一存储区域以作为正式的WP-CAM单元的数据(步骤S37)。

在此实施例中，由于将分配到未编程的CAM单元的数据比较电路的比较结果进行虚拟通过的控制，因此验证可反映被编程的CAM单元的编程结果。

接着，参照第22图的流程图以及第23图，说明地址模式时的操作顺序。首先，输入已设定待编程的WP-CAM单元的WP-CAM地址指定信号。用译码器分析WP-CAM地址指定信号(步骤S40)，藉此产生对应实际待编程的WP-CAM单元的地址。在验证电路13中，也用译码器51将WP-CAM地址指定信号予以译码。然后，将用以指定待编程的WP-CAM单元的验证控制信号输出到易失性存储体11。

接着，通过预读读出已储存于译码结果所选择的WP-CAM单元的数据(步骤S41)。判定预读的数据，并判定该WP-CAM单元的数据写入状态。

当判定WP-CAM单元是处于擦除状态时(步骤S42为是)，写入数据至该单元，使其成为编程状态(步骤S43)。当判定WP-CAM单元是处于编程状态时(步骤S42为否)，则视为编程完毕而结束处理。

之后，和第20图所示的流程图相同，对检测出的WP-CAM单元进行编程与验证。在验证时，易失性存储体11将期望值「0」作为以高位准的验证控制信号所指定的WP-CAM单元的数据输出到数据比较电路34(参照第23图)。将存储于第二存储区域的预读时的数据直接输出作为其它WP-CAM单元的期望值数据(参照第23图)。各数据比较电路34-(0)至34-(15)将由各WP-CAM单元于编程后读取的数据与由易失性存储体11读取的期望值进行比较。当由WP-CAM单元于编程后读取的数据与期望值一致时，将表示验证通过的信号输出到控制器8。当验证成功时，从WP-CAM单元或感测放大器读取数据并存储至易失性存储体11的第一存储区域以作为正式的WP-CAM单元的数据。

第24图是显示详细的构成。第24图所示的半导体装置是通过CAM模式信号来切换数据比较电路34的输入。亦即，在CAM模式时，将易失性存储体11的输出输入到数据比较电路34，而在一般操作时，将期望值保持电路32的输出输入到数据比较电路34。

所述实施例均为本发明的较佳实施例。不过，本发明并未限定于该等实施例，在不脱离本发明精神的范畴内可进行各种变形。

例如，易失性存储体11可仅以一个存储区域(第一存储区域)来形成。于CAM单元阵列4写入的CAM数据在供给电源或硬件重置时，通过将开关61予以导通而被读取，并转送至易失性存储体11(第一存储区域)。在预读时，通过读出易失性存储体11的信息，检测出WP-CAM单元的数据为「1」的擦除状态且I/O输入为「1」的WP-CAM单元。然后，对检测出的WP-CAM单元进行编程。在进行编程时，验证电路13会进行验证以判定是否已将数据确实写入至WP-CAM单元。WP位选择电路33会输出高位准的信号至易失性存储体11以作为对由编程所指定的WP-CAM单元的验证控制信号，且输出低位准信号以作为对应其它WP-CAM单元的验证控制信号。不管在第一存储区域的读出部份(未图标)中储存作为高位准验证控制信号所指定的]WP-CAM单元数据的信息为何，易失性存储体11输出期望值「0」到数据比较电路34。更简单言之，将使用验证控制信号的箝位电路(clamp circuit)连接至第一存储区域的读出部份，以便将该等输出箝制为「0」。输出储存于第一存储区域的信息作为其它WP-CAM单元的期望值数据而不使该箝位电路操作。各数据比较电路将由各WP-CAM单元于编程后读取的数据与由易失性存储体11读取的期望值进行比较。当验证结果一致时，将开关61予以导通而从WP-CAM单元或感测放大器读取数据，并存储至易失性存储体11的第一存储区域以作为正式的WP-CAM单元的数据。

并且，易失性存储体11的组件构成可为所谓的静态存储体单元，或可为适用于周边电路的逻辑组件所构成的闩锁电路。

Claims (28)

1.一种半导体装置，具备有：

单元阵列，用以存储半导体装置的操作设定信息；以及

控制部，用以控制所述单元阵列的读取与写入；并且，

所述控制部是分配不同的行地址至所述操作设定信息的各个功能。

2.如权利要求1所述的半导体装置，其中，所述控制部是分配不同的列地址至所述操作设定信息的各个功能。

3.如权利要求1所述的半导体装置，其中，所述控制部是分配连续的列地址至所述操作设定信息的多个不同功能。

4.如权利要求1所述的半导体装置，其中，所述控制部是分配所述操作设定信息至以所述行地址所选择的多个列。

5.如权利要求1所述的半导体装置，其中，所述控制部是分配所述操作设定信息至以所述行地址所选择的任意列的所有I/O。

6.如权利要求1所述的半导体装置，其中，在所述不同行地址的存储单元之间将局部位线的配线图形予以切断。

7.如权利要求1所述的半导体装置，其中，所述不同行地址的存储单元是分别具有用以切换与配置于对应列的位线连接的开关。

8.如权利要求1所述的半导体装置，其中，所述单元阵列在各列具有多个存储单元，且未储存所述操作设定信息的所述多个存储单元是从配置于对应列的位线所分离。

9.如权利要求3所述的半导体装置，其中，所述控制部是选择所述单元阵列上的所有字线，且连续切换所述列地址并读取数据。

10.如权利要求1至9中任一项所述的半导体装置，其中，所述控制部具有将已被指定的存储单元的号码转换为对应的存储单元的地址的变换表。

11.一种地址分配方法，是对存储有半导体装置的操作设定信息的单元阵列的地址分配方法，其中，分配不同的行地址至所述操作设定信息的各个功能。

12.如权利要求11所述的地址分配方法，其中，分配不同的列地址至所述操作设定信息的各个功能。

13.如权利要求11所述的地址分配方法，其中，分配连续的列地址至所述操作设定信息的多个不同的功能。

14.如权利要求13所述的地址分配方法，其中，选择所述单元阵列上的所有字线，且连续切换所述列地址并读取数据。

15.一种半导体装置，具备有：

单元阵列，用以存储半导体装置的操作设定信息；

写入电路，同时对所述单元阵列的多个单元进行编程；以及

验证电路，在所述多个单元中，验证仅实际进行编程的单元的编程结果。

16.如权利要求15所述的半导体装置，其中，所述验证电路具备有：

比较电路，将正常进行编程时所获得的期望值数据与所述编程后从所述单元或感测放大器所读取的数据进行比较；以及

控制部，用以进行使未进行所述编程的所述单元所分配的所述比较电路的比较结果虚拟通过的控制。

17.如权利要求16所述的半导体装置，其中，所述控制部是通过外部输入而被指定成编程的单元，并在所述编程前判定处于擦除位的单元，并具有：

期望值保持电路，根据来自所述控制部的指示，产生在编程所述单元时所获得的期望值数据，并输出至所述单元所分配的所述比较电路。

18.一种半导体装置，具有：

单元阵列，用以存储半导体装置的操作设定信息；

写入电路，同时对所述单元阵列的多个单元进行编程；

易失性存储电路，用以存储所述编程前的所述多个单元的存储数据；以及

验证电路，在所述多个单元中，对未进行编程的单元直接使用所述存储数据来进行验证，而对实际进行所述编程的单元使用在正常进行编程时所获得的期望值数据来验证编程结果。

19.如权利要求18所述的半导体装置，其中，所述验证电路具备有：

多个比较电路，将在正常进行编程时所获得的期望值数据与所述编程后从所述单元或感测放大器所读取的数据进行比较；以及

控制部，判定实际进行过编程的单元，且对该单元所分配的所述比较电路使用所述在正常进行编程时所获得的期望值数据来验证编程结果。

20.如权利要求19所述的半导体装置，其中：

所述控制部为通过外部输入而被指定成编程的单元，且将在所述编程前为擦除位的单元对应的所述易失性存储电路所存储的所述期望值数据变更为编程时所获得的期望值数据，并输出至所述比较电路。

21.如权利要求16或19所述的半导体装置，其中，所述控制部从外部分别向所述多个单元输入用以表示所述多个单元是否设定成编程对象的指令信号，且通过判定设定成所述编程对象的单元是否为擦除位的单元而判定实际进行编程的单元。

22.如权利要求16或19所述的半导体装置，其中，所述控制部将外部输入的地址信息予以译码以判定设定成编程对象的单元，且判定设定成所述编程对象的单元是否为擦除位的单元，而判定实际进行编程的单元。

23.如权利要求16或19的半导体装置，其中，所述控制部通过外部输入的模式切换信号切换用以指定所述编程对象的单元的接口。

24.如权利要求15或18的半导体装置，其中，对用以存储所述操作设定信息的单元阵列进行编成后的验证与对用以存储一般数据的一般单元阵列进行编程后的验证是共享所述验证电路。

25.如权利要求16或19的半导体装置，其中，所述比较电路输入用以对存储所述操作设定信息的单元阵列切换成编程的模式信号，并将所述期望值数据与从所述单元或感测放大器读出的数据进行比较。

26.如权利要求19的半导体装置，在对存储所述操作设定信息的单元阵列进行编程时，使用所述易失性存储电路的输出并在所述比较电路进行比较，而对存储一般数据的一般单元阵列进行编程时，使用用以保持所述单元被编程时所获得的期望值数据的期望值保持电路的输出来进行所述比较电路的比较操作。

27.一种验证方法，是存储有半导体装置的操作设定信息的单元阵列的验证方法，在所述单元阵列的多个单元中，仅验证实际进行编程的单元的编程结果。

28.一种验证方法，是存储有半导体装置的操作设定信息的单元阵列的验证方法，在所述多个单元中，对未进行所述编程的单元直接使用该单元的所述编程前的数据来进行验证；而对实际进行所述编程的单元使用正常进行编程时所获得的期望值数据来验证编程结果。

Images