CN101114435B - 驱动电路及显示装置 - Google Patents

驱动电路及显示装置 Download PDF

Info

Publication number
CN101114435B
CN101114435B CN2007101408304A CN200710140830A CN101114435B CN 101114435 B CN101114435 B CN 101114435B CN 2007101408304 A CN2007101408304 A CN 2007101408304A CN 200710140830 A CN200710140830 A CN 200710140830A CN 101114435 B CN101114435 B CN 101114435B
Authority
CN
China
Prior art keywords
switch
signal
output
circuit
output point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101408304A
Other languages
English (en)
Other versions
CN101114435A (zh
Inventor
西村浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101114435A publication Critical patent/CN101114435A/zh
Application granted granted Critical
Publication of CN101114435B publication Critical patent/CN101114435B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/04163—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Abstract

提供可以减低输出偏差并增大驱动能力的驱动电路。包括接受输入信号Vin的差动放大电路(11)和导电型互不相同的第1以及第2晶体管M1、M2。晶体管M1和M2以在输出点P连接互相的源极的形态(源跟随器)串联连接于两个电源供给端子VDD和GND之间，同时对应于差动放大电路(11)的输出信号推挽驱动输出点P。向差动放大电路(11)的非反向输入端子反馈输出点P的信号。

Description

驱动电路及显示装置
本申请为2004年9月22日提交的、申请号为200410011857.X的、发明名称为“驱动电路”的申请的分案申请。 
技术领域
本发明涉及驱动电路，进一步说，涉及可以适合作为驱动液晶显示面板等容性负载的放大电路使用的驱动电路。 
背景技术
近年来，使用薄膜晶体管(Thin-Film Transistor、TFT)作为开关元件的液晶显示器(Liquid-Crystal Display、LCD)有向大型化发展的趋势。即，开始把具有20种以上画面的LCD用于电视(Television、TV)用途，替换了现有的CRT(Cathode-Ray Tube，阴极射线管)。但是，伴随着大型化TFT的数据线的负载逐渐加重，因此会产生在一个水平同步期间内不能进行直到数据线的最远端的数据的写入的问题。为了对付该问题，现有技术中采取的是在液晶面板的上侧和下侧分别配置源驱动器(水平驱动器)并将其同时驱动的对策(将此称为“两侧驱动”方式)。但是，由于“两侧驱动”方式中需要有两个水平驱动器，因此会大幅提高成本。因此，为了通过只在液晶面板的上侧或下侧配置源驱动器的“一侧驱动”方式就可以确实的进行直到漏线的最远端的数据的写入，从现有技术进行了各种各样的改良。在图9～图14中表示了其中一例。 
(现有例1) 
图9表示了使用“一侧驱动”方式的现有的液晶显示器的简要结构。如图9所示，该液晶显示器100为在液晶面板上施加从数字图像数据生成的模拟数据信号的方式的液晶显示器，由彩色液晶面板101、 控制电路102、灰度电源103、数据电极驱动电路(源驱动器)104以及扫描电极驱动电路(栅驱动器)105构成。 
彩色液晶面板101是把TFT作为开关元件使用的有源矩阵驱动方式的彩色液晶面板。彩色液晶面板101包括在行方向上以规定间隔设置的n条(n为2以上的自然数)扫描电极(栅线)106-1～106-n、在列方向上以规定间隔设置的m条(m为2以上的自然数)的数据电极(源线)107-1～107-m，扫描电极106-1～106-n和数据电极107-1～107-m的各交点的附近的区域作为“像素”。显示画面整体的像素数为(n×m)。在彩色液晶面板101中，对于每个像素，配置有等价的容性负载的液晶电容108、共用电极109、用于驱动对应的液晶电容108的TFT110、在同一垂直同步期间内积蓄数据电荷的辅助电容器(图示省略)。驱动时在共用电极109施加了共用电位Vcom的状态下，在数据电极107-1～107-m处施加基于数字图像数据中的红色数据、绿色数据和蓝色数据分别生成的模拟的数据红色信号、数据绿色信号和数据蓝色信号，同时在扫描电极106-1～106-n处施加基于水平同步信号以及垂直同步信号等生成的栅脉冲(扫描信号)。由此，在彩色液晶面板101的显示画面上彩色的显示文字或图像。 
控制电路102，例如，由ASIC(Application Specific IntegratedCircuit，专用集成电路)构成，基于从外部供给的时钟、水平同步信号以及垂直同步信号、数据使能信号等，生成选通脉冲信号、点时钟、水平扫描脉冲、极性信号、垂直扫描脉冲等并向源驱动器104和栅驱动器105供给。选通脉冲信号是和水平同步信号相同周期的信号。点时钟和时钟频率相同或频率不同，如后所述，为了对于构成源驱动器104的移位寄存器从水平扫描脉冲生成采样脉冲而使用。水平扫描脉冲虽和水平同步信号的周期相同，但是为从选通脉冲信号延迟了多个时钟的脉冲的信号。极性信号是在每一个水平同步周期(即每一个线路)极性反转的信号，为了交流驱动彩色液晶面板101而使用。该极性信号的极性在每一个垂直同步周期也反转。垂直扫描脉冲是和垂直同步 信号周期相同的信号。 
灰度电源103由级联于基准电压线和接地线之间的多个电阻、连接于各输入端子邻接的电阻的连接点的多个电压跟随器构成。灰度电源103放大以及缓冲为了在邻接的电阻的连接点出现的γ变换而设定的灰度电压，并供给源驱动器104。因此，为了把系统整体的灰度系数作为1而得到良好的灰度的再生图像，需要修正模拟图像信号或数字图像数据。这叫做“γ修正”。一般来说，对于模拟图像信号或数字图像数据使之适合于CRT显示器的特性(γ特性)，即，为了使之具有互换性而进行γ修正。在此，图10中表示了6比特的输入数据(以16进制的数(HEX)表示)和灰度电压V0～V4以及V5～V9之间的关系(γ修正特性)的一例。 
源驱动器104，如图9所示，大致由图像数据处理电路111、数字/模拟转换器(DAC)112、m个输出电路113-1～113-m构成。图像数据处理电路111大致由未图示的移位寄存器、数据寄存器、闩锁电路、电平转换器构成。移位寄存器为由多个延迟触发器构成的串行输入并行输出型的移位寄存器。移位寄存和从控制电路102供给的点时钟同步，进行同样从控制电路102供给的水平扫描脉冲移位的移位操作，同时输出多比特的并行的采样脉冲。数据寄存器和从移位寄存器供给的采样脉冲同步，把从外部供给的数字图像数据的红色数据、绿色数据、蓝色数据作为显示数据输入并供给闩锁电路。闩锁电路和从控制电路102供给的选通脉冲信号的上升沿同步，输入从数据寄存器供给的显示数据，然后直到供给选通脉冲信号为止，即，在一个水平同步期间内，保持输入的显示数据。电平转换器转换闩锁电路的输出数据的电压作为电压转换显示数据输出。 
D/A转换器112对于从图像数据处理电路111供给的电压转换显示数据，通过基于从灰度电源103供给的灰度电压V0～V4组或灰度电压V5～V9组(参照图10)进行上述的γ修正，给予灰度性。并且，把 进行了γ修正的修正红色数据、修正绿色数据、修正蓝色数据转换为模拟的数据红色信号、数据绿色信号、数据蓝色信号，供给对应的输出电路113-1～113-m。 
由于输出电路113-1～113-m中的任意一个均为相同的构成，在图11中表示输出电路113-1的构成。由图11可以明白，输出电路113-1由电压跟随器114a以及114b、开关115a以及115b构成。 
电压跟随器114a，如图12所示，由具有N沟道MOS晶体管MN11以及MN12、P沟道MOS晶体管MP11、MP12以及MP13、恒流源CI11以及CI12、电容器C11的甲类放大器构成，放大、缓冲从D/A转换器112供给的正极性的数据信号并输出。电压跟随器114b，如图13所示，由具有P沟道MOS晶体管MP14以及MP15、N沟道MOS晶体管MN13、MN14以及MN15、恒流源CI13以及CI14、电容器C12的甲类放大器构成，放大、缓冲从D/A转换器112供给的负极性的数据信号并输出。 
开关115a在从控制电路102供给的极性信号POL为“H”电平时为接通，把从电压输出器114a供给的正极性的数据信号S施加到彩色液晶面板101的对应的数据电极107-1上。开关115b在从控制电路102供给的极性信号POL为“L”电平时接通，把从电压输出器114b供给的负极性的数据信号S施加到彩色液晶面板101的对应的数据电极107-1上。 
栅驱动器105和从控制电路102供给的垂直扫描脉冲的时序同步顺次发生栅脉冲，通过顺次施加到彩色液晶面板101对应的扫描电极106-1～106-n上，在一个垂直同步期间内扫描一次扫描电极106-1～106-n。 
接下来，就具有上述构成的现有的液晶显示器100的工作，参照图14所示的时序图进行说明。 
在图14中，TF表示一个帧期间，TH表示一个水平同步期间。其中，采用“点反转驱动法”作为驱动彩色液晶面板101的驱动方法。“点反转驱动法”中，待施加到显示电极上的电位(极性)，以被施加到共用电极109上的共电位Vcom为基准，在每一个点处使之反转，来控制施加到数据电极107-1～107-m的数据信号的极性。一般来说，如果在液晶面板101的液晶单元上持续施加相同极性的电压，则会发生即使切断电源在画面上还残留文字等的痕迹的“荧光屏图像保留”现象，为了防止这种“荧光屏图像保留”，一直以来采用“点反转驱动法”。即使施加到液晶面板101的液晶单元的电压的极性反转，由于液晶单元的透过率特性几乎不变，因此一般采用无论是正极性还是负极性具有相同电压值的灰度电压。 
图14(1)所示的时钟VCK是用于栅驱动器105的时钟。栅驱动器105和该时钟VCK的各脉冲P1、P2、……、Pn同步，如图14(2)、(3)以及(4)所示，每条线顺次发生栅脉冲(扫描电压脉冲)VG1、VG2、……、VGn，并顺次施加到彩色液晶面板101对应的扫描电极106-1～106-n上。源驱动器104，如图14(5)以及(6)所示，在各栅脉冲VG1、VG2、……、VGn发生几μsec后从各输出电路113-1～113-m输出数据红色信号、数据绿色信号、数据蓝色信号。图14(5)为从图9中从左开始数为偶数序号的输出电路输出的数据信号的电压波形，图14(6)为从图9中从左开始数为奇数序号的输出电路输出的数据信号的电压波形。 
(现有例2) 
代替作为图11的电压跟随器114a以及114b用的图12与图13所示的电路构成，也可以使用图15所示的电路构成。图15和公开于特开2000-338461公报的电路构成实质上是等价的。 
图15的电路由PMOS源跟随器输出电路116a、NMOS源跟随器 输出电路116b、预充电电路117、开关S21以及S22构成。PMOS源跟随器输出电路116a由P沟道MOS晶体管(PMOS晶体管)MP26以及MP27、恒流源CI21、CI22以及CI23构成。NMOS源跟随器输出电路116b由N沟道MOS晶体管(NMOS晶体管)MN26以及MN27、恒流源CI24、CI25以及CI26构成。预充电电路117由预充电驱动用的开关S23以及S24构成。为了切换PMOS源跟随器输出电路116a和NMOS源跟随器输出电路116b而使用开关S21以及S22。 
接下来，就图15所示的电压跟随器的工作参照图16进行说明。图16(A)表示正极性的期间的输出波形，为在通过开关S21以及S22使用PMOS源跟随器输出电路116a时的图。图16(B)表示负极性的期间的输出波形，为在通过开关S21以及S22使用NMOS源跟随器输出电路116b时的图。 
一般来说，源跟随器输出电路只具有一个方向的驱动能力。例如，对于PMOS源跟随器输出电路116a的由PMOS晶体管MP27构成的源跟随器输出电路，有足够的吸入电流的能力，但没有吐出电流的能力，只有吐出由连接于PMOS晶体管MP27的恒流源CI23产生的电流的能力。通常恒流源CI23的电流值被设定的非常小，因此电流吐出驱动能力变得非常小。同样的，对于NMOS源跟随器输出电路116b的由NMOS晶体管MN27构成的源跟随器输出电路，有足够的吐出电流的能力，但没有吸入电流的能力，只有吸入由连接于NMOS晶体管MN27的恒流源CI26产生的小电流的能力。由于这些理由，在图15所示的电压跟随器中，如图16所示，使用一个水平同步期间的初始部分进行预充电，其后通过源跟随器输出电路116a或116b具有的能力进行返回到所期望的电位的工作。 
不进行预充电的时候，由于以很小的恒定电流驱动负载，源跟随器输出电路116a的上升沿的特性、源跟随器输出电路116b的下降沿的特性变的极端的差。因此，通过组合源跟随器输出电路116a以及116b 和预充电电路117回避该问题。 
(现有例3) 
进而，图15的电路的发展电路公开于上述特开2000-338461号公报和特开2003-22055号公报(未图示)。这些是在一方的电源线和输出端子之间把一个导电型的晶体管连接为源跟随器形式，在另一方的电源线和同一个输出端子之间把另一个导电型的晶体管连接为源跟随器形式，进而以对于这两个晶体管分别设置开关为基本，响应于输入信号的极性激活一方的源跟随器电路。 
专利文献1：特开2000-338461号公报 
专利文献2：特开2003-22055号公报 
在图9～图14所示的现有例1中存在以下问题。 
即，通常在正极性时工作的图12的电压跟随器114a和在负极性时工作的图12的电压跟随器114b之间存在偏移电压的不同，因此会存在产生所谓的输出偏差从而产生“竖条”等画质低劣化的现象的问题。 
在图15～图16所示的现有例2中，对应输入信号的极性，交替使用PMOS源跟随器输出电路116a和NMOS源跟随器输出电路116b，因此和现有例1相同，存在产生上述输出偏差而画质低劣化的问题。此外，如上所述，不进行预充电时以很小的恒定电流驱动负载，所以上升沿和下降沿的特性变得极端的差。因此，在现有例2中还存在无论对于何种电平的输出如果没有预充电的工作，则不正常工作的问题。 
对于现有例3的驱动电路，存在电流驱动能力非常小，不进行预充电就不能正常的工作的问题。并且由于使用开关使两个源跟随器电路选择性的工作，因此还存在产生起因于偏移电压的输出偏差而画质 低劣化的问题。 
发明内容
本发明的主要目的是提供减低输出偏差增大驱动能力的驱动电路。 
(1)本发明的驱动电路，其特征在于，包括：放大电路，接受输入信号；互不相同的导电型的第1以及第2晶体管，以其源极在输出点相互连接的方式，串联连接于两个电源供给端子之间，同时响应于上述放大电路的输出信号推挽驱动上述输出点； 
上述输出点的信号被反馈到上述放大电路。 
(2)本发明的驱动电路中，在放大电路的输出端具有互不相同的导电型的第1以及第2晶体管，以在输出点互相连接的源极的方式串联连接于两个电源供给端子之间，同时响应于上述放大电路的输出信号推挽驱动上述输出点。因此，在上述放大电路的输出端，一种导电型的上述第1晶体管具有源跟随器构成，另一种导电型的上述第2晶体管同样具有源跟随器构成。并且，上述第1以及第2晶体管响应于上述放大电路的输出信号推挽驱动上述输出点。因此，可以减低起因于偏移电压的输出偏差。此外，还可以减少产生起因于输出偏差的画质低劣化的问题。 
进而，由于上述输出点的信号被反馈到上述放大电路，因此可以有效的利用上述第1以及第2晶体管具有的驱动能力。由此，可以增大驱动能力。 
(3)在本发明的驱动电路的优选例中，基于乙类工作推挽驱动上述第1以及第2晶体管。在此例中，由于进行乙类工作因此有可以减低电力消耗的优点。 
在本发明的其他的优选例中，进一步包括：第1开关，在上述两个电源供给端子中的一个和上述输出点之间与上述第1晶体管并联地设置；第2开关，在上述两个电源供给端子中的另一个和上述输出点之间与上述第2晶体管并联地设置。在此例中，在上述第1以及第2晶体管不能进行源跟随器工作的范围，通过选择性的接通上述第1或者第2开关，对于上述输出点进行预充电。其结果有可以扩大得到高驱动能力的范围的同时使工作的高速化成为可能的优点。 
此外，在该例中，优选的是，在连接该驱动电路的输出端子和上述输出点的路径处设置第3开关，控制该第3开关使得在对于上述输出点进行预充电时断开上述路径、在不进行预充电时接通上述路径。在此例中，进行预充电时，通过上述第3开关使上述输出点与该驱动电路的输出端子断开，因此有可以防止预充电受到对上述输出点的影响的优点。 
在本发明的驱动电路的进一步的其他的优选例中，进一步具有检查上述输入信号判断是否需要预充电的判断电路。在此例中，有可以在需要的时候确实地进行预充电工作的优点。该判断电路，优选的是，判断上述输入信号的高位n比特(n为正整数)来判断是否需要预充电。例如，判断上述输入信号的高位n比特，如果判断该输入信号为规定的灰度，则判定需要进行预充电。 
在本发明的驱动电路的进一步的其他的优选例中，互相串联连接的第4开关以及第1恒流源，与上述第1晶体管并联的设置于上述两个电源供给端子中的一个和上述输出点之间，互相串联连接的第5开关以及第2恒流源，与上述第2晶体管并联的设置于上述两个电源供给端子中的另一个和上述输出点之间。与上述第1晶体管的导通、截止几乎同步地控制上述第4开关的接通、断开，与上述第2晶体管的导通、截止几乎同步地控制上述第5开关的接通、断开。在此例中，有可以进一步扩大输出动态范围，同时可以进一步提高驱动能力的优 点。在此例中，优选的是，为了流出输出空载电流而使用上述第4开关以及上述第1恒流源和上述第5开关以及上述第2恒流源。如此，有在进行乙类推挽工作输出电流变为0时，可以使上述第1以及第2晶体管的栅电位稳定化的优点。 
根据本发明的驱动电路，得到了可以减低输出偏差并增大驱动能力的效果。 
附图说明
图1为表示使用于本发明的一个实施方式的LCD驱动电路的LCD驱动用的放大电路的构成的电路图。 
图2为表示本发明的一个实施方式的LCD驱动电路的构成的功能框图。 
图3为表示本发明的一个实施方式的LCD驱动电路的输出波形的一例的波形图。 
图4为表示本发明的一个实施方式的LCD驱动电路的工作范围的划分的说明图。 
图5为表示不进行本发明的一个实施方式的LCD驱动电路的预充电时的工作的时序图。 
图6为表示进行本发明的一个实施方式的LCD驱动电路的预充电时的工作的时序图。 
图7为表示本发明的一个实施方式的LCD驱动电路的开关控制电路的构成例的功能框图。 
图8为表示控制开关S1～S5的接通和断开的开关控制电路的构成图。 
图9为表示使用“一侧驱动”方式的现有的液晶显示器(现有例1)的简要结构的图。 
图10为表示6比特的输入数据和灰度电压V0～V4以及V5～V9的关系的图表。 
图11为表示使用于图9所示的现有的液晶显示器的输出电路的构 成的电路图。 
图12为表示构成使用于图9所示的现有的液晶显示器的输出电路的电压跟随器的例子的电路图。 
图13为表示构成使用于图9所示的现有的液晶显示器的输出电路的其他的电压跟随器的例子的电路图。 
图14为表示图9所示的现有的液晶显示器的工作的时序图。 
图15为表示可以使用其他的构成例(现有例2)作为图11的电压跟随器用的电路图。 
图16为表示图15的电压跟随器的输出波形的波形图。 
具体实施方式
以下，就本发明的驱动电路的适当的实施方式参照附图详细的进行说明。在此实施方式中，使本发明适用于LCD驱动用的放大电路。 
图1为表示本发明的一个实施方式的LCD驱动用的放大电路10的构成的电路图。图2为表示使用该LCD驱动用的放大电路10构成的LCD驱动电路20的构成的功能框图。 
图1中，本发明的一个实施方式的LCD驱动用的放大电路10包括：差动放大部11、输出部12、输入端子Tin以及输出端子Tout。在输出端子Tout处连接负载(液晶面板的液晶电容)60。 
差动放大部11由运算放大器构成，在该非反向(+侧)输入端子接收到从输入端子Tin施加的模拟输入信号电压Vin，同时在反向(-侧)输入端子受到反馈的输出电压Vout，差动放大两信号电压并输出。差动放大部11的输出信号Vina供给至输出级12。由于差动放大部11的构成以及工作是公知的，且和本发明无直接的关系，因此省略有关于此的详细说明。 
输出部12包括：构成源跟随器的N沟道MOS晶体管M1、构成 源跟随器的P沟道MOS晶体管M2、恒流源CI3。两个晶体管M1和M2的栅极共接于差动放大器11的输出端子。两个晶体管M1和M2的源极共接于节点(输出点)P。由于输出点P连接于差动放大部11的反向输入端子，因此输出点P的信号(Vout)被反馈给差动放大部11的反向输入端子。晶体管M1的漏极被连接于电源电压VDD所施加的电源线(电源端子)上，晶体管M2的漏极被连接于保持为接地电位GND的接地线(接地端子)之间。恒流源CI3连接于电源线和晶体管M1(和M2)的栅极之间。此恒流源CI3是用于控制差动放大部11的输出电流的电流源。 
另外，不言而喻，以电源电压VSS施加的其他的电源线(电源端子)替换保持为接地电位GND的接地线(接地端子)也可以。 
如此，在图1的电路构成中，导电型不同的两个晶体管M1和M2被分别作为进行乙类工作的源跟随器构成，同时该晶体管M1和M2互相串联连接于电源线和接地线之间。并且，在晶体管M1和M2的栅极共同施加差动放大部11的输出信号，从该晶体管M1和M2的源极(输出点P)取出该源跟随器电路块的输出。换言之，导电型不同的两个晶体管M1和M2分别作为源跟随器构成串联连接于两个电源供给端子之间(即电源线和接地线之间)，乙类推挽驱动两个晶体管M1和M2共接的源极(即输出点P)。由此，该源跟随器块进行乙类推挽放大，同时构成互补型输出。其结果，得到了足够的电流吐出/吸入的能力。此外，由于作为源跟随器构成所以输出阻抗比较低，由于进一步反馈该阻抗更加低，得到作为此种放大器(缓冲器)的优良特性。 
输出部12进一步包括：两个恒流源CI1以及CI2、五个开关S1、S2、S3、S4以及S5。开关S1设置于节点Q和节点R之间，开闭节点(即源跟随器电路块的输出点)P和输出端子Tout之间的路径。恒流源CI1为吐出型，其一端连接于电源线，另一端连接于开关S2的一端。开关S2的另一端连接于节点Q。因此，恒流源CI1的电流只在开关2 接通的时候向节点Q供给。另一方面，恒流源CI2为吸入型，其一端连接于接地线，另一端连接于开关S3的一端。开关S3的另一端连接于节点Q。因此，只在开关3接通的时候电流从节点Q被恒流源CI2吸入。恒流源CI1以及CI2和开关S3以及S4起到扩大LCD驱动用的放大电路10的输出动态范围的作用。 
开关S4连接于电源线和节点R之间。开关S5连接于接地线和节点R之间。两个开关S4以及S5为预充电控制用，在需要的时候接通对于输出端子Tout进行预充电(加速驱动)。 
输出端子Tout通过节点R、开关S1、节点Q、及节点(输出点)P连接于差动放大部11的反向输入端子，把输出信号电压Vout(输出点P的信号电压)反馈到LCD驱动用的放大电路10的输入端。 
在图2中表示使用了具有以上构成的LCD驱动用的放大电路10的本实施方式的LCD驱动电路20的构成。 
从图2可以明了，在图1的LCD驱动用的放大电路10的输入端，设置了把数字输入信号电压Vdin变换为模拟信号并生成模拟输入信号电压Vin的D/A转换器21。此外，为了控制开关S1～S5的开闭，设置了高位n比特判断电路22和开关控制电路23。 
高位n比特判断电路22检查数字输入信号Vdin的高位n比特，判断是否需要预充电(加速驱动)，把对应于该判断结果的信号送到开关控制电路23。例如，检查数字输入信号Vdin的高位3比特，可以判断其是否在图4所示的预充电(加速驱动)必要范围。此外，例如，可以只在灰度输出在0～1伏特的范围或在(VDD-1)～VDD伏特的范围时进行预充电，这以外的时候进行无预充电的通常的工作。 
开关控制电路23，对应于从高位n比特判断电路22送达的判断 结果信号的内容，为了得到图5和图6所示的波形，控制开关S1～S5的开闭。 
从上述说明可以了解，在图1所示的LCD驱动用的放大电路10的构成中，包括：差动放大部11，接取输入信号Vin；互不相同的导电型晶体管M1和M2，以在输出点P连接互相的源极的方式、串联连接于两个电源供给端子VDD以及GND之间，同时响应于差动放大部11的输出信号Vina推挽驱动输出点P。并且，输出点P的信号被反馈到差动放大部11。因此，在此放大电路11中，在差动放大部11的输出端，一种导电型的晶体管M1具有源跟随器构成，另一种导电型的晶体管M2同样具有源跟随器构成。并且，该晶体管M1和M2响应于差动放大部11的输出信号Vina推挽驱动输出点P。因此，可以减低起因于偏移电压的输出偏差。此外，减少产生起因于输出偏差的画质低劣化的问题。 
进而，由于输出点P的信号被反馈到差动放大部11，因此可以有效的利用两个晶体管M1和M2具有的驱动能力。由此，可以增大该LCD驱动用的放大电路10的驱动能力。 
另外，晶体管M1和M2优选基于乙类工作被推挽驱动。这是因为进行乙类工作有可以减低电力消耗的优点。但是，即使不是这样，本发明也可以实施。 
开关S4和S5为预充电用的开关，判断对于输出端子Tout需要预充电时接通，判断不需要预充电时断开。在本发明的实施中，开关S4和S5不一定是必需的。但是，由于在实际的使用状况中需要预充电，因此通常如本实施方式一起设置两个开关S4和S5。开关S4和S5，在晶体管M1和M2不能进行源跟随器工作的范围，通过选择性的接通开关S4和S5，对于输出点P(即输出端子Tout)进行预充电。因此，有可以扩大得到高驱动能力的范围，同时使工作的高速化成为可能的优 点。 
由于开关S2和S3以及恒流源CI1和CI2是用于扩大输出动态范围的，因此对于本发明的实施不一定是必要的。但是，由于在实际的使用状况中，优选的是尽可能的扩大输出动态范围，因此优选如本实施方式这样一起设置。 
开关S1设置于连接该LCD驱动用的放大电路10的输出端子Tout和输出点P的路径处，对于输出点P进行预充电的时候断开上述路径，不进行预充电的时候接通上述路径来进行控制。开关S1对于本发明的实施不一定是必要的。但是，优选的是如本实施方式这样设置。那是因为，在进行预充电的时候通过开关S1使输出点P同该驱动电路10的输出端子Tout断开，可以防止预充电对输出点P有影响。 
接下来，就具有图1的构成的LCD驱动用的放大电路10和具有图2的构成的LCD驱动电路20的工作进行说明。 
在LCD驱动用的放大电路10中，由晶体管M1和M2构成的两个源跟随电路加入到反馈回路中，因此输出点P的电压通常与输入电压Vin相等来进行工作。其结果，放大输入信号电压Vin的差动放大部11的放大输出电压Vina为(Vin+VGS1)或(Vin-VGS2)。但是，VGS1为晶体管M1的栅-源间的电压，VGS2为晶体管M2的栅-源间的电压。换言之，差动放大电路10的反向输入端子(即输出点P)和输入端子Tin为虚短路的关系，因此该电路10使输出点P的电压通常与输入电压Vin相等来进行工作。 
对作为负载的液晶面板的液晶电容60的交流驱动中，在输入信号电压Vin的极性为正的期间，晶体管M1为截止(截止状态)，晶体管M2为导通(导通状态)，输出点P的电位与输入电压Vin相等。其结果，差动放大部11的放大输出电压Vina为(Vin-VGS2)。在输入信号 电压Vin的极性为负的期间，与之相反，晶体管M1为导通(导通状态)，晶体管M2为截止(截止状态)，点P的电位与输入电压Vin相等。其结果，差动放大部11的放大输出电压Vina为(Vin+VGS1)。LCD驱动用的放大电路10的源跟随器电路块(晶体管M1、M2和电流源CI3)如此以推挽形式进行源跟随器工作。 
放大输入输出信号电压Vina若在可以驱动包括晶体管M1和M2的源跟随器电路块的范围，则如上所述进行乙类推挽放大。因此，以低输出阻抗得到高驱动能力。 
该源跟随器电路块可以驱动的范围，具体地说，是VDD-(VGS1+VDS(sat))～VGS2+VDS(sat)。其中，VDS(sat)为构成前级或电流源CI3的晶体管的3级管区和5级管区的边界电压。 
在此范围外，由于源跟随器电路块不能进行源跟随器工作，因此通过对输出端子Tout进行预充电，使负载60的驱动成为可能。即，在接近于电源电压VDD的范围，通过预充电把LCD驱动用的放大电路10的输出部12即输出点P的电位暂时上拉至电源电压VDD，由此使P沟道晶体管M2可以工作。由于晶体管M2虽无吐出电流的能力但有吸入电流的能力，所以这是可以的。在接近于接地电位GND的范围也是一样。即，通过预充电把LCD驱动用的放大电路10的输出部12即点P的电位暂时下拉至接地电位GND，由此使N沟道晶体管M1可以工作。由于晶体管M1虽无吸入电流的能力但有吐出电流的能力，所以这是可以的。如此，在从电源电压VDD到接地电位GND的全部范围均可以驱动。图3和图4概括的表示了此状况。 
接下来，利用图5和图6就上述工作进行详细说明。 
以下，对不需要预充电的情况和需要预充电的情况分别说明，但通过高位n比特判断电路22来判断是否需要预充电。 
(不需要预充电的情况) 
不需要预充电的时候，如图5所示，为了使输出电压Vout的输出成为可能，开关S1平时是接通(闭)的，为了不能进行预充电开关S4和S5平时是断开(开)的。此外，由于LCD驱动用的放大电路10进行乙类推挽放大，所以为了使输出电流为0时的源跟随器电路块的晶体管M1、M2的栅电位稳定化，优选的是，使开关S2或开关S3选择性的接通，流出输出空载电流。这以图5的时序图进行说明，在输入电压Vin的极性为正的期间(时刻t1～t2)(即一个水平同步期间＝1H)，接通开关S2，断开开关S3，接通开关S1，向输出端子Tout流出恒流源CI1的恒定电流。输入电压Vin的极性为负的期间(时刻t2～t3)(即下一个水平同步期间)，断开开关S2，接通开关S3，接通开关S1，由输出端子Tout吸入恒流源CI1的恒定电流。此时的输出电压Vout的波形如图3(b)所示。在图3(b)中，实线为负载近端波形，即与负载60接近的一端的波形，虚线为负载远端波形，即离负载60远的一端的波形。 
另外，即使在不需要预充电的时候，为了加快向液晶面板的数据写入速度，也可以进行预充电。此外，图5的VDD2为控制各开关的控制电压的振幅。 
(需要预充电的情况) 
需要预充电的情况，也和不需要预充电的情况一样，由于LCD驱动用的放大电路10进行乙类推挽放大，所以为了使输出电流为0时的源跟随器电路块的晶体管M1、M2的栅电位稳定化，需要使开关S2或开关S3选择性的接通，流出输出空载电流。但是，由于限定时间，进行预充电，因此需要预充电的情况需要在控制方法上想办法。 
在本实施方式中，为了限定时间，进行预充电，使用各水平同步期间的初始的一部分时间进行预充电。这以图6的时序图进行说明， 在输入电压Vin的极性为正的期间的初始的部分(时刻t11～t12)(即一个水平同步期间的初始的部分)，断开开关S1，把输出端子Tout同源跟随器电路块(输出点P)分离，同时接通开关S4通过把电源电压VDD施加到输出端子Tout，对输出端子Tout进行预充电。由此，对输出端子Tout直接施加电源电压VDD，因此把输出电压Vout上拉至VDD。其后，在时刻t12断开开关S4停止预充电，同时接通开关S1把输出端子Tout与源跟随器电路块(输出点P)连接，则在输出端子Tout出现源跟随器电路块的输出电压(输出点P的信号电压)。其结果，在输出端子Tout输出该块的输出电压(即，返回到所期望的电压)。该反馈工作，通过具有源跟随器构成的P沟道晶体管M2被进行，在输入电压Vin的极性为正的期间的剩余部分(时刻t12～t13)的时间继续进行。 
在输入电压Vin的极性为正的期间内(时刻t11～t13)，保持开关S2为接通(保持开关S3为断开)。这是为了，通过恒流源CI1偏置晶体管M2，充分进行上述输出电压反馈工作。 
另一方面，在输入电压Vin的极性为负的期间的初始的预充电期间(时刻t13～t14)(即下一个水平同步期间)，断开开关S1把输出端子Tout同源跟随器电路块(输出点P)分离，同时接通开关S5，通过把接地电位GND施加到输出端子Tout，对输出端子Tout进行预充电。由此，对输出端子Tout直接施加接地电位GND，因此把输出电压Vout下拉至GND。其后，在时刻t14断开开关S5，停止预充电，同时接通开关S1把输出端子Tout与源跟随器电路块(输出点P)连接，则在输出端子Tout出现源跟随器电路块的输出电压(输出点P的信号电压)。其结果，在输出端子Tout输出该块的输出电压(即，返回到所期望的电压)。该反馈工作，通过具有源跟随器构成的N沟道晶体管M1被进行，在输入电压Vin的极性为负的期间的剩余部分(时刻t14～t15)的时间继续进行。 
在输入电压Vin的极性为负的期间内(时刻t11～t13)，保持开关 S2为断开(保持开关S3为接通)。这是为了，通过恒流源CI2偏置晶体管M1，充分进行上述输出电压反馈工作。此时的输出电压Vout的波形如图3(a)所示。在图3(a)中，实线为负载近端波形，虚线为负载远端波形。 
由图3(a)的波形判断，近端、即靠近该LCD驱动用的放大电路10的位置的波形(以实线表示)，在各水平同步期间的初始出现突起，但最终值到达时间比现有技术短，可以实现更为高速的写入。此外，远端、即距该LCD驱动用的放大电路10远的位置的波形(以虚线表示)，随着数据线具有的时间常数迟缓。但是，即使在此时，最终值到达时间也比现有技术短，可以实现更为高速的写入。 
由图5判断，选通脉冲信号STB的下降沿在时刻t1、t2、t3产生，在起始于那些时刻的水平同步期间的开关S2的极性，与那些时刻的极性信号POL的极性相反。此外，在同一水平同步期间的开关S3的极性，与那些时刻的极性信号POL的极性相同。这在图6中也是一样。 
上述开关S1～S5的控制由开关控制电路23(参照图2)执行。在图7中表示实现开关S2和S3的控制的电路构成的例子。 
图7的开关控制电路30包括：在选通脉冲信号STB的下降沿输入极性信号POL的触发电路31，将触发(F/F)电路31的输出的极性反转的反相电路32，转换反相电路32的输出的电压电平的电平转换器(L/S)电路33，转换触发电路的输出的电压电平的电平转换器电路34。电平转换器电路33和34为用于从低压系逻辑电压(例如3.3V)向高压系电压(例如10V)传送信号的电路。由该电路30，对应于图5和图6所示的波形图可以实现开关S2和S3的工作就非常明了。 
在图8中表示开关控制电路23(参照图2)的其他的构成例。图8为控制开关S1～S5的接通和断开的开关控制电路40的构成图。另外， 在此例中，使用n输入“与”门46作为高位n比特判断电路22(参照图2)。 
对D触发器41的数据端子D和闩锁端子φ，分别输入极性信号POL和选通脉冲信号STB的反转信号。从D触发器41的两个数据端子Q和 
Figure S071E0830420070817D000201
输出的输出信号通过电平转换器43和42输出，分别为开关S3和S2用的控制信号。以图5进行说明，D触发器41把选通脉冲信号STB下降沿(时刻t1)的极性信号POL的逻辑状态(L)保持到选通脉冲信号STB的下一次下降(时刻t2)，接着，把选通脉冲信号STB下降沿(时刻t2)的极性信号POL的逻辑状态(H)保持到选通脉冲信号STB的下一次下降(时刻t3)。因此，开关S2和S3的控制信号的波形如图5所示。(这在图6中也是一样。) 
向触发器51的置位端子S和减计数器53的数据端子P输入选通脉冲信号STB。向减计数器53的时钟端子CL输入二输入端“与”门52的输出信号。向触发器51的复位端子R输入从减计数器53的输出端子BL输出的输出信号。从触发器51的输出端子Q输出的输出信号，被输入到二输入端“与”门52的一个输入端子，同时还被分别输入到三输入端“与”门47和48。向二输入端“与”门52的另一个输入端子输入点时钟。向三输入端“与”门47和48的另两个输入端子分别输入从D触发器41的两个数据端子Q和 输出的输出信号。从三输入端“与”门47和48输出的输出信号，通过电平转换器49和50被输出，分别成为开关S4和S5用的控制信号。 
为了向减计数器53输入预置值，使用预置值输入电路54。减计数器53与向时钟输入端子CL输入的信号同步，从设定了的预置值到0对向数据输入端子P输入的信号进行减1计数，顺次输出对应于计数值的逻辑状态的信号。在数字输入信号的高位n比特全部为1的时候，为获得所期望的预充电期间来设定预置值。 
以图6进行说明，从D触发器41的数据端子Q和 
Figure S071E0830420070817D000211
输出的输出信号，分别具有与开关S2和S3的控制信号的波形相同的波形。即，从数据端子Q输出的输出信号，在时刻t11～t13期间为逻辑状态H，在时刻t13～t15期间为逻辑状态L。从数据端子 
Figure S071E0830420070817D000212
输出的输出信号，在时刻t11～t13期间为逻辑状态L，在时刻t13～t15期间为逻辑状态H。另一方面，从减计数器53向该复位端子R输入逻辑状态H的信号之前，使从触发器51的输出端子Q输出的输出信号，保持为将选通脉冲信号STB的逻辑状态反转的逻辑状态。即，从时刻t11到即将到时刻t13之前为逻辑状态H，在其后直到时刻t13为逻辑状态L。并且，从n输入端“与”门46输出端子输出的输出信号，在数字输入信号的高位n比特全部为1的时候，为逻辑状态H。其结果，开关S4和S5用的控制信号的波形如图6所示。 
即，在时刻t11～t12的期间，如果数字输入信号的高位n比特全部为1，n输入端“与”门46的输出信号为逻辑状态H，则从D触发器41的数据端子Q和 
Figure S071E0830420070817D000213
输出的输出信号为逻辑状态H，由于从触发器51的输出端子Q输出的输出信号，从减计数器53向该复位端子R输入逻辑状态H的信号之前，被保持为将选通脉冲信号STB的逻辑状态反转的逻辑状态，因此为逻辑状态H。由此，在时刻t11～t12期间三输入端“与”门47的输出信号为逻辑状态H。在时刻t12～t13期间数字输入信号的高位n比特不是全部为1，则三输入端“与”门47的输出信号变为逻辑状态L。其结果，在时刻t11～t13期间开关S4的控制信号的波形成为如图6所示。 
在时刻t11～t13期间，从D触发器41的数据端子Q输出的输出信号被保持为逻辑状态L，因此这期间三输入端“与”门47的输出信号被保持为逻辑状态L。由此，开关S5的控制信号的波形成为如图6所示。 
对于在时刻t11～t15期间的开关S5的控制信号，由于和开关S4 的情况相同的理由，为图6所示的波形。 
三输入端“与”门47和48的输出信号，其波形分别和开关S4和S5的控制信号相同。通过电平转换器45取出或非电路44的输出信号为开关S1用的控制信号，因此开关S4和S5的控制信号的任意一个的逻辑状态为H的时候，开关S1的控制信号为逻辑状态L。由此，为图6所示的波形。 
如以上详细阐述，本实施方式的LCD驱动用的放大电路10中，配置于差动放大部11的输出端的N沟道晶体管M1和P沟道晶体管M2，以在输出点P连接互相的源极的形态串联连接于两个电源供给端子之间(在此为电源端子和接地端子之间)，响应于差动放大部11的输出信号Vina，推挽驱动输出点P。在差动放大部11的输出端，晶体管M1和M2分别具有源跟随器构成。并且，晶体管M1和M2响应于差动放大部11的输出信号Vina，推挽驱动输出点P。由此，可以减低起因于偏移电压的输出偏差，减少产生由此产生的画质低劣化的问题。此外，在本实施方式中，晶体管M1和M2进行基于乙类工作的推挽工作，因此还可以减少电力消耗。 
进而，由于向差动放大部11的反向输入端子反馈输出点P的信号，所以可以有效的利用晶体管M1和M2具有的驱动能力。由此，可以增大驱动能力。 
进而，在高位n比特判断电路22中，检查数字输入信号Vdin的高位n比特，判断是否需要预充电(加速驱动)，把对应于该判断结果的信号送到开关控制电路23，开关控制电路23根据该信号，控制开关S1～S5的接通、断开(开闭)，因此可以限于需要的时间进行预充电工作。 
进而，把预充电期间限定于各水平同步期间的初始的一部分，利 用开关S4和S5对输出端子Tout进行预充电，把由此出现于输出端子Tout的输出电压Vout升至电源电压VDD，或降至接地电压GND，因此可以高速的驱动LCD之类的电容性负载。 
另外，使数据信号的极性每两个水平同步期间反转的所谓“2H”驱动，本发明也可以适用。此外，不管数字输入信号Vdin的情况如何，若不断进行预充电，就可以实现本发明所谓的加速驱动功能。其结果，获得可以缩短写入时间的优点。此时，优选的是，使加速驱动期间对应于输出电压Vout最佳化。 
(变形例) 
上述实施方式表示使本发明具体化的例子，因此，本发明并不限于此实施方式，不言而喻，不脱离本发明的宗旨的种种变形都是可以的。例如，在上述实施方式中，在高位n比特判断电路22中，检查数字输入信号Vdin的高位n比特，判断是否需要预充电，但若要判断是否需要预充电，也可以使用除此之外的判断方法。 

Claims (7)

1.一种驱动电路，其特征在于，包括：
D/A转换器，把数字输入信号转换为模拟信号；
放大电路，具有第1输入节点、第2输入节点和输出点，所述第1输入节点接受所述模拟信号，所述第2输入节点被连接于所述输出点，具备通过开关控制信号控制的至少一个开关；
高位比特判断电路，为了生成第1控制信号而响应于所述数字信号的高位比特；和
控制电路，接收极性信号、选通脉冲信号、像素时钟，并接收用于生成所述开关控制信号的所述第1控制信号。
2.根据权利要求1所述的驱动电路，其特征在于，
所述放大电路，包含被串联连接于两个电源端子间，双方的源极被连接于输出点的第1及第2晶体管，
具有：第1电流源及第1开关，被串联连接于一个所述电源端子和所述输出点之间，
第2电流源及第2开关，被串联连接于另一个所述电源端子和所述输出点之间，
通过所述开关控制信号控制所述第1开关和所述第2开关。
3.根据权利要求2所述的驱动电路，其特征在于，
所述放大电路包括：第3开关，被连接于所述一个电源端子和驱动电路的输出端子之间，和
第4开关，被连接于所述另一个电源端子和驱动电路的所述输出端子之间。
4.根据权利要求3所述的驱动电路，其特征在于，
所述放大电路包括第5开关，被连接于所述输出端子和所述输出点之间。
5.根据权利要求4所述的驱动电路，其特征在于，
所述输出点与被连接于所述第1及第2电流源和所述第1及第2开关之间的节点结合。
6.根据权利要求5所述的驱动电路，其特征在于，
通过所述开关控制信号控制所述第3～第5开关。
7.一种显示装置，包含多个像素、驱动显示面板的所述像素的栅极驱动部、驱动所述显示面板的所述像素的源极驱动部，其中，所述源极驱动部包括如权利要求1-6中任一项所述的驱动电路。
CN2007101408304A 2003-09-22 2004-09-22 驱动电路及显示装置 Expired - Fee Related CN101114435B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003-330294 2003-09-22
JP2003330294A JP4353759B2 (ja) 2003-09-22 2003-09-22 駆動回路
JP2003330294 2003-09-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB200410011857XA Division CN100442344C (zh) 2003-09-22 2004-09-22 驱动电路

Publications (2)

Publication Number Publication Date
CN101114435A CN101114435A (zh) 2008-01-30
CN101114435B true CN101114435B (zh) 2011-01-26

Family

ID=34308903

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2007101408304A Expired - Fee Related CN101114435B (zh) 2003-09-22 2004-09-22 驱动电路及显示装置
CNB200410011857XA Expired - Fee Related CN100442344C (zh) 2003-09-22 2004-09-22 驱动电路
CN2008100830859A Expired - Fee Related CN101256755B (zh) 2003-09-22 2004-09-22 驱动电路

Family Applications After (2)

Application Number Title Priority Date Filing Date
CNB200410011857XA Expired - Fee Related CN100442344C (zh) 2003-09-22 2004-09-22 驱动电路
CN2008100830859A Expired - Fee Related CN101256755B (zh) 2003-09-22 2004-09-22 驱动电路

Country Status (3)

Country Link
US (2) US7075342B2 (zh)
JP (1) JP4353759B2 (zh)
CN (3) CN101114435B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI258724B (en) * 2003-10-28 2006-07-21 Samsung Electronics Co Ltd Circuits and methods providing reduced power consumption for driving flat panel displays
US20050088395A1 (en) 2003-10-28 2005-04-28 Samsung Electronics Co., Ltd. Common Voltage driver circuits and methods providing reduced power consumption for driving flat panel displays
TWI391887B (zh) * 2004-11-24 2013-04-01 Semiconductor Energy Lab 顯示裝置和其驅動方法
US7158065B2 (en) * 2005-02-04 2007-01-02 Tpo Displays Corp. Signal driving circuits
US7221194B2 (en) * 2005-02-18 2007-05-22 Tpo Displays Corp. Analog buffers composed of thin film transistors
US7633482B2 (en) * 2005-06-06 2009-12-15 Himax Technologies Limited Operational amplifier circuit having digitally controllable output stage
US8004482B2 (en) 2005-10-14 2011-08-23 Lg Display Co., Ltd. Apparatus for driving liquid crystal display device by mixing analog and modulated data voltage
TWI287703B (en) * 2005-10-25 2007-10-01 Denmos Technology Inc Data driver, apparatus and method for data driver power on current reducing thereof
CN100442334C (zh) * 2005-12-27 2008-12-10 中华映管股份有限公司 适用于平面显示器之模拟输出缓冲电路
JP5188023B2 (ja) * 2006-01-24 2013-04-24 ラピスセミコンダクタ株式会社 駆動装置およびその駆動方法
JP5162830B2 (ja) * 2006-01-27 2013-03-13 セイコーエプソン株式会社 電気光学装置、駆動方法および電子機器
ATE468003T1 (de) * 2006-02-10 2010-05-15 Pelikon Ltd Ansteuerschaltungen für kapazitive lasten
US20070290969A1 (en) * 2006-06-16 2007-12-20 Yih-Jen Hsu Output buffer for gray-scale voltage source
JP5226248B2 (ja) * 2006-08-02 2013-07-03 ルネサスエレクトロニクス株式会社 温度検出回路及び半導体装置
JP4360500B2 (ja) * 2006-08-16 2009-11-11 Ｏｋｉセミコンダクタ株式会社 液晶表示装置の駆動回路及び駆動装置
US7876133B1 (en) * 2006-09-27 2011-01-25 Cypress Semiconductor Corporation Output buffer circuit
US20080084342A1 (en) * 2006-10-06 2008-04-10 National Yunlin University Of Science And Technology Method for enhancing the driving capability of a digital to analog converter
TW200820571A (en) * 2006-10-27 2008-05-01 Fitipower Integrated Tech Inc Driving device
US8390536B2 (en) * 2006-12-11 2013-03-05 Matias N Troccoli Active matrix display and method
JP4621235B2 (ja) * 2006-12-13 2011-01-26 パナソニック株式会社 駆動電圧制御装置、駆動電圧切替方法および駆動電圧切替装置
US7525357B2 (en) * 2006-12-13 2009-04-28 Qimonda Ag Circuit and method for adjusting a voltage drop
JP5038710B2 (ja) * 2006-12-28 2012-10-03 株式会社日立製作所 レベル変換回路
JP2009015178A (ja) * 2007-07-06 2009-01-22 Nec Electronics Corp 容量性負荷駆動回路、容量性負荷駆動方法および液晶表示装置の駆動回路
JP4508222B2 (ja) 2007-08-31 2010-07-21 ソニー株式会社 プリチャージ制御方法及び表示装置
DE102007056956B4 (de) * 2007-11-27 2009-10-29 Moosbauer, Peter, Dipl.-Ing.(FH) Schaltung zur Regelung der Stromversorgung eines Verbrauchers und Verfahren zum Betrieb einer Schaltung
US20090284317A1 (en) * 2008-05-16 2009-11-19 Ching-Chung Lee Source driver of a display, operational amplifier, and method for controlling the operational amplifier thereof
US7804328B2 (en) * 2008-06-23 2010-09-28 Texas Instruments Incorporated Source/emitter follower buffer driving a switching load and having improved linearity
JP5128400B2 (ja) * 2008-07-18 2013-01-23 ルネサスエレクトロニクス株式会社 電流駆動回路
JP4526581B2 (ja) * 2008-08-06 2010-08-18 ルネサスエレクトロニクス株式会社 液晶表示パネル駆動用ドライバ、及び液晶表示装置
KR100971216B1 (ko) * 2008-08-25 2010-07-20 주식회사 동부하이텍 디스플레이
US8773410B2 (en) * 2008-12-15 2014-07-08 Himax Technologies Limited Method for driving a display and related display apparatus
US8222927B2 (en) * 2009-04-09 2012-07-17 Mediatek Inc. Reference buffer circuit
CN101841247B (zh) * 2009-11-20 2013-01-23 Bcd半导体制造有限公司 一种开关电源的基极驱动电路
KR20120094722A (ko) * 2011-02-17 2012-08-27 삼성디스플레이 주식회사 화상 표시장치 및 그의 구동방법
US10403225B2 (en) * 2012-06-29 2019-09-03 Novatek Microelectronics Corp. Display apparatus and driving method thereof
US11024252B2 (en) 2012-06-29 2021-06-01 Novatek Microelectronics Corp. Power-saving driving circuit for display panel and power-saving driving method thereof
CN103731109B (zh) * 2012-10-12 2017-04-12 联咏科技股份有限公司 运算放大器组件及增强运算放大器电路的驱动能力的方法
US9172363B2 (en) * 2013-10-25 2015-10-27 Infineon Technologies Austria Ag Driving an MOS transistor with constant precharging
KR102222086B1 (ko) * 2013-12-13 2021-03-03 진옥상 플로팅 방지용 전자회로
KR102222085B1 (ko) * 2013-12-13 2021-03-02 진옥상 정전류부하 제어잡음 제거회로
JP6425380B2 (ja) 2013-12-26 2018-11-21 ローム株式会社 パワー回路およびパワーモジュール
CN103795385A (zh) * 2014-02-24 2014-05-14 南京航空航天大学 功率管驱动方法、电路及直流固态功率控制器
JP6559407B2 (ja) * 2014-09-29 2019-08-14 ラピスセミコンダクタ株式会社 増幅器及び増幅器を含む表示ドライバ
US10957237B2 (en) * 2015-12-28 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, display device, electronic device, and driving method of circuit
US10083668B2 (en) * 2016-03-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US10102792B2 (en) 2016-03-30 2018-10-16 Novatek Microelectronics Corp. Driving circuit of display panel and display apparatus using the same
JP6711691B2 (ja) * 2016-05-17 2020-06-17 アズビル株式会社 Ｏｐアンプおよび電子回路
KR102607402B1 (ko) * 2016-10-31 2023-11-30 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
CN107886980B (zh) * 2017-11-16 2020-05-05 清华大学 模拟缓存器电路
JP2019144548A (ja) * 2018-02-22 2019-08-29 シナプティクス インコーポレイテッド 表示ドライバ、表示装置及び表示パネルの駆動方法
CN113098241B (zh) * 2021-04-13 2022-06-17 浙江大学 一种闭环有源驱动电路、驱动方法及开关电源
DE102021111426A1 (de) 2021-05-04 2022-11-10 Webasto SE Vorrichtung zum Ansteuern einer elektrischen Komponente eines Fahrzeugs sowie Verfahren zum Betreiben der Vorrichtung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4644288A (en) * 1985-01-09 1987-02-17 Crown International, Inc. Method of fault sensing for power amplifiers having coupled power stages with normally alternate current flow
US5006739A (en) * 1987-06-15 1991-04-09 Hitachi, Ltd. Capacitive load drive circuit
US5515024A (en) * 1994-11-09 1996-05-07 Sony Corporation Of Japan High performance dynamic compare circuit
JPH08212056A (ja) * 1994-11-09 1996-08-20 Sony Electron Inc データワード高速比較方式
US5528541A (en) * 1994-11-09 1996-06-18 Sony Corporation Of Japan Charge shared precharge scheme to reduce compare output delays
US5459416A (en) * 1994-11-09 1995-10-17 Sony Electronics, Inc. Sense amplifier common mode dip filter circuit to avoid false misses
JP3537569B2 (ja) * 1995-02-27 2004-06-14 松下電器産業株式会社 差動増幅装置
TW300310B (zh) 1995-05-10 1997-03-11 Toshiba Co Ltd
JPH0918253A (ja) * 1995-06-30 1997-01-17 Texas Instr Japan Ltd 演算増幅回路
US5783970A (en) * 1995-07-24 1998-07-21 Mitek Corporation Driver for N-channel VFET output stage of power amplifier
US5814953A (en) * 1995-12-18 1998-09-29 Thomson Consumer Electronics, Inc. Power amplifier predriver stage
JP2000151291A (ja) * 1998-11-12 2000-05-30 Fujitsu Ltd 演算増幅器
JP3482908B2 (ja) * 1999-05-26 2004-01-06 日本電気株式会社 駆動回路、駆動回路システム、バイアス回路及び駆動回路装置
JP3666423B2 (ja) * 2001-07-06 2005-06-29 日本電気株式会社 駆動回路
US6717470B1 (en) * 2002-05-06 2004-04-06 Analog Devices, Inc. Voltage amplifier with output stages having high capacitive load tolerance

Also Published As

Publication number Publication date
US7321246B2 (en) 2008-01-22
CN101256755A (zh) 2008-09-03
CN1601595A (zh) 2005-03-30
US20050062508A1 (en) 2005-03-24
US7075342B2 (en) 2006-07-11
CN101256755B (zh) 2010-12-22
JP2005099170A (ja) 2005-04-14
CN100442344C (zh) 2008-12-10
CN101114435A (zh) 2008-01-30
US20060186934A1 (en) 2006-08-24
JP4353759B2 (ja) 2009-10-28

Similar Documents

Publication Publication Date Title
CN101114435B (zh) 驱动电路及显示装置
CN101174397B (zh) 数据驱动器及显示装置
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
US8237693B2 (en) Operational amplifier, drive circuit, and method for driving liquid crystal display device
CN100437676C (zh) 驱动电路
CN101196631B (zh) 电容性负载驱动电路、驱动电容性负载的方法以及驱动液晶显示装置的方法
US7362300B2 (en) Output circuit, liquid crystal driving circuit, and liquid crystal driving method
US8514164B2 (en) Display driver circuit
EP2075790A2 (en) TFT-LCD driver circuit and LCD devices
US20150009202A1 (en) Display driving circuit and display device
US7573333B2 (en) Amplifier and driving circuit using the same
CN101364794A (zh) 放大电路和显示单元
CN102098013B (zh) 差分放大器及其控制方法
CN101645693A (zh) Ab类放大器电路和显示装置
US8384643B2 (en) Drive circuit and display device
CN102347011A (zh) 用于液晶显示装置的源极驱动器和使用其的液晶显示装置
CN102376283A (zh) 输出电路、数据驱动器和显示装置
US20150015473A1 (en) Display driving circuit and display device
CN100395815C (zh) 液晶显示栅极驱动电路及面板充电时间调整方法
CN101944341A (zh) 液晶显示驱动器和液晶显示装置
US8310428B2 (en) Display panel driving voltage output circuit
KR20100060611A (ko) 소스 드라이버 집적회로용 출력버퍼에 채용하기 적합한 출력구동 회로
US8294653B2 (en) Display panel driving voltage output circuit
CN101178882A (zh) 液晶显示器件的时钟发生器、数据驱动器和时钟生成方法
CN101931374A (zh) 差分信号接收电路和显示设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20101123

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20101123

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110126

Termination date: 20160922