CN101114633A - 互连基底、半导体芯片封装和显示系统 - Google Patents

互连基底、半导体芯片封装和显示系统 Download PDF

Info

Publication number
CN101114633A
CN101114633A CNA2007101391233A CN200710139123A CN101114633A CN 101114633 A CN101114633 A CN 101114633A CN A2007101391233 A CNA2007101391233 A CN A2007101391233A CN 200710139123 A CN200710139123 A CN 200710139123A CN 101114633 A CN101114633 A CN 101114633A
Authority
CN
China
Prior art keywords
line pattern
power line
ground wire
semiconductor chip
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101391233A
Other languages
English (en)
Other versions
CN101114633B (zh
Inventor
崔允硕
申娜来
李希裼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101114633A publication Critical patent/CN101114633A/zh
Application granted granted Critical
Publication of CN101114633B publication Critical patent/CN101114633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander

Abstract

示例性实施例涉及一种互连基底和包括该互连基底的半导体芯片封装和显示系统。该互连基底可以包括：底膜；信号线，设置在底膜上；电源线，设置在底膜上作为包括多个弯曲部分的线图案；地线，设置在底膜上与电源线平行。互连基底还可以包括设置在底膜上的半导体芯片，其中，电源线、地线和/或信号线电连接到半导体芯片，形成半导体芯片封装。显示系统可以包括上述半导体芯片封装、显示图像的屏幕和产生信号的PCB。半导体芯片可以连接在PCB和屏幕之间并且将产生的信号从PCB传输到屏幕。采用具有多个弯曲部分的电源线、地线和/或信号线可以减小显示系统内的电磁干扰(EMI)。

Description

互连基底、半导体芯片封装和显示系统
本申请要求于2006年7月27日在韩国知识产权局(KIPO)提交的第10-2006-0070887号韩国专利申请的优先权，其全部内容通过引用被包含于此。
技术领域
示例性实施例涉及一种互连基底、包括该互连基底的半导体芯片封装以及包括该半导体芯片封装的显示系统。示例性实施例还涉及包括电源线和地线的膜互连基底、包括该膜互连基底的半导体芯片封装和包括该半导体芯片封装的平板显示系统。
背景技术
随着半导体领域中小型化和减轻重量技术的发展，已经实现了改进了功能和性能的各种平板显示系统。平板显示系统的示例可以包括液晶显示器(LCD)、场发射显示器(FED)、等离子体屏幕(PDP)和电致发光显示器(ELD)。
平板显示系统可以包括半导体芯片，该半导体芯片具有将驱动信号供给到显示面板/显示屏的驱动电路。然而，半导体芯片会产生电磁干扰(EMI)，从而降低平板显示系统的性能。结果，进行了大量研究，以找到降低或消除EMI的方法。
在降低EMI的传统方法中，可以将附加组件(例如，铁氧体磁心、电感器和电容器)加到系统板上。然而，采用附加组件会增加平板显示系统的生产、研发和维护成本。另外，因为系统板实际上变成了天线(antenna)，所以利用传统的EMI降低方法会难以完全降低或消除EMI。
已经引入了另一种方法，在该方法中，可以将单独的组件设置在系统板和显示面板/显示屏之间，从而过滤掉高频噪声。然而，采用这种方法时，仍会存在上述问题(例如，增加生产成本)。
发明内容
示例性实施例涉及一种可以减小由用于驱动显示面板/显示屏的半导体芯片产生的电磁干扰(EMI)的互连基底。示例性实施例也涉及一种包括该互连基底的半导体芯片封装和包括具有该互连基底的半导体芯片封装的显示系统。
互连基底可以包括：柔性底膜，由绝缘材料制造并且具有用于容纳半导体芯片的安装表面。一条或多条信号线、电源线和地线可以设置在所述底膜上，其中，所述电源线可以为具有多个弯曲部分的线图案，所述地线可以平行于所述电源线延伸。所述信号线也可以是具有多个弯曲部分的线图案。所述底膜可以包括第一表面和在所述第一表面的相对侧的第二表面，所述电源线、地线和/或信号线设置在所述第一表面和/或所述第二表面上。所述底膜还可以包括从所述第一表面向所述第二表面延伸的一个或多个通孔。所述电源线、地线和/或信号线可以穿过所述通孔从所述第一表面延伸到所述第二表面。所述信号线图案、电源线图案和地线图案可以包括Z字形/弯曲、环形、螺旋形、卷绕形或它们的组合。半导体芯片封装可以包括上述互连基底和安装在所述互连基底的安装表面上的一个或多个半导体芯片。电源线、地线和/或信号线可以电连接到半导体芯片。
平板显示系统可以包括上述半导体芯片封装、显示图像的屏幕和对屏幕产生信号(例如，驱动信号)的印刷电路板。半导体芯片可以通过一条或多条信号线连接在屏幕和印刷电路板之间，从而将产生的信号从印刷电路板传输到屏幕。另外，电源线和地线可以将半导体芯片和印刷电路板电连接。此外，电源线和地线可以将印刷电路板和屏幕电连接。
在平板显示系统的操作期间，通过电源线和地线会传输高频噪声。然而，由于具有多个弯曲部分的线图案而增加长度的电源线和地线可以增加电源线和地线的电感，从而能够而减小高频噪声的传输。另外，电源线和地线可以相对较近并且彼此平行，从而增加电源线和地线之间的电容。此外，可以增加半导体芯片的操作速度，从而半导体芯片能够稳定操作，并具有减小的EMI。
附图说明
图1是示意性示出根据示例性实施例的平板显示系统的方框图。
图2A是示出根据示例性实施例的具有Z字形/弯曲图案的电源线和地线的平面图。
图2B是根据示例性实施例的沿着图2A中的线IIb-IIb′截取的放大的剖视图。
图3A是示出根据示例性实施例的具有环线图案的电源线和地线的平面图。
图3B是根据示例性实施例的沿着图3A中的线IIIb-IIIb′截取的放大的剖视图。
图4A是示出根据示例性实施例的具有螺旋线图案的电源线和地线的平面图。
图4B是根据示例性实施例的沿着图4A中的线IVb-IVb′截取的放大的剖视图。
图4C是根据示例性实施例的沿着图4A中的线IVc-IVc′截取的放大的剖视图。
图5A是示出从底膜的第一表面观察的根据示例性实施例的具有线圈图案的电源线和地线的平面图。
图5B是根据示例性实施例的沿着图5A中的线Vb-Vb′截取的放大的剖视图。
图5C是根据示例性实施例的沿着图5A中的线Vc-Vc′截取的放大的剖视图。
图5D是示出从底膜的第二表面观察的根据示例性实施例的具有线圈图案的电源线和地线的平面图。
图6A是示出根据示例性实施例的具有组合的Z字形/弯曲图案和环形图案的电源线和地线的平面图。
图6B是根据示例性实施例的沿着图6A中的线VIb-VIb′截取的放大的剖视图。
图7A是示出根据示例性实施例的采用具有Z字形/弯曲图案的电源线和地线的平板显示系统的电磁干扰(EMI)测试结果的曲线图。
图7B是示出采用具有传统线性结构的电源线和地线的对比例的EMI测试结果的曲线图。
图8是示出根据示例性实施例的相对于不同电感水平(inductance level)从包括具有Z字形/弯曲图案的电源线和地线的平板显示系统测量的EMI电平的表。
具体实施方式
下面，将参照附图更详细地描述示例性实施例。然而，示例性实施例可以以不同的形式实施，而不应该理解为限于这里提到的实施例。提供这些示例性实施例，从而使本公开完全，并且将本公开的范围充分传达给本领域技术人员。在图中，为了示出的目的，会夸大层和区域的尺寸。
应该理解，当元件或层被表示为“在另一个元件或层上”、“连接到另一个元件或层”、“与另一个元件或层结合”或者“覆盖另一个元件或层”时，该元件或层可以直接位于所述另一个元件或层上、直接连接到所述另一个元件或层、与所述另一个元件或层直接结合或者直接覆盖所述另一个元件或层，或者可以存在中间元件或层。相反，当元件被表示为“直接在另一个元件或层上”、“直接连接到另一个元件或层”或者“与另一个元件或层直接结合”时，则不存在中间元件或层。相同的标号始终表示相同的元件。如这里所使用的，术语“和/或”包括相关列出项的一个或多个中的任何一个和所有组合。
应该理解的是，尽管这里可以使用术语第一、第二、第三等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语仅用来将一个元件、组件、区域、层或部分与其它元件、组件、区域、层或部分区分开。因此，下面讨论的第一元件、组件、区域、层或部分可以被定义为第二元件、组件、区域、层或部分，而不脱离示例性实施例的教导。
为了便于描述，这里可以采用空间相对术语，例如“在......下面”、“下面”、“在......之下”、“在......上面”、“在......之上”等来描述如图中示出的一个元件或特征与其它元件或特征的关系。将理解的是，所述空间相对术语意图包括除了图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果将图中的装置翻转，则被描述为“在其它元件或特征下面”或“在其它元件或特征下方”的元件随后被定位为“在所述其它元件或特征上方”。因此，示例性术语“下面”可以包括上面和下面两个方向。可以另外定位所述装置(旋转90度或者其它方向)，并因此解释这里采用的空间相对描述符。
这里采用的术语仅是为了描述各种实施例的目的，并不意图成为示例性实施例的限制。如这里所使用的，除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。还应该理解，当在该说明书中采用术语“包含”和/或“包括”时，表示存在所述特征、整体、步骤、操作、元件和/或组件，但是不排除存在或者添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
这里参照作为示例性实施例的理想实施例(和中间结构)的示意性图示的剖视图来描述示例性实施例。这样，作为例如制造技术和/或容差的结果的图示的形状变化是在意料之中的。因此，示例性实施例不应该理解为限于这里示出的区域的特定形状，而是包括例如由制造引起的形状的偏差。例如，示出为矩形的注入区通常在其边缘将具有倒圆或者弯曲的特征和/或注入浓度的梯度，而不是从注入区到非注入区的二元变化。类似地，由注入形成的埋区会导致埋区和发生注入的表面之间的区域中的一些注入。因此，图中示出的区域本质上是示意性的，它们的形状不意图示出装置的区域的真实形状，并且不意图限制示例性实施例的范围。
除非另有定义，否则这里使用的所有术语(包括技术术语和科技术语)具有与示例性实施例所属领域的普通技术人员通常理解的意思相同的意思。还应该理解，除非这里明确定义，否则术语(例如，通用字典中定义的术语)应该被解释为具有与相关领域的语境中的它们的意思一致的意思，而将不以理想地或者过度正式地意思来解释这些术语。
互连基底可以包括具有用于容纳一个或多个半导体芯片的安装表面的底膜。具有多个弯曲部分的一条或多条信号线、电源线和地线也可以设置在底膜上。底膜可以由柔性绝缘材料(例如，聚酰胺树脂、聚酯树脂)制成，用于减小显示系统的尺寸和重量。半导体芯片封装可以包括上述互连基底和安装在互连基底上并且电连接到信号线、电源线和/或地线的一个或多个半导体芯片。例如，半导体芯片封装可以为薄膜覆晶(COF)封装，但是因为互连基底可以用来生产其它的柔性印刷电路膜结构，所以不限于此。显示系统可以包括上述半导体芯片封装、用于显示图像的屏幕和产生信号(例如，驱动信号)的印刷电路板(PCB)。半导体芯片可以连接在PCB和屏幕之间，以将产生的信号从PCB传输到屏幕。这里，提供了互连基底、半导体芯片封装和显示系统的示例性实施例。
图1是示意性示出根据示例性实施例的显示系统(例如，平板显示系统)100的方框图。参照图1，显示系统100可以包括：屏幕(例如，平板显示面板、液晶显示面板)110；半导体芯片(例如，源极驱动IC)140，安装在互连基底(例如，膜互连基底)120上；PCB(例如，源极驱动PCB)130。PCB130可以产生信号(例如，驱动信号)，所述信号可以被半导体芯片140从PCB130传递到屏幕110。尽管图1中未示出，但是PCB130可以包括电源单元，电源单元利用外部电源为PCB130中的存储器、程序单元和/或缓冲器提供电源。PCB130的电源单元(未示出)也可以通过互连基底120对屏幕110提供电源，从而能够显示图像。
一条或多条信号线152可以在半导体芯片140和PCB130之间设置在互连基底120上。信号线152可以构成输入电路。另外，一条或多条信号线154可以在半导体芯片140和屏幕110之间设置在互连基底120上。信号线154可以构成输出电路。另外，信号线152和154可以设置在互连基底120上作为具有多个弯曲部分的线图案。
一条或多条电源线162可以在半导体芯片140和PCB130之间设置在互连基底120上。另外，一条或多条电源线172可以在PCB130和屏幕110之间设置在互连基底120上。电源线162和172可以为模拟线路或者数字线路。
一条或多条地线164可以在半导体芯片140和PCB130之间设置在互连基底120上。另外，一条或多条地线174可以在PCB130和屏幕110之间设置在互连基底120上。地线164和174可以为模拟线路或者数字线路。
电源线162可以与地线164成对，一对或多对电源线162和地线164可以在半导体芯片140和PCB130之间设置在互连基底120上。另外，电源线172可以与地线174成对，一对或多对电源线172和地线174可以在PCB130和屏幕110之间设置在互连基底120上。电源线162可以与地线164平行，电源线172可以与地线174平行。另外，电源线162、172和地线164、174可以设置在互连基底120上作为具有多个弯曲部分的线图案。
图2A是示出根据示例性实施例的显示系统100中的用于电源线162的第一线图案262和用于地线164的第二线图案264的平面图。参照图2A，第一线图案262和第二线图案264在互连基底120(图1)上分别具有用于电源线162和地线164的Z字形或其它弯曲图案。
图2B是沿着图2A中的线IIb-IIb′截取的放大的剖视图。参照图2B，用于电源线162的第一线图案262和用于地线164的第二线图案264可以设置在互连基底120的底膜220上。互连基底120的底膜220可以包括第一表面220a和在第一表面220a的相对侧的第二表面220b。尽管未示出，但是半导体芯片140可以安装在底膜220的第一表面220a上。如图2B中所示，第一线图案262和第二线图案264可以设置在第一表面220a上。可选地，第一线图案262和第二线图案264可以设置在第一表面220a和/或第二表面220b上。第一线图案262和第二线图案264可以由导电材料(例如，Cu)制成。
参照图2A，因为第一线图案262和第二线图案264可以设置为具有多个弯曲部分262a和264a的Z字形/弯曲图案，所以与具有相对直线结构而没有弯曲部分的传统电源线和地线相比，电源线162和地线164会相对较长。如图2A中所示，多个弯曲部分(例如，262a和264a)使得在给定空间中适合更长的线长度。由于它们的长度增加，所以电源线162和164可以具有增加的电感，这会阻碍(或过滤)高频噪声通过电源线162和地线164的通路。结果，电源线162和地线164可以减小(或防止)会由半导体芯片140和源极驱动PCB130产生的高频噪声和EMI场向屏幕110的传播。
第一线图案262和第二线图案264之间的距离d2可以足够短，从而在第一线图案262和第二线图案264之间可以存在寄生电容。因此，第一线图案262和第二线图案264可以作为电容器的电极来操作，由于寄生电容导致可以增加电源线162和地线164之间的电容。结果，电源线162和地线164可以作为半导体芯片(例如，源极驱动IC)140的局部电池(local battery)，从而由于半导体芯片140的工作速度增加而能够稳定操作。
图3A是示出根据示例性实施例的显示系统100中的用于电源线162的第一线图案362和用于地线164的第二线图案364的平面图。参照图3A，第一线图案362和第二线图案364在互连基底120(图1)上可以分别具有用于电源线162和地线164的环形结构。
图3B是沿着图3A中的线IIIb-IIIb′截取的放大的剖视图。参照图3B，用于电源线162的第一线图案362和用于地线164的第二线图案364可以设置在互连基底120的底膜320上。底膜320可以包括第一表面320a和在第一表面320a的相对侧的第二表面320b。尽管未示出，但是半导体芯片140可以设置在底膜320的第一表面320a上。如图3B中所示，第一线图案362和第二线图案364可以设置在第一表面320a上。可选地，第一线图案362和第二线图案364可以设置在第一表面320a和/或第二表面320b上。第一线图案362和第二线图案364可以由导电材料(例如，Cu)制成。
如图3A中所示，第一线图案362和第二线图案364可以为具有多个弯曲部分362a和364a的环线。与具有相对直线结构而没有弯曲部分的传统电源线和地线相比，因为第一线图案362和第二线图案364可以具有相对长的长度，所以第一线图案362和第二线图案364可以具有增加的电感。因此，可以通过设置在底膜320上的电源线162和地线164减小或过滤高频噪声，并且可以减小EMI。另外，第一线图案362和第二线图案364可以彼此平行地设置在底膜320上。第一线图案362和第二线图案364之间的距离d3可以足够小，从而在第一线图案362和第二线图案364之间可以存在寄生电容。因此，第一线图案362和第二线图案364可以作为电容器的电极来操作，并且由于寄生电容可以导致电源线162和地线164之间的电容增加。因此，可以增加半导体芯片140的操作速度，从而使得半导体芯片140能够稳定操作。
图4A是示出根据示例性实施例的显示系统100中的用于电源线162的第一线图案462和用于地线164的第二线图案464的平面图。参照图4A，第一线图案462和第二线图案464在互连基底120(图1)上可以分别具有用于电源线162和地线164的螺旋结构。
图4B是沿着图4A中的线IVb-IVb′截取的放大的剖视图，图4C是沿着图4A中的线IVc-IVc′截取的放大的剖视图。参照图4B和图4C，用于电源线162的第一线图案462和用于地线164的第二线图案464可以设置在互连基底120的底膜420上。互连基底120的底膜420可以包括第一表面420a和在第一表面420a的相对侧的第二表面420b。尽管未示出，但是半导体芯片140可以设置在底膜420的第一表面420a上。通孔420c可以从底膜420的第一表面420a延伸到底膜420的第二表面420b。第一线图案462和第二线图案464可以穿过通孔420c从第一表面420a延伸到第二表面420b。第一线图案462和第二线图案464可以由导电材料(例如，Cu)制成。
如图4A、图4B和图4C中所示，第一线图案462和第二线图案464可以为具有多个弯曲部分462a、462b、464a和464b的螺旋。与具有相对直线结构而没有弯曲部分的传统电源线和地线相比，因为第一线图案462和第二线图案464可以具有相对长的长度，所以第一线图案462和第二线图案464可以具有增加的电感。结果，可以通过设置在底膜420上的电源线162和地线164减小或过滤高频噪声，并且可以减小EMI。另外，第一线图案462和第二线图案464可以彼此平行地设置在底膜420上。第一线图案462和第二线图案464之间的距离d4可以足够短，从而在第一线图案462和第二线图案464之间可以存在寄生电容。因此，第一线图案462和第二线图案464可以作为电容器的电极来操作，由于寄生电容导致可以增加电源线162和地线164之间的电容。因此，可以增加半导体芯片140的操作速度，使得半导体芯片140能够稳定操作。
图5A是示出根据示例性实施例的显示系统100中的用于电源线162的第一线图案562和用于地线164的第二线图案564的平面图。参照图5A，第一线图案562和第二线图案564在互连基底120(图1)上可以分别具有用于电源线162和地线164的卷绕结构。
图5B是沿着图5A中的线Vb-Vb′截取的放大的剖视图，图5C是沿着图5A中的线Vc-Vc′截取的放大的剖视图。参照图5B，用于电源线162的第一线图案562和用于地线164的第二线图案564可以设置在互连基底120的底膜520上。互连基底120的底膜520可以包括第一表面520a和在第一表面520a的相对侧的第二表面520b。尽管未示出，但是半导体芯片140可以设置在底膜520的第一表面520a上。通孔520c可以从底膜520的第一表面520a延伸到第二表面520b。
参照图5A至图5D，第一线图案562和第二线图案564可以穿过通孔520c从第一表面520a延伸到第二表面520b。第一线图案562和第二线图案564可以以线圈的形式穿过通孔520c缠绕在底膜520周围，使得第一线图案562和第二线图案564中的每个可以按顺序设置在第一表面520a和第二表面520b上。第一线图案562和第二线图案564可以由导电材料(例如，Cu)制成。图5A示出了可以设置在底膜520的第一表面520a上的部分第一线图案562和部分第二线图案564，而图5D示出了可以设置在底膜520的第二表面520b上的部分第一线图案562和部分第二线图案564。
如图5A至图5D中所示，第一线图案562和第二线图案564可以为具有多个弯曲部分562a和564a的线圈。与具有相对直线结构而没有弯曲部分的传统电源线和地线相比，因为第一线图案562和第二线图案564可以具有相对长的长度，所以第一线图案562和第二线图案564可以具有增加的电感。结果，通过设置在底膜520上的电源线162和地线164可以减小或过滤高频噪声，并且可以减小EMI。另外，第一线图案562和第二线图案564可以彼此平行地设置。第一线图案562和第二线图案564之间的距离d5可以足够短，从而在第一线图案562和第二线图案564之间可以存在寄生电容。因此，第一线图案562和第二线图案564可以作为电容器的电极来操作，由于寄生电容可以导致电源线162和地线164之间的电容增加。因此，可以增加半导体芯片140的操作速度，从而半导体芯片140能够稳定操作。
图6A是示出根据示例性实施例的显示系统100中用于电源线162的第一线图案662和用于地线164的第二线图案664的平面图。参照图6A，第一线图案662和第二线图案664在互连基底120(图1)上可以具有用于电源线162和地线164的改进的Z字形/弯曲和改进的环形的组合结构。可选地，第一线图案662和第二线图案664可以包括其它线图案的组合。
图6B是沿着图6A中的线VIb-VIb′截取的放大的剖视图。参照图6B，用于电源线162的第一线图案662和用于地线164的第二线图案664可以设置在互连基底120的底膜620上。参照图6B，互连基底120的底膜620可以包括第一表面620a和在第一表面620a的相对侧的第二表面620b。尽管未示出，但是半导体芯片140可以设置在底膜620的第一表面620a上。如图6B中所示，第一线图案662和第二线图案664可以设置在底膜620的第一表面620a上。可选地，第一线图案662和第二线图案664可以设置在底膜620的第一表面620a和/或第二表面620b上。第一线图案662和第二线图案664可以由导电材料(例如，Cu)制成。
如图6A和图6B中所示，第一线图案662和第二线图案664可以是具有多个弯曲部分662a和664a的改进的Z字形/弯曲和改进的环形的组合结构。与具有相对直线结构而没有弯曲部分的传统电源线和地线相比，因为第一线图案662和第二线图案664可以具有相对长的长度，所以第一线图案662和第二线图案664可以具有增加的电感。结果，通过设置在底膜620上的电源线162和地线164可以减小或过滤高频噪声，并且可以减小EMI。另外，第一线图案662和第二线图案664可以彼此平行地设置在底膜620上。第一线图案662和第二线图案664之间的距离d6可以足够短，从而在第一线图案662和第二线图案664之间可以存在寄生电容。因此，第一线图案662和第二线图案664可以作为电容器的电极来操作，由于寄生电容可以导致电源线162和地线164之间的电容增加。因此，可以增加半导体芯片140的操作速度，从而半导体芯片140能够稳定操作。
图2A至图6B中示出的结构也可以应用到电源线172和地线174(图1)。通过采用具有多个弯曲部分的线图案来增加电源线172和地线174的长度，可以增加电源线172和地线174的电感。结果，通过电源线172和地线174可以减小或过滤高频噪声，并且可以减小EMI。另外，电源线172和地线174可以以足够近的距离平行地设置，从而由于寄生电容可以导致电源线172和地线174之间的电容增加。因此，可以增加半导体芯片140的操作速度，从而半导体芯片140能够稳定操作。
另外，图2A至图6B中示出的结构可以应用到信号线152和154(图1)。通过采用具有多个弯曲部分的线图案来增加信号线152和154的长度，可以增加信号线152和154的电感。结果，可以减小高频噪声和EMI的传输。尽管在图2A至图6B中示出了示例性结构，但是本说明书不限于示出的结构。具有多个弯曲部分的多种线图案可以用于电源线、地线和信号线。
图7A是示出根据示例性实施例的采用具有多个弯曲部分的线图案的显示系统的EMI测试结果的曲线图。对液晶显示器(LCD)进行图7A中的EMI测试，在该液晶显示器中，具有Z字形/弯曲结构(如图2A和图2B中所示)的电源线和地线连接在PCB(源极驱动PCB)和半导体芯片(源极驱动IC)之间。LCD在大约30MHz到大约300MHz的频率范围操作，利用距离LCD的屏幕大约3m处设置的天线来测量电场等级(electric field level)(EMI电平)。利用具有相同的电源线和地线结构的两个LCD样本来获得图7A中的曲线，在图7A中，从一个样本测量峰值P1，从另一个样本测量峰值P2。
图7B是示出采用具有传统线性结构的电源线和地线的对比样本的EMI测试结果的曲线图。除了图7B的LCD样本用具有传统线性结构的电源线和地线构造之外，利用与图7A中的LCD和测试方法相同的LCD和测试方法得到图7B。
将图7A的部分A和图7B的部分B中的EMI峰值电平的变化进行比较时，与采用传统线性结构的对比样本的EMI电平相比，采用Z字形/弯曲结构的LCD样本的EMI电平减小了5dB。因此，通过提供具有多个弯曲部分的电源线和地线，增加它们的相对长度，由此增加电源线和地线的电感，从而可以减小LCD的EMI电平。
图8是示出对于不同电感水平的EMI电平的表。从根据示例性实施例的包括具有Z字形/弯曲结构(图7A)的电源线和地线的显示系统测量EMI电平。图8示出了随着电感水平增加，EMI电平减小。
采用这里描述的具有多个弯曲部分的线图案可以增加电源线、地线和/或信号线的电感，上述电源线、地线和/或信号线可以用来连接半导体芯片140(会产生电磁(EM)场)和PCB130(可能会起到天线的作用)、连接半导体芯片140和屏幕110以及连接PCB130和屏幕110。因此，可以减小半导体芯片140和PCB130之间、半导体芯片140和屏幕110之间以及PCB130和屏幕110之间的高频噪声传输。结果，可以减小EMI电平而没有不利地增加显示系统100的制造成本。
尽管这里已经示出和描述了示例性实施例，但是本领域普通技术人员应该理解，说明书不限于此，在不脱离所教导的精神和范围的情况下，可以对此作各种改变/修改/替换。

Claims (20)

1.一种互连基底，包括：
底膜，具有安装表面；
至少一条信号线，设置在所述底膜上；
至少一条电源线，设置在所述底膜上作为具有多个弯曲部分的线图案；
至少一条地线，设置在所述底膜上与所述至少一条电源线平行。
2.如权利要求1所述的互连基底，其中，所述底膜包括：
第一表面和在所述第一表面的相对侧的第二表面，
其中，所述第一表面为所述安装表面，所述信号线、电源线和地线中的至少一条设置在所述第一表面和所述第二表面中的至少一个上。
3.如权利要求2所述的互连基底，还包括从所述第一表面向所述第二表面延伸的至少一个通孔，其中，所述信号线、电源线和地线中的至少一条穿过所述至少一个通孔从所述第一表面延伸到所述第二表面。
4.如权利要求1所述的互连基底，其中，所述电源线图案是Z字形、环形、螺旋形和卷绕形中的至少一种。
5.如权利要求1所述的互连基底，其中，所述至少一条信号线是具有多个弯曲部分的线图案。
6.如权利要求5所述的互连基底，其中，所述信号线图案是Z字形、环形、螺旋形和卷绕形中的至少一种。
7.一种半导体芯片封装，包括：
如权利要求1所述的互连基底；
至少一个半导体芯片，安装在所述底膜的所述安装表面上，其中，所述信号线、电源线和地线中的至少一条电连接到所述至少一个半导体芯片。
8.如权利要求7所述的半导体芯片封装，其中，所述底膜包括：
第一表面和在所述第一表面的相对侧的第二表面，
其中，所述第一表面为所述安装表面，所述信号线、电源线和地线中的至少一条设置在所述第一表面和所述第二表面中的至少一个上。
9.如权利要求8所述的半导体芯片封装，还包括从所述第一表面向所述第二表面延伸的至少一个通孔，其中，所述信号线、电源线和地线中的至少一条穿过所述至少一个通孔从所述第一表面延伸到所述第二表面。
10.如权利要求7所述的半导体芯片封装，其中，所述电源线图案是Z字形、环形、螺旋形和卷绕形中的至少一种。
11.如权利要求7所述的半导体芯片封装，其中，所述至少一条信号线是具有多个弯曲部分的线图案。
12.如权利要求11所述的半导体芯片封装，其中，所述信号线图案是Z字形、环形、螺旋形和卷绕形中的至少一种。
13.一种显示系统，包括：
如权利要求7所述的半导体芯片封装；
屏幕，显示图像；
印刷电路板，产生信号，
其中，所述至少一个半导体芯片连接在所述印刷电路板和所述屏幕之间并且将产生的信号从所述印刷电路板传输到所述屏幕。
14.如权利要求13所述的显示系统，其中，所述底膜包括：
第一表面和在所述第一表面的相对侧的第二表面，
其中，所述第一表面为所述安装表面，所述信号线、电源线和地线中的至少一条设置在所述第一表面和所述第二表面中的至少一个上。
15.如权利要求14所述的显示系统，还包括从所述第一表面向所述第二表面延伸的至少一个通孔，其中，所述信号线、电源线和地线中的至少一条穿过所述至少一个通孔从所述第一表面延伸到所述第二表面。
16.如权利要求13所述的显示系统，其中，所述电源线图案是Z字形、环形、螺旋形和卷绕形中的至少一种。
17.如权利要求13所述的显示系统，其中，所述至少一条信号线是具有多个弯曲部分的线图案。
18.如权利要求17所述的显示系统，其中，所述信号线图案是Z字形、环形、螺旋形和卷绕形中的至少一种。
19.如权利要求13所述的显示系统，其中，所述信号线、电源线和地线中的至少一条将所述半导体芯片电连接到所述印刷电路板。
20.如权利要求13所述的显示系统，其中，所述信号线、电源线和地线中的至少一条将所述屏幕电连接到所述印刷电路板。
CN2007101391233A 2006-07-27 2007-07-26 互连基底、半导体芯片封装和显示系统 Active CN101114633B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060070887A KR100744143B1 (ko) 2006-07-27 2006-07-27 필름 배선 기판과 이를 이용한 반도체 칩 패키지 및 평판표시 장치
KR1020060070887 2006-07-27
KR10-2006-0070887 2006-07-27

Publications (2)

Publication Number Publication Date
CN101114633A true CN101114633A (zh) 2008-01-30
CN101114633B CN101114633B (zh) 2011-04-20

Family

ID=38601384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101391233A Active CN101114633B (zh) 2006-07-27 2007-07-26 互连基底、半导体芯片封装和显示系统

Country Status (4)

Country Link
US (1) US8106425B2 (zh)
JP (1) JP2008034854A (zh)
KR (1) KR100744143B1 (zh)
CN (1) CN101114633B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409831A (zh) * 2014-11-25 2015-03-11 中国计量学院 基于铁氧体的mimo终端天线
CN106158007A (zh) * 2015-04-28 2016-11-23 晨星半导体股份有限公司 抑制双倍数据率同步动态随机存取存储器信号的电磁辐射干扰的电路结构
CN110854171A (zh) * 2019-11-21 2020-02-28 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN113506791A (zh) * 2021-07-09 2021-10-15 世芯电子（上海）有限公司 一种基于冗余金属的电磁防护方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090034596A (ko) * 2007-10-04 2009-04-08 삼성전자주식회사 디스플레이장치 및 그의 전자파 저감방법
JP5031696B2 (ja) * 2008-08-22 2012-09-19 シャープ株式会社 半導体装置
KR102150553B1 (ko) 2015-10-06 2020-09-01 삼성전기주식회사 회로 기판 및 도체 패턴 구조
KR102497577B1 (ko) 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
KR102447435B1 (ko) 2016-03-11 2022-09-23 삼성전자주식회사 Emi 감소를 위한 전력 전송 네트워크를 포함하는 기판과 이를 포함하는 장치들
KR101777716B1 (ko) 2016-08-04 2017-09-18 자화전자(주) 회로기판 및 이를 포함하는 진동 발생장치
JP6589788B2 (ja) 2016-09-21 2019-10-16 株式会社デンソー 電子制御装置
KR102616482B1 (ko) 2018-07-26 2023-12-26 삼성전자주식회사 전원 배선에서 발생된 전자기파를 상쇄하기 위한 접지 배선을 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치
KR102262073B1 (ko) * 2018-07-26 2021-06-08 교세라 가부시키가이샤 배선 기판
US20220329937A1 (en) * 2021-04-08 2022-10-13 Samsung Electronics Co., Ltd. Electronic device including flexible printed circuit board
KR20220139617A (ko) * 2021-04-08 2022-10-17 삼성전자주식회사 루프 배선을 포함하는 전자 장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984542A (ja) * 1982-11-08 1984-05-16 Nec Corp 高周波半導体集積回路
JPH0528784Y2 (zh) * 1988-01-26 1993-07-23
JP3029929B2 (ja) * 1992-10-19 2000-04-10 毅 池田 ノイズ・フィルタ
JPH06176838A (ja) 1992-12-07 1994-06-24 Canon Inc 配線板及びｉｃパッケージ
JPH0766519A (ja) 1993-08-31 1995-03-10 Sharp Corp フレキシブル基板
JP2724103B2 (ja) * 1993-12-28 1998-03-09 ケル株式会社 ２層構造フレキシブルプリント基板
JPH07272934A (ja) * 1994-03-31 1995-10-20 Canon Inc プリント基板
US5670815A (en) * 1994-07-05 1997-09-23 Motorola, Inc. Layout for noise reduction on a reference voltage
JP2973953B2 (ja) 1996-12-18 1999-11-08 日本電気株式会社 Ｔｃｐテープ構造
US6433841B1 (en) * 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
US6573711B1 (en) * 1998-01-08 2003-06-03 Seagate Technology Llc Paddle board with extended flexible leads
DE60039569D1 (de) * 1999-11-02 2008-09-04 Canon Kk Gedruckte Leiterplatte
US6990355B2 (en) * 2000-06-30 2006-01-24 Sanyo Electric Co., Ltd. Flexible printed circuit board and foldable cell phone terminal
JP2002043762A (ja) 2000-07-27 2002-02-08 Kyocera Corp 多層配線基板
JP3538371B2 (ja) * 2000-08-10 2004-06-14 ソニーケミカル株式会社 電気部品組立体及びその製造方法
JP3696512B2 (ja) * 2001-02-13 2005-09-21 シャープ株式会社 表示素子駆動装置およびそれを用いた表示装置
JP3845551B2 (ja) * 2001-04-19 2006-11-15 セイコーエプソン株式会社 電極駆動装置及び電子機器
EP1573754B1 (en) * 2002-12-13 2016-06-29 Nxp B.V. A planar inductive component and an integrated circuit comprising a planar inductive component
JP2005136838A (ja) * 2003-10-31 2005-05-26 Seiko Epson Corp アンテナの配線構造
JP4595470B2 (ja) 2004-09-30 2010-12-08 セイコーエプソン株式会社 チップ・オン・フィルム回路基板及びこのチップ・オン・フィルム回路基板を用いた画像表示装置
US7784908B2 (en) * 2004-10-13 2010-08-31 Canon Kabushiki Kaisha Flexible film wiring board and liquid discharge head
TWI259043B (en) * 2004-11-19 2006-07-21 Realtek Semiconductor Corp Structure of circuit layout and method thereof
KR100723490B1 (ko) * 2005-07-12 2007-06-04 삼성전자주식회사 전자파 방해가 개선된 패턴을 구비한 테이프 배선기판
US7363607B2 (en) * 2005-11-08 2008-04-22 Pulsic Limited Method of automatically routing nets according to parasitic constraint rules

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409831A (zh) * 2014-11-25 2015-03-11 中国计量学院 基于铁氧体的mimo终端天线
CN104409831B (zh) * 2014-11-25 2017-12-26 中国计量大学 基于铁氧体的mimo终端天线
CN106158007A (zh) * 2015-04-28 2016-11-23 晨星半导体股份有限公司 抑制双倍数据率同步动态随机存取存储器信号的电磁辐射干扰的电路结构
CN110854171A (zh) * 2019-11-21 2020-02-28 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN110854171B (zh) * 2019-11-21 2022-09-13 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN113506791A (zh) * 2021-07-09 2021-10-15 世芯电子（上海）有限公司 一种基于冗余金属的电磁防护方法

Also Published As

Publication number Publication date
US8106425B2 (en) 2012-01-31
JP2008034854A (ja) 2008-02-14
KR100744143B1 (ko) 2007-08-01
US20080023844A1 (en) 2008-01-31
CN101114633B (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
CN101114633B (zh) 互连基底、半导体芯片封装和显示系统
KR102243669B1 (ko) 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
US7606049B2 (en) Module thermal management system and method
US7423885B2 (en) Die module system
US7227247B2 (en) IC package with signal land pads
KR100723492B1 (ko) 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈
US7576421B2 (en) Semiconductor device having a multi-layered semiconductor substrate
US9898943B2 (en) Liquid crystal display module
CN100480787C (zh) 半导体芯片和利用其的显示设备
US20230080422A1 (en) Display panel with narrow lower border and electronic device
CN112863350B (zh) 显示屏及显示终端
CN105826300A (zh) 半导体器件
CN111276063B (zh) 一种显示模组及电子设备
US20060146509A1 (en) Ballout for buffer
CN1359538A (zh) 用于最大化每一布线层的信号线数目的具有可变间距触点阵列的集成电路模和/或组件
CN114973996B (zh) 显示模组和显示装置
CN106601141B (zh) Oled显示模组、显示装置及该显示模组的制备方法
US10470308B1 (en) Printed circuit board assembly and electronic device using the same
US20140204066A1 (en) Flat panel display device
CN111446283B (zh) 一种显示面板、显示屏及电子设备
US20120134460A1 (en) Layout structure of shift register circuit
US9510462B2 (en) Method for fabricating circuit board structure
US8618540B2 (en) Semiconductor packages
US20060050046A1 (en) Liquid crystal display panel and method for making it
CN109411482A (zh) 玻璃芯片接合封装组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant