CN101116173B - 在硅外延薄膜形成时使用氯气和/或氯化氢 - Google Patents

在硅外延薄膜形成时使用氯气和/或氯化氢 Download PDF

Info

Publication number
CN101116173B
CN101116173B CN2005800435106A CN200580043510A CN101116173B CN 101116173 B CN101116173 B CN 101116173B CN 2005800435106 A CN2005800435106 A CN 2005800435106A CN 200580043510 A CN200580043510 A CN 200580043510A CN 101116173 B CN101116173 B CN 101116173B
Authority
CN
China
Prior art keywords
silicon
source
film
substrate
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800435106A
Other languages
English (en)
Other versions
CN101116173A (zh
Inventor
叶志渊
金以宽
李小威
阿里·朱耶基
尼乔拉斯·C·达力鞑
唐金松
陈孝
艾卡迪·V·塞蒙洛夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/227,974 external-priority patent/US7682940B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101116173A publication Critical patent/CN101116173A/zh
Application granted granted Critical
Publication of CN101116173B publication Critical patent/CN101116173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Abstract

在第一方面中，本发明提供一种在一基板上形成一外延薄膜的第一方法。该第一方法包含(a)提供一基板；(b)将该基板暴露在至少一硅来源中，以在该基板的至少一部份上形成一外延薄膜；以及(c)将该基板暴露在氯化氢气体和氯气中，以蚀刻该外延薄膜以及在步骤(b)期间形成的任何其它薄膜。本发明提供多种其它方面。

Description

在硅外延薄膜形成时使用氯气和/或氯化氢
技术领域
本发明的实施例一般来说有关于电子制造制程及组件的领域，更明确地说，有关于在形成电子组件时沉积含硅薄膜的方法。
背景技术
随着制造日益缩小的晶体管，超浅源极/漏极接面的生产变得越具挑战性。一般来说，次100纳米CMOS(互补式金属氧化物半导体)组件需要低于30纳米的接面深度。通常使用选择性外延沉积以在该等接面中形成含硅材料(例如硅、锗化硅和碳化硅)的外延层。一般来说，选择性外延沉积使外延层只成长在硅沟渠(silicon moats)上而不会成长在介电区域上。选择性外延可用在半导体组件中，例如升高的源极/漏极、源极/漏极延伸、接触插塞(contact plugs)或双极组件的基极层沉积。
一般来说，选择性外延制程包含一沉积反应和一蚀刻反应。沉积及蚀刻反应以相当不同的反应速率在一外延层和一多晶层上同时发生。在沉积制程期间，外延层在一单晶表面上形成，同时一多晶层沉积在至少一第二层上，例如既存的多晶层及/或非晶层。但是，所沉积的多晶层通常以比该外延层快的速率蚀刻。因此，通过改变蚀刻气体浓度，净选择制程会造成外延材料的沉积以及有限的，若有的话，多晶材料的沉积。例如，选择性外延制程可造成含硅材料的外延层形成在单晶硅表面上，而没有沉积遗留在间隙壁上。
含硅材料的选择性外延沉积在升高的源极/漏极和源极/漏极延伸特征形成期间是一种有用技术，例如，在含硅MOSFET(金属氧化物半导体场效晶体管)组件形成期间。源极/漏极延伸特征是通过蚀刻硅表面来制造，以制出凹陷的源极/漏极特征并且随后以选择性成长的外延层填充蚀刻表面，例如锗化硅(SiGe)材料。选择性外延使原位掺杂能够几乎完全活化掺质，因此可省略后回火(post annealing)制程。所以，可利用硅蚀刻和选择性外延精确地界定接面深度。另一方面，超浅源极/漏极接面会不可避免地造成串联电阻的增加。此外，硅化物形成期间的接面消耗(junctionconsumption)更进一步地增加串联电阻。为了补偿接面消耗，将升高的源极/漏极外延地且选择性地成长在该接面上。通常，该升高的源极/漏极是未掺杂的硅。
但是，目前的选择性外延制程有一些缺点。为了在现今外延制程期间保持选择性，必须在整个沉积制程期间控制并调整前驱物化学浓度以及反应温度。如果没有提供足够的硅前趋物，则蚀刻反应可能会主导而使整个制程减缓。此外，可能会发生有害的基板特征过蚀刻。如果没有提供足够的蚀刻剂前趋物，则沉积反应可能会主导而降低在基板表面上形成单晶和多晶材料的选择性。另外，目前的选择性外延制程通常需要高反应温度，例如约800℃、1000℃或更高。在生产制程期间并不偏好使用此高温，因为热预算考量及可能发生的无法控制的基板表面的氮化反应。
因此，需要有一种选择性且外延地沉积具有选择性掺质的硅和含硅化合物的制程。此外，该制程应该是多方适用的，以形成具有不同元素浓度的含硅化合物，同时具有快速的沉积速率并保持制程温度，例如约800℃或更低，并且较佳地约700℃或更低。
发明内容
在本发明的第一方面中，提供一种在一基板上形成一外延薄膜的第一方法。该第一方法包含(a)提供一基板；(b)将该基板暴露在至少一种硅来源中，以在该基板的至少一部份上形成一外延薄膜；以及(c)将该基板暴露在氯化氢气体和氯气中，以蚀刻该外延薄膜以及在步骤(b)期间形成的任何其它薄膜。
在本发明的第二方面中，提供一种在一基板上形成一外延薄膜的第二方法。该第二方法包含(a)提供一基板；(b)将该基板暴露在一硅来源和一碳来源中，以形成一含碳的硅外延薄膜；(c)以一封装薄膜封装该含碳的硅外延薄膜；以及(d)将该基板暴露在氯气中，以蚀刻该封装薄膜。
在本发明的第三方面中，提供一种在一基板上形成一外延薄膜的第三方法。该第三方法包含(a)提供一基板；(b)将该基板暴露在一硅来源和一额外元素来源中，以形成一含额外元素的硅外延薄膜；(c)以一封装薄膜封装该含额外元素的硅外延薄膜；以及(d)将该基板暴露在氯气中，以蚀刻该封装薄膜。根据本发明的这些及其它实施例提供多种其它方面。
本发明的其它特征及方面可从如下细节说明、所附申请专利范围及附图而变得更加显而易见。
附图说明
因此可以详细了解上述本发明的特征的方式，即对本发明更明确的描述，简短地在前面概述过，可以通过参考实施例来得到，其中某些在附图中示出。但是需要注意的是，附图只示出本发明的一般实施例，因此不应被认为是对其范围的限制，因为本发明可允许其它等效实施例。
图1是一流程图，描述一种在此间所述的至少一实施例中选择性地且外延地沉积含硅材料的制程。
图2A-2E标出位于一MOSFET中的源极/漏极延伸组件的制造技术的简要示图。
图3A-C标出通过应用在此所述的实施例的包含选择性地且外延地沉积的含硅层的数个组件。
图4是一流程图，描述一种在此间所述的另一实施例中选择性地且外延地沉积含硅材料的制程。
图5是根据本发明在硅外延薄膜形成期间运用氯气的第一方法的流程图。
图6是根据本发明在硅外延薄膜形成期间运用氯气的第二方法的流程图。
图7是根据本发明在硅外延薄膜形成期间运用氯气的第三方法的流程图。
图8是根据本发明在硅外延薄膜形成期间运用氯气的第四方法的流程图。
图9是根据本发明提供的一例示外延薄膜形成系统的方块图。
主要组件符号说明
100、400、500、600、700、800外延制程
110、120、130、140、150、160、170、410、420、430、440、450、460、470、480、490、501、2、503、504、505、506、601、602、603、604、605、606、701、702、703、704、705、706、707、801、802、803、804、805、806、807、808步骤
230、310、330、908基板
232源极/漏极区域
234、244、316间隙壁
235、318栅极氧化层
236、322栅极
238凹陷
240、313、314、334外延层
242多晶层
248升高层
312源极/漏极区
319保护层
320偏移层
332集极层
333、340绝缘层
336接触层
338偏移层
900系统
902反应室
904基板支撑
906加热模块
910气体供应器
912排气系统
914控制器
916计算机句柄
具体实施方式
在硅外延薄膜中引进碳可产生有利的电气性质，例如改善金属氧化物半导体场效晶体管(MOSFET)的信道的电气特性。但是，此种有益的电气性质通常在碳是取代地，而非格隙地(interstitially)，合并在硅晶格中才会有。在约600℃或更低的基板制程温度下，于外延形成制程期间，大部分的碳原子是取代地合并在硅晶格中。但在较高的基板温度下，例如约700℃或更高，可能产生显著的格隙的碳合并。为此原因，在形成含碳硅外延薄膜时，倾向于应用低于约700℃的温度，并且更佳地，低于约600℃的基板温度。
习知硅外延薄膜形成制程应用氢气、氯化氢和例如二氯硅烷的硅来源，并且在高于约700℃的基板温度下执行(例如，以解离氯化氢及/或该硅来源)。降低外延薄膜形成温度的一种方法是用氯气代替氯化氢，因为氯气在较低温度下可以有效解离(例如，约600℃或更低)。因为氢气和氯气间的不兼容性，一种非氢气的载气，例如氮气，可与氯气并用。同样地，可应用解离温度较低的硅来源(例如硅烷、二硅烷等)。
本发明发现使用氯气做为硅外延薄膜形成制程的蚀刻剂气体会使所形成的硅外延薄膜有不佳的表面形态。虽然不希望被任何特定理论限制，但相信氯气会过度强烈地攻击硅外延薄膜表面而造成坑洞或诸如此类者。发现氯气的使用在硅外延薄膜含有碳时是特别有问题的。
本发明提供在硅外延薄膜形成制程期间使用氯气做为蚀刻剂气体的方法，其可改善外延薄膜表面形态。本发明方法可与，例如，交替气体供应(AGS)制程并用，其在后方参考图1-4以及在目前申请中的2004年12月1日提出申请的美国专利申请案第11/001,774号中描述(案号9618)。
在某些实施例中，于下方参考图5描述，在硅外延薄膜形成制程的蚀刻阶段期间使用氯气和氯化氢两者。氯化氢的存在似乎降低了氯气的攻击性，即使是在微量的氯化氢可以解离的降低的基板温度下(例如，约600℃或更低)。此外，在AGS制程中，可在该制程的沉积和蚀刻阶段期间持续通入氯化氢(例如，以改善表面形态)，如后方参考图6描述者。
如上所注，氯气与含碳的硅外延薄膜的并用会产生表面形态不佳的外延薄膜(例如有坑洞的)。在某些实施例中，在后方参考图7描述，任何含碳的硅外延薄膜皆可在一蚀刻阶段期间暴露于氯气中之前先行「封装」。一含碳的硅外延薄膜可以，例如，经由在没有碳来源下形成的硅外延薄膜来封装(一「不含碳的硅外延薄膜」)，如在后方参考图8所述者。本发明的这些及其它实施例在后方更进一步描述。
交替气体供应外延薄膜形成制程
目前申请中的2004年12月1日提出申请的美国专利申请案第11/001,774号(案号9618)大体来说提供在电子组件制造期间在一基板的单晶表面上选择性地且外延地沉积含硅材料的制程。将含有一单晶表面(例如硅或锗化硅)和至少一第二表面，例如非晶表面及/或多晶表面(例如氧化物或氮化物)的图案化基板暴露在一外延制程下以在该单晶表面上形成一外延层，同时在该第二表面上形成有限的或不形成多晶层。该外延制程，也称为交替气体供应(AGS)制程，包含重复一沉积制程和一蚀刻制程组成的周期，直到长成预期的外延层厚度为止。
该沉积制程包含将该基板表面暴露在含有至少一种硅来源和一种载气的沉积气体中。该沉积气体也可包含锗来源或碳来源，以及掺质来源。在沉积制程期间，一外延层形成在该基板的单晶表面上，而一多晶层则形成在第二表面上，例如非晶及/或多晶表面。随后，将该基板暴露在蚀刻气体中。该蚀刻气体包含一种载气及一种蚀刻剂，例如氯气或氯化氢。该蚀刻气体除去沉积制程期间沉积的含硅材料。在蚀刻制程期间，该多晶层以比该外延层快的速率移除。因此，该沉积和蚀刻制程的净效果形成在单晶表面上外延成长的含硅材料，同时最小化多晶含硅材料在该等第二表面上的成长，若有的话。可依需要重复该沉积和蚀刻制程周期，以得到预期厚度的含硅材料。可利用本发明的实施例沉积的含硅材料包含硅、锗化硅、碳化硅、碳化硅锗及其掺质变体。
在AGS制程的一实例中，使用氯气做为蚀刻剂降低整体制程温度至低于800℃。一般来说，沉积制程可在比蚀刻反应低的温度下执行，因为蚀刻剂通常需要高温来活化。例如，硅烷可以在约500℃或更低的温度下热分解而沉积硅，而氯化氢需要约700℃或更高的活化温度方可发挥有效蚀刻剂的作用。因此，若在一AGS制程期间使用氯化氢，则整个制程温度会被需要用来活化该蚀刻剂的较高温度支配。氯气通过降低所需的整体制程温度来辅助整个AGS制程。氯气可在低至约500℃的温度下活化。因此，通过将氯气并入该AGS制程中做为蚀刻剂，整个AGS制程温度可比使用氯化氢做为蚀刻剂的制程显著降低，例如降低200℃至300℃。此外，氯气蚀刻含硅材料比氯化氢快速。因此，氯蚀刻剂会增加该AGS制程的整体速率。
在该AGS制程的另一实例中，于该沉积及蚀刻制程期间使用一惰性气体，例如氮气，做为载气，取代习知载气，例如氢气。在AGS制程期间使用惰性载气有若干好处。其一是，惰性载气可增加含硅材料的沉积速率。虽然在沉积制程期间可用氢气来作为载气，但是氢气具有吸附该基板或与其反应而形成氢终结端面(hydrogen-terminated surfaces)的倾向。氢终结端面对外延成长的反应比裸硅表面慢很多。因此，惰性载气的使用会通过不会不利地影响沉积反应而增加沉积速率。
虽然可用钝气，例如氩气或氦气，来做为惰性载气，但是氮气是以经济效益而言较佳的惰性载气。氮气通常比氢气、氩气或氦气便宜很多。使用氮气做为载气可能发生的一缺点是在沉积制程期间基板上材料的氮化。但是会需要高温，例如超过800℃，来如此地活化氮气。因此，在低于氮气活化门限的温度下执行的AGS制程中有利地使用氮气来做为惰性载气。使用氯气做为蚀刻剂并且使用氮气作为载气的合并效应大幅度增加整体AGS制程的速率。
在整个应用中，「含硅」材料、化合物、薄膜或层等词应被视为包含一种成分，其至少含有硅并且可含有锗、碳、硼、砷、镓化磷及/或铝。其它元素，例如金属、卤素或氢气可并入含硅材料、化合物、薄膜或层内，通常是以ppm等级的浓度。含硅材料的化合物或合金可以缩写表示，例如用Si表示硅、用SiGe表示锗化硅、用SiC表示碳化硅和用SiGeC表示碳化硅锗。缩写并不以计量关是表示出化学式，也不表示出含硅材料的任何特定还原/氧化状态。
图1标出用来沉积含硅层的外延制程100的一实例。制程100包含用来将图案化的基板加载制程反应室并将制程反应室内的状态调整至预期温度和压力的步骤110。步骤120提供一沉积制程，以在该基板的单晶表面上形成一外延层，同时在该基板的非晶及/或多晶表面上形成一多晶层。在步骤130期间，该沉积制程终止。步骤140提供一蚀刻制程，以蚀刻该基板表面。较佳地，该多晶层以比该外延层快的速率蚀刻。该蚀刻步骤若非最小化即完全移除该多晶层，同时只移除该外延层的最低限度部分。在步骤150期间，该蚀刻制程终止。该外延层及该多晶层，若存在的话，的厚度在步骤160期间决定。若达到预定的外延层或多晶层厚度，则外延制程100在步骤170终止。但是，若没有达到预定厚度，则重复步骤120-160做为一周期直到达到预定厚度为止。
在步骤110期间将一图案化的基板加载一制程反应室中。图案化的基板是含有形成在该基板表面内或在其上的电子特征的基板。该图案化基板通常含有单晶表面和至少一非单晶的第二表面，例如多晶或非晶表面。单晶表面包含裸晶基板或通常由例如硅、锗化硅或碳化硅的材料组成的沉积的单晶层。多晶或非晶表面可包含介电材料，例如氧化物或氮化物，明确地说是氧化硅或氮化硅，以及非晶硅表面。
外延制程100由在步骤110期间将含有该图案化基板的制程反应室调整至预定温度和压力开始。温度是适合特定的执行制程。一般来说，在外延制程100期间制程反应室是保持在一固定温度下。但是，某些步骤可在不同温度下执行。制程反应室是保持在范围从约250℃至约1,000℃内的温度下，较佳地，从约500℃至约800℃，并且更佳地，从约550℃至约750℃。执行外延制程100的适当温度可取决于在步骤120和140期间用来沉积及/或蚀刻该含硅材料的特定前驱物。在一实例中，已发现氯气(Cl2)在比使用较常见蚀刻剂的制程低的温度下对含硅材料发挥绝佳的蚀刻剂效果。因此，在一实例中，预热该制程反应室的较佳温度为约750℃或更低，较佳地，约650℃或更低，并且更佳地，约550℃或更低。通常将该制程反应室保持在从约0.1托耳至约200托耳的压力下，较佳地，从约1托耳至约50托耳。在制程步骤110-160期间和之间，压力可以变动，但是通常会保持固定。
沉积制程在步骤120期间执行。图案化基板是经暴露在沉积气体中以在该单晶表面上形成一外延层，同时在该第二表面上形成一多晶层。该基板是经暴露在该沉积气体中一段从约0.5秒至约30秒的时间，较佳地，从约1秒至约20秒，并且更佳地，从约5秒至约10秒。该沉积制程的具体暴露时间是关于在步骤140中蚀刻制程期间的暴露时间，以及在制程中所使用的特定前驱物和温度来决定。一般来说，该基板是经暴露在沉积气体中足够长的时间以形成最厚的外延层厚度，同时形成最薄的多晶层厚度，其可在随后的步骤140期间轻易蚀除。
该沉积气体包含至少一种硅来源和一种载气，并且可包含至少一种第二元素来源，例如锗来源及/或碳来源。此外，该沉积气体可进一步包含一掺质化合物以提供掺质来源，例如硼、砷、磷、镓及/或铝。在另一实施例中，该沉积气体可包含至少一种蚀刻剂，例如氯化氢或氯气。
硅来源通常以范围从每分钟约5标准立方公分(sccm)至约500sccm内的速率供给至该制程反应室中，较佳地，从约10sccm至约300sccm，并且更佳地，从约50sccm至约200sccm，例如，约100sccm。可用于沉积气体中以沉积含硅化合物的硅来源包含硅烷、卤化硅烷和有机硅烷。硅烷包含硅烷(SiH4)及实验式为SixH(2X+2)的较长链硅烷，例如二硅烷(Si2H6)、三硅烷(Si3H8)、以及四硅烷(Si4H10)，及其它。卤化硅烷包含实验式为X’ySixH(2X+2-y)的化合物，其中X’＝氟、氯、溴或碘，例如六氯二硅烷(Si2Cl6)、四氯硅烷(SiCl4)、二氯硅烷(Cl2SiH2)及三氯硅烷(Cl3SiH)。有机硅烷包含实验式为RySixH(2X+2-y)的化合物，其中R＝甲基、乙基、丙基或丁基，例如甲基硅烷((CH3)SiH3)、二甲基硅烷((CH3)2SiH2)、乙基硅烷((CH3CH2)SiH3)、甲基二硅烷((CH3)Si2H5)、二甲基二硅烷((CH3)2Si2H4)及六甲基二硅烷((CH3)6Si2)。已发现有机硅烷化合物在将碳并入沉积的含硅化合物内的实施例中是有利的硅来源和碳来源。较佳的硅来源包含硅烷、二氯硅烷和二硅烷。
硅来源通常连同载气一起供给至该制程反应室内。载气流速从每分钟约1标准升(slm)至约100slm，较佳地，从约5slm至约75slm，并且更佳地，从约10slm至约50slm，例如，约25slm。载气可包含氮气(N2)、氢气(H2)、氩气、氦气及其组合物。较倾向使用惰性载气，并且包含氮气、氩气、氦气及其组合物。可基于外延制程100期间使用的化学前驱物及/或制程温度来选择载气。通常载气在每一个步骤110-150期间是相同的。但是，某些实施例可在特定步骤中使用不同载气。例如，氮气可在步骤120中与硅来源一起使用做为载气，并且在步骤140中与蚀刻剂一起使用。
较佳地，在特征为低温(例如<800℃)制程的实施例中使用氮气做为载气。可使用低温制程的一部份原因是在进一步于步骤140中讨论的蚀刻制程中使用氯气。氮气在低温沉积制程期间保持惰性。因此，氮气不会在低温制程期间并入所沉积的含硅材料中。此外，氮载气不会像氢载气一样形成氢终结端面。由氢载气吸附在基板表面上所形成的氢终结端面会抑制含硅层的成长速率。最后，该低温制程可获得使用氮气做为载气的经济优势，因为氮气远比氢气、氩气或氦气便宜。
在步骤120期间使用的沉积气体也可包含至少一种第二元素来源，例如锗来源及/或碳来源。锗来源可连同硅来源和载气一起加入该制程反应室中以形成含硅化合物，例如锗化硅材料。通常以范围从约0.1sccm至约20sccm内的速率供给锗来源至该制程反应室中，较佳地，从约0.5sccm至约10sccm，并且更佳地，从约1sccm至约5sccm，例如，约2sccm。可用来沉积含硅化合物的锗来源包含锗烷(GeH4)、较长链的锗烷及有机锗烷。较长链的锗烷包含实验式为GexH(2X+2)的化合物，例如二锗烷(Ge2H6)、三锗烷(Ge3H8)、以及四锗烷(Si4H10)，及其它。有机锗烷包含例如甲基锗烷((CH3)GeH3)、二甲基锗烷((CH3)2GeH2)、乙基锗烷((CH3CH2)GeH3)、甲基二锗烷((CH3)Ge2H5)、二甲基二锗烷((CH3)2Ge2H4)及六甲基二锗烷((CH3)6Ge2)的化合物。已发现锗烷和有机锗烷化合物在将锗和碳并入沉积的含硅化合物内的实施例中，也就是锗化硅和碳化硅锗化合物，是有利的锗来源和碳来源。外延层的锗浓度范围从约1原子百分比(at％)至约30at％内，例如，约20at％。锗浓度可在外延层中逐渐变化，较佳地变化是在该外延层下半部具有比该外延层上半部高的浓度。
或者，可在步骤120期间连同硅来源和载气一起添加碳来源至该制程反应室中以形成含硅化合物，例如碳化硅材料。通常以范围从约0.1sccm至约20sccm内的速率供给碳来源至该制程反应室中，较佳地，从约0.5sccm至约10sccm，并且更佳地，从约1sccm至约5sccm，例如，约2sccm。可用来沉积含硅化合物的碳来源包含有机硅烷、烷类、乙基、丙基和丁基的烯类及炔类。此种碳来源包含甲基硅烷((CH3)SiH3)、二甲基硅烷((CH3)2SiH2)、乙基硅烷((CH3CH2)SiH3)、甲烷(CH4)、乙烯(C2H4)、乙炔(C2H2)、丙烷(C3H8)、丙烯(C3H6)、丁炔(C4H6)，及其它。外延层的碳浓度范围从约200ppm至约5at％内，较佳地，从约1at％至约3at％，例如1.5at％。在一实施例中，碳浓度可在外延层中逐渐变化，较佳地变化是在该外延层初始部份具有比该外延层最终部份低的碳浓度。或者，可在步骤120期间连同硅来源和载气一起添加锗来源及碳来源两者进入该制程反应室中以形成含硅化合物，例如硅锗碳材料。
在步骤120期间所用的沉积气体可进一步包含至少一种掺质化合物以提供元素掺质来源，例如硼、砷、磷、镓或铝。掺质提供沉积的含硅化合物若干导电特性，例如在电子组件要求的受控制及预期路径中的具方向性的电子流。以特定掺质掺杂含硅化合物薄膜以达到预期导电特性。在一实例中，该含硅化合物是经掺杂为p型，例如通过使用二硼烷以添加浓度范围从约1015原子/立方公分至约1021原子/立方公分内的硼。在一实例中，该p型掺质的浓度至少是5×1019原子/立方公分。在另一实例中，该p型掺质是在从约1×1020原子/立方公分至约2.5×1021原子/立方公分范围内。在另一实例中，该含硅化合物是经掺杂为n型，例如利用磷及/或砷掺杂至从约1015原子/立方公分至约1021原子/立方公分的浓度范围内。
在步骤120期间，通常以范围从约0.1sccm至约20sccm内的速率供给掺质来源至该制程反应室中，较佳地，从约0.5sccm至约10sccm，并且更佳地，从约1sccm至约5sccm，例如，约2sccm。可用来做为掺质来源的含硼掺质包含硼烷和有机硼烷。硼烷包含硼烷、二硼烷(B2H6)、三硼烷、四硼烷和五硼烷，而烷基硼烷(alkylboranes)包含实验式为RxBH(3-x)的化合物，其中R＝甲基、乙基、丙基或丁基，而x＝1、2或3。烷基硼烷包含三甲基硼烷((CH3)3B)、二甲基硼烷((CH3)2BH)、三乙基硼烷((CH3CH2)3B)及二乙基硼烷((CH3CH2)2BH)。掺质也可包含砷化氢(AsH3)、磷化氢(PH3)和烷基磷化氢，例如实验式为RxPH(3-x)者，其中R＝甲基、乙基、丙基或丁基，而x＝1、2或3。烷基磷化氢包含三甲基磷化氢((CH3)3P)、二甲基磷化氢((CH3)2PH)、三乙基磷化氢((CH3CH2)3P)及二乙基磷化氢((CH3CH2)2PH)。铝和镓掺质来源可包含烷化(alkylated)及/或卤化的衍生物，例如以实验式RxMX(3-x)描述者，其中M＝铝或镓，R＝甲基、乙基、丙基或丁基，X＝氯或氟，而x＝0、1、2或3。铝和镓掺质来源的实例包含三甲基铝(Me3Al)、三乙基铝(Et3Al)、二甲基氯化铝(Me2AlCl)、氯化铝(AlCl3)、三甲基镓(Me3Ga)、三乙基镓(Et3Ga)、二甲基氯化镓(Me2GaCl)及氯化镓(GaCl3)。
在步骤130期间，沉积制程终止。在一实例中，可将制程反应室注满清洁气体或载气及/或可利用真空帮浦将该制程反应室排空。该清洁及/或排空制程除去过量的沉积气体、反应副产物和其它污染物。在另一实例中，一旦沉积制程终止，步骤140的蚀刻制程立即开始，而不需要清洁及/或排空该制程反应室。
步骤140的蚀刻制程从该基板表面除去在步骤120期间沉积的含硅材料。该蚀刻制程除去外延或单晶材料和非晶或多晶材料两者。沉积在基板表面上的多晶层，若有的话，是以比外延层快的速率移除。蚀刻制程的持续时间是与沉积制程的持续时间平衡以造成选择性形成在该基板预期区域上的外延层净沉积。因此，步骤120的沉积制程和步骤140的蚀刻制程的净效果是在于形成选择且外延成长的含硅材料，同时最小化，若有的话，多晶含硅材料的成长。
在步骤140期间，将该基板暴露在蚀刻气体中一段范围从约10秒至约90秒内的时间，较佳地，从约20秒至约60秒，并且更佳地，从约30秒至约45秒。该蚀刻气体包含至少一种蚀刻剂和一种载气。蚀刻剂通常以范围从约10sccm至约700sccm内的速率提供至该制程反应室中，较佳地，从约50sccm至约500sccm，并且更佳地，从约100sccm至约400sccm，例如，约200sccm。用于蚀刻气体中的蚀刻剂可包含氯气(Cl2)、氯化氢(HCl)、三氯化硼(BCl3)、四氯化碳(CCl4)、三氟化氯(ClF3)或其组合物。较佳地，使用氯气或氯化氢来做为蚀刻剂。
蚀刻剂通常连同载气一起供给至该制程反应室内。该载气的流速范围从约1slm至约100slm内，较佳地，从约5slm至约75slm，并且更佳地，从约10slm至约50slm，例如，约25slm。载气可包含氮气(N2)、氢气(H2)、氩气、氦气及其组合物。在某些实施例中，惰性载气是较佳地，并且包含氮气、氩气、氦气及其组合物。可基于外延制程100期间使用的特定前驱物及/或温度来选择载气。通常在每一个步骤110-150期间使用相同载气。但是，某些实施例可在蚀刻制程期间使用与沉积制程所用者不同的载气。在一实施例中，较佳的蚀刻剂是氯气，特别是当该AGS制程在低温下执行时(例如<800℃)。例如，一蚀刻气体包含氯气做为蚀刻剂以及氮气做为载气，并且以范围从约500℃至约750℃内的温度接触该基板表面。在另一实例中，含有氯气和氮气的蚀刻气体以范围从约250℃至约500℃内的温度接触该基板表面。
该蚀刻制程在步骤150期间终止。在一实例中，可将制程反应室注满清洁气体或载气及/或可利用真空帮浦将该制程反应室排空。该清洁及/或排空制程除去过量的蚀刻气体、反应副产物和其它污染物。在另一实例中，一旦蚀刻制程终止，步骤160立即开始，而不需要清洁及/或排空该制程反应室。
外延层和多晶层的厚度可在步骤160期间决定。若已达到预定厚度，则外延制程100在步骤170终止。但是，若未达到预定厚度，则重复步骤120-160做为一周期直到达到预期厚度为止。通常将外延层成长至从约10埃至约2,000埃的厚度范围内，较佳地，从约100埃至约1,500埃，并且更佳地，从约400埃至约1,200埃，例如，约800埃。通常将多晶层沉积至，若有的话，从一个原子层至约500埃的厚度范围内。该外延含硅层或该多晶含硅层的预期或预定厚度对于特定生产制程来说是独有的。在一实例中，该外延层可达到该预定厚度，但该多晶层却过厚。过量的多晶层可在略过步骤120和130的同时通过重复步骤140-160进一步蚀刻。
在一实例中，如第2A-2E图所描绘般，将源极/漏极延伸形成在MOSFET组件中，其中该含硅层是外延地且选择性地沉积在该基板表面上。图2A描绘通过将离子植入基板230表面而形成的源极/漏极区域232。源极/漏极区域232的区段是由形成在栅极氧化层235上的栅极236和间隙壁234桥接。为了形成源极/漏极延伸，蚀刻并湿式清洁(wet-clean)一部分的源极/漏极区域232以产生一凹陷238，如图2B所示者。可通过在蚀刻源极/漏极区域232的该部分前先行沉积硬光罩来避免栅极236的蚀刻。
图2C标出在此描述的外延制程的一实施例，其中一含硅外延层240和任意多晶层242同时且选择性地沉积，但没有沉积在该间隙壁234上。多晶层242是通过调整外延制程100的步骤120和140中的沉积和蚀刻制程选择性地形成在栅极236上。或者，多晶层242在外延层240沉积在该源极/漏极区域232上时持续从栅极236上蚀除。
在另一实例中，含硅外延层240和多晶层242是含锗化硅层，其锗浓度范围从约1at％至约50at％内，较佳地约24at％或更低。含有不同量的硅和锗的多个含锗化硅层可经堆栈而形成元素浓度逐渐变化的含硅外延层240。例如，第一锗化硅层可经沉积为具有范围从约15at％至约25at％内的锗浓度，而第二锗化硅层可经沉积为具有范围从约25at％至约35at％内的锗浓度。
在另一实例中，含硅外延层240和多晶层242是含碳化硅层，其碳浓度范围从约200ppm至约5at％内，较佳地约3at％或更低，较佳地，从约1at％至约2at％，例如，约1.5at％。在另一实施例中，含硅外延层240和多晶层242是含碳化硅锗层，其锗浓度范围从约1at％至约50at％内，较佳地约24at％或更低，而碳浓度约在200ppm至约5at％，较佳地约3at％或更低，更佳地从约1at％至约2at％，例如，约1.5at％。
可以不同顺序沉积含硅、锗化硅、碳化硅或碳化硅锗的多个层，以在该含硅外延层240内形成逐渐变化的元素浓度。该含硅层一般是以掺质掺杂(例如硼、砷、磷、镓或铝)，其浓度范围从约1×1019原子/立方公分至约2.5×1021原子/立方公分内，较佳地，从约5×1019原子/立方公分至约2×1020原子/立方公分。添加至含硅材料的个别层内的掺质形成逐渐变化的掺质。例如，含硅外延层240是通过沉积掺质浓度(例如硼)在从约5×1019原子/立方公分至约1×1020原子/立方公分范围内的第一含锗化硅层以及沉积掺质浓度(例如硼)在从约1×1020原子/立方公分至约2×1020原子/立方公分范围内的第二含锗化硅层来形成。
在下一个步骤期间，图2D标出一间隙壁244，一般是沉积在间隙壁234上的氮化物间隙壁(例如四氮化三硅)。间隙壁244通常在不同反应室中利用CVD或ALD技术沉积。因此，将该基板从用来沉积含硅外延层240的制程反应室移出。在两个反应室间的传送期间，该基板可能会暴露在周围环境下，例如温度、压力或含有水和氧的大气。在沉积该间隙壁244后，或执行其它半导体制程后(例如回火、沉积或植入)，基板可能会在沉积升高层248前暴露在周围环境下第二次。在一实施例中，没有或具有极微量锗(例如低干约5at％)的外延层(未示出)在将该基板暴露在周围环境前先被沉积在外延层240上，因为与从以大于约5at％的锗浓度形成的外延层上除去相较，原氧化物可以较轻易地从含有极微量锗浓度的外延层上除去。
图2E描绘出另一实例，其中由含硅材料组成的升高层248选择性地且外延地沉积在外延层240(例如掺杂的锗化硅)上。在沉积制程期间，多晶层242是进一步在栅极236上成长、沉积或蚀除。
在一较佳实施例中，升高层248是含有少量或没有锗或碳的外延沉积的硅。但是，在另一实施例中，升高层248确实含有锗及/或碳。例如，升高层248可具有约5at％或更少的锗。在另一实例中，升高层248可具有约2at％或更少的碳。也可以一掺质来掺杂该升高层248，例如硼、砷、磷、铝或镓。
在制程的实施例内使用含硅化合物以沉积用于双极组件制造(例如基极、射极、集极、射极接触)、双CMOS组件制造(例如基极、射极、集极、射极接触)和CMOS组件制造(例如信道、源极/漏极、源极/漏极延伸、升高的源极/漏极、基板、应变硅(strained silicon)、绝缘层上硅及接触插捎)的含硅层。制程的其它实施例教示含硅层的成长，其可用来做为栅极、基极接触、集极接触、射极接触、升高的源极/漏极及其它用途。
本制程在MOSFET和双极晶体管中沉积选择的、外延的含硅层上是特别有用的，如第3A-3C图所描绘般。第3A-3B图标出外延成长在一MOSFET组件上的含硅化合物。该含硅化合物是沉积在该组件的源极/漏极特征上。该含硅化合物紧黏下方层的晶格并从其成长出，并且在含硅化合物成长至预期厚度时保持此配置。图3A标出沉积为凹陷的源极/漏极层的含硅化合物，而图3B标出沉积为凹陷的源极/漏极层以及升高的源极/漏极层的含硅化合物。
该源极/漏极区312是由离子植入形成。一般来说，该基板310是掺杂为n型，而该源极/漏极区312是掺杂为p型。含硅外延层313是选择性地成长在该源极/漏极区312上及/或直接在基板310上。含硅外延层314是根据此间方面选择性地成长在该含硅外延层313上。一栅极氧化层318桥接该含硅外延层313的区段。一般来说，栅极氧化层318是由二氧化硅、氮氧化硅或氧化铪组成。部份围绕该栅极氧化层318的是间隙壁316，其通常是一绝缘材料，例如氮化物/氧化物堆栈(例如四氮化三硅/二氧化硅/四氮化三硅)。栅极层322(例如多晶硅)可沿着垂直侧具有一保护层319，例如二氧化硅，如图3A所示。或者，栅极层322可具有间隙壁316和沉积在两侧上的偏移层320(例如四氮化三硅)。
在另一实例中，图3C描绘沉积为一双极晶体管的基极层的含硅外延层334。含硅外延层334是利用本发明的各实施例选择性地成长。含硅外延层334是沉积在先前沉积于基板330上的n型集极层332上。该晶体管进一步包含绝缘层333(例如二氧化硅或四氮化三硅)、接触层336(例如重掺杂的多晶硅)、偏移层338(例如四氮化三硅)、以及第二绝缘层340(例如二氧化硅或四氮化三硅)。
在另一实施例中，图4标出一外延制程400，其可用来选择性沉积含硅材料/层。外延制程400包含至少两个沉积制程，接着是一蚀刻制程。该第一沉积制程包含一沉积气体，其含有一硅来源，而该第二沉积制程包含一沉积气体，其含有一第二元素来源，例如锗、碳或一掺质(例如硼、砷、磷、镓或铝)。在外延制程400中使用于外延制程100中使用的相似制程参数，例如温度、压力、流速、载气和前驱物。
外延制程400包含用来将图案化的基板加载制程反应室并将制程反应室的状态调整至预定温度的步骤410。步骤420提供一第一沉积制程，以在一单晶表面上形成一外延层，同时在第二表面上形成一多晶层，例如非晶及/或多晶表面。该外延层和该多晶层是由含有一硅来源的沉积气体形成。在步骤430期间，该第一沉积制程终止。步骤440提供一第二沉积制程，以继续在一单晶表面上成长该外延层，并且继续在该第二表面上形成该多晶层。该外延层和该多晶层是通过将该基板表面暴露在含有一第二元素来源的沉积气体中进一步成长。在步骤450期间，该第二沉积制程终止。步骤460提供一蚀刻制程，以蚀刻暴露出的含硅层。该蚀刻制程若非最小化即完全移除该多晶层，同时因为每一种材料的移除速率而只移除该外延层的最低限度部分。在步骤470期间，该蚀刻制程终止。该外延层及该多晶层，若存在的话，的厚度在步骤480期间决定。若达到预定厚度，则外延制程400在步骤490终止。但是，若任一个层没有达到预定厚度，则重复步骤420-480做为一周期直到达到预定厚度为止。
外延制程400由在步骤410处将含有该图案化基板的制程反应室调整至预定温度开始。温度和压力是适合特定的执行制程。一般来说，在外延制程400期间制程反应室是保持在一固定温度下。但是，某些步骤可在不同温度下执行。制程反应室是保持在范围从约250℃至约1,000℃内的温度下，较佳地，从约500℃至约800℃，并且更佳地，从约550℃至约750℃。执行外延制程400的适当温度可取决于在步骤420～480期间用来沉积及/或蚀刻该含硅材料的特定前驱物。在一实施例中，已发现氯气(Cl2)在比使用其它较常见蚀刻剂的制程低的温度下对含硅材料发挥绝佳的蚀刻剂效果。因此，在一实施例中，预热该制程反应室的较佳温度是约750℃或更低，较佳地，约650℃或更低，并且更佳地，约550℃或更低。通常将该制程反应室保持在从约0.1托耳至约200托耳内的压力下，较佳地，从约1托耳至约50托耳。在制程步骤410-480期间和之间，压力可以变动，但是通常会保持固定。
该第一沉积制程在步骤420期间执行。图案化基板是经暴露在第一沉积气体中以在该单晶表面上形成一外延层，同时在该等第二表面上形成一多晶层。该基板是经暴露在该第一沉积气体中一段约0.5秒至约30秒的时间，较佳地，从约1秒至约20秒，并且更佳地，从约5秒至约10秒。该沉积制程的具体暴露时间是关于在步骤460中蚀刻制程期间的暴露时间，以及在制程中所使用的特定前驱物和温度来决定。一般来说，该基板是经暴露在该第一沉积气体中足够长的时间以形成最厚的外延层厚度，同时形成最薄的多晶层厚度，其可在随后的步骤460期间轻易蚀除。
该第一沉积气体包含至少一种硅来源和一种载气。该第一沉积气体也可包含第二元素来源及/或掺质化合物，但较佳地，该第二元素来源及该掺质化合物是在该第二沉积气体中。因此，在一方面中，该第一沉积气体可包含一硅来源、一第二元素来源和一掺质来源。在另一方面中，该第一沉积气体可包含一硅来源和一第二元素来源。在又另一方面中，该第一沉积气体可包含一硅来源和一掺质来源。在另一实施例中，该第一沉积气体也可包含至少一种蚀刻剂，例如氯化氢或氯气。
硅来源通常以范围从约5sccm至约500sccm内的速率供给至该制程反应室中，较佳地，从约10sccm至约300sccm，并且更佳地，从约50sccm至约200sccm，例如，约100sccm。较佳的硅来源包含硅烷、二氯硅烷和二硅烷。
硅来源通常是在一载气中供给至该制程反应室内。载气流速从约1slm至约100slm，较佳地，从约5slm至约75slm，并且更佳地，从约10slm至约50slm，例如，约25slm。载气可包含氮气(N2)、氢气(H2)、氩气、氦气及其组合物。在某些实施例中，较倾向使用惰性载气，并且包含氮气、氩气、氦气及其组合物。较佳地，外延制程400期间使用的载气是氮气，因为上面所讨论的原因。
在步骤430期间，该第一沉积制程终止。在一实例中，可将制程反应室注满清洁气体或载气及/或可利用真空帮浦将该制程反应室排空。该清洁及/或排空制程除去过量的沉积气体、反应副产物和其它污染物。在另一实例中，一旦第一沉积制程终止，步骤440的第二沉积制程立即开始，而不需要清洁及/或排空该制程反应室。
在步骤440期间使用的沉积气体含有载气和至少一种第二元素来源，例如锗来源、碳来源及/或掺质化合物。或者，硅来源可包含在该第二沉积气体中。该第二元素来源是连同该载气一起添加至该制程反应室中，以继续步骤420期间沉积的含硅化合物的成长。该等含硅化合物可具有由该特定第二元素来源和该第二元素来源的浓度控制的不同成分。第二元素来源通常以范围从约0.1sccm至约20sccm内的速率供给至该制程反应室中，较佳地，从约0.5sccm至约10sccm，并且更佳地，从约1sccm至约5sccm，例如，约2sccm。锗来源、碳来源和掺质化合物是从上面讨论的前驱物选出。
在步骤450期间，该第二沉积制程终止。在一实例中，可将制程反应室注满清洁气体或载气及/或可利用真空帮浦将该制程反应室排空。该清洁及/或排空制程除去过量的沉积气体、反应副产物和其它污染物。在另一实例中，一旦第二沉积制程终止，步骤460的蚀刻制程立即开始，而不需要清洁及/或排空该制程反应室。
步骤460的蚀刻制程从该基板表面除去在步骤420和440期间沉积的材料。该蚀刻制程除去外延或单晶材料和非晶及/或多晶材料两者。沉积在基板表面上的多晶层，若有的话，是以比外延层快的速率移除。蚀刻制程的持续时间是与两个沉积制程的持续时间平衡。因此，步骤420和440的沉积制程和步骤460的蚀刻制程的净效果是在于形成选择且外延成长的含硅材料，同时最小化，若有的话，多晶含硅材料的成长。
在步骤460期间，将该基板暴露在蚀刻气体中一段范围从约10秒至约90秒内的时间，较佳地，从约20秒至约60秒，并且更佳地，从约30秒至约45秒。该蚀刻气体包含至少一种蚀刻剂和一种载气。蚀刻剂通常以范围从约10sccm至约700sccm内的速率提供至该制程反应室中，较佳地，从约50sccm至约500sccm，并且更佳地，从约100sccm至约400sccm，例如，约200sccm。用于蚀刻气体中的蚀刻剂可包含氯气(Cl2)、氯化氢(HCl)、三氯化硼(BCl3)、四氯化碳(CCl4)、三氟化氯(ClF3)及其组合物。较佳地，使用氯气或氯化氢来做为蚀刻剂。
蚀刻剂通常连同载气一起供给至该制程反应室内。该载气的流速范围从约1slm至约100slm内，较佳地，从约5slm至约75slm，并且更佳地，从约10slm至约50slm，例如，约25slm。载气可包含氮气(N2)、氢气(H2)、氩气、氦气及其组合物。在某些实施例中，惰性载气是较佳地，并且包含氮气、氩气、氦气及其组合物。可基于外延制程400期间使用的特定前驱物及/或温度来选择载气。通常在每一个步骤420-480期间使用相同载气。但是，某些实施例可在蚀刻制程期间使用与沉积制程所用者不同的载气。在一实施例中，较佳的蚀刻剂是氯气，特别是当该AGS制程在低温下执行时(例如<800℃)。例如，一蚀刻气体包含氯气做为蚀刻剂以及氮气做为载气，并且以范围从约500℃至约750℃内的温度接触该基板表面。
该蚀刻制程在步骤470期间终止。在一实例中，可将制程反应室注满清洁气体或载气及/或可利用真空帮浦将该制程反应室排空。该清洁及/或排空制程除去过量的蚀刻气体、反应副产物和其它污染物。在另一实例中，一旦蚀刻制程终止，步骤480立即开始，而不需要清洁及/或排空该制程反应室。
外延层和多晶层的厚度可在步骤480期间决定。若已达到预定厚度，则外延制程400在步骤490终止。但是，若未达到预定厚度，则重复步骤420-480做为一周期直到达到预期厚度为止。通常将外延层成长至从约10埃至约2,000埃的厚度范围，较佳地，从约100埃至约1,500埃，并且更佳地，从约400埃至约1,200埃，例如，约800埃。通常将多晶层沉积至，若有的话，从约一个原子层至约500埃的厚度范围。该外延含硅层或该多晶含硅层的预期或预定厚度对于特定生产制程来说是独有的。在一实例中，该外延层可达到该预定厚度，但该多晶层却过厚。过量的多晶层可在略过步骤420和440的同时通过重复步骤460-480进一步蚀刻。同样地，在其它实例中，可在进行外延制程400时个别略过步骤420、440和460。通过略过步骤420、440和460，元素浓度和所沉积的含硅材料厚度可受到控制。
本发明的实施例教示在各种基板上沉积含硅化合物的制程。可在其上使用本发明实施例的基板包含，但不限于，半导体晶圆，例如结晶硅(例如Si<100>和Si<111>)、氧化硅、锗化硅、掺杂或未掺杂的晶圆及图案化或非图案化的晶圆。基板具有各种构形(例如圆形、方形和矩形)及尺寸(例如外径200毫米、外径300毫米)。
在一实施例中，由在此所述制程沉积的含硅化合物包含浓度范围从约0at％至约95at％内的锗。在另一实施例中，锗浓度是在从约1at％至约30at％范围内，较佳地，从约15at％至约30at％，例如，约20at％。含硅化合物也包含浓度范围从约0at％至约5at％内的碳。在其它方面中，碳浓度是在从约200ppm至约3at％范围内，较佳地约1.5at％。
具有锗及/或碳的含硅化合物薄膜是由本发明的各种制程生产，并且可具有不变的、分散的或逐渐变化的元素浓度。逐渐变化的锗化硅薄膜在美国专利第6,770,134和美国专利申请案第10/014,466号，公开为美国专利公开号第20020174827号中揭示，两者皆让渡予应用材料公司，并且在此通过引用其全文的方式并入本文中，以描述沉积逐渐变化的含硅化合物薄膜的方法。在一实例中，一硅来源(例如SiH4)及一锗来源(例如GeH4)是用来选择性地且外延地沉积含锗化硅薄膜。在此实例中，硅来源和锗来源的比例可在成长逐渐变化的薄膜时改变，以提供对元素浓度的控制，例如硅和锗。在另一实例中，一硅来源及一碳来源(例如CH3SiH3)是用来选择性地且外延地沉积含碳化硅薄膜。硅来源和碳来源的比例可在成长同质或逐渐变化的薄膜时改变，以提供对元素浓度的控制。在另一实例中，一硅来源、一锗来源和一碳来源是用来选择性地且外延地沉积含碳化硅锗薄膜。硅、锗和碳来源的比例在成长同质或逐渐变化的薄膜时独立变化，以提供对元素浓度的控制。
由在此所述制程所形成的MOSFET组件可包含PMOS构件或NMOS构件。该PMOS构件，具有一p型信道，具有负责信道传导(channelconduction)的电洞，而该NMOS构件，具有一n型信道，具有负责信道传导的电子。因此，例如，例如锗化硅的含硅材料可沉积在一凹陷区域中以形成一PMOS构件。在另一实例中，例如碳化硅的含硅薄膜可沉积在一凹陷区域中以形成一NMOS构件。在PMOS应用中使用锗化硅有几个原因。锗化硅材料会比单独的硅并入更多硼，因此可降低接面电阻。此外，基板表面处的锗化硅/硅化物层接口具有比硅/硅化物接口低的萧特基障壁。
此外，外延成长在硅上方的锗化硅具有位于薄膜内部的压应力，因为锗化硅的晶格常数比硅大。该压应力在横向尺寸上转移以在PMOS信道中产生压应变并且增加电洞的迁移率。对NMOS应用而言，碳化硅可用于该等凹陷区域中以在该信道中产生张应力，因为碳化硅的晶格常数比硅小。该张应力转移至该信道内并且增加电子迁移率。因此，在一实施例中，第一含硅层是经形成有第一晶格应变值，而第二含硅层则经形成有第二晶格应变值。例如，在基板表面上沉积厚度从约50埃至约200埃的碳化硅层，接着在该碳化硅层上沉积厚度从约150埃至约1,000埃的锗化硅层。该碳化硅层可以外延成长，且具有比外延成长在该碳化硅层上的锗化硅层低的应变。
在此间所述实施例中，含硅化合物薄膜是通过化学气相沉积(CVD)制程选择性地且外延地沉积。化学气相沉积制程包含原子层沉积(ALD)制程及/或原子层外延(ALE)制程。化学气相沉积包含许多技术的使用，例如电浆辅助CVD(PA-CVD)、原子层CVD(ALCVD)、有机金属或金属有机CVD(OMCVD或MOCVD)、雷射辅助CVD(LA-CVD)、紫外光CVD(UV-CVD)、热钨丝CVD(HWCVD)、减压CVD(RP-CVD)、超高真空CVD(UHV-CVD)及其它。在一实施例中，较佳制程是使用热CVD来外延成长或沉积该含硅化合物，而该含硅化合物包含硅、锗化硅、碳化硅、碳化硅锗、其掺杂的变体及其组合物。
本发明的制程可在ALE、CVD和ALD技艺中已知的设备内执行。该设备可含有多个气线以使沉积气体和蚀刻气体在进入该制程反应室前维持分离。之后，使该等气体与加热的基板接触，含硅化合物薄膜在其上成长。可用来沉积含硅薄膜的硬件包含可从加州圣塔克拉拉的应用材料公司取得的
Figure S05843510620070620D000231
系统和系统。一种ALD设备在2001年12月21日提出申请的让渡予应用材料公司的标题为「ALD的气体输送设备及方法」的美国专利申请案第10/032,284号中揭示，其是经公开为美国专利公开号第20030079686号，并且在此通过引用其全文的方式并入本文中，以描述该设备。其它设备包含批次式(batch)、高温炉管，如技艺中已知者。
实例
执行下述假设的实例以在一基板表面上形成升高的源极漏极(ESD)结构。该图案化基板含有单晶表面，其具有形成在该基板表面内的源极/漏极特征和形成在其间的栅极和间隙壁。
实例1：利用氯气蚀刻剂的硅的选择性外延-将基板置入加热且维持在550℃下的制程反应室内。使该制程反应室维持在约15托耳的压力下。该基板表面是经暴露在含有流速为100sccm的硅烷及流速为25slm的氮气的沉积气体流中7秒。之后将基板暴露在含有流速为20sccm的氯气及流速为25slm的氮气的蚀刻气体中10秒。沉积气体暴露及蚀刻气体暴露的周期是经重复50次以在该基板暴露出的单晶部份上形成外延成长的硅层。该硅外延层厚度约为1,000埃。
实例2：利用氯气蚀刻剂的锗化硅的选择性外延-将基板置入加热且维持在550℃下的制程反应室内。使该制程反应室维持在约15托耳的压力下。该基板表面是经暴露在含有流速为100sccm的硅烷、流速为3sccm的锗及流速为25slm的氮气的沉积气体流中8秒。之后将基板暴露在含有流速为20sccm的氯气及流速为25slm的氮气的蚀刻气体中10秒。沉积气体暴露及蚀刻气体暴露的周期是经重复50次以在该基板暴露出的单晶部份上形成外延成长的含硅层。该含硅外延层厚度约为1,700埃。
实例3：利用氯气蚀刻剂的锗化硅的选择性外延-将基板置入加热且维持在550℃下的制程反应室内。使该制程反应室维持在约15托耳的压力下。该基板表面是经暴露在含有流速为100sccm的硅烷及流速为25slm的氮气的沉积气体流中7秒。之后将该基板表面暴露在含有流速为5sccm的锗及流速为25slm的氮气的第二沉积气体流中7秒。将基板暴露在含有流速为20sccm的氯气及流速为25slm的氮气的蚀刻气体中10秒。沉积气体暴露及蚀刻气体暴露的周期是经重复50次以在该基板暴露出的单晶部份上形成外延成长的含硅层。该含硅外延层厚度约为1,800埃。
实例4：利用氯气蚀刻剂的碳化硅的选择性外延-将基板置入加热且维持在550℃下的制程反应室内。使该制程反应室维持在约15托耳的压力下。之后将该基板表面暴露在含有流速为100sccm的硅烷、流速为1sccm的甲基硅烷及流速为25slm的氮气的沉积气体流中8秒。将基板暴露在含有流速为20sccm的氯气及流速为25slm的氮气的蚀刻气体中10秒。沉积气体暴露及蚀刻气体暴露的周期是经重复50次以在该基板暴露出的单晶部份上形成外延成长的含硅层。该含硅外延层厚度约为1,600埃。
实例5：利用氯气蚀刻剂的碳化硅的选择性外延-将基板置入加热且维持在550℃下的制程反应室内。使该制程反应室维持在约15托耳的压力下。之后将该基板表面暴露在含有流速为100sccm的硅烷及流速为25slm的氮气的沉积气体流中7秒。之后将该基板表面暴露在含有流速为5sccm的甲基硅烷及流速为25slm的氮气的第二沉积气体流中7秒。将基板暴露在含有流速为20sccm的氯气及流速为25slm的氮气的蚀刻气体中10秒。沉积气体暴露及蚀刻气体暴露的周期是经重复50次以在该基板暴露出的单晶部份上形成外延成长的含硅层。该含硅外延层厚度约为1,800埃。
实例6：利用氯化氢蚀刻剂的硅的选择性外延-将基板置入加热且维持在700℃下的制程反应室内。使该制程反应室维持在约15托耳的压力下。之后将该基板表面暴露在含有流速为100sccm的硅烷及流速为25slm的氢气的沉积气体流中7秒。将基板暴露在含有流速为200sccm的氯化氢及流速为25slm的氢气的蚀刻气体中40秒。沉积气体暴露及蚀刻气体暴露的周期是经重复10次以在该基板暴露出的单晶部份上形成外延成长的硅层。该硅外延层厚度约为800埃。
实例7：利用氯化氢蚀刻剂的锗化硅的选择性外延-将基板置入加热且维持在700℃下的制程反应室内。使该制程反应室维持在约15托耳的压力下。之后将该基板表面暴露在含有流速为100sccm的硅烷、流速为3sccm的锗及流速为25slm的氢气的沉积气体流中8秒。将基板暴露在含有流速为200sccm的氯化氢及流速为25slm的氢气的蚀刻气体中40秒。沉积气体暴露及蚀刻气体暴露的周期是经重复20次以在该基板暴露出的单晶部份上形成外延成长的含硅层。该含硅外延层厚度约为1,500埃。
实例8：利用氯化氢蚀刻剂的锗化硅的选择性外延-将基板置入加热且维持在700℃下的制程反应室内。使该制程反应室维持在约15托耳的压力下。之后将该基板表面暴露在含有流速为100sccm的硅烷及流速为25slm的氢气的沉积气体流中7秒。将该基板表面暴露在含有流速为5sccm的锗及流速为25slm的氢气的第二沉积气体流中7秒。将基板暴露在含有流速为200sccm的氯化氢及流速为25slm的氢气的蚀刻气体中40秒。沉积气体暴露及蚀刻气体暴露的周期是经重复20次以在该基板暴露出的单晶部份上形成外延成长的含硅层。该含硅外延层厚度约为1,600埃。
实例9：利用氯化氢蚀刻剂的碳化硅的选择性外延-将基板置入加热且维持在700℃下的制程反应室内。使该制程反应室维持在约15托耳的压力下。之后将该基板表面暴露在含有流速为100sccm的硅烷、流速为1sccm的甲基硅烷及流速为25slm的氢气的沉积气体流中8秒。将基板暴露在含有流速为200sccm的氯化氢及流速为25slm的氢气的蚀刻气体中40秒。沉积气体暴露及蚀刻气体暴露的周期是经重复20次以在该基板暴露出的单晶部份上形成外延成长的含硅层。该含硅外延层厚度约为1,500埃。
实例10：利用氯化氢蚀刻剂的碳化硅的选择性外延-将基板置入加热且维持在700℃下的制程反应室内。使该制程反应室维持在约15托耳的压力下。之后将该基板表面暴露在含有流速为100sccm的硅烷及流速为25slm的氢气的沉积气体流中7秒。将该基板表面暴露在含有流速为5sccm的锗及流速为25slm的氢气的第二沉积气体流中7秒。将基板暴露在含有流速为200sccm的氯化氢及流速为25slm的氢气的蚀刻气体中40秒。沉积气体暴露及蚀刻气体暴露的周期是经重复20次以在该基板暴露出的单晶部份上形成外延成长的含硅层。该含硅外延层厚度约为1,600埃。该基板表面暴露出的介电部分，例如栅极，从该沉积气体形成有限的或不形成多晶硅。
实例11：以氯气蚀刻并且以硼掺杂的硅的选择性外延-将基板置入加热且维持在550℃下的制程反应室内。使该制程反应室维持在约15托耳的压力下。该基板表面是经暴露在含有流速为100sccm的硅烷、流速为3sccm的二硼烷及流速为25slm的氮气的沉积气体流中7秒。之后将基板暴露在含有流速为20sccm的氯气及流速为25slm的氮气的蚀刻气体中10秒。沉积气体暴露及蚀刻气体暴露的周期是经重复50次以在该基板暴露出的单晶部份上形成外延成长的硅层。该硅外延层厚度约为1,000埃。
实例12：以氯气蚀刻并且以硼掺杂的锗化硅的选择性外延-将基板置入加热且维持在550℃下的制程反应室内。使该制程反应室维持在约15托耳的压力下。该基板表面是经暴露在含有流速为100sccm的硅烷、流速为3sccm的锗、流速为3sccm的二硼烷及流速为25slm的氮气的沉积气体流中8秒。之后将基板暴露在含有流速为20sccm的氯气及流速为25slm的氮气的蚀刻气体中10秒。沉积气体暴露及蚀刻气体暴露的周期是经重复50次以在该基板暴露出的单晶部份上形成外延成长的含硅层。该含硅外延层厚度约为1,700埃。
实例13：以氯气蚀刻并且以硼掺杂的锗化硅的选择性外延-将基板置入加热且维持在550℃下的制程反应室内。使该制程反应室维持在约15托耳的压力下。该基板表面是经暴露在含有流速为100sccm的硅烷、流速为3sccm的二硼烷及流速为25slm的氮气的沉积气体流中7秒。之后将该基板表面暴露在含有流速为5sccm的锗及流速为25slm的氮气的第二沉积气体流中7秒。之后将基板暴露在含有流速为20sccm的氯气及流速为25slm的氮气的蚀刻气体中10秒。沉积气体暴露及蚀刻气体暴露的周期是经重复50次以在该基板暴露出的单晶部份上形成外延成长的含硅层。该含硅外延层厚度约为1,800埃。
实例14：以氯气蚀刻并且以磷掺杂的碳化硅的选择性外延-将基板置入加热且维持在550℃下的制程反应室内。使该制程反应室维持在约15托耳的压力下。该基板表面是经暴露在含有流速为100sccm的硅烷、流速为1sccm的甲基硅烷、流速为3sccm的磷化氢及流速为25slm的氮气的沉积气体流中8秒。之后将基板暴露在含有流速为20sccm的氯气及流速为25slm的氮气的蚀刻气体中10秒。沉积气体暴露及蚀刻气体暴露的周期是经重复80次以在该基板暴露出的单晶部份上形成外延成长的含硅层。该含硅外延层厚度约为1,600埃。
实例15：以氯气蚀刻并且以磷掺杂的碳化硅的选择性外延-将基板置入加热且维持在550℃下的制程反应室内。使该制程反应室维持在约15托耳的压力下。该基板表面是经暴露在含有流速为100sccm的硅烷、流速为3sccm的磷化氢及流速为25slm的氮气的沉积气体流中7秒。之后将该基板表面暴露在含有流速为5sccm的甲基硅烷及流速为25slm的氮气的沉积气体流中7秒。之后将基板暴露在含有流速为20sccm的氯气及流速为25slm的氮气的蚀刻气体中10秒。沉积气体暴露及蚀刻气体暴露的周期是经重复80次以在该基板暴露出的单晶部份上形成外延成长的含硅层。该含硅外延层厚度约为1,800埃。
以氯化氢气体和/或氯气来外延生成硅膜的方法
如上所注，本发明发现使用氯气做为硅外延薄膜形成制程的蚀刻剂气体会导致所形成硅外延薄膜有不佳的表面形态。虽然不希望被任何特定理论限制，但咸信氯气会过度强烈地攻击硅外延薄膜表面而造成坑洞或诸如此类者。发现氯气的使用在硅外延薄膜含有碳时是特别有问题的。
在本发明的一实施例中，在硅外延薄膜形成制程的蚀刻阶段期间使用氯气和氯化氢两者。氯化氢的存在似乎降低了氯气的攻击性，即使是在微量的氯化氢可以解离的降低的基板温度下(例如，约600℃或更低)。此外，在AGS制程期间，可在该制程的沉积和蚀刻阶段期间持续通入氯化氢(例如，以改善表面形态)。
图5是在硅外延薄膜形成期间使用氯气的第一方法500的流程图。参见图5，该方法500以步骤501开始。在步骤502中，将一基板置于适于形成外延薄膜的制程反应室(未示出)中。该制程反应室可包含任何适于在一或多个基板上形成外延薄膜的习知外延薄膜反应室。一例示外延薄膜反应室可在能从位于加州圣塔克拉拉的应用材料公司取得的系统和
Figure S05843510620070620D000292
系统中找到，虽然也可使用其它外延薄膜反应室及/或系统。
在置入该制程反应室中后，将基板加热至预期基板及/或制程温度。在本发明的至少一实施例中，可使用低于约700℃的基板及/或制程温度，以改善碳在该制程反应室内形成的任何硅外延层中的并入。在一特定实施例中，可使用范围介于约550至650℃的基板及/或制程温度，而在又另一实施例中，可使用低于约600℃的基板及/或制程温度。可使用其它基板及/或制程温度，包含高于700℃的基板及/或制程温度。
达到预期基板及/或制程温度后，在步骤503中，将该基板暴露在至少一种硅来源中，以在该基板上形成一硅外延薄膜。例如，可将该基板暴露在例如硅烷的硅来源、例如氮气的载气、例如磷或硼或诸如此类者的掺质来源中。可使用任何其它适合的硅来源、载气、掺质来源、或其它气体，例如碳来源、锗来源或如前所述的任何气体。在外延薄膜形成制程期间，一外延层可形成在该基板的任何单晶表面上，而一多晶层可形成在存在于该基板上的任何多晶层及/或任何非晶层上(如前所述者)。
在步骤504中，将该基板暴露在氯化氢和氯气中，以蚀刻在步骤503期间形成在该基板上的硅外延薄膜及/或任何其它薄膜(例如形成在存在于该基板上的多晶或非晶层上的多晶硅)。注意到形成在该基板的单晶表面上的外延薄膜的蚀刻比在步骤503期间形成的任何其它薄膜都要慢。
蚀刻期间氯化氢的存在可降低氯气的攻击性，即使是在微量的氯化氢可以解离的降低的基板及/或制程温度下(例如，约600℃或更低)。在至少一实施例中，可使用流速基本上较大，与氯气相比，的氯化氢。例如，在至少一实施例中，可使用流速大约是氯气流速的6至10倍的氯化氢(虽然可使用较大或较小的氯化氢/氯气比例)。在一特定实施例中，可使用流速约300sccm的氯化氢、流速约30-50sccm的氯气以及流速约10-50slm的氮载气(例如，约20-25slm)。可使用其它流速/比例。
在蚀刻后，可清洁该制程反应室(例如，以氮气及/或另一种惰性气体，持续约20秒或其它适合的时间)，以从该反应室除去任何氯气及/或任何其它不想要的物种/副产物。之后，在步骤505中，决定形成在该基板上的外延薄膜是否具有预期厚度。例如，可测量或根据制程时间及/或在步骤503及/或504期间使用的其它参数来估计该外延薄膜厚度。若该薄膜具有预期厚度，则该方法500在步骤506终止；否则，该方法500回到步骤503并在该基板上执行额外的沉积(步骤503)和蚀刻步骤(504)。步骤503和504可以重复直到达到预期膜厚为止。
通过在步骤504期间使用氯化氢和氯气两者，使用氯气做为主要蚀刻剂的益处(例如低基板及/或制程温度制程，较佳的碳并入等)可以在不降低在方法500期间形成的外延薄膜的表面形态品质下实现。
图6是在硅外延薄膜形成期间使用氯气的第二方法600的流程图。参见图6，该方法600以步骤601开始。在步骤602中，将一基板置于适于形成外延薄膜的制程反应室(未示出)中。该制程反应室可包含任何适于在一或多个基板上形成外延薄膜的习知外延薄膜反应室。一例示外延薄膜反应室可在能从位于加州圣塔克拉拉的应用材料公司取得的
Figure S05843510620070620D000311
系统和
Figure S05843510620070620D000312
系统中找到，虽然也可使用其它外延薄膜反应室及/或系统。
在置入该制程反应室中后，将基板加热至预期基板及/或制程温度。在本发明的至少一实施例中，可使用低于约700℃的基板及/或制程温度，以改善碳在该制程反应室内形成的任何硅外延层中的并入。在一特定实施例中，可使用范围介于约550至650℃的基板及/或制程温度，而在又另一实施例中，可使用低于约600℃的基板及/或制程温度。可使用其它基板及/或制程温度，包含高于700℃的基板及/或制程温度。
达到预期基板及/或制程温度后，在步骤603中，将该基板暴露在至少一种硅来源及氯化氢中，以在该基板上形成一硅外延薄膜。例如，可将该基板暴露在例如硅烷或二硅烷的硅来源、氯化氢、以及例如氮气的载气中。也可使用例如磷或硼的掺质来源、碳来源、锗来源或诸如此类者(如可使用任何其它适合来源及/或气体般)。在外延薄膜形成制程期间，一外延层可形成在该基板的任何单晶表面上，而一多晶层可形成在存在于该基板上的任何多晶层及/或任何非晶层上(如前所述者)。硅外延薄膜形成期间氯化氢的存在可增强硅外延薄膜沉积相对于形成在该基板上的任何其它薄膜(例如多晶层)的选择性，并且可改善外延薄膜表面形态。
在至少一实施例中，可使用流速约300sccm的氯化氢，连同流速约50-150sccm的硅烷的硅来源(或流速约10-40sccm的二硅烷)，以及流速约10sml-50slm的氮载气(例如，约20-25slm)。可使用较大或较小的氯化氢、硅来源及/或载气流速。
在步骤604中，将该基板暴露在氯化氢和氯气中，以蚀刻在步骤603期间形成在该基板上的外延薄膜及/或任何其它薄膜(例如形成在存在于该基板上的多晶或非晶层上的多晶硅)。注意到形成在该基板的单晶表面上的外延薄膜的蚀刻比在步骤603期间形成的任何其它薄膜都要慢。如上所注，氯化氢的存在可降低氯气的攻击性，即使是在微量的氯化氢可以解离的降低的基板及/或制程温度下(例如，约600℃或更低)。
在至少一实施例中，可使用流速基本上较大，与氯气相比，的氯化氢。例如，在至少一实施例中，可使用流速大约是氯气流速的6至10的氯化氢(虽然可使用较大或较小的氯化氢/氯气比例)。在一特定实施例中，可使用流速约300sccm的氯化氢、流速约30-0sccm的氯气以及流速约20至25slm的氮载气(虽然可使用其它流速)。
在蚀刻后，可清洁该制程反应室(例如，以氮气及/或另一种惰性气体，持续约20秒或其它适合的时间)，以从该反应室除去任何氯气及/或任何其它不想要的物种/副产物。之后，在步骤605中，决定形成在该基板上的外延薄膜是否具有预期厚度。例如，可测量或根据制程时间及/或在步骤603及/或604期间使用的其它参数来估计该外延薄膜厚度。若该薄膜具有预期厚度，则该方法600在步骤606终止；否则，该方法600回到步骤603并在该基板上执行额外的沉积步骤(步骤603)和蚀刻步骤(604)。步骤603和604可以重复直到达到预期膜厚为止。
如上所注，通过在步骤604期间使用氯化氢和氯气两者，使用氯气做为主要蚀刻剂的益处(例如低基板及/或制程温度制程，较佳的碳并入等)可以在不降低在方法600期间形成的外延薄膜的表面形态品质下实现。此外，在步骤603期间使用氯化氢可辅助硅外延薄膜的形成，相对于在该基板上的任何其它薄膜的形成。可在步骤603和604中使用相同或不同的氯化氢流速。
图7是在硅外延薄膜形成期间使用氯气的第三方法700的流程图。参见图7，该方法700以步骤701开始。在步骤702中，将一基板置于适于形成外延薄膜的制程反应室(未示出)中。该制程反应室可包含任何适于在一或多个基板上形成外延薄膜的习知外延薄膜反应室。一例示外延薄膜反应室可在能从位于加州圣塔克拉拉的应用材料公司取得的Epi系统和Poly?
Figure S05843510620070620DD000322
统中找到，虽然也可使用其它外延薄膜反应室及/或系统。
在置入该制程反应室中后，将基板加热至预期基板及/或制程温度。在本发明的至少一实施例中，可使用低于约700℃的基板及/或制程温度，以改善碳在该制程反应室内形成的任何硅外延层中的并入。在一特定实施例中，可使用范围介于约550至650℃的基板及/或制程温度，而在又另一实施例中，可使用低于约600℃的基板及/或制程温度。可使用其它基板及/或制程温度，包含高于700℃的基板及/或制程温度。
达到预期基板及/或制程温度后，在步骤703中，将该基板暴露在至少一种硅来源及一种碳来源中，以在该基板上形成一含碳的硅外延薄膜。例如，可将该基板暴露在例如硅烷或二硅烷的硅来源、例如甲烷的碳来源、例如氮气的载气中，或是诸如此类者。也可使用例如磷或硼的掺质来源、锗来源或诸如此类者(如可使用任何其它适合来源及/或气体般)。在外延薄膜形成制程期间，一外延层可形成在该基板的任何单晶表面上，而一多晶层可形成在存在于该基板上的任何多晶层及/或任何非晶层上(如前所述者)。
在至少一实施例中，可使用流速约1-5sccm的甲烷的碳来源，连同流速约50-150sccm的硅烷的硅来源(或流速约10-40sccm的二硅烷)，以及流速约20-25slm的氮载气(虽然可使用较大或较小的碳来源、硅来源及/或载气流速)。若需要的话也可通入氯化氢。
该含碳的外延薄膜可具有，例如，约10至约1600埃的厚度，虽然也可使用其它厚度。例如，可使用约1秒至约300秒的沉积时间，并且在一或多个实施例中约10秒。
在步骤704中，以一封装薄膜来封装该含碳的硅外延薄膜。例如，可通过将该基板暴露在例如硅烷或二硅烷的硅来源以及例如氮气的载气中或诸如此类者，以在该含碳的硅外延薄膜上形成一硅外延薄膜(不具有碳来源)来形成该封装薄膜。可使用与步骤703的基板及/或制程温度相似或不同的基板及/或制程温度。位于该含碳的硅外延薄膜上的封装薄膜的存在可降低氯气和该含碳的硅外延薄膜中的碳(及/或氢气)的反应(在蚀刻期间)，并改善表面形态。例如，因为许多碳来源富含氢，暴露在碳来源中的硅表面可能会显著地氢终结。此种氢终结端面可能在蚀刻期间与氯气有不佳的反应。
在至少一实施例中，可使用一硅外延薄膜来做为该封装薄膜，并且可通过通入流速约50-150sccm的硅烷的硅来源(或流速约10-40sccm的二硅烷)，以及流速约20-25slm的氮载气来形成(虽然可使用较大或较小的硅来源及/或载气流速)。也可如前面参考图6所述般通入氯化氢。
该第一硅外延薄膜可具有约2埃至约500埃的厚度，虽然也可使用其它厚度。例如，可使用约1秒至约100秒的沉积时间，并且在一或多个实施例中约5秒。
在步骤705中，将该基板暴露在氯气中，以蚀刻该封装薄膜及/或在步骤704期间形成的任何其它薄膜(例如形成在存在于该基板上的多晶及/或非晶层上的多晶硅或形成在该含碳的硅外延薄膜上的单晶硅)。例如，在至少一实施例中，可将该基板暴露在流速约30-50sccm的氯气以及流速约20-25slm的氮载气中(虽然可使用较大或较小的氯气及/或氮载气流速)。也可如前面参考图6所述般通入氯化氢。也可使用其它蚀刻剂及/或载气。
在蚀刻后，可清洁该制程反应室(例如，以氮气及/或另一种惰性气体，持续约20秒或其它适合的时间)，以从该反应室除去任何氯气及/或任何其它不想要的物种/副产物。之后，在步骤706中，决定形成在该基板上的外延薄膜是否具有预期厚度。例如，可测量或根据制程时间及/或在步骤703及/或704及/或705期间使用的其它参数来估计该外延薄膜厚度。若该薄膜具有预期厚度，则该方法700在步骤707终止；否则，该方法700回到步骤703，并在该基板上执行额外的沉积步骤(步骤703)、封装步骤(步骤704)和蚀刻步骤(705)。步骤703、704及/或705可以重复直到达到预期膜厚为止。
图8是在硅外延薄膜形成期间使用氯气的第四方法800的流程图。参见图8，该方法800以步骤801开始。在步骤802中，将一基板置于适于形成外延薄膜的制程反应室(未示出)中。该制程反应室可包含任何适于在一或多个基板上形成外延薄膜的习知外延薄膜反应室。一例示外延薄膜反应室可在能从位于加州圣塔克拉拉的应用材料公司取得的
Figure S05843510620070620D000351
系统和
Figure S05843510620070620D000352
系统中找到，虽然也可使用其它外延薄膜反应室及/或系统。
在置入该制程反应室中后，将基板加热至预期基板及/或制程温度。在本发明的至少一实施例中，可使用低于约700℃的基板及/或制程温度，以改善碳在该制程反应室内形成的任何硅外延层中的并入。在一特定实施例中，可使用范围介于约550至650℃的基板及/或制程温度，而在又另一实施例中，可使用低于约600℃的基板及/或制程温度。可使用其它基板及/或制程温度，包含高于700℃的基板及/或制程温度。
达到预期基板及/或制程温度后，在步骤803中，将该基板暴露在至少一种硅来源中(没有碳来源)，以在该基板上形成第一硅外延薄膜。例如，可将该基板暴露在例如硅烷或二硅烷的硅来源、以及例如氮气的载气中。也可使用例如磷或硼的掺质来源、锗来源或诸如此类者(如可使用任何其它适合来源及/或气体般)。在外延薄膜形成制程期间，一外延层可形成在该基板的任何单晶表面上，而一多晶层可形成在存在于该基板上的任何多晶层及/或任何非晶层上(如前所述者)。也可如前面参考图6所述般通入氯化氢。
该第一硅外延薄膜可通过，例如，通入流速约50-150sccm的硅烷的硅来源(或流速约10-40sccm的二硅烷)，以及流速约20-25slm的氮载气来形成(虽然可使用较大或较小的硅来源及/或载气流速)。也可如前面参考图6所述般通入氯化氢。
在至少一实施例中，该第一硅外延薄膜可具有约2埃至约100埃的厚度，虽然也可使用其它厚度。例如，可使用约1秒至约100秒的沉积时间，并且在一或多个实施例中约5秒。
在形成该第一硅外延薄膜后，在步骤804中，将该基板暴露在至少一种硅来源及一种碳来源中，以在该基板上的该第一硅外延薄膜上方形成一含碳的硅外延薄膜。例如，可将该基板暴露在例如硅烷或二硅烷的硅来源、例如甲烷的碳来源、以及例如氮气的载气中。也可使用例如磷或硼的掺质来源、锗来源或诸如此类者(如可使用任何其它适合来源及/或气体般)。在外延薄膜形成制程期间，一含碳的外延层可形成在该基板的任何单晶表面上，而一多晶层可形成在存在于该基板上的任何多晶层及/或任何非晶层上(如前所述者)。
在至少一实施例中，可使用流速约1-5sccm的甲烷的碳来源，连同流速约50-150sccm的硅烷的硅来源(或约10-40sccm的二硅烷)，以及流速约20-25slm的氮载气(虽然可使用较大或较小的硅来源及/或载气流速)。若需要的话也可通入氯化氢。
该含碳的外延薄膜可具有，例如，约2埃至约100埃的厚度，虽然也可使用其它厚度。例如，可使用约1秒至约50秒的沉积时间，并且在一或多个实施例中约10秒。
在形成该含碳的硅外延薄膜后，在步骤805中，将该基板暴露在至少一种硅来源中(没有碳来源)，以在该基板上的该含碳的硅外延薄膜上方形成第二硅外延薄膜。例如，可将该基板暴露在例如硅烷或二硅烷的硅来源、以及例如氮气的载气中。也可使用例如磷或硼的掺质来源、锗来源或诸如此类者(如可使用任何其它适合来源及/或气体般)。位于该含碳的硅外延薄膜上的第二硅外延薄膜的存在可降低氯气和该含碳的硅外延薄膜中的碳(及/或氢气)的反应(在步骤804期间形成)。也可如前面参考图6所述般通入氯化氢。
该第二硅外延薄膜可通过，例如，通入流速约50-150sccm的硅烷的硅来源(或流速约10-40sccm的二硅烷)，以及流速约20-25slm的氮载气来形成(虽然可使用较大或较小的硅来源及/或载气流速)。也可如前面参考图6所述般通入氯化氢。
在至少一实施例中，该第二硅外延薄膜可具有约2埃至约100埃的厚度，虽然也可使用其它厚度。例如，可使用约1秒至约100秒的沉积时间，并且在一或多个实施例中约5秒。
在步骤806中，将该基板暴露在氯气中，以蚀刻至少该第二硅外延薄膜，及/或在步骤805期间形成的任何其它薄膜(例如形成在存在于该基板上的多晶及/或非晶层上的多晶硅及/或形成在该含碳的硅外延薄膜上的单晶硅)。例如，在至少一实施例中，可将该基板暴露在流速约30-50sccm的氯气以及流速约20slm的氮载气中(虽然可使用较大或较小的氯气及/或氮载气流速)。也可如前面参考图6所述般通入氯化氢。
在蚀刻后，可清洁该制程反应室(例如，以氮气及/或另一种惰性气体，持续约20秒或其它适合的时间)，以从该反应室除去任何氯气及/或任何其它不想要的物种/副产物。之后，在步骤807中，决定形成在该基板上的外延薄膜是否具有预期厚度。例如，可测量或根据制程时间及/或在步骤803及/或804及/或805及/或806期间使用的其它参数来估计该外延薄膜厚度。若该薄膜具有预期厚度，则该方法800在步骤808终止；否则，该方法800回到步骤803，并在该基板上执行额外的沉积步骤(步骤803-805)，以及额外的蚀刻步骤(806)。步骤803、804、805及/或806可以重复直到达到预期膜厚为止。
也可使用(第7和8图的)方法700及/或800来封装其它类型的硅外延薄膜(除了含碳的外延薄膜外)。例如，可在步骤703(图7)或步骤804(图8)期间使用例如锗、硼、磷或诸如此类者的来源的额外的元素来源，以形成含额外元素的硅外延薄膜。然后可在步骤704或步骤805期间以与参考第7和8图所述者相似的方法来封装该含额外元素的硅外延薄膜(例如，以避免该含额外元素的硅外延薄膜在步骤705或步骤806期间暴露在氯气中)。
图9是根据本发明提供的一例示外延薄膜形成系统900的方块图。参见图9，该系统900包含一外延反应室902，其包含一基板支撑904及至少一加热模块906。该基板支撑904是适于在外延薄膜形成期间在该外延反应室902中支撑一基板908；而该加热模块906是适于在外延薄膜形成期间在该外延反应室902中加热该基板908。可使用多于一个加热模块，及/或其它加热模块位置。该加热模块906可包含，例如，一灯数组(lamparray)或任何其它适合的加热来源及/或组件。
该系统900也包含与该外延反应室902连接的气体供应器910以及排气系统912，以及与该外延反应室902、该气体供应器910及/或该排气系统912连接的控制器914。该气体供应器910可包含任何来源、载气、蚀刻剂、掺质或该外延反应室902使用的其它气体的来源及/或输送系统。该排气系统912可包含任何适于从该反应室902排放废气、反应产物、或诸如此类者的系统，并且可包含一或多个真空帮浦。
该控制器914可包含一或多个微处理器及/或微控制器，专用硬件、其组合等，其可用来控制该外延反应室902、该气体供应器910及/或该排气系统912的操作。在至少一实施例中，该控制器914可适于运用计算机句柄916来控制该系统900的操作。例如，该控制器914可执行或者启始在此所述的任何方法/制程的一或多个步骤，包含第5-8图的方法500、600、700和800。执行及/或启始此类步骤的任何计算机程序码可经实施为一计算机程序产品。在此所述的每一个计算机程序产品皆可由一计算机可读取的媒体承载(例如，载波讯号(carrier wave signal)、软盘、光盘、DVD、硬盘、随机存取内存等)。
根据本发明的使用氯气和氯化氢两者可在一选择性含硅沉积制程期间运用，例如并流制程(co-flow process)(例如沉积和蚀刻反应同时发生的选择性外延制程)。此外，根据本发明的使用氯气和氯化氢两者可透过硅蚀刻来处理含硅薄膜表面或形成金属氧化物半导体场效晶体管(MOSFET)组件的源极/漏极凹陷区域。可受惠于根据本发明的合并氯气/氯化氢流的例示表面处理制程及/或形成MOSFET的源极/漏极凹陷区域的制程在2005年1月31日提出申请的美国专利申请案第11/047,323号中描述(案号9793)，其在此通过引用其全文的方式并入本文中。在AGS制程期间，可以不同温度执行蚀刻及沉积步骤。例如，沉积温度可比蚀刻温度低，以增加取代的碳的并入。在一特定实施例中，可在沉积期间使用约650℃或更低的基板温度，而在蚀刻期间使用高于约650℃的基板温度。虽然前述是针对本发明的实施例，但本发明的其它及进一步的实施例可在不背离其基本范围下设计出，并且其范围是由下述权利要求决定。

Claims (25)

1.一种在基板上形成外延薄膜的方法，包含：
(a)提供一基板；
(b)将该基板暴露在至少一种硅来源中，以在该基板的至少一部份上形成外延薄膜；以及
(c)将该基板暴露在氯化氢气体和氯气中，以蚀刻该外延薄膜以及在步骤(b)期间形成的任何其它薄膜。
2.如权利要求1所述的方法，进一步包含重复步骤(b)和(c)至少一次。
3.如权利要求1所述的方法，进一步包含在步骤(b)期间将该基板暴露在额外的元素来源中。
4.如权利要求3所述的方法，其中上述的额外的元素来源包含碳来源和锗来源的其中之一。
5.如权利要求3所述的方法，其中上述的额外的元素来源包含硼或磷来源。
6.如权利要求3所述的方法，进一步包含至少在步骤(b)期间使用550至650℃的基板温度。
7.如权利要求6所述的方法，进一步包含至少在步骤(b)期间使用低于600℃的基板温度。
8.如权利要求1所述的方法，进一步包含在步骤(b)期间通入氯化氢。
9.如权利要求8所述的方法，进一步包含在步骤(b)及(c)期间使用相同的氯化氢流速。
10.如权利要求9所述的方法，进一步包含在步骤(c)期间使用为氯气流速的6至10倍的氯化氢流速。
11.如权利要求1所述的方法，进一步包含在步骤(c)期间使用为氯气流速的6至10倍的氯化氢流速。
12.如权利要求1所述的方法，其中上述的步骤(b)包含：
(i)将该基板暴露在碳来源中，以形成含碳的硅外延薄膜；以及
(ii)封装该含碳的硅外延薄膜。
13.如权利要求12所述的方法，其中上述的封装该含碳的硅外延薄膜包含将该基板暴露在没有该碳来源的硅来源中，以在该含碳的硅外延薄膜上形成硅外延薄膜。
14.如权利要求1所述的方法，其中上述的步骤(b)包含：
(i)将该基板暴露在没有碳来源的硅来源中，以形成第一硅外延薄膜；
(ii)将该基板暴露在具有碳来源的硅来源中，以在该第一硅外延薄膜上形成含碳的硅外延薄膜；以及
(iii)将该基板暴露在没有碳来源的硅来源中，以在该含碳的硅外延薄膜上形成第二硅外延薄膜。
15.如权利要求14所述的方法，进一步包含使用步骤(ii)的制程时间的一半的步骤(i)和(iii)的制程时间。
16.一种在基板上形成外延薄膜的方法，该方法至少包含：
(a)提供基板；
(b)将该基板暴露在硅来源和碳来源中，以形成含碳的硅外延薄膜；
(c)以封装薄膜封装该含碳的硅外延薄膜；以及
(d)将该基板暴露在氯化氢气体和氯气中，以蚀刻该封装薄膜。
17.如权利要求16所述的方法，进一步包含重复步骤(b)至(d)至少一次。
18.如权利要求16所述的方法，其中上述的步骤(c)包含将该基板暴露在没有该碳来源的硅来源中，以在该含碳的硅外延薄膜上形成一硅外延薄膜。
19.如权利要求18所述的方法，其中上述的步骤(b)包含：
(i)将该基板暴露在没有碳来源的硅来源中，以形成第一硅外延薄膜；
(ii)将该基板暴露在具有碳来源的硅来源中，以在该第一硅外延薄膜上形成含碳的硅外延薄膜；以及
其中步骤(c)包含：
(iii)将该基板暴露在没有碳来源的硅来源中，以在该含碳的硅外延薄膜上形成第二硅外延薄膜。
20.如权利要求19所述的方法，进一步包含使用步骤(ii)的制程时间的一半的步骤(i)和(iii)的制程时间。
21.如权利要求16所述的方法，进一步包含在步骤(b)期间通入氯化氢。
22.如权利要求16所述的方法，进一步包含在步骤(b)及(c)期间通入氯化氢。
23.一种在基板上形成外延薄膜的方法，该方法至少包含：
(a)提供基板；
(b)将该基板暴露在硅来源和额外元素来源中，以形成含额外元素的硅外延薄膜；
(c)以封装薄膜封装该含额外元素的硅外延薄膜；以及
(d)将该基板暴露在氯化氢气体和氯气中，以蚀刻该封装薄膜。
24.如权利要求23所述的方法，其中上述的步骤(c)包含将该基板暴露在没有该额外元素来源的硅来源中，以在该含额外元素的硅外延薄膜上形成硅外延薄膜。
25.如权利要求23所述的方法，其中上述的步骤(b)包含：
(i)将该基板暴露在没有额外元素来源的硅来源中，以形成第一硅外延薄膜；
(ii)将该基板暴露在具有额外元素来源的硅来源中，以在该第一硅外延薄膜上形成含额外元素的硅外延薄膜；以及
其中步骤(c)包含：
(iii)将该基板暴露在没有额外元素来源的硅来源中，以在该含额外元素的硅外延薄膜上形成第二硅外延薄膜。
CN2005800435106A 2004-12-01 2005-11-30 在硅外延薄膜形成时使用氯气和/或氯化氢 Active CN101116173B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11/001,774 2004-12-01
US11/001,774 US7312128B2 (en) 2004-12-01 2004-12-01 Selective epitaxy process with alternating gas supply
US11/227,974 US7682940B2 (en) 2004-12-01 2005-09-14 Use of Cl2 and/or HCl during silicon epitaxial film formation
US11/227,974 2005-09-14
PCT/US2005/043420 WO2006060543A2 (en) 2004-12-01 2005-11-30 Use of cl2 and/or hcl during silicon epitaxial film formation

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011100794676A Division CN102176411B (zh) 2004-12-01 2005-11-30 在硅外延薄膜形成时使用氯气和/或氯化氢

Publications (2)

Publication Number Publication Date
CN101116173A CN101116173A (zh) 2008-01-30
CN101116173B true CN101116173B (zh) 2011-05-18

Family

ID=36565601

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200580041187.9A Active CN101069264B (zh) 2004-12-01 2005-11-28 具有选择性气体供应的选择性外延工艺
CN2005800435106A Active CN101116173B (zh) 2004-12-01 2005-11-30 在硅外延薄膜形成时使用氯气和/或氯化氢

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200580041187.9A Active CN101069264B (zh) 2004-12-01 2005-11-28 具有选择性气体供应的选择性外延工艺

Country Status (7)

Country Link
US (3) US7312128B2 (zh)
EP (1) EP1829086A4 (zh)
JP (1) JP5303148B2 (zh)
KR (1) KR100938312B1 (zh)
CN (2) CN101069264B (zh)
TW (1) TWI442457B (zh)
WO (1) WO2006060339A2 (zh)

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002306436A1 (en) * 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
JP2006524429A (ja) * 2003-03-28 2006-10-26 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ Ｎドープシリコン層のエピタキシャル成長のための方法
US7192849B2 (en) * 2003-05-07 2007-03-20 Sensor Electronic Technology, Inc. Methods of growing nitride-based film using varying pulses
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7163903B2 (en) 2004-04-30 2007-01-16 Freescale Semiconductor, Inc. Method for making a semiconductor structure using silicon germanium
US7855126B2 (en) * 2004-06-17 2010-12-21 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
WO2006044268A1 (en) * 2004-10-13 2006-04-27 Dow Global Technologies Inc. Catalysed diesel soot filter and process for its use
US7682940B2 (en) 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7438760B2 (en) * 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
US7465650B2 (en) * 2005-04-14 2008-12-16 Micron Technology, Inc. Methods of forming polysilicon-comprising plugs and methods of forming FLASH memory circuitry
KR100642646B1 (ko) * 2005-07-08 2006-11-10 삼성전자주식회사 고진공 화학기상증착 기술을 사용하여 에피택시얼반도체층을 선택적으로 형성하는 방법들 및 이에 사용되는배치형 고진공 화학기상증착 장비들
JP4635051B2 (ja) * 2005-07-29 2011-02-16 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP4534041B2 (ja) * 2005-08-02 2010-09-01 株式会社デンソー 半導体装置の製造方法
US7892905B2 (en) * 2005-08-02 2011-02-22 Globalfoundries Singapore Pte. Ltd. Formation of strained Si channel and Si1-xGex source/drain structures using laser annealing
JP2007056288A (ja) * 2005-08-23 2007-03-08 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
CN101283121B (zh) * 2005-10-05 2012-10-03 应用材料公司 外延薄膜形成的方法与装置
US20090087967A1 (en) * 2005-11-14 2009-04-02 Todd Michael A Precursors and processes for low temperature selective epitaxial growth
EP1960310B1 (en) 2005-11-23 2013-08-21 THE ARIZONA BOARD OF REGENTS, a body corporate acting on behalf of ARIZONA STATE UNIVERSITY Silicon-germanium hydrides and methods for making and using same
WO2007062096A2 (en) * 2005-11-23 2007-05-31 The Arizona Board Of Regents, A Body Corporate Acting On Behalf Of Arizona State University Silicon-germanium hydrides and methods for making and using same
KR100707882B1 (ko) * 2005-12-14 2007-04-13 삼성전자주식회사 선택적 에피택시얼 성장 방법
WO2007078802A2 (en) 2005-12-22 2007-07-12 Asm America, Inc. Epitaxial deposition of doped semiconductor materials
WO2007112058A2 (en) * 2006-03-24 2007-10-04 Applied Materials, Inc. Carbon precursors for use during silicon epitaxial firm formation
US7410875B2 (en) * 2006-04-06 2008-08-12 United Microelectronics Corp. Semiconductor structure and fabrication thereof
WO2007117583A2 (en) * 2006-04-07 2007-10-18 Applied Materials Inc. Cluster tool for epitaxial film formation
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
KR101170210B1 (ko) * 2006-05-01 2012-08-01 어플라이드 머티어리얼스, 인코포레이티드 탄소 합금된 ｓｉ 필름을 사용한 초박형 접합 형성 방법
CA2661047A1 (en) * 2006-05-15 2007-11-22 Arise Technologies Corporation Low-temperature doping processes for silicon wafer devices
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7618866B2 (en) * 2006-06-09 2009-11-17 International Business Machines Corporation Structure and method to form multilayer embedded stressors
JP2008016523A (ja) * 2006-07-04 2008-01-24 Sony Corp 半導体装置およびその製造方法
US7473594B2 (en) * 2006-07-25 2009-01-06 International Business Machines Corporation Raised STI structure and superdamascene technique for NMOSFET performance enhancement with embedded silicon carbon
DE112007001814T5 (de) * 2006-07-31 2009-06-04 Applied Materials, Inc., Santa Clara Verfahren zum Bilden kohlenstoffhaltiger Siliziumepitaxieschichten
US7588980B2 (en) * 2006-07-31 2009-09-15 Applied Materials, Inc. Methods of controlling morphology during epitaxial layer formation
US7837790B2 (en) * 2006-12-01 2010-11-23 Applied Materials, Inc. Formation and treatment of epitaxial layer containing silicon and carbon
US20080132039A1 (en) * 2006-12-01 2008-06-05 Yonah Cho Formation and treatment of epitaxial layer containing silicon and carbon
US7741200B2 (en) * 2006-12-01 2010-06-22 Applied Materials, Inc. Formation and treatment of epitaxial layer containing silicon and carbon
JP5380827B2 (ja) * 2006-12-11 2014-01-08 ソニー株式会社 半導体装置の製造方法
US7960236B2 (en) * 2006-12-12 2011-06-14 Applied Materials, Inc. Phosphorus containing Si epitaxial layers in N-type source/drain junctions
US7897495B2 (en) * 2006-12-12 2011-03-01 Applied Materials, Inc. Formation of epitaxial layer containing silicon and carbon
US8394196B2 (en) * 2006-12-12 2013-03-12 Applied Materials, Inc. Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon
US20080138955A1 (en) * 2006-12-12 2008-06-12 Zhiyuan Ye Formation of epitaxial layer containing silicon
US7704840B2 (en) * 2006-12-15 2010-04-27 Advanced Micro Devices, Inc. Stress enhanced transistor and methods for its fabrication
US20080153266A1 (en) * 2006-12-21 2008-06-26 Interuniversitair Microeletronica Centrum (Imec) Vzw Method to improve the selective epitaxial growth (seg) process
EP2125675A1 (en) * 2007-01-10 2009-12-02 Newcastle Innovation Limited Methods for gassing explosives especially at low temperatures
US20080173239A1 (en) * 2007-01-24 2008-07-24 Yuri Makarov Method, system, and apparatus for the growth of SiC and related or similar material, by chemical vapor deposition, using precursors in modified cold-wall reactor
US9064960B2 (en) * 2007-01-31 2015-06-23 Applied Materials, Inc. Selective epitaxy process control
US7557010B2 (en) * 2007-02-12 2009-07-07 Agere Systems Inc. Method to improve writer leakage in a SiGe bipolar device
US7833883B2 (en) * 2007-03-28 2010-11-16 Intel Corporation Precursor gas mixture for depositing an epitaxial carbon-doped silicon film
US20080242032A1 (en) * 2007-03-29 2008-10-02 Texas Instruments Incorporated Carbon-Doped Epitaxial SiGe
JP5638387B2 (ja) * 2007-04-02 2014-12-10 アリゾナ ボード オブ リージェンツ ア ボディー コーポレート アクティング オン ビハーフ オブ アリゾナ ステイト ユニバーシティＡＲＩＺＯＮＡ ＢＯＡＲＤ ＯＦ ＲＥＧＥＮＴＳ，ａ ｂｏｄｙ ｃｏｒｐｏｒａｔｅ ａｃｔｉｎｇ ｏｎ ｂｅｈａｌｆ ｏｆ ＡＲＩＺＯＮＡ ＳＴＡＴＥ ＵＮＩＶＥＲＳＩＴＹ ハロシリルゲルマンの新規な製造方法および使用方法
US8282733B2 (en) * 2007-04-02 2012-10-09 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor apparatus
JP2008277777A (ja) * 2007-04-02 2008-11-13 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP5380794B2 (ja) * 2007-06-22 2014-01-08 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体層の形成方法
US9209088B2 (en) * 2007-08-01 2015-12-08 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7759199B2 (en) 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
US7776698B2 (en) 2007-10-05 2010-08-17 Applied Materials, Inc. Selective formation of silicon carbon epitaxial layer
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
US7700424B2 (en) * 2008-02-27 2010-04-20 Applied Materials, Inc. Method of forming an embedded silicon carbon epitaxial layer
US8293592B2 (en) 2008-04-16 2012-10-23 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
US20090267118A1 (en) * 2008-04-29 2009-10-29 International Business Machines Corporation Method for forming carbon silicon alloy (csa) and structures thereof
JP2010021525A (ja) * 2008-06-13 2010-01-28 Toshiba Corp 半導体装置の製造方法
US8471307B2 (en) * 2008-06-13 2013-06-25 Texas Instruments Incorporated In-situ carbon doped e-SiGeCB stack for MOS transistor
DE102008035816B4 (de) * 2008-07-31 2011-08-25 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
US8361895B2 (en) * 2008-09-16 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-shallow junctions using atomic-layer doping
US8373233B2 (en) * 2008-11-13 2013-02-12 Applied Materials, Inc. Highly N-type and P-type co-doping silicon for strain silicon application
JP5045686B2 (ja) * 2009-01-26 2012-10-10 ソニー株式会社 半導体装置の製造方法
US8486191B2 (en) * 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US7994015B2 (en) 2009-04-21 2011-08-09 Applied Materials, Inc. NMOS transistor devices and methods for fabricating same
JP5381382B2 (ja) * 2009-06-19 2014-01-08 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8207023B2 (en) * 2009-08-06 2012-06-26 Applied Materials, Inc. Methods of selectively depositing an epitaxial layer
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8999798B2 (en) * 2009-12-17 2015-04-07 Applied Materials, Inc. Methods for forming NMOS EPI layers
KR101714003B1 (ko) 2010-03-19 2017-03-09 삼성전자 주식회사 패시티드 반도체패턴을 갖는 반도체소자 형성방법 및 관련된 소자
JP2012004275A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
KR20130139844A (ko) * 2010-07-02 2013-12-23 매티슨 트라이-개스, 인크. Si-함유 재료 및 치환적으로 도핑된 결정성 si-함유 재료의 선택적 에피택시
US8076250B1 (en) * 2010-10-06 2011-12-13 Applied Materials, Inc. PECVD oxide-nitride and oxide-silicon stacks for 3D memory application
US20230352333A1 (en) * 2010-11-18 2023-11-02 Monolithic 3D Inc. 3d semiconductor devices and structures with at least two single-crystal layers
US11876011B2 (en) * 2010-11-18 2024-01-16 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
EP2641264A4 (en) * 2010-11-19 2015-02-18 Commissariat L Energie Atomique Et Aux Energies Alternatives HIGH LOW DEPTH SEMICONDUCTOR LAYER OBTAINED BY A CYCLIC SELECTIVE EPITAXIAL DEPOSITION METHOD
JP5847566B2 (ja) 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US10011920B2 (en) * 2011-02-23 2018-07-03 International Business Machines Corporation Low-temperature selective epitaxial growth of silicon for device integration
FR2973566A1 (fr) * 2011-04-01 2012-10-05 St Microelectronics Crolles 2 Procédé de formation d'une couche epitaxiee, en particulier sur des régions de source et de drain de transistor a appauvrissement total
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process
GB2495949B (en) * 2011-10-26 2015-03-11 Anvil Semiconductors Ltd Silicon carbide epitaxy
US9515222B2 (en) 2011-10-26 2016-12-06 Anvil Semiconductors Limited Gallium nitride on 3C—SiC composite wafer
US9053939B2 (en) 2011-11-23 2015-06-09 International Business Machines Corporation Heterojunction bipolar transistor with epitaxial emitter stack to improve vertical scaling
US8728897B2 (en) 2012-01-03 2014-05-20 International Business Machines Corporation Power sige heterojunction bipolar transistor (HBT) with improved drive current by strain compensation
CN102530936A (zh) * 2012-01-03 2012-07-04 西安电子科技大学 基于Cl2反应的SiC衬底上制备石墨烯的方法
US8592916B2 (en) 2012-03-20 2013-11-26 International Business Machines Corporation Selectively raised source/drain transistor
CN102610529A (zh) * 2012-03-31 2012-07-25 上海华力微电子有限公司 基于体硅的三维阵列式后栅型SiNWFET制备方法
US8664069B2 (en) 2012-04-05 2014-03-04 United Microelectronics Corp. Semiconductor structure and process thereof
US20140120678A1 (en) * 2012-10-29 2014-05-01 Matheson Tri-Gas Methods for Selective and Conformal Epitaxy of Highly Doped Si-containing Materials for Three Dimensional Structures
JP5488675B2 (ja) * 2012-11-14 2014-05-14 ソニー株式会社 半導体装置の製造方法
US9564321B2 (en) * 2013-03-11 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Cyclic epitaxial deposition and etch processes
JP2014189442A (ja) * 2013-03-27 2014-10-06 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法
US9099423B2 (en) 2013-07-12 2015-08-04 Asm Ip Holding B.V. Doped semiconductor films and processing
US9252014B2 (en) 2013-09-04 2016-02-02 Globalfoundries Inc. Trench sidewall protection for selective epitaxial semiconductor material formation
WO2016067918A1 (ja) 2014-10-31 2016-05-06 富士電機株式会社 炭化珪素エピタキシャル膜の成長方法
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统
CN104851781B (zh) * 2015-06-08 2020-04-14 国网智能电网研究院 一种n型低偏角碳化硅外延片的制备方法
US9647122B2 (en) 2015-09-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
US10032873B2 (en) * 2015-09-15 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
JP6951715B2 (ja) * 2016-09-15 2021-10-20 株式会社Flosfia 半導体膜の製造方法及び半導体膜並びにドーピング用錯化合物及びドーピング方法
US9966438B2 (en) 2016-09-19 2018-05-08 Applied Materials, Inc. Method of doped germanium formation
TWI812984B (zh) 2016-12-12 2023-08-21 美商應用材料股份有限公司 形成應變通道層的方法
US10504723B2 (en) 2017-01-05 2019-12-10 Applied Materials, Inc. Method and apparatus for selective epitaxy
US9923081B1 (en) 2017-04-04 2018-03-20 Applied Materials, Inc. Selective process for source and drain formation
US10256322B2 (en) 2017-04-04 2019-04-09 Applied Materials, Inc. Co-doping process for n-MOS source drain application
TWI711716B (zh) 2017-06-06 2020-12-01 美商應用材料股份有限公司 使用沉積-處理-蝕刻製程之矽的選擇性沉積
US11374112B2 (en) * 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) * 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US20190385828A1 (en) * 2018-06-19 2019-12-19 Lam Research Corporation Temperature control systems and methods for removing metal oxide films
KR102637397B1 (ko) * 2018-07-17 2024-02-16 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 방법, 기판 처리 장치, 프로그램 및 반도체 장치의 제조 방법
US10566191B1 (en) 2018-08-30 2020-02-18 Atomera Incorporated Semiconductor device including superlattice structures with reduced defect densities
US10811498B2 (en) 2018-08-30 2020-10-20 Atomera Incorporated Method for making superlattice structures with reduced defect densities
US10978295B2 (en) * 2019-06-19 2021-04-13 Micron Technology, Inc. Epitaxial growth on semiconductor structures
CN110578166A (zh) * 2019-10-15 2019-12-17 上海新昇半导体科技有限公司 外延生长设备和外延生长方法
EP3832696A1 (en) 2019-12-06 2021-06-09 Imec VZW Formation of a sige(:b):ga layer
FR3105571B1 (fr) * 2019-12-18 2023-01-13 Commissariat Energie Atomique Procédé de formation d’une couche par épitaxie cyclée
WO2021171458A1 (ja) * 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法
US20230223257A1 (en) * 2022-01-12 2023-07-13 Applied Materials, Inc. Methods of epitaxially growing boron-containing structures

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US546806A (en) * 1895-09-24 Frequency-c hanger
US620487A (en) * 1899-02-28 mcfetridge
US3675619A (en) * 1969-02-25 1972-07-11 Monsanto Co Apparatus for production of epitaxial films
NL187942C (nl) * 1980-08-18 1992-02-17 Philips Nv Zenerdiode en werkwijze ter vervaardiging daarvan.
US4578142A (en) * 1984-05-10 1986-03-25 Rca Corporation Method for growing monocrystalline silicon through mask layer
US5294286A (en) * 1984-07-26 1994-03-15 Research Development Corporation Of Japan Process for forming a thin film of silicon
US5693139A (en) 1984-07-26 1997-12-02 Research Development Corporation Of Japan Growth of doped semiconductor monolayers
EG18056A (en) * 1986-02-18 1991-11-30 Solarex Corp Dispositif feedstock materials useful in the fabrication of hydrogenated amorphous silicon alloys for photo-voltaic devices and other semiconductor devices
JPH0639357B2 (ja) * 1986-09-08 1994-05-25 新技術開発事業団 元素半導体単結晶薄膜の成長方法
US5607511A (en) * 1992-02-21 1997-03-04 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US5221556A (en) 1987-06-24 1993-06-22 Epsilon Technology, Inc. Gas injectors for reaction chambers in CVD systems
US5112439A (en) * 1988-11-30 1992-05-12 Mcnc Method for selectively depositing material on substrates
JPH0824191B2 (ja) 1989-03-17 1996-03-06 富士通株式会社 薄膜トランジスタ
AU5977190A (en) * 1989-07-27 1991-01-31 Nishizawa, Junichi Impurity doping method with adsorbed diffusion source
US5294266A (en) * 1989-07-28 1994-03-15 Metallgesellschaft Aktiengesellschaft Process for a passivating postrinsing of conversion layers
JP2880322B2 (ja) * 1991-05-24 1999-04-05 キヤノン株式会社 堆積膜の形成方法
US5480818A (en) * 1992-02-10 1996-01-02 Fujitsu Limited Method for forming a film and method for manufacturing a thin film transistor
JP2917694B2 (ja) 1992-04-02 1999-07-12 日本電気株式会社 化合物半導体気相成長方法及びその装置
JPH0750690B2 (ja) 1992-08-21 1995-05-31 日本電気株式会社 ハロゲン化物を用いる半導体結晶のエピタキシャル成長方法とその装置
US5273930A (en) 1992-09-03 1993-12-28 Motorola, Inc. Method of forming a non-selective silicon-germanium epitaxial film
JP3265042B2 (ja) * 1993-03-18 2002-03-11 東京エレクトロン株式会社 成膜方法
JPH0729897A (ja) * 1993-06-25 1995-01-31 Nec Corp 半導体装置の製造方法
US5372860A (en) 1993-07-06 1994-12-13 Corning Incorporated Silicon device production
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
US5796116A (en) * 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
US6342277B1 (en) 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US5916365A (en) * 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
US5807792A (en) * 1996-12-18 1998-09-15 Siemens Aktiengesellschaft Uniform distribution of reactants in a device layer
US6335280B1 (en) * 1997-01-13 2002-01-01 Asm America, Inc. Tungsten silicide deposition process
DE19702200A1 (de) * 1997-01-23 1998-07-30 Hoechst Schering Agrevo Gmbh Phenylsulfonylharnstoffe, Verfahren zu ihrer Herstellung und ihre Verwendung als Herbizide und Pflanzenwachstumsregulatoren
TW417249B (en) * 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
US6118216A (en) * 1997-06-02 2000-09-12 Osram Sylvania Inc. Lead and arsenic free borosilicate glass and lamp containing same
US6287965B1 (en) * 1997-07-28 2001-09-11 Samsung Electronics Co, Ltd. Method of forming metal layer using atomic layer deposition and semiconductor device having the metal layer as barrier metal layer or upper or lower electrode of capacitor
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
KR100269306B1 (ko) 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
KR100261017B1 (ko) * 1997-08-19 2000-08-01 윤종용 반도체 장치의 금속 배선층을 형성하는 방법
US6749687B1 (en) * 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
US6042654A (en) * 1998-01-13 2000-03-28 Applied Materials, Inc. Method of cleaning CVD cold-wall chamber and exhaust lines
US6514880B2 (en) 1998-02-05 2003-02-04 Asm Japan K.K. Siloxan polymer film on semiconductor substrate and method for forming same
US6383955B1 (en) * 1998-02-05 2002-05-07 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
TW437017B (en) * 1998-02-05 2001-05-28 Asm Japan Kk Silicone polymer insulation film on semiconductor substrate and method for formation thereof
US6797558B2 (en) * 2001-04-24 2004-09-28 Micron Technology, Inc. Methods of forming a capacitor with substantially selective deposite of polysilicon on a substantially crystalline capacitor dielectric layer
US6159852A (en) 1998-02-13 2000-12-12 Micron Technology, Inc. Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor
DE69923436T2 (de) * 1998-03-06 2006-01-05 Asm America Inc., Phoenix Verfahren zum beschichten von silizium mit hoher kantenabdeckung
JP4214585B2 (ja) * 1998-04-24 2009-01-28 富士ゼロックス株式会社 半導体デバイス、半導体デバイスの製造方法及び製造装置
US6025627A (en) * 1998-05-29 2000-02-15 Micron Technology, Inc. Alternate method and structure for improved floating gate tunneling devices
KR100275738B1 (ko) * 1998-08-07 2000-12-15 윤종용 원자층 증착법을 이용한 박막 제조방법
JP4204671B2 (ja) * 1998-09-11 2009-01-07 三菱電機株式会社 半導体装置の製造方法
KR100287180B1 (ko) * 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
KR100327328B1 (ko) 1998-10-13 2002-05-09 윤종용 부분적으로다른두께를갖는커패시터의유전막형성방버뵤
US6319789B1 (en) * 1999-01-25 2001-11-20 Micron Techonology, Inc. Method for improved processing and etchback of a container capacitor
US6305314B1 (en) 1999-03-11 2001-10-23 Genvs, Inc. Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US6200893B1 (en) * 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
US6124158A (en) * 1999-06-08 2000-09-26 Lucent Technologies Inc. Method of reducing carbon contamination of a thin dielectric film by using gaseous organic precursors, inert gas, and ozone to react with carbon contaminants
US6391785B1 (en) * 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6511539B1 (en) * 1999-09-08 2003-01-28 Asm America, Inc. Apparatus and method for growth of a thin film
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
FI117942B (fi) 1999-10-14 2007-04-30 Asm Int Menetelmä oksidiohutkalvojen kasvattamiseksi
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
US6291319B1 (en) * 1999-12-17 2001-09-18 Motorola, Inc. Method for fabricating a semiconductor structure having a stable crystalline interface with silicon
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6821417B2 (en) * 2000-01-12 2004-11-23 The Board Of Governors, State Of Rhode Island And Providence Plantations Chromatographic and electrophoretic separation of chemicals using electrically conductive polymers
EP1123991A3 (en) 2000-02-08 2002-11-13 Asm Japan K.K. Low dielectric constant materials and processes
US6492283B2 (en) * 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
EP1266054B1 (en) * 2000-03-07 2006-12-20 Asm International N.V. Graded thin films
US6395221B1 (en) * 2000-03-23 2002-05-28 Mdy Engineering Corp. Tilting rotary furnace system for recovery of non-ferrous metals from scrap or dross and method of operation
KR100363088B1 (ko) * 2000-04-20 2002-12-02 삼성전자 주식회사 원자층 증착방법을 이용한 장벽 금속막의 제조방법
US6458718B1 (en) 2000-04-28 2002-10-01 Asm Japan K.K. Fluorine-containing materials and processes
US6630413B2 (en) * 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
WO2001099166A1 (en) * 2000-06-08 2001-12-27 Genitech Inc. Thin film forming method
SG99865A1 (en) * 2000-07-04 2003-11-27 Univ Singapore Photoinduced coversion of polyaniline from an insulating state to a conducting state
KR100373853B1 (ko) * 2000-08-11 2003-02-26 삼성전자주식회사 반도체소자의 선택적 에피택시얼 성장 방법
US6461909B1 (en) 2000-08-30 2002-10-08 Micron Technology, Inc. Process for fabricating RuSixOy-containing adhesion layers
US20020163013A1 (en) * 2000-09-11 2002-11-07 Kenji Toyoda Heterojunction bipolar transistor
US6969539B2 (en) * 2000-09-28 2005-11-29 President And Fellows Of Harvard College Vapor deposition of metal oxides, silicates and phosphates, and silicon dioxide
KR100378186B1 (ko) * 2000-10-19 2003-03-29 삼성전자주식회사 원자층 증착법으로 형성된 박막이 채용된 반도체 소자 및그 제조방법
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
EP1340269B1 (en) * 2000-11-30 2009-02-25 Asm International N.V. Thin films for magnetic devices
KR100385947B1 (ko) 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
KR20020049875A (ko) * 2000-12-20 2002-06-26 윤종용 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법
JP2002198525A (ja) * 2000-12-27 2002-07-12 Toshiba Corp 半導体装置及びその製造方法
KR100393208B1 (ko) * 2001-01-15 2003-07-31 삼성전자주식회사 도핑된 다결정 실리콘-저매니움막을 이용한 반도체 소자및 그 제조방법
US6426265B1 (en) * 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6528374B2 (en) 2001-02-05 2003-03-04 International Business Machines Corporation Method for forming dielectric stack without interfacial layer
US7026219B2 (en) 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
AU2002306436A1 (en) * 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US20020117399A1 (en) * 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via
JP3547419B2 (ja) * 2001-03-13 2004-07-28 株式会社東芝 半導体装置及びその製造方法
KR100500013B1 (ko) * 2001-04-02 2005-07-12 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
JP2002343790A (ja) 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
JP2004533118A (ja) * 2001-05-30 2004-10-28 エーエスエム アメリカ インコーポレイテッド 低温搬入出およびベーク
US6828218B2 (en) * 2001-05-31 2004-12-07 Samsung Electronics Co., Ltd. Method of forming a thin film using atomic layer deposition
US6391803B1 (en) * 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
US6861334B2 (en) * 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6806145B2 (en) * 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
KR100434698B1 (ko) * 2001-09-05 2004-06-07 주식회사 하이닉스반도체 반도체소자의 선택적 에피성장법
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US20030072884A1 (en) * 2001-10-15 2003-04-17 Applied Materials, Inc. Method of titanium and titanium nitride layer deposition
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6743681B2 (en) * 2001-11-09 2004-06-01 Micron Technology, Inc. Methods of Fabricating Gate and Storage Dielectric Stacks having Silicon-Rich-Nitride
US6551893B1 (en) * 2001-11-27 2003-04-22 Micron Technology, Inc. Atomic layer deposition of capacitor dielectric
US6773507B2 (en) * 2001-12-06 2004-08-10 Applied Materials, Inc. Apparatus and method for fast-cycle atomic layer deposition
US7081271B2 (en) * 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US6696332B2 (en) * 2001-12-26 2004-02-24 Texas Instruments Incorporated Bilayer deposition to avoid unwanted interfacial reactions during high K gate dielectric processing
US6620670B2 (en) * 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3
AU2003238853A1 (en) * 2002-01-25 2003-09-02 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6911391B2 (en) * 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
CN1437073A (zh) * 2002-02-05 2003-08-20 旺宏电子股份有限公司 有机底部抗反射涂布层的蚀刻方法
JP3914064B2 (ja) * 2002-02-28 2007-05-16 富士通株式会社 混晶膜の成長方法及び装置
US7105891B2 (en) * 2002-07-15 2006-09-12 Texas Instruments Incorporated Gate structure and method
US6723658B2 (en) * 2002-07-15 2004-04-20 Texas Instruments Incorporated Gate structure and method
US7449385B2 (en) * 2002-07-26 2008-11-11 Texas Instruments Incorporated Gate dielectric and method
US6919251B2 (en) * 2002-07-31 2005-07-19 Texas Instruments Incorporated Gate dielectric and method
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
KR100542736B1 (ko) * 2002-08-17 2006-01-11 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
US6979287B2 (en) * 2002-08-19 2005-12-27 Avi Elbaz Proprioceptive and kinesthetic footwear
US7199023B2 (en) * 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US6759286B2 (en) * 2002-09-16 2004-07-06 Ajay Kumar Method of fabricating a gate structure of a field effect transistor using a hard mask
CN1249787C (zh) * 2002-12-19 2006-04-05 友达光电股份有限公司 避免硅层蚀刻不均匀的方法
US6998305B2 (en) * 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition
US7029995B2 (en) * 2003-06-13 2006-04-18 Asm America, Inc. Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7045432B2 (en) * 2004-02-04 2006-05-16 Freescale Semiconductor, Inc. Method for forming a semiconductor device with local semiconductor-on-insulator (SOI)
US7144779B2 (en) * 2004-09-01 2006-12-05 Micron Technology, Inc. Method of forming epitaxial silicon-comprising material
US7312128B2 (en) 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Shigemitsu Maruno,etl..Selective Epitaxial Growth bt Ultrahigh-Vacuum ChemicalVapor Deposition with Alternating Gas Supply of Si2H6 andCl2.The Japan Society of Applied Physics39 11.2000,39(11),6139-6142.
Shigemitsu Maruno,etl..Selective Epitaxial Growth bt Ultrahigh-Vacuum ChemicalVapor Deposition with Alternating Gas Supply of Si2H6 andCl2.The Japan Society of Applied Physics39 11.2000,39(11),6139-6142. *

Also Published As

Publication number Publication date
US20060115934A1 (en) 2006-06-01
EP1829086A2 (en) 2007-09-05
TWI442457B (zh) 2014-06-21
JP2008522437A (ja) 2008-06-26
US7572715B2 (en) 2009-08-11
US7312128B2 (en) 2007-12-25
US20060216876A1 (en) 2006-09-28
CN101116173A (zh) 2008-01-30
KR20070086439A (ko) 2007-08-27
EP1829086A4 (en) 2009-07-01
KR100938312B1 (ko) 2010-01-22
CN101069264B (zh) 2017-05-10
TW200636826A (en) 2006-10-16
WO2006060339A2 (en) 2006-06-08
WO2006060339A3 (en) 2007-01-25
WO2006060339B1 (en) 2007-03-08
US20070207596A1 (en) 2007-09-06
JP5303148B2 (ja) 2013-10-02
US7521365B2 (en) 2009-04-21
CN101069264A (zh) 2007-11-07

Similar Documents

Publication Publication Date Title
CN101116173B (zh) 在硅外延薄膜形成时使用氯气和/或氯化氢
CN102176411B (zh) 在硅外延薄膜形成时使用氯气和/或氯化氢
CN101401202B (zh) 选择性沉积
CN101404250B (zh) 硅碳外延层的选择性形成
US7598178B2 (en) Carbon precursors for use during silicon epitaxial film formation
US7166528B2 (en) Methods of selective deposition of heavily doped epitaxial SiGe
TWI400744B (zh) 含矽與碳磊晶層之形成
JP5115970B2 (ja) 選択エピタキシープロセス制御
US20080026149A1 (en) Methods and systems for selectively depositing si-containing films using chloropolysilanes
JP2007537601A (ja) 選択的堆積プロセスを使用したｍｏｓｆｅｔデバイスの作製方法
JP2009521801A (ja) ドープされた半導体物質のエピタキシャル堆積
JP2013531899A (ja) Ｓｉ−含有材料および置換的にドーピングされた結晶性ｓｉ−含有材料の選択エピタキシー
KR20070022046A (ko) 선택적인 증착 프로세스들을 이용하여 ｍｏｓｆｅｔ 소자를제조하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: Applied Materials Inc.

Address before: American California

Patentee before: Applied Materials Inc.