CN101120294B - 管理电子设备中的时钟速度的系统和方法 - Google Patents

管理电子设备中的时钟速度的系统和方法 Download PDF

Info

Publication number
CN101120294B
CN101120294B CN2005800202943A CN200580020294A CN101120294B CN 101120294 B CN101120294 B CN 101120294B CN 2005800202943 A CN2005800202943 A CN 2005800202943A CN 200580020294 A CN200580020294 A CN 200580020294A CN 101120294 B CN101120294 B CN 101120294B
Authority
CN
China
Prior art keywords
bus
equipment
frequency
clock
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800202943A
Other languages
English (en)
Other versions
CN101120294A (zh
Inventor
M·亨森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vlsi Technology Co Ltd
Original Assignee
SigmaTel LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36010694&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101120294(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by SigmaTel LLC filed Critical SigmaTel LLC
Publication of CN101120294A publication Critical patent/CN101120294A/zh
Application granted granted Critical
Publication of CN101120294B publication Critical patent/CN101120294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B9/00—Screening or protective devices for wall or similar openings, with or without operating or securing mechanisms; Closures of similar construction
    • E06B9/52—Devices affording protection against insects, e.g. fly screens; Mesh windows for other purposes
    • E06B9/54—Roller fly screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B9/00—Screening or protective devices for wall or similar openings, with or without operating or securing mechanisms; Closures of similar construction
    • E06B9/52—Devices affording protection against insects, e.g. fly screens; Mesh windows for other purposes
    • E06B2009/527—Mounting of screens to window or door
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B9/00—Screening or protective devices for wall or similar openings, with or without operating or securing mechanisms; Closures of similar construction
    • E06B9/56—Operating, guiding or securing devices or arrangements for roll-type closures; Spring drums; Tape drums; Counterweighting arrangements therefor
    • E06B9/78—Operating, guiding or securing devices or arrangements for roll-type closures; Spring drums; Tape drums; Counterweighting arrangements therefor for direct manual operation, e.g. by tassels, by handles
    • E06B2009/785—Operating, guiding or securing devices or arrangements for roll-type closures; Spring drums; Tape drums; Counterweighting arrangements therefor for direct manual operation, e.g. by tassels, by handles by belts, straps, bands, tapes, cords, tassels
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B9/00—Screening or protective devices for wall or similar openings, with or without operating or securing mechanisms; Closures of similar construction
    • E06B9/56—Operating, guiding or securing devices or arrangements for roll-type closures; Spring drums; Tape drums; Counterweighting arrangements therefor
    • E06B9/80—Safety measures against dropping or unauthorised opening; Braking or immobilising devices; Devices for limiting unrolling
    • E06B2009/801—Locking arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

公开了一种控制时钟频率的方法，该方法包括监控与系统内部的总线耦合的多个主设备。该方法还包括接收来自多个主设备的至少一个中的输入。该输入可以是增加总线时钟频率的请求。此外，该方法包括响应所述请求以选择性地增加总线的时钟频率。

Description

管理电子设备中的时钟速度的系统和方法
技术领域
本公开的内容涉及电子设备和管理电子设备内部的时钟速度。
背景技术
随着科技的进步，便携式多媒体设备被设计成功能增加并且效率提高从而支持那些功能。例如，随着便携式音频播放器内部存储器(例如MPEG-1音频层3(MP3)播放器)增加，对快速和有效地存取存储的音频文件的需求也增加。一种增加MP3播放器性能和提供较快速存取存储的文件的方法是增加在设备中所使用时钟的时钟频率。然而，随着时钟频率的增加而具有更多的性能，MP3播放器的功率损耗也增加。
因此，需要一种控制电子设备中的时钟频率的改进的系统和方法以有选择地传递更快的时钟速度。
发明内容
按照本发明的第一方面，提供了一种控制总线的时钟频率的方法，该方法包括：监控与系统内部的总线耦合的多个主设备；接收来自多个主设备的至少一个的输入，其中所述输入是请求增加总线的时钟频率；并且响应所述请求，选择性地增加总线的时钟频率。
按照本发明的第二方面，提供了一种控制耦合到多个设备的总线的时钟频率的方法，该方法包括：监控与总线耦合的多个设备；接收来自多个设备的至少一个中的总线主请求，其中总线主请求是通过总线进行通信的请求；以及确定多个设备中的至少一个是否是优选设备；以及当多个设备中的至少一个是优选设备时为多个设备中的至少一个设置高频标志。
按照本发明的第三方面，提供了一种控制与多个设备耦合的总线的时钟频率的方法，该方法包括：监控与总线耦合的多个设备；确定请求总线访问的主设备的数量；确定请求总线访问的主设备的数量是否大于阈值；以及当数量大于阈值时，为主活动水平设置高频标志。
按照本发明的第四方面，提供了一种系统，包括：总线；与总线耦合的至少一个主设备；与总线耦合的至少一个从设备；以及与所述至少一个主设备和至少一个从设备不同的时钟控制器，所述时钟控制器与所述总线耦合，其中时钟控制器输出可变时钟频率，该可变时钟频率响应来自至少一个主设备的一个或者多个输入而变化。
按照本发明的第五方面，提供了一种系统，包括：总线；与总线耦合的第一主设备，其中第一主设备提供第一触发输入作为增加与所述总线相关的可变时钟频率的请求；以及可编程时钟控制器，用来响应第一触发输入调整可变时钟频率的指令，其中响应所述请求提供可变时钟频率。
附图说明
图1是示出电子系统的框图；
图2是示出了在所示的电子系统内部设置总线速度控制标志的方法的流程图；
图3是示出了在所示的电子系统内部设置总线速度控制标志的方法的可替换实施例的流程图；
图4是示出了在所示的电子系统内部设置总线速度控制标志的方法的可替换实施例的流程图；
图5是示出了在所示的电子系统内部设置总线速度控制标志的方法的另一可替换实施例的流程图；以及
图6是示出了在电子系统内部监控一个或者多个速度控制标志的方法的流程图。
具体实施方式
控制时钟频率的方法被公开并且包括监控在系统内与总线相耦合的多个主设备。该方法还包括从多个主设备的至少一个中接收输入。该输入可以是增加总线的时钟频率的请求。进一步，方法还包括响应所述请求选择性地增加总线的时钟频率。
在一个特定的实施例中，该方法包括确定是否激活请求以增加总线的时钟频率以及设置高频标志。在另一个特定的实施例中，该方法包括清除高频标志。此外，在另一个特定实施例中，该方法包括监控多个高频标志和当多个高频标志中的至少一个被设置时增加时钟频率。在另一个特定的实施例中，该方法包括当多个高频标志中没有一个被设置时减少时钟频率到低速模式。
依然在另一个特定实施例中，该方法包括在设置高频标志之前确定多个主设备的至少一个是否是优选设备。优选的设备可以是处理器，输入/输出总线控制器，直接存储器存取(DMA)控制器，纠错码模块，以及外部存储接口。
在另一个特定的实施例中，该方法包括确定请求总线存取的多个主设备，确定请求总线存取的主设备的数量是否大于阈值，以及当数量大于阈值时为主活动水平(activity level)设置高频标志。在另一个特定的实施例中，当请求总线存取的主设备的数量小于阈值时，该方法包括清除为主活动水平预先设置的高频标志。
在另一个实施例中，公开了一种控制与多个设备耦合的总线的时钟频率的方法并且该方法包括监控与总线相耦合的多个设备和接收来自多个设备的至少一个中的总线主请求。总线主请求可以是通过总线进行通信的请求。在这个特定的实施例中，该方法还包括确定多个设备中的至少一个是否是优选设备以及当多个设备中的至少一个是优选设备时为多个设备的至少一个设置高频标志。
在另一个实施例中，公开了一种控制与多个设备相耦合的总线的时钟频率的方法并且该方法包括监控与总线相耦合的多个设备，确定请求总线访问的多个主设备，确定请求总线访问的主设备的数量是否大于阈值，并且当数量大于阈值时为主活动水平设置高频标志。
在另一个实施例中，公开了一种系统并且该系统包括：总线，与总线耦合的至少一个主设备，与总线耦合的至少一个从设备，以及与至少一个主设备耦合的时钟控制器。时钟控制器可以输出可变的时钟频率，该时钟频率响应来自至少一个主设备的一个或者多个输入而变化。
在另一个实施例中，公开了一种系统并且该系统包括：总线和与总线耦合的第一主设备。第一主设备可以提供第一触发输入作为增加可变时钟频率的请求。另外，系统包括在其中具有嵌入式计算机程序的可编程时钟控制器。在这个实施例中，计算机程序包括响应第一触发输入以调整可变时钟频率的指令。响应所述请求而提供可变时钟频率。
根据应用需求，在此描述的不同系统，模块，电路，设备或者元件的功能可以通过硬件(包括离散元件，集成电路和单片系统“SoC”)，固件(包括专用集成电路和可编程芯片)和/或软件或者它们的组合来实现。
图1描述了一种根据说明性实施例的电子系统，通常用100来标注，其包括通过总线102连接的多个设备。在特定实施例中，总线102是用于SoC互连的高级微处理器总线结构(AMBA)类型的总线。在另一个实施例中，总线102可以基于专用总线通信标准或者基于另一个公开标准。
判优器110与总线102相耦合。此外，包括第一主设备120和第二主设备122的至少一个主设备以及包括第一从设备130和第二从设备132的至少一个从设备与总线102相耦合。此外，时钟控制器150与判优器110相耦合并且时钟140与时钟控制器150相耦合。在另一个实施例中，时钟140可以与时钟控制器150相集成。
图1还示出了与时钟控制器150相耦合的中心处理单元(CPU)104。如进一步所示，第一主设备120和第二主设备122分别耦合到时钟控制器150和判优器110。
在一个特定实施例中，判优器110控制总线102上的包括总线定时的数据流动。第一主设备120可以通过从判优器110请求存取令牌来启动与第一从设备130通信从而在总线102上通信。第一从设备130可以接收数据但是可以不启动与主机通信。也就是说，第一从设备130不能启动与总线102相耦合的多个设备通信。在一个可替换实施例中，多于两个主设备和/或多于两个从设备可以与总线102相耦合。
在一个典型的实施例中，第一主设备120可以是处理器，输入/输出总线控制器，直接存储器存取(DMA)控制器，纠错码模块或外部存储接口。从设备130的例子可以包括片上存储器，片外存储器，闪存控制器，电源控制器，或者任何其他的外围设备或控制器。
在一个说明性的实施例中，时钟140提供时钟信号给时钟控制器150。时钟控制器150所接收的时钟信号可以在时钟控制器150内部被更改。时钟控制器150可以通过判优器110输出具有可变时钟频率的高速时钟152给总线102并且输出另一个高速时钟输出给CPU 104。此外，时钟控制器150可以输出低速时钟输出给低速总线106。在一个典型的实施例中，时钟控制器150可以直接输出高速时钟152给总线102。
在一个可替换实施例中，高速时钟152和低速输出可以被提供给额外的主或从设备，例如基于应用请求的设备170。在一个典型的实施例中，时钟控制器150输出可变或可调的时钟频率。换句话说，高速时钟152的时钟频率在设备的功率损耗减少同时可以被调整以满足设备的期望输出。由于功率损耗与逻辑上的转变数目成一定比例，所以在所选择时钟频率(在轻负载情况下选择的)上的减少导致与总线102相耦合的设备的功率损耗的相应减少，设备例如是主设备120，122。
在特定的实施例中，高速时钟152的时钟频率可以在最小时钟频率和最大时钟频率之间变化。频率范围的上限和下限的特定值可以变化并且取决于应用。在特定的实施例中，最大时钟频率是100兆赫(MHz)并且最小时钟频率是1000千赫(KHz)。在特定的实施例中，用于高速时钟152的可变时钟频率的特定值可以是100兆赫。在一个实施例中，时钟频率被选定在最大频率除以因子1，2，4，8或16。
与总线102相耦合的多个设备的每个提供了一个相应的触发输出。每个触发输出可以响应事件而被触发或者被激活，事件例如是设备性能的期望增加。例如，由于在预定时间间隔内测量到的设备的装载导致的输出的增加(或减少)和/或在所需性能上的增加(或减少)的出现可触发事件的输出。负载或者设备输出的例子可包括音频处理等级或MP3播放器的信号输出。作为另一个例子，由设备引起功率损耗变化的出现可触发事件的输出。在特定的实施例中，预定的时间间隔可以从一微秒变化到几百毫秒。在另一个实施例中，当设备输出的增加(或减少)超过阈值时产生触发输出。作为另一个例子，判优器110检测在总线102上数据流的变化并且产生触发事件。
触发输出的产生表明了请求改变高速时钟152的时钟频率。也就是，当预定的变化(例如负载或者设备输出的变化)出现在设备性能中时，设备提供了触发输出。
在特定的实施例中，多个触发输出作为相应的触发信号输入被时钟控制器150接收。时钟控制器150通过响应多个触发信号输入改变时钟频率来控制和/或调整高速时钟152。也就是，高速时钟152的时钟频率可以被调整和被提供作为输出以直接控制其它设备的时钟频率，其它设备例如是第二主设备122，和/或被提供作为判优器110的输出以控制总线102的速度。
在可替换实施例中，多个触发输出分别作为相应的触发信号输入被判优器110接收。时钟控制器150控制判优器110。判优器110与时钟控制器150通信，以请求频率改变。判优器110响应于接收到多个触发信号输入，控制和/或调整总线102的时钟频率。也就是，判优器110调整输入时钟以提供用来控制总线102速度的调整过的时钟频率。在特定实施例中，输入时钟是高速时钟152，高速时钟152进一步被调整或被传送到总线102。
在特定的实施例中，时钟控制器150处理每个触发信号输入和提供基于特定输入的高速时钟152。也就是，时钟控制器150基于哪个触发信号输入已经被激活来不同地调整时钟频率。例如，来自特定或者优选的主设备的触发信号输入相比较其它输入可以被认为具有较高的优先权。作为另一个例子，当多个触发信号输入的至少n个输入已经被激活时时钟控制器150可以调整时钟频率。通过比较设备特性(例如用于预定时钟频率的功耗)可以选择优选的设备。在特定实施例中，优选设备包括一个主设备，该主设备在预定频率上消耗的功率比其他主设备在相同频率上消耗的功率大。
在特定的实施例中，时钟控制器150可以决定在高速时钟152的改变并不是期望的。在这个实施例中，调整频率选择输出可以包括响应触发输入以改变可变时钟频率。例如，如果时钟频率已经在最大频率那么设备输出的升高将不会引起相应的时钟频率的升高。在特定的实施例中，可变时钟频率在所有的多个触发输出没有被激发时可以被选择的等于最小时钟频率。
在特定的实施例中，时钟控制器150可以实现为具有嵌入计算机程序156的可编程设备。计算机程序156包括一个或多个指令用于执行不同的功能，例如响应一个或多个触发输入以调整高速时钟152。高速时钟152被提供给至少一个设备以响应触发输入而改变时钟频率。
在特定的实施例中，时钟控制器150是可编程的以区分每个触发输入。也就是，时钟控制器150基于哪一个触发输入已经被激活以不同地调整所选的时钟频率。例如，来自于特定或者优选的主设备的触发输入可以被编程以相比较其它输入具有较高的优先权。作为另一个例子，当多个触发输入的至少n个输入已经被激活时时钟控制器150是可以被编程以改变所选择的时钟频率。
如先前所述，除了和/或替代通过时钟控制器150控制时钟频率之外，判优器110可以被使用以通过调整提供给总线102的时钟频率来控制总线102的速度。在一个特定的实施例中，判优器110可以包括计算机程序158以控制提供给总线102的时钟信号的时钟频率。也就是，计算机程序158包括一个或者多个指令以选择性地减速和/或加速与总线102相耦合的某些设备。例如，计算机程序158可以选择地减速第二主设备122以匹配被第二主设备122访问的从存储设备的全部性能。
在特定的实施例中，计算机程序158可以区分与总线102相耦合的主设备和/或从设备。也就是，判优器110基于哪些主设备请求通信来不同地调整总线102的时钟频率。例如，来自特定主设备的令牌请求可以被编程以相对于其它具有较高的优先权。作为另一个例子，当与总线102相耦合的至少n个主设备已经请求通信时判优器110被编程以改变总线102的时钟频率。
图2是示出了在所示的电子系统内部设置总线速度控制标志的方法的流程图并且在块200开始。在特定的实施例中，电子系统是图1示出的系统100。在模块200开始，控制器(例如判优器或者时钟控制器)监控一个或者多个主设备。在模块202，控制器接收来自主设备的请求以增加总线速度。
移动到判定步骤204，控制器确定是否激活增加总线速度的请求。如果这样，方法进行到模块206并且控制器为特定设备设置高频标志。下一步，在判定步骤208，控制器确定给系统的电源是否被关掉。如果是这样，则方法在状态210结束。在另一方面，如果给予系统的电源保持接通，则方法返回模块200并且如此处描写的继续进行。
返回判定步骤204，如果控制器确定不激活增加总线速度的请求，则方法移动到模块212并且控制器清除用于特定设备的高频标志。方法然后继续到判定步骤208并且如此处描写的继续进行。
参考图3，示出了在电子系统内部设置总线速度控制标志的可替换方法的流程图。在模块300开始，控制器(例如判优器或者时钟控制器)监控一个或者多个主设备。在模块302，控制器接收来自主设备的总线主请求。移动到判定步骤304，控制器确定主设备是否是优选的设备。在特定的实施例中，判优器可以通过比较主设备与预定列表的优选设备以做出判定。
在判定步骤304，当控制器确定发出总线主请求的主设备是优选设备时，方法进行到模块306并且控制器为特定主设备设置高频标志。下一步，在判定步骤308，控制器确定给系统的电源是否被关掉。如果是这样，则方法在状态310结束。在另一方面，如果给系统的电源保持接通，则方法返回到模块300并且如此处描写的那样继续进行。
返回到判定步骤304，如果控制器确定主设备不是优选设备，则方法进行到模块312并且控制器清除用于特定主设备的高频标志。方法接着进行到判定步骤308并且如此处描写的继续进行。
图4是示出了在所示的电子系统内部设置总线速度控制标志的方法的另一个可替换实施例的流程图。在步骤400开始，控制器(例如判优器或者时钟控制器)监控与总线耦合的多个主设备的每一个。下一步，在步骤402，控制器接收来自主设备的总线主请求。移动到步骤404，控制器确定请求总线访问的主设备的数量。
在判定步骤406，控制器确定请求总线访问的主设备的数量是否比阈值大。如果是这样，则方法进行到模块408并且控制器为主活动水平设置高频标志。下一步，在判定步骤410，控制器确定给系统的电源是否被关掉。如果是这样，则方法在状态412结束。在另一方面，如果给系统的电源保持接通，则方法返回到模块400并且如此处描写的那样继续进行。
返回到判定步骤406，如果控制器确定请求总线访问的主设备的数量不大于阈值，方法继续进行到模块414。在模块414，控制器清除用于主活动水平的高频标志。方法接着进行到判定步骤410并且如此处描写的那样继续进行。
参考图5，示出了在电子系统内部设置总线速度控制标志的又另一个可替换方法的流程图。在模块500开始，控制器监控一个或多个从设备。在模块502，控制器接收来自从设备的总线主请求。移动到判定步骤504，控制器确定从设备是否是优选设备。在特定的实施例中，判优器可以通过比较从设备与预定列表的优选设备来做出这个判定。
在判定步骤504，当控制器确定发出总线主请求的从设备是优选设备时，方法进行到步骤506并且控制器为特定从设备设置高频标志。下一步，在判定步骤508，控制器确定给系统的电源是否被关掉。如果是这样，方法在状态510结束。在另一方面，如果给系统的电源保持接通，则方法返回到模块500并且如此处描写的继续进行。
返回到判定步骤504，如果控制器确定从设备不是优选设备，方法进行到模块512并且控制器清除用于特定从设备的高频标志。方法接着进行到判定步骤508并且如此处描写的那样继续进行。
参考图6，示出了在电子系统内部监控一个或多个速度控制标志的方法并且在模块600开始。在模块600，控制器(例如判优器或者时钟控制器)监控电子系统内部的所有速度控制标志。移动到判定步骤602，控制器确定是否任意标志被设置。如果是这样，方法进行到模块604并且控制器增加时钟频率到正常模式。此后，方法进行到判定步骤606并且控制器确定给系统的电源是否被关掉。如果是这样，方法在状态608结束。在另一方面，如果给系统的电源保持接通，则方法返回到模块600并且如此处描写的继续进行。
返回到判定步骤602，当控制器确定速度控制标志没有被设置时，方法进行到模块610并且控制器将时钟频率降低到低速模式。方法接着进行到判定步骤606并且如此处描写的那样继续进行。
在此处所描述的每个方法中，上面描述的不同步骤可以被添加，省略，组合，改变，或者以不同的顺序执行。
为了公开的目的，公开的系统可以包括可用于执行各种功能的任何手段或者手段的集合，例如传输，接收，计算，分类，处理，检索，产生，切换，存储，显示，声明，探测，记录，再生，处理，或者利用任何形式的信息，智能，或给用户，商业，科学，控制，或者其它用途的数据。例如，系统100可以实现为一个或者多个集成电路，印刷电路板，处理器，或者任何其他合适的设备并且可以改变其大小，形状，性能，功能，和价格。应当理解的是，术语“计算机系统”或者“程序”旨在包括具有逻辑电路的任何设备，该逻辑电路执行来自存储器媒介的指令。
尽管已经示出和描述了说明性的实施例，但是大范围的修改，改变和置换在前述公开中被考虑，并且在一些情况下，可以采用实施例的某些特征而不考虑其它特征的相应使用。例如，虽然本发明的某些方面已经在具有一个或者多个设备的系统100的上下文中被描述，但是本领域技术人员将明白，所公开的过程能够通过使用离散元件和/或SoC来实现。作为另外的例子，希望在系统内部使用的另外时钟可以类似地被控制从而减少额外的功率损耗。
上面公开的主题是说明性的，而不是限制性的，附加的权利要求旨在覆盖落在本发明的真正范围之内的所有这些修改，增强，以及其它实施例。因此，在法律允许的最大程度上，本发明的范围由下述权利要求和它们等价物的最大允许的解释来确定，并且不应该受前面具体描述的约束或限制。

Claims (26)

1.一种控制总线的时钟频率的方法，该方法包括：
监控与电子系统内部的总线耦合的多个主设备；
接收来自多个主设备的至少一个的输入，其中所述输入是请求增加总线的时钟频率；
监控多个高频标志；以及
当多个高频标志中的至少一个被设置时，响应所述请求，选择性地增加总线的时钟频率。
2.根据权利要求1的方法，进一步包括：
当确定激活所述请求时，设置高频标志。
3.根据权利要求2的方法，进一步包括：
当确定不激活所述请求时，清除高频标志。
4.根据权利要求1的方法，进一步包括当多个高频标志中没有一个被设置时降低时钟频率到低速模式。
5.根据权利要求2的方法，进一步包括：
在设置高频标志之前确定多个主设备中的至少一个是否是优选设备。
6.根据权利要求5的方法，其中优选设备是处理器、输入/输出总线控制器、直接存储器存取DMA控制器、纠错码模块以及外部存储接口中的一个。
7.根据权利要求1的方法，进一步包括：
确定请求总线访问的多个主设备；
确定请求总线访问的主设备的数量是否大于阈值；以及
当该数量大于阈值时，为主活动水平设置高频标志。
8.根据权利要求7的方法，进一步包括当请求总线访问的主设备的数量小于阈值时，清除为主活动水平预先设置的高频标志。
9.一种控制耦合到多个设备的总线的时钟频率的方法，该方法包括：
监控与总线耦合的多个设备；
接收来自多个设备的至少一个中的总线主请求，其中总线主请求是通过总线进行通信的请求；以及
确定多个设备中的至少一个是否是优选设备；
当多个设备中的至少一个是优选设备时为多个设备中的至少一个设置至少一个高频标志；以及
当所述至少一个高频标志被设置时，增加时钟频率。
10.根据权利要求9的方法，进一步包括当确定多个设备中的至少一个不是优选设备时，为多个设备中的至少一个清除高频标志。
11.根据权利要求10的方法，其中该多个设备中的至少一个设备是主设备。
12.一种控制与多个主设备耦合的总线的时钟频率的方法，该方法包括：
监控与总线耦合的多个主设备；
确定请求总线访问的主设备的数量；
确定请求总线访问的主设备的数量是否大于阈值；
当数量大于阈值时，为主活动水平设置高频标志；
监控用于主活动水平的所述多个高频标志；以及
当所述多个高频标志中的至少一个被设置时增加时钟频率。
13.根据权利要求12的方法，进一步包括当数量小于阈值时，清除用于主活动水平的高频标志。
14.根据权利要求13的方法，进一步包括当多个高频标志中没有一个被设置时降低时钟频率到低速模式。
15.一种控制总线的时钟频率的系统，包括：
总线；
与总线耦合的至少一个主设备；
与总线耦合的至少一个从设备；以及
与所述至少一个主设备和至少一个从设备不同的时钟控制器，其中时钟控制器输出可变时钟频率，该可变时钟频率响应来自至少一个主设备的一个或者多个触发输入而变化。
16.根据权利要求15的系统，其中至少一个主设备用来开始与至少一个从设备进行通信。
17.根据权利要求16的系统，进一步包括：
判优器用来控制在至少一个主设备与至少一个从设备之间的数据流，其中数据流中的变化产生了触发事件。
18.根据权利要求15的系统，其中至少一个主设备是处理器或者直接存储器存取控制器。
19.根据权利要求15的系统，其中至少一个主设备提供相应的触发输入，其中触发输入包括对改变可变时钟频率的请求。
20.根据权利要求19的系统，其中可变时钟频率在频率的范围内是可变的，其中频率的范围是从最小时钟频率变化到最大时钟频率并且其中当每个触发输入都被禁止时可变时钟频率被选择为最小时钟频率。
21.根据权利要求20的系统，其中最大时钟频率是100兆赫并且最小时钟频率是100千赫。
22.一种控制总线的时钟频率的系统，包括：
总线；
与总线耦合的第一主设备，其中第一主设备提供第一触发输入作为增加与所述总线相关的可变时钟频率的请求，其中响应于所述第一主设备的负载变化而提供第一触发输入，所述第一主设备的负载变化是通过测量在预定时间段内的负载而确定的；以及
可编程时钟控制器，用来响应第一触发输入调整可变时钟频率，其中响应所述请求在不停止总线时钟信号的情况下提供可变时钟频率。
23.根据权利要求22的系统，进一步包括：
用来控制在总线上的数据流的判优器，其中数据流的变化产生了第一触发输入。
24.根据权利要求23的系统，其中判优器还用来响应接收到的总线通信请求以调整可变时钟频率。
25.根据权利要求23的系统，其中总线是高级微处理器总线结构AMBA类型的总线。
26.根据权利要求25的系统，其中可编程时钟控制器还用来通过与所接收的第一触发输入与第二触发输入的比较相对应地提供不同的可变时钟频率，所述第二触发输入是从与总线耦合的第二主设备接收的。
CN2005800202943A 2005-06-29 2005-12-02 管理电子设备中的时钟速度的系统和方法 Active CN101120294B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/170,475 US7725759B2 (en) 2005-06-29 2005-06-29 System and method of managing clock speed in an electronic device
US11/170,475 2005-06-29
PCT/US2005/043570 WO2007005051A2 (en) 2005-06-29 2005-12-02 System and method of managing clock speed in an electronic device

Publications (2)

Publication Number Publication Date
CN101120294A CN101120294A (zh) 2008-02-06
CN101120294B true CN101120294B (zh) 2011-01-12

Family

ID=36010694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800202943A Active CN101120294B (zh) 2005-06-29 2005-12-02 管理电子设备中的时钟速度的系统和方法

Country Status (6)

Country Link
US (1) US7725759B2 (zh)
KR (1) KR100747714B1 (zh)
CN (1) CN101120294B (zh)
GB (1) GB2427723B (zh)
TW (1) TWI335497B (zh)
WO (1) WO2007005051A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070083688A1 (en) * 2005-10-06 2007-04-12 Matsushita Electric Industrial Co., Ltd. Common memory transfer control circuit and common memory transfer control system
US8405617B2 (en) * 2007-01-03 2013-03-26 Apple Inc. Gated power management over a system bus
US8028183B2 (en) * 2008-09-18 2011-09-27 International Business Machines Corporation Power cap lower bound exploration in a server environment
KR101568718B1 (ko) * 2009-01-15 2015-11-12 삼성전자주식회사 휴대용 단말기에서 버스 인터페이스를 이용한 전력 절감 장치 및 방법
CN101515196A (zh) * 2009-03-18 2009-08-26 华为技术有限公司 嵌入式系统功耗控制的方法、系统及装置
CN101893927B (zh) * 2009-05-22 2012-12-19 中兴通讯股份有限公司 手持设备功耗管理方法
KR101622195B1 (ko) * 2009-11-05 2016-05-18 삼성전자주식회사 동적 버스 클럭을 제어하기 위한 장치 및 방법
US9286257B2 (en) * 2011-01-28 2016-03-15 Qualcomm Incorporated Bus clock frequency scaling for a bus interconnect and related devices, systems, and methods
CN102301357B (zh) * 2011-07-08 2015-03-11 华为技术有限公司 一种工作时钟切换方法、智能门控电路及系统
CN104050100B (zh) * 2014-05-27 2017-07-14 重庆大学 一种适用于大数据环境的数据流存储管理方法及系统
KR20190032985A (ko) * 2017-09-20 2019-03-28 가부시끼가이샤 도시바 클럭 생성 회로 및 클럭 생성 방법
CN114201438A (zh) * 2021-12-08 2022-03-18 北京奕斯伟计算技术有限公司 时钟频率管理方法、系统及集成装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163848A (en) * 1993-09-22 2000-12-19 Advanced Micro Devices, Inc. System and method for re-starting a peripheral bus clock signal and requesting mastership of a peripheral bus
US6735653B2 (en) * 2001-02-16 2004-05-11 Koninklijke Philips Electronics N.V. Bus bandwidth consumption profiler

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61260345A (ja) * 1985-05-14 1986-11-18 Nec Corp マルチプロセサ間のバス制御方式
JPS6425266U (zh) * 1987-08-06 1989-02-13
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US5263172A (en) 1990-04-16 1993-11-16 International Business Machines Corporation Multiple speed synchronous bus having single clock path for providing first or second clock speed based upon speed indication signals
GB2252432B (en) 1991-02-01 1994-09-28 Intel Corp Method and apparatus for operating a computer bus using selectable clock frequencies
US5440747A (en) 1993-09-27 1995-08-08 Hitachi America, Ltd. Data processor with control logic for storing operation mode status and associated method
US5835733A (en) 1994-12-22 1998-11-10 Texas Instruments Incorporated Method and apparatus for implementing a single DMA controller to perform DMA operations for devices on multiple buses in docking stations, notebook and desktop computer system
US5852370A (en) 1994-12-22 1998-12-22 Texas Instruments Incorporated Integrated circuits for low power dissipation in signaling between different-voltage on chip regions
US5822550A (en) 1994-12-22 1998-10-13 Texas Instruments Incorporated Split data path fast at-bus on chip circuits systems and methods
US5943507A (en) 1994-12-22 1999-08-24 Texas Instruments Incorporated Interrupt routing circuits, systems and methods
US5727221A (en) 1994-12-22 1998-03-10 Texas Instruments Incorporated Computer system power management interconnection circuitry and systems
US5870621A (en) 1994-12-22 1999-02-09 Texas Instruments Incorporated Quadrilateral multichip computer systems and printed circuit boards therefor
US6421754B1 (en) 1994-12-22 2002-07-16 Texas Instruments Incorporated System management mode circuits, systems and methods
US5771373A (en) 1994-12-22 1998-06-23 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
US5781780A (en) 1994-12-22 1998-07-14 Texas Instruments Incorporated Power management supply interface circuitry, systems and methods
US5729720A (en) 1994-12-22 1998-03-17 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
US5754436A (en) 1994-12-22 1998-05-19 Texas Instruments Incorporated Adaptive power management processes, circuits and systems
US5784291A (en) 1994-12-22 1998-07-21 Texas Instruments, Incorporated CPU, memory controller, bus bridge integrated circuits, layout structures, system and methods
US5870617A (en) 1994-12-22 1999-02-09 Texas Instruments Incorporated Systems, circuits and methods for mixed voltages and programmable voltage rails on integrated circuits
US5754837A (en) 1994-12-22 1998-05-19 Texas Instruments Incorporated Clock control circuits, systems and methods
US5867717A (en) 1994-12-22 1999-02-02 Texas Instruments Incorporated Dynamic system clocking and address decode circuits, methods and systems
KR0135904B1 (ko) 1994-12-30 1998-06-15 김광호 중앙처리장치의 버스 미사용시 전력소모 방지장치 및 그 방법
KR0155269B1 (ko) * 1995-01-16 1998-11-16 김광호 버스 중재방법 및 그 장치
JPH09128296A (ja) * 1995-11-02 1997-05-16 Hitachi Ltd データ処理装置
US5872893A (en) 1996-07-25 1999-02-16 Honda Giken Kogyo Kabushiki Kaisha Gait generation system of legged mobile robot
US6055619A (en) 1997-02-07 2000-04-25 Cirrus Logic, Inc. Circuits, system, and methods for processing multiple data streams
US6115823A (en) * 1997-06-17 2000-09-05 Amphus, Inc. System and method for task performance based dynamic distributed power management in a computer system and design method therefor
JP3524337B2 (ja) 1997-07-25 2004-05-10 キヤノン株式会社 バス管理装置及びそれを有する複合機器の制御装置
JP3964528B2 (ja) 1998-03-02 2007-08-22 富士通株式会社 シリアルバス高速化回路
JP2000020462A (ja) 1998-06-30 2000-01-21 Toshiba Corp コンピュータシステムに適用するバスシステム
US6788703B2 (en) 1998-12-30 2004-09-07 Nortel Networks Limited DS0 on ATM, mapping and handling
US6804229B2 (en) 1998-12-30 2004-10-12 Nortel Networks Limited Multiple node network architecture
US6778538B2 (en) 1998-12-30 2004-08-17 Nortel Networks Limited Virtual junctors
US6374319B1 (en) 1999-06-22 2002-04-16 Philips Electronics North America Corporation Flag-controlled arbitration of requesting agents
US6470289B1 (en) 1999-08-05 2002-10-22 Compaq Information Technologies Group, L.P. Independently controlling passive and active cooling in a computer system
US6567932B2 (en) 1999-10-01 2003-05-20 Stmicroelectronics Limited System and method for communicating with an integrated circuit
US6535043B2 (en) * 2000-05-26 2003-03-18 Lattice Semiconductor Corp Clock signal selection system, method of generating a clock signal and programmable clock manager including same
US6785829B1 (en) * 2000-06-30 2004-08-31 Intel Corporation Multiple operating frequencies in a processor
JP3906015B2 (ja) * 2000-07-12 2007-04-18 株式会社東芝 クロック周波数切り替え機能を有するｌｓｉ、計算機システム及びクロック周波数切り替え方法
AU2001296911A1 (en) 2000-09-26 2002-04-08 Sun Microsystems, Inc. Method and apparatus for reducing power consumption
JP2002175270A (ja) * 2000-12-06 2002-06-21 Mitsubishi Electric Corp バスの排他制御方式
JP4733877B2 (ja) * 2001-08-15 2011-07-27 富士通セミコンダクター株式会社 半導体装置
US6813719B2 (en) * 2001-11-16 2004-11-02 Apple Computer, Inc. Method and apparatus for increasing the operating frequency of an electronic circuit
JP3665030B2 (ja) 2002-02-19 2005-06-29 Ｎｅｃマイクロシステム株式会社 バス制御方法及び情報処理装置
US7007121B1 (en) * 2002-02-27 2006-02-28 Xilinx, Inc. Method and apparatus for synchronized buses
FR2837043B1 (fr) 2002-03-05 2004-06-04 Cit Alcatel Systeme de commutation, dispositif de transmission, procede de transmission et procede de commutation pour satellite
JP2003345455A (ja) 2002-05-24 2003-12-05 Mitsubishi Electric Corp データ処理装置
JP2004062362A (ja) * 2002-07-26 2004-02-26 Yokogawa Electric Corp バスインターフェイス装置およびそれを用いたｉｏ通信インターフェイス装置。
JP2004096534A (ja) 2002-09-02 2004-03-25 Nec Corp 携帯電話器およびその制御方法
US7000092B2 (en) 2002-12-12 2006-02-14 Lsi Logic Corporation Heterogeneous multi-processor reference design
JP4574118B2 (ja) 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7216274B2 (en) 2003-06-26 2007-05-08 Intel Corporation Flexible scan architecture
US20050028926A1 (en) 2003-08-07 2005-02-10 Garry Tsaur Sealing method
EP1685507A4 (en) * 2003-10-31 2010-12-22 Ibm METHOD AND APPARATUS FOR SCALING A FREQUENCY AT A DYNAMIC SYSTEM
US20050132352A1 (en) * 2003-12-11 2005-06-16 Konica Minolta Business Technologies, Inc. Installation of hardware devices
US7305510B2 (en) * 2004-06-25 2007-12-04 Via Technologies, Inc. Multiple master buses and slave buses transmitting simultaneously
KR100630693B1 (ko) * 2004-07-28 2006-10-02 삼성전자주식회사 소비 전력을 절감시키는 버스 중재 시스템 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163848A (en) * 1993-09-22 2000-12-19 Advanced Micro Devices, Inc. System and method for re-starting a peripheral bus clock signal and requesting mastership of a peripheral bus
US6735653B2 (en) * 2001-02-16 2004-05-11 Koninklijke Philips Electronics N.V. Bus bandwidth consumption profiler

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
全文.

Also Published As

Publication number Publication date
US20070006006A1 (en) 2007-01-04
TW200700959A (en) 2007-01-01
WO2007005051A3 (en) 2007-09-20
GB2427723B (en) 2010-11-17
TWI335497B (en) 2011-01-01
WO2007005051A2 (en) 2007-01-11
GB0601206D0 (en) 2006-03-01
CN101120294A (zh) 2008-02-06
GB2427723A (en) 2007-01-03
US7725759B2 (en) 2010-05-25
KR100747714B1 (ko) 2007-08-08
KR20070001786A (ko) 2007-01-04

Similar Documents

Publication Publication Date Title
CN101120294B (zh) 管理电子设备中的时钟速度的系统和方法
EP2047354B1 (en) Power management in a data processing device having masters and slaves
KR100923363B1 (ko) 검출된 콰이어트 사이클 중의 버스 신호 종단 보상 장치 및방법
US20180107623A1 (en) Interface clock management
US11249536B2 (en) Reducing power consumption of communication interfaces by clock frequency scaling and adaptive interleaving of polling
US20070288782A1 (en) Method for reducing power consumption of a computer system in the working state
EP3534237B1 (en) Systems and methods for implementing reduced power states
WO2004068279A2 (en) Method and apparatus for controlling a data processing system during debug
US10140243B2 (en) Enhanced serial peripheral interface with hardware flow-control
US9146606B2 (en) Computer and waking method thereof
KR101577936B1 (ko) 인텔리전트 듀얼 데이터 레이트 (ｄｄｒ) 메모리 제어기
US20050198418A1 (en) Multilayer system and clock control method
CN113841106A (zh) 针对基于外围组件互连快速（pcie）的设备的系统功率管理
CN106020721A (zh) 存储器装置及其节能控制方法
US20050114723A1 (en) Interruption control system and method
CN109479021A (zh) 用于通信总线的从动设备发起的中断
US9990027B2 (en) Status switching method
US20150177816A1 (en) Semiconductor integrated circuit apparatus
CN107436856B (zh) 具有直接控制的通信装置及相关方法
US20050198429A1 (en) Multilayer system and clock control method
CN104850417A (zh) 一种信息处理的方法及电子设备
US8060676B2 (en) Method of hot switching data transfer rate on bus
CN100517377C (zh) 多功能ic卡及其控制方法
US20040233772A1 (en) Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply
EP1246044A1 (en) Setting the speed of clocked circuitry

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170905

Address after: American Texas

Patentee after: NXP America Co Ltd

Address before: American Texas

Patentee before: Sigmatel Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190322

Address after: Delaware

Patentee after: VLSI Technology Co., Ltd.

Address before: American Texas

Patentee before: NXP America Co Ltd

TR01 Transfer of patent right