CN101123249A - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN101123249A CN101123249A CNA2007101408997A CN200710140899A CN101123249A CN 101123249 A CN101123249 A CN 101123249A CN A2007101408997 A CNA2007101408997 A CN A2007101408997A CN 200710140899 A CN200710140899 A CN 200710140899A CN 101123249 A CN101123249 A CN 101123249A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- electrode
- cooler
- coolant
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
- H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/427—Cooling by change of state, e.g. use of heat pipes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
本发明提供一种半导体装置及其制造方法。该装置包括内插板;多个器件,堆叠于该内插板之上;冷却器,设置在至少一个器件内,该冷却器包括冷却材料通道;以及,连接电极,设置在这些器件之间,用于将上层器件内的信号电极与下层器件内的信号电极连接起来。根据本发明的半导体装置及其制造方法,热量可以很容易地从SiP半导体装置散发出来。
Description
技术领域
本发明涉及半导体装置及制造该半导体装置的方法。
背景技术
图1示出一种根据现有的半导体装置制造方法获得的“系统级封装”(System in a package,简称SiP)的半导体装置。
参见图1,现有技术中SiP半导体装置包括内插板11、第一器件13、第二器件15以及第三器件17。
第一器件13、第二器件15或者第三器件17中可包括下述任何一个:中央处理单元(CPU),静态随机访问存储器(SRAM),动态随机访问存储器(DRAM),闪存(Flash),大规模逻辑集成电路(Logic LSI),功率集成电路(Power IC),控制集成电路(Control IC),模拟大规模集成电路(Analog LSI),微波单片集成电路(MM IC),互补型金属氧化物半导体射频集成电路(CMOS RF-IC),传感器芯片,微机电系统(MEMS)芯片,等等。
在第一器件13和第二器件15之间以及第二器件15和第三器件17之间可以形成连接单元,以给每一器件传递信号。
但是,具有上述结构的SiP半导体装置如果要获得广泛的应用,就必须对其散热问题加以解决。特别是对于这种情况,比如半导体装置的第二器件15被设置在中间层时,必须解决其散热问题才能对SiP半导体装置加以推广应用。
发明内容
本发明的实施例提供了一种半导体装置及其制造方法,旨在使SiP半导体装置易于散热。
根据本发明的实施例,提供一种半导体装置,包括内插板;多个器件,堆叠于该内插板之上;冷却器,设置在至少一个器件内,该冷却器包括冷却材料通道;以及,连接电极,设置在各该多个器件之间,用于将上层器件内的信号电极与下层器件内的信号电极连接起来。
根据本发明的实施例,提供一种制造半导体装置的方法,该方法包括以下步骤:形成多个器件,其中至少一个器件包括具有冷却材料通道的冷却器;以及将这些器件堆叠于内插板上。
根据本发明的半导体装置及其制造方法,热量可以很容易地从SiP半导体装置散发出来。
附图说明
图1示出根据现有半导体装置制造方法获得的半导体装置的截面图;
图2示出根据本发明实施例的半导体装置制造方法获得的SiP半导体装置的截面图;
图3示出根据本发明实施例的半导体装置中设有冷却材料通道的器件结构的截面图;
图4示出根据本发明实施例的半导体装置中设有冷却材料通道的保护层的截面图;
图5示出根据本发明实施例的半导体装置制造方法获得的SiP半导体装置的截面图。
具体实施方式
参考图2到图4,根据本发明的实施例,半导体装置可以包括内插板200、第一器件210、第二器件230、第三器件250以及第四器件270。第一器件210、第二器件230和第三器件250可以设置用来传输冷却材料的第一通道211、第二通道231和第三通道251。
根据本发明的实施例,该半导体装置可以包括第一连接层220,用于连接形成于第一器件210的信号电极和形成于第二器件230的信号电极。另外,该半导体装置可以包括第二连接层240,用于连接形成于第二器件230的信号电极和形成于第三器件250的信号电极。该半导体装置可以包括第三连接层260,用于连接形成于第三器件250的信号电极和形成于第四器件270的信号电极。
第一电极210可以包括具有第一通道211的冷却器。该冷却器设置在保护层213内,该保护层213形成于第一器件210的上部。一般来说,保护层213可以形成于器件的顶部,由此通过对保护层213的蚀刻和清洗工艺,很容易形成用于传输冷却材料的第一通道211。另外,该冷却器可以被设置在顶不同位置以代替第一器件210的顶部位置。
图2示出了设于第二器件230和第三器件250的第二通道231和第三通道251,用于传输冷却材料。但是,即使冷却材料的通道仅形成于一个器件上,半导体装置的全部热量仍然可以散发。在本发明的实施例中,尽管图中未示出,位于图2所示半导体装置的顶部的第四器件270也可形成冷却材料的通道。
根据本发明的实施例,该半导体装置可以进一步包括冷却材料供应器,其连接到冷却器,用于提供冷却材料。冷却材料供应器提供的冷却材料流经形成于第一到第三器件210、230和250的通道211、231和251。在本发明的实施例中,尽管图中未示出,冷却材料供应器提供的冷却材料也可以流经形成于第四器件270的通道。该冷却材料可以包括低温气体和低温液体,比如液态氮。因此,根据本发明的实施例,该半导体装置可以很容易且有效地向外散热。
在本发明的实施例中,第一到第四器件210、230、250和270的每一个都可以包括贯通电极,该贯通电极分别穿过上述器件。该贯通电极用于在下层器件和上层器件之间传递信号。
尽管在上述实施例中描述了堆叠有第一到第四器件210、230、250和270的SiP半导体装置,但该堆叠器件的数目是可变的。每一器件都可以包括下述结构之一:中央处理单元(CPU),静态随机访问存储器(SRAM),动态随机访问存储器(DRAM),闪存(Flash),大规模逻辑集成电路(Logic LSI),功率集成电路(Power IC),控制集成电路(Control IC),模拟大规模集成电路(Analog LSI),微波单片集成电路(MM IC),互补型金属氧化物半导体射频集成电路(CMOS RF-IC),传感器芯片,微机电系统(MEMS)芯片。
在根据本发明的实施例的制造半导体装置的方法中,包括形成多个器件,其中至少一个器件包括具有冷却材料通道的冷却器。在根据本发明的实施例的制造半导体装置的方法中,包括将该多个器件堆叠于内插板上。在该多个器件之间形成连接层。在上层器件和下层器件中形成的信号电极,通过形成于连接层的连接电极彼此连接。
根据本发明的实施例,当上述器件形成时,在位于设有冷却器的器件顶部的保护层内形成冷却器。
图4示出了根据本发明实施例的半导体装置中,形成有冷却材料通道的保护层。在本发明的实施例中,通道211可采用卷绕模式(windingpattern)形成,以覆盖更多的面积区域。
在本发明的实施例中,为了更加有效的从每一器件散热,可以制造如图5所示的半导体装置。图5示出根据本发明实施例的半导体装置制造方法所获得的SiP半导体装置。
参见图5,该SiP半导体装置包括内插板300、第一器件310、第二器件330、第三器件350以及第四器件370。该SiP半导体装置包括穿过第一器件310的第一贯通电极315、穿过第二器件330的第二贯通电极335、穿过第三器件350的第三贯通电极355以及穿过第四器件370的第四贯通电极375。第一到第三器件310、330和350包括被配置为用于传输冷却材料的通道311、331和351。
该SiP半导体装置可以包括第一连接层320,其将形成于第一器件310的信号电极和形成与第二器件330的信号电极连接起来。该SiP半导体装置可以包括第二连接层340,其将形成于第二器件330的信号电极和形成与第三器件350的信号电极连接起来。该SiP半导体装置可以包括第三连接层360,其将形成于第三器件350的信号电极和形成与第四器件370的信号电极连接起来。
第一器件310可以包括冷却器,该冷却器具有被配置为用于传输冷却材料的通道311。该冷却器可以设置在形成于第一器件310上部的保护层内。另外,由于保护层可以形成于器件的顶部,则通过对保护层的蚀刻和清洗加工工艺,很容易形成用于传输冷却材料的通道311。在本发明的实施例中,该冷却器可以被设置在不同位置以代替第一器件310的顶部位置。
图5示出了形成于第二和第三器件330和350的通道331和351,这些通道被配置为用于传输冷却材料。但是,即使冷却材料的通道仅形成于一个器件上,半导体装置的大部分或者全部热量仍然可以散发。在本发明的实施例中,冷却材料的通道也可以形成于位于图5所示半导体装置顶部的第四器件370中。
根据本发明实施例的SiP半导体装置可以进一步包括冷却材料供应器,其与冷却器连接并用于向其提供冷却材料。冷却材料供应器提供的冷却材料流经形成于相应器件的通道311、331和351,以传输冷却材料。该冷却材料可以包括低温气体和低温液体,比如液态氮。因此,根据本发明的实施例,该半导体装置能够很容易且有效地向外散热。
该SiP半导体装置可以包括第一连接层320,用于将第一器件310和第二器件330连接起来。该SiP半导体装置可以包括第二连接层340,用于将第二器件330和第三器件350连接起来。该SiP半导体装置可以包括第三连接层360,用于将第三器件350和第四器件370连接起来。在第一到第三连接层320、340和360内形成第一到第三连接电极325、345和365。
在本发明的实施例中,第一器件310可以通过第一连接电极325电连接到第二器件330。在本发明的实施例中,第二器件330可以通过第二连接电极345电连接到第三器件350。在本发明的实施例中,第三器件350可以通过第三连接电极365电连接到第四器件370。
在本发明的实施例中,第一连接电极325可以将第一贯通电极315和第二贯通电极335连接起来。在本发明的实施例中,第二连接电极345可以将第二贯通电极335和第三贯通电极355连接起来。在本发明的实施例中,第三连接电极365可以将第三贯通电极355和第四贯通电极375连接起来。
贯通电极315、335、355和375可以通过顺序执行下述加工工艺而形成:模式加工工艺,蚀刻工艺,半导体装置的金属成形工艺,以及化学机械抛光(Chemical Mechanical Polishing,简称CMP)工艺。由于上述工艺为本领域普通技术人员的公知技术,因此不再赘述。
在本发明的实施例中,贯通电极315、335、355和375包括钨(W),铜(Cu),铝(Al),银(Ag)以及金(Au)至少其中之一。该贯通电极可以通过物理气相沉积(Physical Vapor Deposition,简称PVD)、原子层沉积(Atomic Layer Deposition,简称ALD)、化学气相沉积(ChemicalVapor Deposition,简称CVD)、蒸发或者电化学镀膜(Electro-ChemicalPlating,简称ECP)进行沉积。贯通电极的势垒可以在下述组中择一并通过CVD、PVD或者ALD形成,该组包括氮化钽(TaN),钽(Ta),氮化钛(TiN),钛(Ti)以及氮化钛硅(TiSiN)。
在本发明的实施例中,散热器380可以形成于第一器件310的底面之下。通过贯通电极,散热器380可以被连接到这些器件,以更加有效的散发这些器件的热量。散热器380可以包括散热片或者散热管。
根据本发明实施例的半导体装置及其制造方法,热量可以很容易地从SiP半导体装置散发出来。
对于本领域技术人员来说,显然可以对本发明的实施例进行各种改进或者修改。因此,涵盖了各种改进和修改的实施例应该落入所附权利要求的范围内。本领域技术人员也可以理解,当提及一层位于另一层或者基底“之上”或“上面”时,可以是直接位于另一层或者基底之上,或者也可以在中间插入其他层。
Claims (20)
1.一种装置,包括:
内插板;
多个器件,所述多个器件堆叠于所述内插板之上;
冷却器,在所述多个器件中的至少一个器件内设有所述冷却器,所述冷却器包括冷却材料通道;以及
连接电极,设置在各所述多个器件之间,用于将上层器件内的信号电极与下层器件内的信号电极连接起来。
2.根据权利要求1所述的装置,其中,所述多个器件中的每个器件包括穿过相应器件的贯通电极。
3.根据权利要求2所述的装置,其中,所述贯通电极包括钨,铜,铝,银以及金至少其中之一。
4.根据权利要求1所述的装置,其中,设有所述冷却器的所述至少一个器件包括保护层,该保护层位于所述至少一个器件的顶部,以及所述冷却器位于所述保护层之中。
5.根据权利要求1所述的装置,还包括:散热器,所述散热器设置在所述内插板与堆叠而成的所述多个器件之间。
6.根据权利要求5所述的装置,其中,所述散热器包括散热片和散热管其中之一。
7.根据权利要求1所述的装置,其中,所述冷却材料包括低温气体和低温液体至少其中之一。
8.根据权利要求7所述的装置,其中,所述低温材料包括液态氮。
9.根据权利要求1所述的装置,还包括:冷却材料供应器,其配置为用于向所述冷却器提供冷却材料。
10.根据权利要求1所述的半导体装置,其中,每一器件包括下述之一:中央处理单元、静态随机访问存储器、动态随机访问存储器、闪存、大规模逻辑集成电路、功率集成电路、控制集成电路、模拟大规模集成电路、微波单片集成电路、互补型金属氧化物半导体射频集成电路、传感器芯片,以及微机电系统芯片。
11.一种方法,包括以下步骤:
形成多个器件,至少一个器件包括具有冷却材料通道的冷却器;以及
将所述多个器件堆叠于内插板之上。
12.根据权利要求11所述的方法,其中,在所述内插板上堆叠所述多个器件包括:
在所述多个器件中的每个器件内形成信号电极;
在各器件之间形成连接层;
在每一连接层内形成连接电极;以及
通过设置在上层器件和下层器件之间的连接层内的连接电极,将形成于所述上层器件和下层器件内的信号电极彼此连接。
13.根据权利要求11所述的方法,其中,形成具有所述冷却器的所述至少一个器件包括:
在设有所述冷却器的所述至少一个器件的顶部形成保护层;
在所述保护层内形成所述冷却器。
14.根据权利要求11所述的方法,其中,形成所述多个器件包括在所述多个器件中的每个器件内形成贯通电极,所述贯通电极穿过相应的器件。
15.根据权利要求1 4所述的方法,其中,每一贯通电极包括钨、铜、铝、银以及金至少其中之一。
16.根据权利要求11所述的方法,还包括:在堆叠于所述内插板上的所述多个器件中的最下层器件的底面之下形成散热器。
17.根据权利要求16所述的方法,其中,所述散热器包括散热片和散热管其中之一。
18.根据权利要求11所述的方法,其中,所述冷却材料包括低温气体和低温液体至少其中之一。
19.根据权利要求11所述的方法,进一步:包括将冷却材料供应器连接到所述冷却器,该冷却材料供应器用以提供冷却材料。
20.根据权利要求11所述的方法,其中,每一器件包括下述之一:中央处理单元、静态随机访问存储器、动态随机访问存储器、闪存、大规模逻辑集成电路、功率集成电路、控制集成电路、模拟大规模集成电路、微波单片集成电路、互补型金属氧化物半导体射频集成电路、传感器芯片,以及微机电系统芯片。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060076190 | 2006-08-11 | ||
KR1020060076190A KR100737162B1 (ko) | 2006-08-11 | 2006-08-11 | 반도체 소자 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101123249A true CN101123249A (zh) | 2008-02-13 |
Family
ID=38503700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101408997A Pending CN101123249A (zh) | 2006-08-11 | 2007-08-10 | 半导体装置及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7727807B2 (zh) |
JP (1) | JP2008047894A (zh) |
KR (1) | KR100737162B1 (zh) |
CN (1) | CN101123249A (zh) |
DE (1) | DE102007036268A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104576572A (zh) * | 2013-10-15 | 2015-04-29 | 意法半导体(格勒诺布尔2)公司 | 包括电子装置和电子系统的集成电路芯片 |
CN104617060A (zh) * | 2013-09-24 | 2015-05-13 | 奥普蒂兹公司 | 带有冷却特征的低轮廓传感器封装和制造其的方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100807050B1 (ko) * | 2006-08-23 | 2008-02-25 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
US8049319B2 (en) * | 2008-10-24 | 2011-11-01 | Electronics And Telecommunications Research Institute | Ultra wideband system-on-package |
KR20100048610A (ko) * | 2008-10-31 | 2010-05-11 | 삼성전자주식회사 | 반도체 패키지 및 그 형성 방법 |
US8269341B2 (en) | 2008-11-21 | 2012-09-18 | Infineon Technologies Ag | Cooling structures and methods |
US7943428B2 (en) * | 2008-12-24 | 2011-05-17 | International Business Machines Corporation | Bonded semiconductor substrate including a cooling mechanism |
JP5690062B2 (ja) * | 2009-11-18 | 2015-03-25 | ゼネラル・エレクトリック・カンパニイ | プレスパッケージ用ヒートシンク及び冷却・パッケージング用スタック |
JP5849777B2 (ja) * | 2012-03-02 | 2016-02-03 | 富士通株式会社 | 半導体装置、冷却システム、及び、半導体装置の製造方法 |
US8980688B2 (en) * | 2012-06-28 | 2015-03-17 | Soitec | Semiconductor structures including fluidic microchannels for cooling and related methods |
US8921992B2 (en) * | 2013-03-14 | 2014-12-30 | Raytheon Company | Stacked wafer with coolant channels |
WO2015086184A1 (en) * | 2013-12-13 | 2015-06-18 | Abb Technology Ag | Semiconductor stack arrangement and semiconductor module |
US9305901B2 (en) * | 2014-07-17 | 2016-04-05 | Seagate Technology Llc | Non-circular die package interconnect |
US9818726B2 (en) * | 2015-12-28 | 2017-11-14 | International Business Machines Corporation | Chip stack cooling structure |
CN109950250B (zh) | 2017-12-20 | 2022-03-01 | 晟碟信息科技(上海)有限公司 | 具有矩阵冷却的数据中心3d固态驱动 |
WO2019146039A1 (ja) | 2018-01-25 | 2019-08-01 | ソフトバンク株式会社 | 三次元積層集積回路の冷媒による冷却方式と、それを用いた三次元積層集積回路 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4671080A (en) | 1986-01-13 | 1987-06-09 | The Boeing Company | Closed cryogenic cooling system without moving parts |
JPS63156348A (ja) * | 1986-12-19 | 1988-06-29 | Fujitsu Ltd | 半導体装置 |
JPH06209060A (ja) * | 1992-10-15 | 1994-07-26 | Sun Microsyst Inc | 半導体チップを冷却する装置及び方法 |
JPH06224338A (ja) * | 1993-01-22 | 1994-08-12 | Hitachi Ltd | 電子装置 |
JP3259420B2 (ja) * | 1993-03-05 | 2002-02-25 | ソニー株式会社 | フリップチップの接続構造 |
US5682062A (en) | 1995-06-05 | 1997-10-28 | Harris Corporation | System for interconnecting stacked integrated circuits |
JP2806357B2 (ja) | 1996-04-18 | 1998-09-30 | 日本電気株式会社 | スタックモジュール |
US6219237B1 (en) | 1998-08-31 | 2001-04-17 | Micron Technology, Inc. | Structure and method for an electronic assembly |
JP3792954B2 (ja) * | 1999-08-10 | 2006-07-05 | 株式会社東芝 | 半導体装置の製造方法 |
JP4381533B2 (ja) * | 1999-12-14 | 2009-12-09 | 株式会社ケミトロニクス | 冷却器付半導体集積回路装置及びその製造方法 |
US6285550B1 (en) | 2000-01-04 | 2001-09-04 | Hewlett Packard Company | Sub-cooled processor and companion voltage regulator |
US6577013B1 (en) | 2000-09-05 | 2003-06-10 | Amkor Technology, Inc. | Chip size semiconductor packages with stacked dies |
JP2002176137A (ja) | 2000-09-28 | 2002-06-21 | Toshiba Corp | 積層型半導体デバイス |
JP4608763B2 (ja) * | 2000-11-09 | 2011-01-12 | 日本電気株式会社 | 半導体装置 |
KR100394808B1 (ko) | 2001-07-19 | 2003-08-14 | 삼성전자주식회사 | 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법 |
JP2003037223A (ja) * | 2001-07-26 | 2003-02-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US6942018B2 (en) | 2001-09-28 | 2005-09-13 | The Board Of Trustees Of The Leland Stanford Junior University | Electroosmotic microchannel cooling system |
CN1187805C (zh) | 2001-11-02 | 2005-02-02 | 全懋精密科技股份有限公司 | 具有支撑效果的散热片应用于芯片封装基板的方法 |
JP2004297019A (ja) * | 2003-03-28 | 2004-10-21 | Seiko Epson Corp | 半導体装置、回路基板及び電子機器 |
JP4354759B2 (ja) * | 2003-08-20 | 2009-10-28 | シャープ株式会社 | 埋込み電極の形成方法および半導体装置の製造方法 |
US7084495B2 (en) | 2003-10-16 | 2006-08-01 | Intel Corporation | Electroosmotic pumps using porous frits for cooling integrated circuit stacks |
US7203064B2 (en) * | 2003-12-12 | 2007-04-10 | Intel Corporation | Heat exchanger with cooling channels having varying geometry |
JP4383939B2 (ja) * | 2004-03-29 | 2009-12-16 | シャープ株式会社 | 伝送線路形成方法、伝送線路、半導体チップおよび半導体集積回路ユニット |
JP4458906B2 (ja) * | 2004-04-05 | 2010-04-28 | 株式会社ルネサステクノロジ | 半導体装置 |
KR100570514B1 (ko) | 2004-06-18 | 2006-04-13 | 삼성전자주식회사 | 웨이퍼 레벨 칩 스택 패키지 제조 방법 |
US7353859B2 (en) * | 2004-11-24 | 2008-04-08 | General Electric Company | Heat sink with microchannel cooling for power devices |
JP2006165320A (ja) | 2004-12-08 | 2006-06-22 | Matsushita Electric Ind Co Ltd | 半導体積層モジュールとその製造方法 |
JP4409455B2 (ja) * | 2005-01-31 | 2010-02-03 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US7297574B2 (en) * | 2005-06-17 | 2007-11-20 | Infineon Technologies Ag | Multi-chip device and method for producing a multi-chip device |
-
2006
- 2006-08-11 KR KR1020060076190A patent/KR100737162B1/ko not_active IP Right Cessation
-
2007
- 2007-07-30 JP JP2007197564A patent/JP2008047894A/ja active Pending
- 2007-07-31 US US11/831,539 patent/US7727807B2/en active Active
- 2007-08-02 DE DE102007036268A patent/DE102007036268A1/de not_active Ceased
- 2007-08-10 CN CNA2007101408997A patent/CN101123249A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104617060A (zh) * | 2013-09-24 | 2015-05-13 | 奥普蒂兹公司 | 带有冷却特征的低轮廓传感器封装和制造其的方法 |
US9666625B2 (en) | 2013-09-24 | 2017-05-30 | Optiz, Inc. | Method of making low profile sensor package with cooling feature |
CN104617060B (zh) * | 2013-09-24 | 2018-03-06 | 奥普蒂兹公司 | 带有冷却特征的低轮廓传感器封装和制造其的方法 |
CN104576572A (zh) * | 2013-10-15 | 2015-04-29 | 意法半导体(格勒诺布尔2)公司 | 包括电子装置和电子系统的集成电路芯片 |
CN104576572B (zh) * | 2013-10-15 | 2018-12-11 | 意法半导体(格勒诺布尔2)公司 | 包括电子装置和电子系统的集成电路芯片 |
Also Published As
Publication number | Publication date |
---|---|
JP2008047894A (ja) | 2008-02-28 |
US20080036064A1 (en) | 2008-02-14 |
KR100737162B1 (ko) | 2007-07-06 |
US7727807B2 (en) | 2010-06-01 |
DE102007036268A1 (de) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101123249A (zh) | 半导体装置及其制造方法 | |
US9824973B2 (en) | Integrated circuit devices having through-silicon via structures and methods of manufacturing the same | |
US8884440B2 (en) | Integrated circuit device including through-silicon via structure having offset interface | |
US6762076B2 (en) | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices | |
US9337125B2 (en) | Integrated circuit devices including a via structure and methods of fabricating integrated circuit devices including a via structure | |
US9099540B2 (en) | Three-dimensional system-in-package architecture | |
US7968965B2 (en) | Semiconductor device and method for fabricating the same | |
TWI466258B (zh) | 電性通透連接及其形成方法 | |
US8148824B2 (en) | Semiconductor device with through substrate via | |
US9153559B2 (en) | Semiconductor devices including through silicon via electrodes and methods of fabricating the same | |
EP3341956A1 (en) | Conductive barrier direct hybrid bonding | |
US20030205824A1 (en) | Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack | |
TW201236088A (en) | Semiconductor package having through substrate via (TSV) interposer and method of manufacturing the semiconductor package | |
US20080061443A1 (en) | Method of manufacturing semiconductor device | |
US20170358519A1 (en) | Semiconductor Device and Method of Fabricating the Same | |
US20140353820A1 (en) | Semiconductor device and method for fabricating the same | |
US11694994B2 (en) | Semiconductor chip stack structure, semiconductor package, and method of manufacturing the same | |
US20170047309A1 (en) | Fabricating method of semiconductor device | |
KR100807050B1 (ko) | 반도체 소자 및 그 제조방법 | |
US7683489B2 (en) | Semiconductor device and fabricating method thereof | |
KR100777926B1 (ko) | 반도체 소자 및 그 제조방법 | |
US8754506B1 (en) | Through via semiconductor die with backside redistribution layer | |
US20150340280A1 (en) | Through silicon via (tsv) process | |
KR100783276B1 (ko) | 반도체 소자 및 그 제조방법 | |
US20080150077A1 (en) | Semiconductor Device and Fabricating Method Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080213 |