CN101135861B - 用于执行暗场双偶极子光刻(ddl)的方法及设备 - Google Patents

Abstract

本发明提供一种用于执行暗场双偶极子光刻的方法。该方法包括以下步骤：识别具有包括水平和垂直特征的多个特征的目标图案；基于目标图案生成水平掩模，其中水平掩模包括低对比度垂直特征。水平掩模的生成包括以下步骤：优化在水平掩模中所包含的低对比度垂直特征的偏离；以及将散射条施加到水平掩模上。该方法还包括：基于目标图案生成垂直掩模，其中垂直掩模包含低对比度水平特征，垂直掩模的生成包括以下步骤：优化在垂直掩模中所包含的低对比度水平特征的偏离；以及将散射条施加到垂直掩模上。以及提供一种用于执行该方法的设备。

Description

用于执行暗场双偶极子光刻(DDL)的方法及设备

技术领域

本发明提供一种形成用于双偶极子光刻的掩模的新颖的工艺，更具体地说，提供一种形成用于暗场双偶极子光刻工艺的掩模的方法。另外，本发明涉及一种采用光刻设备的器件制造方法，该光刻设备包括：用于提供辐射的投影光束的辐射系统；用于支撑分划板(reticle)、对投影光束进行构图的掩模台；用于支撑衬底的衬底台；以及用于将构图的投影光束投影到衬底的目标部分上的投影系统。

背景技术

优先权的要求

本专利申请以及由其产生的任何专利要求于2006年4月6日提交的、题为“Method For Performing Dark Field Double Dipole Lithography(DDL)”、申请号为60/789,560的美国临时专利申请的优先权，该专利申请的全部内容被结合于此以作参考。

发明背景

例如，在集成电路(IC)的制造中可以使用光刻投影设备(工具)。在这种情况下，掩模包含对应于IC的单层的电路图案，并且可以将该图案成像到衬底(硅晶片)上的目标部分(例如包括一个或多个管芯)上，该衬底已经用一层辐射敏感材料(光刻胶)涂覆。通常，单晶片将包含相邻目标部分的整个网络，借助于投影系统一次一个地依次照射这些相邻目标部分。在一种光刻投影设备中，通过一下子将整个掩模图案曝光到目标部分上来照射每个目标部分；这样的设备通常被称为晶片步进器。在通常称为步进扫描设备的一种替换设备中，通过在沿给定参考方向(“扫描”方向)的投影光束下逐渐扫描掩模图案，同时平行或反向平行于该方向同步扫描衬底台，来照射每个目标部分；通常，由于投影系统将具有放大因子M(通常＜1)，因此扫描衬底台的速度V将是扫描掩模台的速度的M倍。可以收集如这里所述的关于光刻设备的更多信息，例如从在此被结合 以作参考的US6,046,792中。

在利用光刻投影设备的制造过程中，将掩模图案成像到衬底上，该衬底至少由一层辐射敏感材料(光刻胶)部分地涂覆。在该成像步骤之前，衬底可经历各种工序，例如涂底漆、涂覆光刻胶和软烘烤。在曝光后，衬底可以经受其它工序，例如曝光后烘烤(PEB)、显影、硬烘烤和已成像特征(feature)的测量/检查。这组工序被用作对器件(例如IC)的各个层进行构图的基础。然后，这种构图层可经受各种处理，例如蚀刻、离子注入(掺杂)、喷镀金属、氧化、化学-机械抛光等，即打算完成一个单层的所有处理。如果需要几层，那么将对每一新层必须重复全部工序或其变型。最终，在衬底(晶片)上将存在一组器件。然后通过诸如切割或锯切之类的技术将这些器件彼此分开。此后，各个器件就可以被安装在载体上、连接到管脚上等。关于这种工艺的更多信息可从例如Peter van Zant的“Microchip Fabrication：A Practical Guide to Semiconductor processing”(第三版，McGraw Hill Publishing Co.，1997，ISBN 0-07-067250-4)一书中获得，该书被结合于此以作参考。

光刻工具可以是一种具有两个或更多个衬底台(和/或两个或更多个掩模台)的类型。在这种“多级”器件中，可以并行使用附加台，或者可以在一个或多个台上完成准备步骤，同时一个或多个其它台被用于曝光。两级光刻工具例如在US 5,969,441和WO 98/40791中进行了描述，并且在此被结合以作参考。

上面提到的光刻掩模包括与将要集成到硅晶片上的电路部件对应的几何图案。用于创建这种掩模的图案是利用CAD(计算机辅助设计)程序生成的，这种工艺通常被称为EDA(电子设计自动化)。为了创建功能掩模，大多数CAD程序遵循一组预定的设计规则。通过加工和设计限制来制定这些规则。例如，设计规则限定电路器件(比如门、电容器等)或互连线之间的间隔容限，以便确保电路器件或线路不以不希望有的方式相互影响。

当然，集成电路制造的目的之一是(经由掩模)在晶片上如实地再现原始电路设计。另一目的是尽可能使用半导体晶片的大量资源(realestate)。然而，当集成电路的尺寸减小而其密度增大时，其相应掩模图案 的CD(临界尺寸)接近光学曝光工具的分辨率极限。曝光工具的分辨率被定义为曝光工具可以重复地在晶片上曝光的最小特征。目前的曝光设备的分辨率值常常限制许多先进的IC电路设计的CD。

此外，随着对甚至更高性能的半导体器件的需求的持续，设计规则收缩比率超过了减少曝光波长和增加高数值孔径(NA)透镜的进展。这个因素对光刻者提出了推动光学光刻超出几年前所认为可能的极限的挑战。已知的是，分辨率增强技术(RET)在低k₁光学光刻中已经成为必不可少的。使用了利用透镜光瞳中对称的第0级和第1级的双束成像的强离轴照明(OAI)，可以大大地增强分辨率和对比度。偶极子照明是OAI的最极端的情况，并且能够为非常低的k₁成像提供具有改进的工艺宽容度的更好的成像对比度。

当前采用偶极子照明的技术通常包含使用多次曝光过程，在该多次曝光过程中，第一曝光被用来对沿第一方向取向的特征(即水平取向的特征)进行成像，以及第二曝光被用来对沿第二方向取向的特征(即垂直取向的特征)进行成像。这通过将目标图案分别转换为例如具有水平和垂直取向的两个掩模来实现。一旦以这种方式转换了目标图案，就用y偶极子曝光对水平取向的特征进行成像，而用x偶极子曝光对垂直取向的特征进行成像。

因为已知的偶极子成像技术采用明场掩模，所以双偶极子照明的一个重要方面是，当对水平取向的特征进行成像时，必须保护(即屏蔽)垂直取向的特征，以使垂直取向的特征不被降级。当对垂直取向的特征进行成像时，则适用相反的事实(即，必须保护水平取向的特征)。该屏蔽需求会导致掩模制造复杂化，而且限制成像过程的整体性能。

因此，存在对于这样一种方法的需要，该方法允许采用暗场掩模执行双偶极子光刻，以便消除由在双偶极子光刻工艺中采用明场掩模时所必需的屏蔽需求而引起的复杂化。

发明内容

在努力解决前述需要的过程中，本发明的一个目的是提供一种用于执行暗场双偶极子光刻的方法。如上所述，通过在成像过程中采用暗场，有 可能消除与在采用明场成像过程时屏蔽先前成像的特征相关的问题。

更具体地说，本发明涉及一种生成用于暗场双偶极子成像过程的互补掩模的方法。该方法包括以下步骤：识别具有包括水平和垂直特征的多个特征的目标图案；基于目标图案生成水平掩模，其中水平掩模包括低对比度垂直特征。水平掩模的生成包括以下步骤：优化在水平掩模中所包含的低对比度垂直特征的偏离(bias)；以及将散射条(scatter bar)施加到水平掩模上。该方法还包括基于目标图案生成垂直掩模，其中垂直掩模包含低对比度水平特征。垂直掩模的生成包括以下步骤：优化在垂直掩模中所包含的低对比度水平特征的偏离；以及将散射条施加到垂直掩模上。

本发明还涉及一种计算机可读介质，该计算机可读介质被配置成存储供处理器执行的程序指令。该程序指令使处理器能够生成与用于暗场双偶极子成像过程的互补掩模相对应的文件。文件的生成包括以下步骤：识别具有包括水平和垂直特征的多个特征的目标图案；基于目标图案生成水平掩模，其中水平掩模包括低对比度垂直特征。水平掩模的生成包括以下步骤：优化在水平掩模中所包含的低对比度垂直特征的偏离；以及将散射条施加到水平掩模上。文件的生成还包括基于目标图案生成垂直掩模，其中垂直掩模包含低对比度水平特征。垂直掩模的生成包括以下步骤：优化在垂直掩模中所包含的低对比度水平特征的偏离；以及将散射条施加到垂直掩模上。

尽管在本文中可能具体提到在IC的制造中使用本发明，但是应该明确理解，本发明具有许多其它可能的应用。例如，它可以被用于集成光学系统的制造，用于磁畴存储器、液晶显示面板、薄膜磁头等的引导和检测图案。本领域技术人员将认识到，在这种可选择的应用范围中，在本文中术语“分划板”、“晶片”或“管芯”的任何使用都应当被认为可以由更一般的术语“掩模”、“衬底”和“目标部分”来分别代替。

在本文件中，术语“辐射”和“光束”被用来包含所有类型的电磁辐射，包括紫外线辐射(例如具有365、248、193、157或126nm的波长)和EUV(远紫外线辐射，例如具有5-20nm范围的波长)。

在本文中使用的术语掩模可以被宽泛地解释为通用构图装置，所述通用构图装置可以被用来把与将要在衬底的目标部分中产生的图案对应的所 构图的横截面赋予入射辐射光束；术语“光阀”也可在本上下文中使用。除了典型的掩模(透射或反射的；二元型、相移型、混合型等)外，其他这种构图装置的例子包括：

a)可编程镜阵列。这种器件的一个例子是具有粘弹性控制层和反射表面的可寻址矩阵表面。这种装置背后的基本原理是(例如)反射表面的被寻址区域将入射光作为衍射光反射，而未被寻址的区域将入射光作为非衍射光反射。使用适当的滤光器，可从反射的光束中过滤掉所述非衍射光，从而在后面只留下衍射光；以这种方式，根据可寻址矩阵表面的寻址图案，光束变得被构图。所需的矩阵寻址可以利用合适的电子装置来执行。关于这种镜阵列的更多信息可以从例如美国专利US 5,296,891和US5,523,193中收集，这些专利被结合于此以作参考。

b)可编程LCD阵列。在美国专利US 5,229,872中给出这种结构的一个例子，该专利被结合于此以作参考。

本发明的方法提供优于现有技术的重要优点。最重要的是，通过在双偶极子成像过程中采用暗场掩模，有可能消除与在采用明场成像过程时屏蔽先前成像的特征相关的问题。

根据本发明示例性实施例的以下详细描述，本发明附加的优点对于本领域技术人员而言将变得显而易见。

通过参考以下的详细描述和附图，可以更好地理解本发明本身以及更多的目的和优点。

附图说明

图1a说明在典型IC设计中发现的各种部件的标准化设计规则需求。

图1b说明对于45nm半间距(pitch)的各种照明条件所得到的NILS，其中在不同的k₁条件下掩模CD从45nm变为100nm。

图2a-2f比较照明对明场和暗场成像的影响。

图3说明示例性的1维掩模光栅。

图4a和4b说明与70nm线(即明场)和70nm间隔(即暗场)相关的示例性衍射图案。

图4c和图4d说明分别与图4a和4b的70nm线(即明场)和70nm间 隔(暗场)相关的明场掩模和暗场掩模的相应空间像。

图4e是印刷到分别与图4a和4b相关的70nm线(明场)和间隔(暗场)的各自NILS、最小或最大强度(I_min/I_max)以及强度阈值。

图5是说明对于具有以175nm间距的70nm CD的特征(即线或槽)的线和间隔由透镜光瞳所捕获的标准化能量的实例。

图6说明对于严格EMF与标量模型的具有单面暗场SB狭缝的隔离槽的空间像的比较。

图7a说明采用环形照明的槽的仿真空间像。

图7b-7e说明根据本发明的双偶极子暗场成像过程的仿真空间像。

图8说明根据本发明将目标图案分解为用于暗场双偶极子光刻的垂直掩模和水平掩模的过程的示例性流程图。

图9a-9j说明如何采用图8的过程生成掩模的实例。

图10说明本发明的布局转换方法的实际实例和所得到的图像。

图11说明用于实施本发明的分解方法的示例性处理系统。

图12示意性地描绘了适用于借助于本发明而设计的掩模的光刻投影设备。

在附图中：

图1b：掩模CD 45到100nm 1∶1，利用相同的能量比对于不同的k1仿真的NILS。对于45nm的节点，即使使用最过分硬的偶极子，NILS也太低，因此没有足够的NILS；只有具有线性y偏振的偶极子才提供足够的对比度。DX9676-35T6unpol是x偶极子，其中σ_外＝0.96，σ_内＝0.76，极角35度，以及6％的att PSM掩模未偏振。DX9676-35T6ypol具有与第一种情况相同的设置，但是具有y偏振。DX9676-35BIMypol。DX9650-35T6yp01是x偶极子，其中σ_外＝0.96，σ_内＝0.50，极角35度，以及6％的att PSM模具有y偏振。CQ9676-30T6azimpol是交叉极外＝0.96，σ_内＝0.76，极角30度，以及具有方位偏振。

图2：(a)对于明场(70nm铬线，105nm间隔)在光瞳中的衍射图案，以及(b)对于暗场(70nm明场，105nm铬)在光瞳中的衍射图案。(c)明场掩模的空间像强度，以及(d)暗场掩模的空间像强度。(e)要印刷到70nm线的NILS(标准化的图像对数斜率)、最小强度(Imin)、 以及强度阈值，以及(f)对于70nm间隔的NILS(标准化的图像对数斜率)、最小强度(Imin)、以及强度阈值。

图3：1D掩模光栅，宽度等于w，间距是p，以及掩模的强度传输是T。

图4：对于(a)70nm线和(b)70nm间隔以1∶1、1∶1.5和1∶2的比率的衍射图案，(c)和(d)分别是对于明场掩模和暗场掩模的空间像。(e)对于线要印刷到70nm线的对应的NILS(标准化的图像对数斜率)、最小或最大强度(I_min/I_max)和强度阈值。

图5：CD 70nm，间距175nm，对于线和间隔比较由透镜光瞳所捕获的标准化能量。它表明，对于线和槽，来自第+/-1级的能量是相同的，但是在第0级能量存在2X的差。

图6：对于具有单面暗场SB狭缝的隔离槽的空间像强度剖面的比较。标量成像模型高估了槽和SB狭缝强度。

图7：(a)对于具有1.2NA、σ-外＝0.98，σ-内＝0.53的环形照明仿真的空间像，(b)双曝光仿真结果表明，NILS不仅是垂直槽尺寸的函数，而且是作为掩模2偏离的函数，掩模偏离的组合可以被用来优化总NILS，(c)x偶极子被用来对垂直掩模中的槽进行成像(偏离65nm)，(d)y偶极子曝光水平掩模(偏离35nm)，(e)来自“合成强度”的NILS是1.83。

具体实施方式

如以下更详细解释的，本发明的优选实施例提供一种用于执行暗场双偶极子光刻“DDL”的方法和设备。具体地说，本发明提供这样一种方法，该方法用于将目标图案分解为要采用第一偶极子照明(即x偶极子)进行成像的第一掩模和要采用第二偶极子照明(即y偶极子)进行成像的第二掩模，其中掩模采用暗场成像。在论述本发明之前，提供明场和暗场成像的简要论述。

可以以浸没和偏振的方式使用的明场DDL对于各种成像任务(例如对栅叠层进行成像)是良好的分辨率增强技术“RET”解决方案。与明场DDL技术相关的优点例如是，它解决散射条(SB)或辅助特征(AF) 的可伸缩性和适印性问题：允许印刷器件采用高对比度偶极子照明；以及使线偏振能够应用于以基于模型的布局转换方法为基础来对器件结构进行构图。

参考图1a，通常将IC设计的金属1间距用作连续器件生成的基本量度之一，因为给定设计的金属1间距通常限定集成的密度，因此是从间距收缩的观点最难推进的尺寸。目前，后端金属与铜波纹集成方案的互连处理通常采用低k电介质，该铜波纹集成方案要求以很紧密间距来印刷小尺寸的槽。由于与偶极子照明相关的固有高对比度，因此对这样的密集槽进行成像而言它是好的照明选择。图1b示出对于45nm半间距的仿真标准化图像对数斜率(NILS＝CD*ILS)“NILS”，其中掩模CD相对于不同的k1从45变为100nm，其中k₁＝0.5间距*NA/λ，其中NA对应于数值孔径，以及λ对应于照明器件的曝光波长。图1b的总趋势表明，k₁越低，NILS就越差。对于45nm节点，晶片上的特征CD更接近于曝光波长的四分之一，这使得暗场成像具有挑战性。同样，偶极子照明是改进NILS(较高的NILS对应于越高的对比度，因此对应于较好的成像)的好的候选方式。注意到在图1b中，对于45nm节点，甚至利用具有σ内与σ外之间的非常小的σ变化的最过分“硬”的偶极子设置，NILS仍然太低，以至于不能实现鲁棒成像。只有当将偶极子成像与线偏振结合时，对于在k₁接近0.3处进行成像才具有足够的对比度。

参考图2a-2f，为了比较照明对明场和暗场成像的影响，选择三个照明模式以用于比较：(1)环形，(2)c四边形(交叉四边形)以及(3)偶极子x，所有都具有0.93 NA浸没。用于进行比较的掩模是具有以175nm间距的70nm临界尺寸(CD)的二元强度掩模“BIM”。图2a和2b分别示出对于明场(70nm铬线，105nm间隔)和暗场(70nm明场，105nm铬)在透镜光瞳中的衍射图案。所得到的第一级衍射图案相同，但是第0级衍射振幅对于所有三个照明都是不同的。图2c是对于每个照明所得到的明场掩模的空间像强度，以及图2d是对于每个照明所得到的暗场掩模的空间像强度。图2e对于明场掩模示出要印刷到每个照明的70nm线上的NILS(标准化图像对数斜率)、最小强度(I_min)和阈值，而图2f对于暗场掩模示出相同的内容。

如所示，x偶极子照明在明场和暗场的情况下都提供最好的NILS和最好的I_min。C四边形具有最差的对比度和最高的I_min(在明场的情况下，以及在暗场的情况下为最低的I_min)，这是由于这样的事实：仅有25％的第一级 衍射光有助于成像，而对于x偶极子，捕获50％的第一级衍射光以用于成像。注意对于明场情况，所有三个照明的成像阈值非常接近0.35的强度水平，因此印刷到线CD目标所需的剂量应该是可比较的。对于明场和暗场的情况，偶极子给出最好的图像质量，而c四边形是三个中最差的。

为了理解在偶极子照明下明场和暗场成像之间的基本差别，首先有必要理解各自衍射图案中的差别。考虑源上的一点以及宽度(w)、间距(p)和强度传输(T)的1D光栅(参见图3)。该掩模可被表示为：

$m\left(x\right)=(1+\sqrt{T})\mathrm{rect}\left(\frac{x}{w}\right)\⊗\mathrm{comb}\left(\frac{x}{p}\right)-\sqrt{T}$

对于1D光栅采用掩模的傅里叶变换

$F\left\{m\left(x\right)\right\}=(1+\sqrt{T})*\underset{-\∞}{\overset{\∞}{\mathrm{\Σ}}}\mathrm{\δ}(f_x-\frac{n}{p})*\left[\frac{w}{p}\mathrm{Sinc}(n-\frac{w}{p})\right]-\sqrt{T}\mathrm{\δ}\left(f_x\right)$ ，其中δ是δ函数psin(θ)＝nλ.f_x＝sin(θ)

第0级，n＝0， $f_x=0\⇒F_0\left(f_x\right)=(1+\sqrt{T})\frac{w}{p}-\sqrt{T}$

第±1级，n＝1， $f_x=\frac{1}{p}\⇒F_1\left(f_x\right)=\frac{1}{\mathrm{\π}}(1+\sqrt{T})[\sin \left(\frac{\mathrm{\πw}}{p}\right)]-\sqrt{T}$

对于BIM暗场

等式1 

等式2 

根据等式1很明显的是，对于具有固定槽CD的暗场掩模，间距越大，第0级衍射就越小。巴比涅原理宣称，两个互补掩模的衍射图案除了第0级之外具有相同的衍射图案。巴比涅原理可被写为：

等式3A_明(f_x)+A_暗(f_x)＝δ(f_x)，

其中A是标量振幅，f_x＝0，δ(f_x)＝1

根据等式3，明场掩模和暗场掩模之间的唯一差别是第0级衍射的振幅。第1级衍射具有符号相反的相同振幅。

对于BIM明场

等式4 

等式5 

根据等式4明显的是，对于明场掩模，间距越大，第0级衍射就越低。上面的论述仅考虑了源的一点，但是理解图4a和4b中的实例是有用的，图4a和4b分别说明以1∶1、1∶1.5和1∶2比率的70nm线(即明场)和70nm间隔(暗场)的衍射图案。对于1∶1比率(即特征宽度与间距)，明场和暗场情况相同。从1∶1.5向上到1∶2比率，第0级衍射振幅具有明显的差别。例如，对于1∶2比率；明场掩模的第0级衍射振幅是0.67，而暗场掩模的第0级衍射振幅是0.33。对于第一和第二级衍射，明场和暗场掩模的衍射级振幅的大小相同，而符号相反。

图4c和图4d分别说明明场掩模和暗场掩模的相应空间像。在给定的实例中，照明设置假定ASML扫描器的使用，该扫描器具有0.93NA和偶极子x、35度极角、σ_外＝0.86以及σ_内＝0.45。图4e是要印刷到70nm线(明场)和间隔(暗场)上的各自NILS、最小或最大强度(I_min/I_max)以及强度阈值。可以看到，对于暗场掩模不仅剂量I_max变化更急剧，而且NILS也比明场互补掩模低20-30％。因此，暗场掩模具有较高的掩模误差因子(MEF)，这导致印刷和应用OPC更困难。

对于暗场成像，重要的是具有足够的能量来清除光刻胶以对槽进行构图，这主要是由第0级衍射起作用，即使第0级衍射对于强度调制没有作用。对于局部相干成像，需要考虑NA之内的每个衍射级的重叠，并且需要计算每个衍射级由透镜光瞳所捕获的能量。图5是说明对于具有以175nm间距的70nm CD的特征(即线或槽)的线和空间由透镜光瞳所捕获的标准化能量的实例。比较由光瞳所捕获的标准化能量，显然，来自线和槽的+/-第一级的能量是相同的，但是第0级衍射能量具有2X差别。原因之一是，槽层通常具有正掩模偏离，以允许更多的光/能量通过。

当采用明场DDL时，为了实现鲁棒的贯穿-间距过程窗口，通常有必要使用“全尺寸”散射条(FSB)。此外，如上所述，间距越大，第0级衍射就越高，因此在各自低对比度取向上有必要为临界特征添加屏蔽。此外，在明场DDL内，曝光的总和可以削减掉FSB而不留下印刷残留物。在暗场DDL中不会出现这种情况。然而，对于有价值的制造过程为了提高焦点深度，在光学临近修正“OPC”过程期间可添加“暗场SB”狭缝或亚分辨率辅助狭缝。

对于45nm节点和超过45nm节点应用暗场SB狭缝会有问题。具体地说，当在4X分划板上暗场SB狭缝的宽度变得小于曝光波长时，基尔霍夫标量衍射理论开始失效，并且它高估了SB狭缝强度水平。参考图6，该图对于严格EMF(即，当确定空间像时，该模型考虑到全电磁场)与标量模型(即不包括全电磁场作用的更理想的模型)比较了具有单面暗场SB狭缝的隔离槽的所得到的空间像，EMF空间像表明，暗场SB狭缝实际“小于”标量理论所预测的。这意味着SB狭缝具有小于标量理论所预测的光学重量。因此，较大的亚分辨率暗场SB狭缝不大可能印刷。当主特征之间的间隔较小时，印刷暗场SB狭缝的风险增加。这有效地限制了何时开始应用SB。幸运的是，严格EMF模型和标量模型预测了应用暗场SB狭缝的相同位置。因此，有可能采用更少严格和耗时的标量模型来优化暗场SB狭缝的布局。为了获得更精确的模型OPC结果，需要准严格方法，例如边界层方法。

图7b-7e说明根据本发明的双偶极子暗场成像过程的仿真空间像。图7a提供一种采用环形照明的仿真空间像，以便提供与本发明的暗场双偶极子成像过程的性能比较。在给定的实例中，对具有55nm和210nm间距的宽度的槽进行成像，并且为了解决最密间距而将强度阈值水平设定为34％。用于印刷这种小槽的常规现有技术方法是将正偏离施加给槽以便获得更好的适印性。如所述，图7a提供具有1.2 NA、σ_外＝0.98、σ_内＝0.53的环形照明的仿真结果。为了将槽印刷到期望的CD上，掩模需要被偏离77nm；然而，NILS值仅为0.82，这太低以至于不可制造。

对于双曝光过程，不能将来自两次曝光的相对强度水平直接求和。然而，累积由两次曝光所生成的剂量和光酸。对于化学放大的光刻胶，等式6给出光酸浓度。

等式6：

H(x，y)≈1-e^-cl(x，y)i∝I(x，y)

从等式6可以看到，对于光酸生成和分析双曝光成像，强度是好的近似。在下面的论述中注意，照明设置分别包括1.2NA x偶极子和y偶极子，其中σ_外＝0.98、σ_内＝0.53，并且y和x线偏振。根据本发明的DDL成像过程，为了印刷在图7a中所印刷的相同槽，首先，x偶极子(即图7b 中的标记通道1)被用于在垂直掩模中对槽进行成像，之后通过y偶极子曝光水平掩模(即标记为图7b中的掩模2偏离)来解决水平方向上的槽。图7e说明组合的(即双偶极子)成像过程所得到的空间像。如所示，在34％的阈值处所得到的NILS为1.83，其表示相比于图7a示出的单环形照明过程具有近似120％的NILS。

重要的是，图7b中示出的双曝光仿真结果表明，NILS(即成像性能)不仅是垂直槽尺寸的函数，而且作为掩模2偏离的函数。实际上，y偶极子曝光的掩模2偏离的变化导致所得到的总NILS的明显改变。同样，来自两个掩模的偏离的组合可以被用于优化总NILS。这是由以下事实产生的：在第二次曝光中有可能保持垂直槽边缘打开以允许更多的光通过(参见图7d)，以有助于优化组合强度的NILS。图7c、7d和7e说明优化过程的实例。在上面的实例中，将垂直掩模偏离65nm(参见图7c)，并且水平掩模内的垂直边缘被负向偏离35nm。如所述，组合强度的NILS为1.83，其与单曝光基线相比NILS约提高120％。因此，根据本发明，在努力优化成像性能的过程中，可以调节与每个掩模相关的偏离。注意在给定的实例中，在偏离优化过程中采用NILS作为定义成像性能的标准，然而，可以采用任何其它合适的标准，例如DOF、MEF、ILS、NILS、对比度等。而且，对于优化过程也可能是这样的：即同时或以串行的方式来优化两个掩模的偏离。

图8说明根据本发明将目标图案分解为用于暗场双偶极子光刻的垂直掩模和水平掩模的过程的示例性流程图。图9a-9j说明利用图8的过程如何生成掩模的实例。参考图8，该过程中的第一步骤(步骤90)是获得将要在晶片或衬底上成像的期望目标图案。例如，可以以GDSII设计数据格式或任何其它合适的数据格式来表示目标图案。图9a说明在实例中所采用的示例性目标图案。一旦定义了目标图案，就将它分解成垂直和水平掩模，其中图8中示出的步骤91、93、95和97对应于水平掩模或H掩模的生成，以及步骤92、94、96和98对应于垂直掩模或V掩模的生成。

更具体地说，在步骤91和92中，例如，采用合适的仿真模型来优化给定掩模的低对比度特征的偏离，该仿真模型进行工作以使定义的标准最大化，例如但不限于DOF、MEF、NILS、ILS、对比度等。同样，在步骤 91，如图9b所示，在H掩模内优化垂直特征(即H掩模内的低对比度特征)的偏离。类似地，在步骤92，如图9c所示，优化V掩模内的水平特征(即V掩模内的低对比度特征)的偏离。接着，在步骤93和94，将初始的外部散射条和内部散射条(其在暗场掩模的情况下为狭缝)施加于各自的掩模，然后再次执行各自掩模的低对比度特征的偏离，以便获得最终的偏离。同样，在步骤93，按照需要将外部和内部散射条施加于H掩模。可以采用任何合适的基于规则或基于模型的施加散射条的方法来施加散射条。然后，利用施加到H掩模设计的散射条，再次优化垂直特征(即H掩模内的低对比度特征)的偏离。图9d说明根据给定实例在执行步骤93之后的H掩模。类似地，在步骤94，按照需要将外部和内部散射条施加到V掩模，然后，利用施加到V掩模设计的散射条，再次优化水平特征(即H掩模内低对比度特征)的偏离。图9e说明根据给定实例在执行步骤94之后的V掩模。接着，在步骤95，对H掩模进行模型OPC处理(可采用任何合适的模型OPC处理)和掩模可制造性检验。在图9f中说明给定实例的所得到的H掩模。在完成步骤95之后，最后确定H掩模(步骤97)并准备用于暗场双偶极子成像过程。采用图9h示出的y偶极子照明来照亮H掩模。类似地，在步骤96，对V掩模进行模型OPC处理(可采用任何合适的模型OPC处理)和掩模可制造性检验。在图9g中说明给定实例的所得到的V掩模。在完成步骤96之后，最后确定V掩模(步骤98)并准备用于暗场双偶极子成像过程。采用图9i示出的x偶极子照明来照亮V掩模。图9j说明双偶极子过程采用暗场H掩模和V掩模过程所得到的图像。

图10说明本发明的布局转换方法的实际实例和所得到的图像。具体地说，根据前述过程，以140nm间距的70nm槽的梳形目标测试图案被分解为H掩模和V掩模，并且分别利用y偶极子和x偶极子照明来照亮H掩模和V掩模。如所示，所得到的图像精确地再现该目标图案。

本发明的方法提供优于现有技术的重要优点。最重要的是，通过在双偶极子成像过程中采用暗场掩模，有可能消除与在采用明场成像过程时屏蔽先前成像的特征相关的问题。

图11说明用于执行本发明的分解过程的示例性处理系统。如图11所说明的，示例性处理系统可以包含从输入设备1003接收输入的处理器 1000。处理器1000可以是常规微处理器或专门设计的处理单元，例如EEPROM或EPROM或制造的集成电路。输入设备1003可以是任何类型的电子输入设备(例如键盘或鼠标)，或者可以是存储器或因特网连接。处理器1000优选检索来自ROM 1002和RAM 1001所存储的协议，例如实施上面详述的根据本发明用于分解定制的DOE的方法的协议，以及把信息存储在RAM 1001上。在显示器1004上可显示处理器1000的计算结果(例如DOE设计)，并且可将其提供给掩模制造器件或制造商。

涉及编程(包括可执行代码)的这种计算机系统的软件功能可被用于实施上面所述用于在给定的目标图案内放置散射条的OPC方法。软件代码可由通用计算机来执行。在操作中，在通用计算机平台内存储代码和可能相关的数据记录。然而，软件平时可被存储在其它位置处和/或被传输以用于加载到适当的通用目的的计算机系统中。因此，上面论述的实施例涉及一个或多个软件产品，所述软件产品是以一个或多个由至少一个机器可读介质携带的代码模块的形式。以基本上在此论述和说明的实施例中所执行的方式，由计算机系统的处理器执行这种代码使该平台能够实施目录和/或软件下载功能。

如在此所用，诸如计算机或机器“可读介质”之类的术语是指参与将指令提供给处理器以供执行的任何介质。这种介质可采用许多形式，包括但不限于非易失性介质、易失性介质和传输介质。例如，非易失性介质包括光盘或磁盘，比如上述的在作为服务器平台之一操作的任何计算机中的任何存储器件。易失性介质包括动态存储器，例如这样的计算机平台的主存储器。物理传输介质包括：同轴电缆；铜线和光导纤维，其包括在计算机系统内包括总线的导线。载波传输介质可采用电或电磁信号的形式，或者采用声或光波的形式，例如在射频(RF)和红外(IR)数据通信期间生成的那些。因此，常见形式的计算机可读介质例如包括：软磁盘，软盘，硬盘，磁带，任何其它磁介质，CD-ROM，DVD，任何其它光学介质，通常较少使用的介质比如穿孔卡、纸带、任何其它具有孔图案的物理介质，RAM，PROM和EPROM，FLASH-EPROM，任何其它存储器芯片或盒，传输数据或指令的载波，传输这种载波的电缆或链路，或者计算机可从其读取程序代码和/或数据的任何其它介质。在把一个或多个指令的一个或多个 序列传送到处理器以供执行中可能涉及这些形式的计算机可读介质中的许多形式。

图12示意性地描绘了适用于借助于本发明所设计的DOE的光刻投影设备。该设备包括：

-辐射系统Ex、IL，用于提供辐射的投影光束PB。在此特定情形下，该辐射系统还包括辐射源LA；

-第一对象台(掩模台)MT，其设置有用于固定掩模MA(例如分划板)的掩模固定器，并被连接到用于相对于元件PL精确定位所述掩模的第一定位装置；

-第二对象台(衬底台)WT，其设置有用于固定衬底W(例如涂覆光刻胶的硅晶片)的衬底固定器，并被连接到用于相对于元件PL精确定位所述衬底的第二定位装置；

-投影系统(“透镜”)PL(例如折射的、反射的或者反折射的光学系统)，用于将掩模MA的被照射部分成像到衬底W的目标部分C(例如包括一个或多个管芯)上。

如在此所描绘的，该装置是透射类型的(即具有透射掩模)。然而举例来说，通常它也可以是反射类型的(具有反射掩模)。可选择地，该装置可以采用另一类构图装置作为使用掩模的替换方式，例如包括可编程镜阵列或LCD矩阵。

源LA(例如汞灯、准分子激光器或等离子体放电源)产生辐射光束。该光束直接地或者在经过调节装置(例如光束扩展器Ex)之后被馈入照明系统(照明器)IL中。照明器IL可以包括调节装置AM，其用于设定光束中的强度分布的外和/或内径向范围(通常分别称作σ_外和σ_内)。另外，它通常将包括各种其它部件，例如积分器IN和聚光器CO。以这种方式，照射在掩模MA上的光束PB在其横截面具有期望的均匀性和强度分布。

关于图12应该注意，该源LA和DOE可以位于光刻投影装置的外壳内(例如当源LA是汞灯时常常就是这种情况)，但是它也可以远离所述光刻投影装置，它产生的辐射光束被引入该装置中(例如借助于合适的引导镜)；此后者的情形常常是当源LA是准分子激光器(例如基于KrF、ArF或F₂发射激光)的情况。本发明包含这两种情形。

光束PB随后与固定在掩模台MT上的掩模MA相交。穿过掩模MA之后，光束PB通过透镜PL，该透镜将光束PB聚焦到衬底W的目标部分C上。借助于第二定位装置(和干涉测量装置IF)，衬底台WT可以被精确地移动，例如以便在光束PB的路径中定位不同的目标部分C。类似地，第一定位装置可被用来相对于光束PB的路径来精确定位掩模MA，例如在从掩模库中机械检索掩模MA之后或在扫描期间。通常，对象台MT、WT的移动将借助于长冲程模块(粗定位)和短冲程模块(精定位)来实现，这在图12中未被明确描绘。然而，在晶片步进器的情况下(与步进扫描工具相对)，掩模台MT可恰恰与短冲程致动器连接，或者可以被固定。

所描绘的工具可以以两种不同的模式来使用：

-在步进模式中，掩模台MT基本保持静止，并且整个掩模图像被一下子投影(即单次“闪光”)到目标部分C上。然后衬底台WT沿x和/或y方向移动，以使不同的目标部分C能够被光束PB照射；

-在扫描模式中，基本上适用相同的情形，除了给定目标部分C不是以单次“闪光”曝光之外。代之以，掩模台MT可沿给定的方向(所谓的“扫描方向”，例如y方向)以速度v移动，以使投影光束PB扫描整个掩模图像；并行地，衬底台WT沿相同或相反的方向以速度V＝Mv同时移动，其中M是透镜PL的放大率(通常M＝1/4或1/5)。以这种方式，可以曝光相当较大的目标部分C，而不必损害分辨率。

另外，在此公开的概念可以对任何普通成像系统进行仿真或数学建模以用于对亚波长特征进行成像，并且尤其可用于能够产生尺寸日益变小的波长的新兴的成像技术。已经在使用的新兴技术包括EUV(远紫外)光刻，其能够利用ArF激光器产生193nm波长，以及甚至能够利用Fluorine激光器产生157nm波长。而且，EUV光刻通过采用同步加速器或通过碰撞具有高能电子的材料(固体或等离子体)以便产生在20-5nm范围内的光子，从而能够产生20-5nm范围内的波长。因为在此范围内大多数材料有吸收能力，所以通过具有钼和硅的多堆叠的反射镜可以产生照明。多堆叠镜具有40层钼和硅对，其中每层的厚度是四分之一波长。利用X射线光刻甚至可生成更短的波长。通常，将同步加速器用于生成X射线波长。由于在X射线波长处大多数材料有吸收能力，所以薄片的吸收材料限定了将印刷(正 性光刻胶)或不印刷(负性光刻胶)特征的位置。

还要注意，虽然在此公开的概念可用于在诸如硅晶片之类的衬底上成像，但是应该理解，所公开的概念可用于任何类型的光刻成像系统，例如用于在不同于硅晶片的衬底上成像的系统。

尽管已经公开了本发明的某些特定实施例，但是注意，可以在不脱离本发明的精神或本质特征的情况下以其它形式体现本发明。因此本实施例在所有方面被认为是说明性的而非限定性的，本发明的范围由所附权利要求书来表示，并且因此在权利要求书的等同物的含义和范围内的所有这样的变化打算被包含于此。

Claims (8)

1.一种生成用于暗场双偶极子成像过程的互补掩模的方法，所述方法包括以下步骤：

识别具有多个特征的目标图案，所述多个特征包括水平和垂直特征；

基于所述目标图案生成水平掩模，所述水平掩模包括低对比度特征，所述水平掩模的所述生成包括以下步骤：

优化在所述水平掩模中所包含的所述低对比度特征的偏离；以及

将散射条施加到所述水平掩模上；以及

基于所述目标图案生成垂直掩模，所述垂直掩模包含低对比度特征，所述垂直掩模的所述生成包括以下步骤：

优化在所述垂直掩模中所包含的低对比度特征的偏离；

将散射条施加到所述垂直掩模上。

2.根据权利要求1所述的生成用于暗场双偶极子成像过程的互补掩模的方法，其中优化包含在水平掩模中的所述低对比度特征的偏离的所述步骤包括以下步骤：调节在所述水平掩模中所包含的垂直特征的宽度，以便使与成像性能相关的预定义标准最大化。

3.根据权利要求1所述的生成用于暗场双偶极子成像过程的互补掩模的方法，其中生成水平掩模的步骤还包括以下步骤：在将所述散射条施加到所述水平掩模上的步骤之后，再次执行优化包含在水平掩模中的所述低对比度特征的偏离的步骤。

4.根据权利要求1所述的生成用于暗场双偶极子成像过程的互补掩模的方法，其中生成水平掩模的步骤还包括以下步骤：在所述水平掩模上执行模型光学邻近修正。

5.根据权利要求1所述的生成用于暗场双偶极子成像过程的互补掩模的方法，其中优化包含在垂直掩模中的所述低对比度特征的偏离的所述步骤包括以下步骤：调节在所述垂直掩模中所包含的水平特征的宽度，以便使与成像性能相关的预定义标准最大化。

6.根据权利要求1所述的生成用于暗场双偶极子成像过程的互补掩模的方法，其中生成所述垂直掩模的步骤还包括以下步骤：在将所述散射条施加到所述垂直掩模上的步骤之后，再次执行优化包含在垂直掩模中的所述低对比度特征的偏离的步骤。

7.根据权利要求1所述的生成用于暗场双偶极子成像过程的互补掩模的方法，其中生成垂直掩模的步骤还包括以下步骤：在所述垂直掩模上执行模型光学邻近修正。

8.一种器件制造方法，包括以下步骤：

(a)提供衬底，所述衬底至少部分地由一层辐射敏感材料覆盖；

(b)利用辐射系统来提供投影辐射光束；

(c)利用构图装置对投影光束在其横截面中赋予图案；

(d)将构图的辐射光束投影到该层辐射敏感材料的目标部分上，

其中步骤(c)的构图装置是一种用于暗场双偶极子成像过程的互补掩模，采用根据权利要求1所述的方法来生成所述互补掩模。

Images