CN101136453A - 薄膜相变存储单元及其制造方法 - Google Patents

薄膜相变存储单元及其制造方法 Download PDF

Info

Publication number
CN101136453A
CN101136453A CNA2007101477338A CN200710147733A CN101136453A CN 101136453 A CN101136453 A CN 101136453A CN A2007101477338 A CNA2007101477338 A CN A2007101477338A CN 200710147733 A CN200710147733 A CN 200710147733A CN 101136453 A CN101136453 A CN 101136453A
Authority
CN
China
Prior art keywords
memory cell
electrode
change material
phase
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101477338A
Other languages
English (en)
Inventor
A·G·施罗特
林仲汉
M·J·布赖特维施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101136453A publication Critical patent/CN101136453A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

一种包括半导体部件和相变材料的存储单元。所述半导体部件限定了凹槽，所述凹槽将所述半导体部件分成第一电极和第二电极。所述相变材料至少部分地填充此凹槽并用于电连接所述第一和第二电极。所述相变材料的至少一部分可用于在较低和较高电阻状态之间切换，以响应将开关信号施加到所述第一和第二电极中的至少一个电极。

Description

薄膜相变存储单元及其制造方法
技术领域
本发明一般地涉及集成电路中的存储单元，更具体地说，涉及包括相变材料的存储单元。
背景技术
最近，随着对相变材料(PCM)的更多了解及其在集成电路中的集成，在非易失性存储单元中使用这些材料的可能性已越来越大。当被结合到存储单元中时，通过对存储单元施加电流脉冲(“开关电流脉冲”)，这些材料可以在较高和较低电阻状态之间切换。随后，在以此方式写入存储单元之后，通过对所述材料施加低量值的读出电压以确定其电阻状态，可以确定(即读取)给定存储单元的电阻状态。特别地，在某些设计中，基于PCM的存储单元甚至可以同时存储多位信息。
目前，诸如掺杂SbTe和Ge2Sb2Te5(GST)之类的二元和三元硫属化物合金最有希望用在实际的基于PCM的存储单元中。例如，“ElectronicSwitching in Phase-Change Memories”(相变存储器中的电子切换)(A.Pirovano等人，IEEE Transactions on Electron Devices，2004年3月第3期第51卷)说明了硫属化物的此类用法并且在此引入作为参考。但是，基于PCM的存储单元的切换要求开关电流脉冲在PCM中产生足够的热量，以导致PCM的至少某些部分可再现地改变电阻状态。例如，要求的温度可以高达650摄氏度。如果存储单元设计不当，则产生这些所需温度所必需的开关电流脉冲的强度可能很容易超过现代集成电路所容许的强度。
出于此原因，薄膜存储单元是用于基于PCM的存储单元的有吸引力的解决方案。在此类存储单元中，迫使开关电流沿着呈薄膜的PCM。结果，通过调整PCM层的厚度及其宽度以及开关电流必须经过的长度，可以调节开关电流的强度。然而，尽管此类设计具有明显的优点，但是从工艺的观点来看，精确控制这些尺寸参数仍是难题。相应地，需要一种容易制造且允许精确调节开关电流脉冲强度的基于薄膜PCM的存储单元。
发明内容
本发明的实施例通过提供允许精确调节开关电流脉冲的基于PCM的存储单元而解决了上述需要。有利地，这些设计提供了高度局部化的开关电流密度和加热效率，以便可以将开关电流脉冲的强度减小到与现代集成电路兼容的值。
根据本发明的一个方面，存储单元包括半导体部件和PCM。所述半导体部件限定了凹槽，所述凹槽将所述半导体部件分成第一电极和第二电极。所述相变材料至少部分地填充此凹槽并用于电连接所述第一和第二电极。所述相变材料的至少一部分可用于在较低和较高电阻状态之间切换，以响应将开关信号施加到所述第一和第二电极中的至少一个电极。
根据本发明的示例性实施例，存储单元包括在绝缘层上形成的硅层。所述硅层包括凹槽，所述凹槽通过各向异性蚀刻处理形成并将所述硅层分隔成左右硅电极。PCM层部分地填充所述凹槽。为了写入存储单元，在所述左右硅电极之间施加开关电流脉冲。此开关电流脉冲导致PCM层接近凹槽底部的部分从一种电阻状态改变为另一种电阻状态。
有利地，上述示例性实施例允许将开关电流脉冲的强度容易地调节到与现代集成电路兼容的值。更有利地，可以使用主要为常规半导体处理步骤的新顺序来构建所述示例性实施例。
从以下结合附图阅读的详细说明，本发明的这些和其他特征和优点将变得显而易见。
附图说明
图1A示出了根据本发明的示例性实施例的存储单元的截面图；
图1B示出了图1A的存储单元的另一个截面图；
图1C示出了图1A的存储单元的平面图；
图2A-2K示出了图1A的存储单元在其形成的各个阶段的截面图和平面图；
图3示出了根据本发明的第二示例性实施例的存储单元的截面图；以及
图4A-4F示出了图3的存储单元在其形成的各个阶段的截面图。
具体实施方式
此处将结合在集成电路中使用的示例性存储单元以及形成此类存储单元的方法对本发明进行说明。但是应理解，本发明并不限于此处示出和说明的特定材料、特征和处理步骤。对于本领域的技术人员而言，对示例性实施例的修改将变得显而易见。
尤其是对于处理步骤，应强调此处提供的说明并非旨在包含所有成功形成功能集成电路器件可能需要的处理步骤。相反，为了简化说明，此处有意未对通常用于形成集成电路器件的特定处理步骤(例如，湿法清洁和退火步骤)进行说明。但是，本领域的技术人员将很容易地了解从这些概括说明省略的这些处理步骤。此外，用于制造此类集成电路器件的处理步骤的详细信息可以在许多出版物中找到，例如Silicon Processing for theVLSI Era第1卷(S.Wolf和R.N.Tauber，Lattice Press，1986)以及VLSITechnology第二版(S.M.Sze，McGraw-Hill，1988)。
此处使用的术语“相变材料”(PCM)旨在包含任何显示多个可编程电阻状态以在集成电路中使用的材料。应意识到，此定义可以包含的材料多于此术语中通常包括的材料。例如，此处使用的术语PCM包括各种硫属化物和过渡金属氧化物，并且包括但不限于掺杂或无掺杂的GeSb、SbTe、Ge2Sb2Te5(GST)、SrTiO3、BaTiO3、(Sr，Ba)TiO3、SrZrO3、In2Se3、Ca2Nb2O7、(Pr，Ca)MnO3、Ta2O5、NiOx、TiOx，以及其他适合的材料。
此处将参考附图说明两个示例性存储单元实施例。首先将说明第一存储单元实施例的设计和运行特性，然后将说明用于在集成电路中形成此存储单元的示例性方法。随后，将以相同的顺序说明第二存储单元实施例的各方面。
图1A和1B示出了根据本发明的示例性实施例的存储单元100的截面图。图1C示出了同一存储单元的平面图。图1A中的截面图是在由图1C中所示的线A-A＇限定的平面中截取的。图1B中的截面图是在由图1C中所示的线B-B＇限定的平面中截取的。
存储单元100包括绝缘层110、硅层120和介质层130。所述硅层限定了凹槽122，凹槽122将硅层分隔成左侧硅电极124和右侧硅电极126。所述凹槽部分地由PCM层140填充。所述存储单元还包括介质硬掩模层150和层间介质(ILD)层160。下金属线170与左侧硅电极物理接触。垂直接触件180将右侧硅电极连接到上金属线190。
由图1A-1C提供的不同视图示出了介质层130、PCM层140和介质硬掩模层150形成了贯穿存储单元100中间的条。在此条之外，这些元件不存在，并且ILD层160直接连接硅部件120和绝缘层110。
在示例性存储单元100中，绝缘层110和介质层130优选地包括二氧化硅，而硅部件120优选地包括重n掺杂的晶体硅(赋予硅部件相对低的电阻率)。依次地，PCM层140优选地包括GST，而介质硬掩模层150优选地包括二氧化硅或氮化硅。ILD层160优选地包括二氧化硅。下金属线170和上金属线190基本相互垂直地延伸。这些线和垂直接触件180优选地包括铜，但是备选地，可以包括其他适合的诸如铝或钨之类的材料。
在存储单元100中存储数据包括使PCM层140的总体积中的某些部分(“可切换体积”)处于低电阻多晶状态或高电阻非晶状态。这些状态之间的转变通过在下金属线170和上金属线190(它们又分别电连接到左侧和右侧硅电极124、126)之间施加开关电流脉冲而加热PCM层来实现。有利地，将PCM层的一部分布置在凹槽122中可迫使开关电流经过PCM层中接近凹槽底部的有限体积。例如，当在下金属线和上金属线之间施加开关电流脉冲时，开关电流脉冲首先经过左侧硅电极并进入PCM层。此时，电流必须经过PCM的接近凹槽底部的薄层以便到达右侧硅电极。随后，在离开右侧硅电极之后，电流经过垂直接触件180并进入上金属线。
将开关电流限于PCM层140的接近凹槽122底部的体积可导致该体积中高度局部化的电流密度，进而导致高欧姆加热。鉴于此原因，此体积形成了存储单元100中的PCM层的可切换体积。在此可切换体积的外部，电流密度不足以导致电阻状态之间的转变。相应地，所需开关电流脉冲的强度显著小于导致在整个PCM层中进行状态转变所需的强度。再者，此存储单元设计允许通过调整PCM层的厚度及宽度和/或开关电流必须经过的PCM层长度来容易地调节开关电流脉冲的强度。通过这种调节，可以容易地将开关电流脉冲的强度调节到与现代集成电路兼容的值。
虽然并未将本发明限于任何特定的开关电流脉冲持续时间和/或上升或下降时间，但是开关电流脉冲的持续时间优选地在约1纳秒与约500纳秒之间，并且具有快速下降边沿(即，约小于10纳秒)。快速下降边沿用于将PCM层140的可切换体积稳定在其当前电阻状态，而不允许材料中的键具有额外时间来继续进行重新排列。
随后，可以再次经由下金属线170和上金属线190对存储单元100施加读出电压来实现存储单元的状态读取。在典型的双态PCM中，较高和较低电阻状态之间的电阻比率约为100∶1和1,000∶1。读出电压优选地具有足够低的强度以便在PCM层140中提供可忽略的欧姆加热。相应地，可以通过此方式确定PCM层的电阻状态而无需干扰其写入电阻状态。因此，在读取数据时保持了数据完整性。
有利地，可以使用主要为常规半导体处理步骤的新顺序来形成存储单元100。图2A-2K示出了用于形成所述存储单元的示例性处理顺序。初始地，获得重n掺杂绝缘体上硅(SOI)衬底。SOI衬底在图2A中示出。它是一种分层结构，包括布置在绝缘层110上的硅层120。所述硅层优选地具有基本为<100>晶面方向的顶面。随后，使用常规半导体氧化技术对此顶面进行热氧化以产生介质层130，从而导致图2B中示出的膜叠层。
然后，将膜叠层暴露到常规的光刻以形成光致抗蚀剂掩膜210，其在形成凹槽122的区域上方具有开口。形成的膜叠层在图2C中示出。形成光致抗蚀剂掩模之后，将膜叠层暴露到反应离子蚀刻(RIE)处理以去除介质层130的未掩蔽部分，然后进行各向异性蚀刻处理。此类各向异性蚀刻处理依赖于特定蚀刻剂将以显著不同的蚀刻速率蚀刻晶体硅的不同晶面的事实。例如，氢氧化钾(KOH)蚀刻硅的<100>晶面的速率比它蚀刻硅的<111>晶面的速率约快400倍。结果，目前的各向异性蚀刻处理可以通过将膜叠层暴露于包含KOH的溶液(例如，KOH、乙二醇和水的溶液)来实现。可以使用乙二胺邻苯二酚(EDP)代替KOH来有选择地蚀刻硅。此外，存在若干本领域技术人员公知的且在本发明的范围之内的其他用于晶体硅的选择性蚀刻剂。
在去除光致抗蚀剂掩模210之后，各向异性蚀刻处理在硅层120中形成凹槽122，如图2D中所示。各向异性蚀刻处理不容易蚀刻介质材料，因此当它蚀刻了整个硅层并到达绝缘层110时将基本停止。形成的凹槽具有特有的基本为<111>晶面方向的斜面。这些斜面与硅层的其余<100>表面大约成55度角。
各向异性蚀刻处理之后，薄层的PCM材料(例如GST)通过例如溅射沉积而保形沉积在膜叠层上以便形成PCM层140。接下来，通过例如CVD将一层介质材料(例如，二氧化硅或氮化硅)沉积在PCM层上，然后使用化学机械抛光(CMP)来抛光其顶面，从而形成介质硬掩模层150。形成的膜叠层在图2E中示出。
然后，在膜叠层上执行另一光刻步骤以形成第二光致抗蚀剂掩模220。图2F示出了第二光致抗蚀剂掩模就绪的膜叠层的平面图，而图2G和2H分别示出了沿着由线G-G＇和H-H＇限定的平面的截面图。然后在没有第二光致抗蚀剂掩模的位置，通过常规RIE去除介质硬掩模150、PCM层140和介质层130，从而形成图2I(平面图)、2J(沿着由线J-J′限定的平面的截面图)和2K(沿着由线K-K′限定的平面的截面图)中所示的膜叠层。如这些图中所示，此处理导致介质层、PCM层和介质硬掩模层形成贯穿膜叠层中间的条。
ILD层160、下金属线170、垂直接触件180和上金属线190的形成将产生图1A-1C中所示的存储单元100。铜质下金属线的形成可以通过例如镶嵌工艺来实现，所述镶嵌工艺包括在膜叠层上沉积ILD层的一部分、使用沟槽(其使用光刻和RIE来限定下金属线的形状)对此部分ILD层构图、使用电镀将铜沉积到沟槽内，以及使用CMP从部分ILD层的顶部去除所有铜。随后可以通过与刚才描述的工艺类似的第二镶嵌工艺来形成垂直接触件和上金属线。所述第二镶嵌工艺可以例如包括沉积ILD层的剩余部分、使用沟槽按照垂直接触件和上金属线的形状对此层构图、将铜沉积到沟槽内，以及使用CMP从ILD层的顶部去除铜。备选地，垂直接触件和上金属线可以使用单独的镶嵌工艺或本领域技术人员熟悉的各种其他适合的金属化顺序(例如，金属沉积、光刻和RIE)来形成。
图3示出了根据本发明的第二示例性实施例的存储单元300的截面图。所述存储单元包括绝缘层310、硅层320、栅极介质层330和栅极340。所述硅层限定了凹槽322，凹槽322将硅层分隔成左侧硅电极324和右侧硅电极326。所述存储单元还包括PCM层350、介质覆盖层360和层间介质(ILD)层370。左侧和右侧垂直接触件380和390分别与硅部件接触。左侧垂直接触件380连接到上金属线400，而右侧垂直接触件连接到在此特定实施例中与上金属线垂直地延伸的下金属线410。
在示例性存储单元300中，绝缘层310和栅极介质层330优选地包括二氧化硅，而PCM层350优选地包括GST。硅层320被重n掺杂，但通道区域328除外，此区域位于栅极之下并被轻n掺杂。介质覆盖层360优选地包括二氧化硅或氮化硅。ILD层370优选地包括二氧化硅。左侧和右侧垂直接触件380、390优选地包括钨，而上和下金属线400、410优选地包括铜或铝。
掺杂硅层320、栅极介质330和栅极340联合形成了金属氧化物半导体场效应晶体管(MOSFET)420。MOSFET是广泛使用的现代集成电路，因此本领域的技术人员将熟悉其设计和运行。在通道区域328右侧的硅部件部分充当MOSFET的源极区(在图3中标记为“S”)，而在通道区域左侧的硅部件部分充当MOSFET的漏极区(在图3中标记为“D”)。根据本发明的一个方面，MOSFET的漏极区电连接到右侧硅电极326。
如前所述，在存储单元300中存储数据包括通过使用开关电流脉冲加热PCM层来使PCM层350的总体积的某些部分处于低电阻多晶状态或高电阻非晶状态。在存储单元300中，当在足以允许电流脉冲经过MOSFET420的通道区域328的电压下设置栅极340时，这可以通过在下金属线410和上金属线400之间传送开关电流脉冲来实现。在此情况下，电流脉冲将从下金属线传输到MOSFET并进入MOSFET的漏极区和右侧硅电极326。此时，电流必须经过PCM层350的接近凹槽322底部的薄层以便到达左侧硅电极324，并最终到达上金属线。
如在存储单元100中，将开关电流限于PCM层350的接近凹槽322底部的体积可导致该部分PCM层用作存储单元300中的可切换体积。有利地，存储单元300因此也允许通过上述方式(即，通过调整PCM层厚度、宽度和/或电流经过的长度)来容易地调节开关电流脉冲的强度。
存储单元300的形成可以使用主要为常规半导体处理步骤的新顺序来实现。图4A-4F示出了所述存储单元在其各个形成阶段的截面图。例如，图4A示出了在初始处理步骤之后出现的膜叠层。如前所述，优选地从包括绝缘层310和硅层320的SOI衬底开始处理。所述硅层优选地是轻n掺杂的。随后将所述硅层暴露到热氧化步骤以形成栅极介质层330。接下来，通过沉积一层栅极材料(例如，通过CVD或溅射沉积而沉积的多晶硅或钨)并使用光刻和RIE对此层构图来形成栅极340。形成所述栅极之后，然后使用其他n掺杂剂(例如磷)对所述硅层进行离子注入，以使所述硅层在那些未被栅极覆盖的区域中重n掺杂。此后，通过例如CVD在所述膜叠层上沉积一层介质材料(例如，二氧化硅或氮化硅)以形成介质覆盖层360。
执行这些步骤之后，使用常规光刻来形成光致抗蚀剂掩模430，其在要形成凹槽322的膜叠层区域上方具有开口，如图4B中所示。形成所述光致抗蚀剂掩模之后，然后通过RIE蚀刻所述介质覆盖层，并将所述硅部件的下部暴露于各向异性蚀刻处理(例如，包括氢氧化钾的溶液)。由此形成所述凹槽，如图4C中所示。
接下来，通过例如溅射沉积在所述膜叠层上沉积一层PCM材料(例如GST)以形成PCM层350，如图4D中所示。然后使用第二光刻步骤在PCM层的布置在凹槽322内的部分上形成第二光致抗蚀剂掩模440，如图4E中所示。然后通过RIE去除任何未被第二光致抗蚀剂掩模覆盖的PCM材料。去除第二光致抗蚀剂掩模之后，将出现膜叠层，如图4F中所示。
然后，可以使用常规镶嵌处理步骤(类似于上文针对存储单元100所描述的那些镶嵌处理步骤)来形成ILD层370、左侧和右侧垂直接触件380、390以及上下金属线400、410。完成这些元素之后，形成的膜叠层将显得与图3中所示的存储单元300相同。
应指出的是，虽然本发明的上述实施例分别说明了能够在任何给定时刻存储一位数据的存储单元，但是可以修改这些实施例中的任何一个实施例，以使各个存储单元能够同时存储多位数据。此类修改例如可通过使用包括两个或更多子层(具有不同成分，并因此具有在电阻状态之间转变的不同阈值温度)的PCM层来实现。当写入具有此类多成分PCM层的存储单元时，便可以调整开关电流脉冲的强度以使PCM层内的一个或多个子层中的一个、全部或只是一部分更改电阻状态，从而提供在单个存储单元中同时存储多位信息的能力。此类多位存储单元将在本发明的范围之内。
还应指出的是，上述存储单元是集成电路芯片设计的一部分。芯片设计可以使用图形计算机编程语言创建并存储于计算机存储介质(例如，盘、磁带、物理硬驱动器或诸如存储存取网络中的虚拟硬驱动器)中。如果设计者未制造芯片或用于制造芯片的光刻掩模，则设计者通过物理方法(例如，提供存储设计的存储介质的副本)或电子方法(例如，通过互联网)直接或间接地将结果设计传输到此类实体。然后将存储的设计转换为适当的格式(例如，GDSII)以便制造光刻掩模，它通常包括要在晶片上形成的所述芯片设计的多个副本。所述光刻掩模用于限定要蚀刻或要以其他方式处理的晶片(和/或其上的层)的区域。
制造者可以以原始晶片形式(即，作为具有多个未封装芯片的单晶片)、作为裸小片或以封装的形式分发所得到的集成电路芯片。在后者的情况中，以单芯片封装(例如，引线固定到母板的塑料载体或其他更高级别的载体)或多芯片封装(例如，具有一个或两个表面互连或掩埋互连的陶瓷载体)来安装芯片。在任何情况下，所述芯片然后都作为中间产品(如母板)或最终产品的一部分与其他芯片、分离电路元件和/或其他信号处理装置集成。最终产品可以是任何包括集成电路芯片的产品，范围从玩具和其他低端应用到具有显示器、键盘或其他输入设备及中央处理器的高级计算机产品。
虽然此处参考附图说明了本发明的示例性实施例，但是应理解本发明并不限于这些精确实施例，并且本领域的技术人员可以对这些实施例做出各种其他更改和修改而不偏离所附权利要求的范围。

Claims (20)

1.一种存储单元，包括：
半导体部件，所述半导体部件限定了凹槽，所述凹槽将所述半导体部件分成第一电极和第二电极；以及
相变材料，所述相变材料至少部分地填充所述凹槽并电连接所述第一和第二电极；
其中所述相变材料的至少一部分可用于在较低和较高电阻状态之间切换，以响应将开关信号施加到所述第一和第二电极中的至少一个电极。
2.根据权利要求1的存储单元，其中所述凹槽至少部分地通过各向异性地蚀刻硅来形成。
3.根据权利要求1的存储单元，还包括第一金属线和第二金属线，所述第一和第二金属线电连接到所述第一和第二电极中的相应电极。
4.根据权利要求3的存储单元，其中所述第一金属线和第二金属线在接近所述半导体部件处彼此基本垂直地延伸。
5.根据权利要求1的存储单元，还包括具有源极和漏极的场效应晶体管，所述源极和漏极中的至少一个电连接到所述第一和第二电极中的至少一个电极。
6.根据权利要求1的存储单元，其中用于在较低和较高电阻状态之间切换的所述相变材料部分基本位于所述凹槽之内。
7.根据权利要求1的存储单元，其中所述相变材料包括锗、锑、硫、铟、硒、碲或其组合。
8.根据权利要求1的存储单元，其中所述相变材料包括包含锗、锑和碲的三元合金。
9.根据权利要求1的存储单元，其中所述相变材料包括过渡金属氧化物。
10.根据权利要求1的存储单元，其中所述相变材料包括两个或更多个具有不同成分的子层。
11.根据权利要求1的存储单元，其中所述存储单元可用于同时存储多位信息。
12.根据权利要求1的存储单元，其中所述半导体部件至少部分地布置在绝缘材料上。
13.根据权利要求1的存储单元，其中所述半导体部件包括硅，并且所述凹槽包括至少一个具有基本为<111>晶面方向的硅侧壁。
14.一种形成存储单元的方法，所述方法包括以下步骤：
形成半导体部件，所述半导体部件限定了凹槽，所述凹槽将所述半导体部件分成第一电极和第二电极；以及
形成相变材料，所述相变材料至少部分地填充所述凹槽并电连接所述第一和第二电极；
其中所述相变材料的至少一部分可用于在较低和较高电阻状态之间切换，以响应将开关信号施加到所述第一和第二电极中的至少一个电极。
15.根据权利要求14的方法，其中所述存储单元在绝缘体上硅衬底之上形成。
16.根据权利要求14的方法，其中所述形成所述半导体部件的步骤包括各向异性地蚀刻硅。
17.根据权利要求16的方法，其中各向异性地蚀刻硅包括将硅暴露于包括氢氧化钾或乙二胺邻苯二酚或其组合的溶液。
18.一种包括一个或多个存储单元的集成电路，所述一个或多个存储单元中的至少一个存储单元包括：
半导体部件，所述半导体部件限定了凹槽，所述凹槽将所述半导体部件分成第一电极和第二电极；以及
相变材料，所述相变材料至少部分地填充所述凹槽并电连接所述第一和第二电极；
其中所述相变材料的至少一部分可用于在较低和较高电阻状态之间切换，以响应将开关信号施加到所述第一和第二电极中的至少一个电极。
19.根据权利要求18的集成电路，其中所述集成电路包括随机存取存储器。
20.根据权利要求18的集成电路，其中所述集成电路包括非易失性存储器。
CNA2007101477338A 2006-08-29 2007-08-27 薄膜相变存储单元及其制造方法 Pending CN101136453A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/511,680 US7479671B2 (en) 2006-08-29 2006-08-29 Thin film phase change memory cell formed on silicon-on-insulator substrate
US11/511,680 2006-08-29

Publications (1)

Publication Number Publication Date
CN101136453A true CN101136453A (zh) 2008-03-05

Family

ID=39150267

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101477338A Pending CN101136453A (zh) 2006-08-29 2007-08-27 薄膜相变存储单元及其制造方法

Country Status (3)

Country Link
US (1) US7479671B2 (zh)
JP (1) JP5243755B2 (zh)
CN (1) CN101136453A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184744A (zh) * 2010-01-19 2011-09-14 旺宏电子股份有限公司 具有场增强排列的存储器装置及其制造方法
WO2015007108A1 (zh) * 2013-07-19 2015-01-22 中国科学院上海微系统与信息技术研究所 相变存储单元及其制备方法
WO2015096683A1 (zh) * 2013-12-25 2015-07-02 苏州晶湛半导体有限公司 一种半导体器件及其制造方法
WO2018095367A1 (zh) * 2016-11-23 2018-05-31 清华大学 调控含氢过渡金属氧化物相变的方法
CN111149168A (zh) * 2017-09-26 2020-05-12 国际商业机器公司 电阻式存储器设备
US11217809B2 (en) 2016-11-23 2022-01-04 Tsinghua University Solid-state fuel battery and method for making solid-state electrolyte
US11434148B2 (en) 2016-11-23 2022-09-06 Tsinghua University Hydrogen-containing transition metal oxide, method for making the same, and primary battery
US11502253B2 (en) 2016-11-23 2022-11-15 Tsinghua University Phase transformation electronic device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8043888B2 (en) * 2008-01-18 2011-10-25 Freescale Semiconductor, Inc. Phase change memory cell with heater and method therefor
US8563355B2 (en) * 2008-01-18 2013-10-22 Freescale Semiconductor, Inc. Method of making a phase change memory cell having a silicide heater in conjunction with a FinFET
US8189372B2 (en) * 2008-02-05 2012-05-29 International Business Machines Corporation Integrated circuit including electrode having recessed portion
JP5378722B2 (ja) * 2008-07-23 2013-12-25 ルネサスエレクトロニクス株式会社 不揮発性記憶装置およびその製造方法
US9245881B2 (en) * 2009-03-17 2016-01-26 Qualcomm Incorporated Selective fabrication of high-capacitance insulator for a metal-oxide-metal capacitor
US8455267B2 (en) * 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8363459B2 (en) * 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8912012B2 (en) 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
FR3038132B1 (fr) 2015-06-23 2017-08-11 St Microelectronics Crolles 2 Sas Cellule memoire resistive ayant une structure compacte
FR3038133B1 (fr) 2015-06-23 2017-08-25 St Microelectronics Crolles 2 Sas Cellule memoire a changement de phase ayant une structure compacte
WO2023004609A1 (en) * 2021-07-28 2023-02-02 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Phase-change memory device and method for forming the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3170101B2 (ja) * 1993-04-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法
US5395777A (en) * 1994-04-06 1995-03-07 United Microelectronics Corp. Method of producing VDMOS transistors
US6365256B1 (en) * 2000-02-29 2002-04-02 Eastman Kodak Company Erasable phase change optical recording elements
JP2004523881A (ja) * 2000-09-27 2004-08-05 ニューピーツー・インコーポレイテッド 半導体デバイスの製造
US6809362B2 (en) * 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
AU2002368177A1 (en) * 2002-08-14 2004-03-03 Ovonyx, Inc. Modified contact for programmable devices
US6867425B2 (en) * 2002-12-13 2005-03-15 Intel Corporation Lateral phase change memory and method therefor
JP4541651B2 (ja) * 2003-03-13 2010-09-08 シャープ株式会社 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器
KR100491978B1 (ko) * 2003-04-12 2005-05-27 한국전자통신연구원 저 전력 동작이 가능한 상변화 메모리 소자 및 그 제조 방법
US6936840B2 (en) * 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
KR100668823B1 (ko) * 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
KR100682899B1 (ko) * 2004-11-10 2007-02-15 삼성전자주식회사 저항 변화층을 스토리지 노드로 구비하는 메모리 소자의제조 방법
US7229883B2 (en) * 2005-02-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacture thereof
JP4932329B2 (ja) * 2005-05-31 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
KR100695168B1 (ko) * 2006-01-10 2007-03-14 삼성전자주식회사 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
US7723712B2 (en) * 2006-03-17 2010-05-25 Micron Technology, Inc. Reduced power consumption phase change memory and methods for forming the same
US7812334B2 (en) * 2006-04-04 2010-10-12 Micron Technology, Inc. Phase change memory elements using self-aligned phase change material layers and methods of making and using same
US20070249090A1 (en) * 2006-04-24 2007-10-25 Philipp Jan B Phase-change memory cell adapted to prevent over-etching or under-etching
US7473950B2 (en) * 2006-06-07 2009-01-06 Ovonyx, Inc. Nitrogenated carbon electrode for chalcogenide device and method of making same
US8084799B2 (en) * 2006-07-18 2011-12-27 Qimonda Ag Integrated circuit with memory having a step-like programming characteristic
JP4437479B2 (ja) * 2006-08-02 2010-03-24 株式会社半導体理工学研究センター 相変化メモリ素子

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184744A (zh) * 2010-01-19 2011-09-14 旺宏电子股份有限公司 具有场增强排列的存储器装置及其制造方法
CN102184744B (zh) * 2010-01-19 2013-12-18 旺宏电子股份有限公司 具有场增强排列的存储器装置及其制造方法
WO2015007108A1 (zh) * 2013-07-19 2015-01-22 中国科学院上海微系统与信息技术研究所 相变存储单元及其制备方法
WO2015096683A1 (zh) * 2013-12-25 2015-07-02 苏州晶湛半导体有限公司 一种半导体器件及其制造方法
WO2018095367A1 (zh) * 2016-11-23 2018-05-31 清华大学 调控含氢过渡金属氧化物相变的方法
US11018294B2 (en) 2016-11-23 2021-05-25 Tsinghua University Method for regulating phase transformation of hydrogen-containing transition metal oxide
US11217809B2 (en) 2016-11-23 2022-01-04 Tsinghua University Solid-state fuel battery and method for making solid-state electrolyte
US11434148B2 (en) 2016-11-23 2022-09-06 Tsinghua University Hydrogen-containing transition metal oxide, method for making the same, and primary battery
US11502253B2 (en) 2016-11-23 2022-11-15 Tsinghua University Phase transformation electronic device
CN111149168A (zh) * 2017-09-26 2020-05-12 国际商业机器公司 电阻式存储器设备
CN111149168B (zh) * 2017-09-26 2023-10-27 国际商业机器公司 电阻式存储器设备

Also Published As

Publication number Publication date
JP2008060569A (ja) 2008-03-13
US20080054323A1 (en) 2008-03-06
US7479671B2 (en) 2009-01-20
JP5243755B2 (ja) 2013-07-24

Similar Documents

Publication Publication Date Title
CN101136453A (zh) 薄膜相变存储单元及其制造方法
US7989796B2 (en) Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement
US7514705B2 (en) Phase change memory cell with limited switchable volume
KR100639206B1 (ko) 상변환 기억 소자 및 그 제조방법
TWI462160B (zh) 用於相變化隨機存取記憶體之相同關鍵尺寸的孔洞
TWI521757B (zh) 具有自對準垂直加熱器及低電阻率介面之相變化記憶體單元
CN101026178B (zh) 热效率下降最小化的相变存储器件及其制造方法
US8115186B2 (en) Phase change memory cell with reduced switchable volume
US7670871B2 (en) Method of fabricating a phase-change memory
US7422926B2 (en) Self-aligned process for manufacturing phase change memory cells
US7161167B2 (en) Lateral phase change memory
EP2417601B1 (en) Diamond type quad-resistor cells of pram
CN101958398B (zh) 热保护相变随机存取存储器及其制造方法
US8451656B2 (en) Multi-level memory devices and methods of operating the same
US20080165569A1 (en) Resistance Limited Phase Change Memory Material
US8389967B2 (en) Programmable via devices
TW200908313A (en) Phase change memory with dual word lines and source lines and method of operating same
US20120267601A1 (en) Phase change memory cells with surfactant layers
KR101052860B1 (ko) 상변환 기억 소자 및 그 제조방법
CN102637823A (zh) 低功耗相变存储器用限制型电极结构及制备方法
KR101052861B1 (ko) 상변환 기억 소자 및 그 제조방법
KR101052859B1 (ko) 상변환 기억 소자 및 그 제조방법
CN116711011A (zh) 包括非易失性存储单元的半导体逻辑电路
KR101052862B1 (ko) 상변환 기억 소자 및 그 제조방법
KR20060001050A (ko) 상변환 기억 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080305