CN101160663B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101160663B
CN101160663B CN2004800238654A CN200480023865A CN101160663B CN 101160663 B CN101160663 B CN 101160663B CN 2004800238654 A CN2004800238654 A CN 2004800238654A CN 200480023865 A CN200480023865 A CN 200480023865A CN 101160663 B CN101160663 B CN 101160663B
Authority
CN
China
Prior art keywords
layer
electrode
semiconductor device
nitride
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800238654A
Other languages
English (en)
Other versions
CN101160663A (zh
Inventor
安托尼·香西奥
马克·D·格里斯沃尔德
阿穆德哈·R·伊鲁达亚姆
珍妮弗·H·莫里松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101160663A publication Critical patent/CN101160663A/zh
Application granted granted Critical
Publication of CN101160663B publication Critical patent/CN101160663B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

通过在下电极(11)和/或电容器电介质上形成导电的平滑层(16，19)，形成由于几何增强电场下降而具有改进的性能和平滑的电极的MIM电容器。在一个实施例中，在由难熔氮化物形成的第一盖层(14)上形成包括难熔金属或富难熔金属氮化物的第一层(16)。此外，在电容器电介质上可形成包括难熔金属(18)或富难熔金属氮化物的第二层(19)。导电的平滑层(16，19)还可用于其它半导体器件，例如栅极和栅极电介质之间的晶体管。

Description

半导体器件
技术领域
本发明通常涉及半导体器件领域，更具体涉及一种用于半导体器件的金属-绝缘体-金属(MIM)电容器。
背景技术
由于半导体器件的收缩，需要降低例如电容器等的构件所占用的面积。为调节，与形成在靠近半导体衬底体的晶体管层上的相对，电容器被形成在晶体管(例如金属层)上。这种电容器的一个例子是在上电极和下电极之间包含金属-绝缘体-金属(MIM)电介质的MIM电容器。
可以使用铝、铜或其合金形成金属层。通常，在金属层上形成盖层或抗反射涂层(ARC)，并能用作金属层上形成的MIM电容器的下电极。在工业上，这种ARC材料之一是TiN。当理想地使工艺简单化而使用ARC作为下电极时，与MIM电介质接触的TiN表面粗糙。粗糙的TiN表面产生几何增强的场，其降低了MIM电介质的可靠性。由此，当在MIM电容器中使用TiN作为电极时，存在对控制电场均匀性的特殊需要。
附图说明
本发明通过示例的方式而非局限于此来描述，其中类似的参考符号指相同的元件，其中：
图1描述依照本发明的实施例的具有下电极的半导体器件的部分截面图；
图2描述依照本发明的实施例的当形成第一阻挡层之后的图1的半导体器件；
图3描述依照本发明的实施例的当形成第一电介质层和第二阻挡层之后的图2的半导体器件；
图4描述依照本发明的实施例的当形成上电极和蚀刻停止层之后的图3的半导体器件；
图5描述依照本发明的实施例的当形成图形化光刻胶层的图4的半导体器件；
图6描述依照本发明的实施例的当构图蚀刻停止层、上电极和第二阻挡层之后的图5的半导体器件；
图7描述依照本发明的实施例的当形成第二电介质层后的图6的半导体器件；
图8描述依照本发明的实施例的当形成光刻胶层和蚀刻通孔之后的图7的半导体器件；
图9描述依照本发明的实施例的当以导电材料填充通孔之后的图8的半导体器件；和
图10描述依照本发明的实施例形成的具有晶体管的半导体器件的部分截面图。
本领域技术人员应当理解，图中的元件是用于简单化和明确性的描述，不必画出尺寸。例如，图中某些元件的尺寸可相对于其它元件放大，以帮助促进对本发明实施例的理解。
具体实施方式
本发明的发明人发现，MIM电容器对其下层的粗糙度敏感。通常，在一个实施例中是TiN层的金属导线和盖层形成下电极。(可选地，仅仅是金属导线或TiN层形成下电极。)由此，存在使下电极光滑的需要。尽管可以替代形成平滑层，以增加工艺复杂性为代价来从MIM电容器的下部移去金属导线，然而可选用使用平滑层。因此，不论用于金属导线的材料如何，可以使用平滑层。
通过形成平滑层，例如富难熔(金属)-氮化物层(例如富钛-氮化物(TiRN)层)或依照本发明的实施例的在下电极和/或电容器电介质上具有适当平滑度的纯金属层，由于几何增强的电场的下降以及平滑的电极，形成具有改进了可靠性的MIM电容器。参照附图将描述发明的实施例。
图1-9描述了依照本发明的实施例，进行一系列工艺步骤以形成MIM电容器的半导体器件5的部分。更具体地，图1描述了在层间金属电介质层9和半导体衬底10上形成的第一或底部金属层或互连层11。在优选实施例中，半导体衬底10为硅。但是，可以使用其它半导体材料，例如砷化镓和绝缘体上硅(SOI)。通常，衬底10包括多个和各种有源半导体器件(例如MOS和/或双极晶体管)。但是，为了本发明的理解，对这些器件的理解不是必须的，因此不描述这些器件。层间金属电介质层9可以是由任何工艺形成的任何电介质材料。例如，可以是二氧化硅。
在半导体衬底10上使用物理气相淀积(PVD)法、化学气相淀积(CVD)、原子层淀积(ALD)、电镀等方法或其结合来形成第一导电层11。在优选实施例中，第一导电层11包括铝或铜。例如，第一导电层11可以是铜或铜铝合金。在一个实施例中，导电层11为近似的铜铝合金。在另一实施例中，第一导电层11主要是铜。此外，第一导电层11可实际由多种材料形成。例如在铜镶嵌金属化方案中，由钽或氮化钽构成的扩散阻挡层通常先于形成铜层而形成。
为了形成图1的结构，在第一导电层11上通过PVD、CVD、ALD、电镀等及其上述方法的结合来可选地形成第一盖层或抗反射涂层(ARC)14。优选第一盖层14包括钛、钽、氮化物、氮化钽(TaN)、氮化钛(TiN)等。优选第一盖层14为任意的难熔氮化物。在一个实施例中，第一盖层14为近似
Figure B2004800238654D00032
或以上，更具体地，近似
Figure B2004800238654D00033
Figure B2004800238654D00034
的TiN且优选大约
Figure B2004800238654D00035
在另一实施例中，第一盖层14可以是有机物。此外，第一盖层14为可选的。本实施例中，如果形成于第一导电层11之上并与之接触，则随后形成第一平滑层16。图中所示的实施例中，第一盖层14为下电极。但是，如果不存在第一盖层14或不导电，则第一导电层11或其它导电层为下电极。
如图2所示，在第一盖层14上通过PVD、CVD、ALD、电镀等或上述方法的结合形成第一或底部平滑层16。在另一实施例中，第一导电平滑层16为大约
Figure B2004800238654D00041
或更具体地，大约
Figure B2004800238654D00042
的难熔金属，例如钛，或富难熔氮化物，例如富钛氮化物(TiRN)。(TiRN的Ti∶N化学计量比大于1∶1。)在一个实施例中，第一导电平滑层16约为
Figure B2004800238654D00043
的厚度。
第一导电平滑层16可以是任何具有比第一盖层或下电极14更低的表面粗糙度的导电材料。进行了实验显示，
Figure B2004800238654D00044
的TiN具有大约
Figure B2004800238654D00045
的(表面)粗糙度，而作为第一盖层的
Figure B2004800238654D00046
的TiN和作为第一导电平滑层的
Figure B2004800238654D00047
的TiRN具有大约
Figure B2004800238654D00048
的(表面)粗糙度。因此，在一个实施例中，第一盖层14是TiN且第一导电平滑层16为TiRN。优选地，平滑层为微粒或非晶层，因为这些层通常比用于第一盖层的难熔氮化物更平滑，这是由于当在金属导线上形成难熔氮化物时，通常形成不像微粒层一样平滑的柱状晶粒。
在优选实施例中，由于减少了工艺复杂度，第一盖层14为通过PVD形成的TiN层，且第一导电平滑层16为TiRN。为了形成TiRN层，氩(或其它任何不起反应的气体)流入PVD室并形成等离子体。氩离子轰击有污的(poisoned)TiN靶。由于与氮(N)等离子体进行反应形成TiN作为其顶表面，有污的TiN靶为钛(Ti)靶。当氩离子轰击时，有污的TiN靶淀积在半导体器件上。由于靶变得耗尽氮，淀积的膜具有产生富钛层的更高的钛含量。该技术使得技术人员将淀积膜的含量从化学计量的TiN调节到钛，并控制最终的(表面)粗糙度。由此，第一导电平滑层16可以是TiRN(难熔氮化物)和/或钛(难熔金属)。此外，第一导电平滑层16可以是难熔金属，例如没有任何氮存在的钛。
在第一导电平滑层16上，使用CVD、PVD、ALD等或上述方法的结合形成电容器电介质层18。在一个实施例中，电容器电介质层18优选包含金属氧化物，其具有高线性度(例如，归一化的电容变化通常小于100部件每百万单位电压)，例如氧化钽和氧化铪。但是，通常应用中，线性度可能较不重要，其它金属氧化物例如氧化锆、钛酸钡锶(BST)和钛酸锶比较适合。可选地，可以使用非高介电常数材料的绝缘体，例如二氧化硅。这里使用的高介电常数材料是具有比二氧化硅更高的介电常数的材料。电容器电介质层18可以是非高介电常数材料的电介质层。例如，电容器电介质层18可以是等离子体增强型氮化物(PEN)，其为SixNy。但是，随着缩放电容器电介质来改进电容密度，平滑层的存在更具有优势，因为粗糙度的影响变得更加重要且表面平滑度的重要性提高。
为了形成图3的结构，在电容器电介质层18上形成第二或上部平滑层19。可以通过任何用来形成第一导电平滑层16的工艺来形成第二导电平滑层19，可以是用于第一导电平滑层16所述的任何材料，且可以是与第一导电平滑层16所述的相同的尺寸。但是，第一导电平滑层16和第二导电平滑层19不必通过相同的工艺、相同的材料或相同的尺寸来形成，尽管使用相同的工艺和/或材料可降低工艺复杂度。此外，第二导电平滑层19应该具有比随后形成的第二导电层更低的粗糙度。
如图4所示，在第二导电平滑层19上形成第二或上部导电层20，优选使用PVD，但是也可使用包括CVD、ALD或其结合的其它工艺。上部导电层20将形成电容器的第二(上部)电极，由此可由任何导电材料来形成，例如金属氮化物(例如氮化钽和氮化钛)、导电氧化物(例如氧化钌和氧化铱)、金属(例如铜和铝)、金属合金、上述结合物等。在一个实施例中，上部导电层20包含氮和钽或钛之一(以氮化钛或氮化钽的形式)。
转到图5，为了随后蚀刻上部导电层20和第二导电平滑层19，淀积第一光刻胶层22并构图。当使用常规蚀刻化学物蚀刻上部导电层20和第二导电平滑层19之后，形成上电极24(或第二电极24)，如图6所示。
在上电极24形成期间，为了保证上部导电层20和第二导电平滑层19完全蚀刻，电容器电介质层18可能过蚀刻。该过蚀刻可适合降低电容器电介质层18至所需的外部厚度或超过电容器区域，如果需要的话。由于电容器电介质层18在不是MIM电容器部分的区域中不完全去除，金属氧化物的介电常数将不合需要的升高MIM电容器外部区域的电容。理想地，蚀刻将完全地去除电容器电介质层18。但是，如图所示的实施例中，这样做将破坏电容器电介质层18、第一导电平滑层16和/或下电极14的表面的临界部分。
当构图上电极24后，在半导体器件5的上面形成另一光刻胶(未示出)，以蚀刻第一导电层11、盖层14、第一导电平滑层16和电容器电介质层18，如业界所公知，构成了如图6所示的结构。
如图7所示，在半导体衬底10上淀积层间电介质(ILD)28。ILD可以是任何电介质材料，例如使用四乙氧基甲硅烷(TEOS)形成的氟化的二氧化硅。为了蚀刻ILD层28以形成通孔开口29，淀积第二光刻胶层27并构图，如图8所示。对第二导电层20选择通孔蚀刻的化学制剂。可使用常规蚀刻工艺和化学制剂。
当形成通孔开口29后，为了形成如图9所示的导电通孔30，在通孔开口29内形成导电材料。在通孔开口29内形成导体以形成对上电极24和下电极14的接触。在优选实施例中，电镀铜并化学机械抛光背面以形成导电通孔30。
如图9所示构成的MIM电容器具有如下优点：降低电极(上和下)和电容器电介质之间的表面粗糙度，产生改进的可靠度。此外，更平滑的界面使得MIM电容器的缩放比例具有更大的范围。此外，增加了相关电介质击穿时间(TDDB)。
如图所示描述的实施例为MIM电容器，其中上电极24的尺寸比下电极14的更小。另一实施例中，上电极24可以大到可与下电极14相比较。在该实施例中，由于接触位于下电极14的下面，而不是形成于下电极上面，在下电极14形成之前形成用于下电极14的接触。相关结构没有明显地示于图中，但是通常作为IC互连电路的必要部分存在于芯片上。
根据具体实施例描述了效益、其它优点和问题的解决方案。但是，该效益、优点或问题的解决方案以及任何那些可导致任何效益、优点或方案发生或更为重要的元素，没有解释为任一或全部权利要求中所关键性的、必须的或本质的特征或部件。如这里使用的，术语“包含”、“组成”或其它任何变化，倾向于覆盖非派他的包括，由此，由一系列构件构成的工艺、方法、项目或设备不仅包括那些构件，而且包括其它没有特意地列出或工艺、方法、项目或装置所固有的那些构件。
在前述说明中，参考具体实施例描述了发明。但是，本领域技术人员应当理解，不脱离以下权利要求中阐述的本发明的范围，可以进行个中修改和变化。例如，可以使用双重镶嵌结构形成MIM电容器。此外，尽管相关于MIM电容器对平滑层的使用进行了教导，平滑层也可适用于粗糙表面与电介质相接触的任何地方而提升可靠度。例如，如图10所示，可以形成与栅极电介质相接触的平滑层且成为晶体管51的一部分。半导体器件50包括衬底52。在半导体衬底52内，形成源区54和漏区55。晶体管包括源区54、漏区55、栅极电介质56(其可以是任何电介质材料，例如高介电常数材料)，平滑层58(其优选导电并且可以是前面所述用于平滑层的任何材料)和栅极60(其可以是金属、多晶硅等)。在本实施例中，平滑层与导电层(即栅电极60)和电介质层(例如栅极电介质56)相接触，其中平滑层具有比导电层小的表面粗糙度。
此外，说明书和附图是说明性的而非限制性的，且所有的修改都倾向于包含在本发明的范围内。

Claims (17)

1.一种半导体器件，包括：
半导体衬底；
在半导体衬底上形成的第一电极；
在第一电极上形成的第一导电平滑层，其中第一导电平滑层具有比第一电极更小的表面粗糙度；
在第一导电平滑层上形成的电介质层；
在电介质层上形成的第二电极；和
在电介质层和第二电极之间形成的第二导电平滑层，其中第二导电平滑层具有比第二电极更小的粗糙度，以及其中第二导电平滑层包含难熔金属。
2.如权利要求1的半导体器件，其中第一电极包括第一层和第二层，其中第一层包含金属，第二层包含难熔氮化物，且第二电极包括金属。
3.如权利要求1的半导体器件，其中第一电极和第二电极包括难熔氮化物。
4.如权利要求3的半导体器件，其中难熔氮化物包括选自由氮化钛和氮化钽构成的组的材料。
5.如权利要求3的半导体器件，其中第一导电平滑层包括富钛氮化物。
6.如权利要求1的半导体器件，其中电介质层包括高介电常数材料。
7.如权利要求1的半导体器件，其中第一电极、第一导电平滑层、电介质层和第二电极是金属-绝缘体-金属(MIM)电容器的一部分。
8.如权利要求7的半导体器件，还包括：
在第一电极上的盖层，其中盖层包括难熔氮化物，且第一电极包括金属。
9.一种半导体器件包括：
导电层；
与导电层相接触形成的平滑层，其中平滑层具有比导电层更小的表面粗糙度，并且平滑层包括富钛氮化物；和
与平滑层相接触形成的电介质层。
10.如权利要求9的半导体器件，其中导电层包括氮化钛，且平滑层包括钛。
11.如权利要求9的半导体器件，其中导电层、平滑层和电介质层是选自由晶体管和电容器构成的组的器件的一部分。
12.如权利要求9的半导体器件，其中导电层包括第一层和第二层，其中第一层包含金属，第二层包含难熔氮化物。
13.如权利要求9的半导体器件，其中电介质层是高介电常数材料。
14.一种半导体器件包括：
半导体衬底；
在半导体衬底上形成的第一电极，其中第一电极包括第一层和第一层之上的第二层，第一层包含金属，其中第二层包含难熔氮化物；
在第一电极上形成的第一平滑层，其中第一平滑层包括富钛氮化物；
在第一平滑层上形成的电介质层；和
在电介质层上形成的第二电极，其中第二电极包括第三层和第三层之上的第四层，第三层包含难熔氮化物，其中第四层包含金属。
15.如权利要求14的半导体器件，其中难熔氮化物包括选自由氮化钛和氮化钽构成的组的材料。
16.如权利要求15的半导体器件，其中难熔金属包括钛。
17.一种半导体器件，包括：
半导体衬底；
在半导体衬底上形成的第一电极；
在第一电极上的盖层，其中盖层包括难熔氮化物，且第一电极包括金属；
在盖层上形成的第一导电平滑层，其中第一导电平滑层具有比盖层更小的表面粗糙度；
在第一导电平滑层上形成的电介质层；和
在电介质层上形成的第二电极。
CN2004800238654A 2003-09-23 2004-08-31 半导体器件 Expired - Fee Related CN101160663B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/668,694 US7078785B2 (en) 2003-09-23 2003-09-23 Semiconductor device and making thereof
US10/668,694 2003-09-23
PCT/US2004/028262 WO2005036597A2 (en) 2003-09-23 2004-08-31 Semiconductor device and making thereof

Publications (2)

Publication Number Publication Date
CN101160663A CN101160663A (zh) 2008-04-09
CN101160663B true CN101160663B (zh) 2010-10-27

Family

ID=34313543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800238654A Expired - Fee Related CN101160663B (zh) 2003-09-23 2004-08-31 半导体器件

Country Status (7)

Country Link
US (1) US7078785B2 (zh)
EP (1) EP1668673A2 (zh)
JP (1) JP2007515775A (zh)
KR (1) KR101054673B1 (zh)
CN (1) CN101160663B (zh)
TW (1) TWI349367B (zh)
WO (1) WO2005036597A2 (zh)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539198B1 (ko) * 2003-03-10 2005-12-27 삼성전자주식회사 금속-절연체-금속 캐패시터 및 그 제조 방법
US6964908B2 (en) * 2003-08-19 2005-11-15 International Business Machines Corporation Metal-insulator-metal capacitor and method of fabricating same
JP2005191182A (ja) * 2003-12-25 2005-07-14 Nec Electronics Corp 半導体装置及びその製造方法
JP4308691B2 (ja) * 2004-03-19 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体基板および半導体基板の製造方法
US7351448B1 (en) * 2004-07-27 2008-04-01 The United States Of America As Represented By The Secretary Of The Navy Anti-reflective coating on patterned metals or metallic surfaces
KR100644046B1 (ko) * 2004-12-29 2006-11-10 동부일렉트로닉스 주식회사 반도체 소자의 커패시터 제조방법
US7217643B2 (en) * 2005-02-24 2007-05-15 Freescale Semiconductors, Inc. Semiconductor structures and methods for fabricating semiconductor structures comprising high dielectric constant stacked structures
JP4461386B2 (ja) * 2005-10-31 2010-05-12 Ｔｄｋ株式会社 薄膜デバイスおよびその製造方法
US7483258B2 (en) * 2005-12-13 2009-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor in a copper damascene interconnect
KR20070075018A (ko) * 2006-01-11 2007-07-18 삼성전자주식회사 반도체 소자의 제조 방법
JP4977400B2 (ja) * 2006-05-09 2012-07-18 日本電気株式会社 半導体装置及びその製造方法
WO2008010028A1 (en) * 2006-06-15 2008-01-24 Freescale Semiconductor, Inc. Mim capacitor integration
US7488643B2 (en) * 2006-06-21 2009-02-10 International Business Machines Corporation MIM capacitor and method of making same
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
JP4953877B2 (ja) * 2006-08-30 2012-06-13 京セラ株式会社 コンデンサ及び高周波部品
US8106856B2 (en) 2006-09-06 2012-01-31 Apple Inc. Portable electronic device for photo management
KR100869751B1 (ko) * 2007-09-07 2008-11-21 주식회사 동부하이텍 반도체 소자와 그의 제조방법
KR20090070447A (ko) * 2007-12-27 2009-07-01 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
JP5502302B2 (ja) 2008-09-26 2014-05-28 ローム株式会社 半導体装置およびその製造方法
JP5396943B2 (ja) * 2009-03-16 2014-01-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8298902B2 (en) * 2009-03-18 2012-10-30 International Business Machines Corporation Interconnect structures, methods for fabricating interconnect structures, and design structures for a radiofrequency integrated circuit
JP4802286B2 (ja) * 2009-08-28 2011-10-26 富士フイルム株式会社 光電変換素子及び撮像素子
US9310907B2 (en) 2009-09-25 2016-04-12 Apple Inc. Device, method, and graphical user interface for manipulating user interface objects
EP2480957B1 (en) 2009-09-22 2017-08-09 Apple Inc. Device, method, and graphical user interface for manipulating user interface objects
US8698762B2 (en) 2010-01-06 2014-04-15 Apple Inc. Device, method, and graphical user interface for navigating and displaying content in context
JP5956106B2 (ja) * 2010-08-27 2016-07-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
FR2971362B1 (fr) * 2011-02-04 2013-09-06 St Microelectronics Crolles 2 Procédé de fabrication d'un condensateur tin/ta2o5/tin
CN102254821B (zh) * 2011-07-11 2012-12-19 中国科学院上海微系统与信息技术研究所 基于soi材料的mos电容器及其制作方法
CN102394216B (zh) * 2011-11-30 2013-12-18 上海华力微电子有限公司 一种金属-氧化物-金属电容的制作方法
CN102437024B (zh) * 2011-11-30 2013-12-04 上海华力微电子有限公司 一种多层金属-氧化硅-金属电容的制作方法
CN102394217B (zh) * 2011-11-30 2013-11-13 上海华力微电子有限公司 一种金属-氮化硅-金属电容的制作方法
US8980723B2 (en) * 2012-06-15 2015-03-17 Texas Instruments Incorporated Multiple depth vias in an integrated circuit
US8906773B2 (en) * 2012-12-12 2014-12-09 Freescale Semiconductor, Inc. Integrated circuits including integrated passive devices and methods of manufacture thereof
CN103346067B (zh) * 2013-06-26 2017-02-22 上海华虹宏力半导体制造有限公司 半导体器件的形成方法、mim电容的形成方法
US10515949B2 (en) 2013-10-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and manufacturing method thereof
US10497773B2 (en) 2014-03-31 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method to improve MIM device performance
US9391016B2 (en) * 2014-04-10 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9368392B2 (en) 2014-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9219110B2 (en) 2014-04-10 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9425061B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer cap layer to improve MIM structure performance
US9257498B1 (en) 2014-08-04 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Process to improve performance for metal-insulator-metal (MIM) capacitors
US9793339B2 (en) * 2015-01-08 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing copper contamination in metal-insulator-metal (MIM) capacitors
US11038010B2 (en) * 2015-01-29 2021-06-15 Taiwan Semiconductor Manufacturing Company Limited Capacitor structure and method of making the same
TWI622176B (zh) * 2015-12-04 2018-04-21 力晶科技股份有限公司 Ｍｉｍ電容之結構及其製造方法
AU2017100670C4 (en) 2016-06-12 2019-11-21 Apple Inc. User interfaces for retrieving contextually relevant media content
US20170357644A1 (en) 2016-06-12 2017-12-14 Apple Inc. Notable moments in a collection of digital assets
DK201670609A1 (en) 2016-06-12 2018-01-02 Apple Inc User interfaces for retrieving contextually relevant media content
US20180138263A1 (en) * 2016-11-14 2018-05-17 United Microelectronics Corp. Semiconductor structure and method for forming the same
WO2019021827A1 (ja) * 2017-07-26 2019-01-31 株式会社村田製作所 キャパシタ
US20190148370A1 (en) * 2017-11-13 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Device including mim capacitor and resistor
CN115360164A (zh) 2017-11-13 2022-11-18 台湾积体电路制造股份有限公司 包括mim电容器和电阻器的器件
US20190229053A1 (en) * 2018-01-22 2019-07-25 United Microelectronics Corp. Metal-insulator-metal capacitor structure and manufacturing method thereof
US10290701B1 (en) * 2018-03-28 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. MIM capacitor, semiconductor structure including MIM capacitors and method for manufacturing the same
US11086935B2 (en) 2018-05-07 2021-08-10 Apple Inc. Smart updates from historical database changes
DK180171B1 (en) 2018-05-07 2020-07-14 Apple Inc USER INTERFACES FOR SHARING CONTEXTUALLY RELEVANT MEDIA CONTENT
US11243996B2 (en) 2018-05-07 2022-02-08 Apple Inc. Digital asset search user interface
US10803135B2 (en) 2018-09-11 2020-10-13 Apple Inc. Techniques for disambiguating clustered occurrence identifiers
US10846343B2 (en) 2018-09-11 2020-11-24 Apple Inc. Techniques for disambiguating clustered location identifiers
CN110970557A (zh) * 2018-09-28 2020-04-07 中芯国际集成电路制造(上海)有限公司 电容器件及其形成方法
KR20200055424A (ko) * 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판
JPWO2020196617A1 (zh) 2019-03-26 2020-10-01
DK201970535A1 (en) 2019-05-06 2020-12-21 Apple Inc Media browsing user interface with intelligently selected representative media items
CN112201643B (zh) * 2019-07-08 2023-04-07 中芯国际集成电路制造(北京)有限公司 一种半导体器件及形成方法
US11171199B2 (en) * 2019-08-23 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitors with high breakdown voltage
DK202070612A1 (en) 2020-02-14 2021-10-26 Apple Inc User interfaces for workout content
CN114373732A (zh) * 2020-10-15 2022-04-19 中芯国际集成电路制造(上海)有限公司 电容结构及电容结构的形成方法
CN113517400B (zh) * 2021-09-13 2021-12-31 广州粤芯半导体技术有限公司 金属电容结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466157A (zh) * 2002-06-28 2004-01-07 ����ʿ�뵼�����޹�˾ Mim电容器之形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747361A (en) * 1991-05-01 1998-05-05 Mitel Corporation Stabilization of the interface between aluminum and titanium nitride
EP0618597B1 (en) * 1993-03-31 1997-07-16 Texas Instruments Incorporated Lightly donor doped electrodes for high-dielectric-constant materials
US5759916A (en) * 1996-06-24 1998-06-02 Taiwan Semiconductor Manufacturing Company Ltd Method for forming a void-free titanium nitride anti-reflective coating(ARC) layer upon an aluminum containing conductor layer
US6005277A (en) * 1996-07-15 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. ARC layer enhancement for reducing metal loss during via etch
JP3671607B2 (ja) * 1997-06-24 2005-07-13 ソニー株式会社 半導体装置およびその製造方法
KR100287180B1 (ko) * 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
US6340827B1 (en) * 1999-01-13 2002-01-22 Agere Systems Guardian Corp. Diffusion barrier for use with high dielectric constant materials and electronic devices incorporating same
US6099701A (en) * 1999-06-28 2000-08-08 Taiwan Semiconductor Manufacturing Company AlCu electromigration (EM) resistance
JP2002043517A (ja) * 2000-07-21 2002-02-08 Sony Corp 半導体装置およびその製造方法
JP4228560B2 (ja) * 2000-11-01 2009-02-25 ソニー株式会社 キャパシタ素子及びその製造方法
JP2002141472A (ja) * 2000-11-06 2002-05-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20030011043A1 (en) * 2001-07-14 2003-01-16 Roberts Douglas R. MIM capacitor structure and process for making the same
US6982230B2 (en) * 2002-11-08 2006-01-03 International Business Machines Corporation Deposition of hafnium oxide and/or zirconium oxide and fabrication of passivated electronic structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466157A (zh) * 2002-06-28 2004-01-07 ����ʿ�뵼�����޹�˾ Mim电容器之形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CN 1466157 A,说明书第3页第4页第17行、附图2A-2D.

Also Published As

Publication number Publication date
KR20070017953A (ko) 2007-02-13
WO2005036597A2 (en) 2005-04-21
WO2005036597A3 (en) 2007-12-06
EP1668673A2 (en) 2006-06-14
US20050062130A1 (en) 2005-03-24
US7078785B2 (en) 2006-07-18
KR101054673B1 (ko) 2011-08-08
TW200518338A (en) 2005-06-01
TWI349367B (en) 2011-09-21
JP2007515775A (ja) 2007-06-14
CN101160663A (zh) 2008-04-09

Similar Documents

Publication Publication Date Title
CN101160663B (zh) 半导体器件
US6140693A (en) Method for making metal capacitors for deep submicrometer processes for semiconductor integrated circuits
US6259128B1 (en) Metal-insulator-metal capacitor for copper damascene process and method of forming the same
JP5039267B2 (ja) コンデンサ構造及びこれをジュアルダマスカス過程にて製造する方法
TWI389297B (zh) 在半導體裝置中之金屬-絕緣體-金屬（ｍｉｍ）電容及其方法
US11139367B2 (en) High density MIM capacitor structure
US6232197B1 (en) Metal-insulator-metal capacitor
US11152305B1 (en) Semiconductor device and method of manufacturing the same
US7122419B2 (en) Capacitor and fabrication method thereof
US7199001B2 (en) Method of forming MIM capacitor electrodes
US6833300B2 (en) Method of forming integrated circuit contacts
US10497773B2 (en) Method to improve MIM device performance
US7501291B2 (en) Process for fabricating an integrated circuit including a capacitor with a copper electrode
US20240021513A1 (en) Etch stop structure for ic to increase stability and endurance
US20230343642A1 (en) Film scheme to reduce plasma-induced damage
KR100613282B1 (ko) 반도체 장치의 캐패시터 및 그의 제조 방법
TW202405939A (zh) 積體電路、積體晶片、及形成半導體裝置的方法
US11640970B2 (en) Capacitor structure including patterned conductive layer disposed between two electrodes and manufacturing method thereof
CN117038630A (zh) 集成电路、集成芯片及形成半导体器件的方法
US20220336263A1 (en) Integrated chip with cavity structure
KR100605231B1 (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법
KR101061169B1 (ko) 반도체 소자의 캐패시터 형성방법
CN114220767A (zh) 半导体结构及其制作方法、存储器
KR20070005403A (ko) 반도체 소자의 ｍｉｍ 캐패시터 형성방법
KR20110077411A (ko) 반도체 소자의 캐패시터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101027

Termination date: 20180831