CN101171895B - 印刷线路板 - Google Patents

印刷线路板 Download PDF

Info

Publication number
CN101171895B
CN101171895B CN2006800148638A CN200680014863A CN101171895B CN 101171895 B CN101171895 B CN 101171895B CN 2006800148638 A CN2006800148638 A CN 2006800148638A CN 200680014863 A CN200680014863 A CN 200680014863A CN 101171895 B CN101171895 B CN 101171895B
Authority
CN
China
Prior art keywords
solder
diameter
printed substrate
mentioned
peristome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800148638A
Other languages
English (en)
Other versions
CN101171895A (zh
Inventor
川村洋一郎
泽茂树
丹野克彦
田中宏德
藤井直明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101171895A publication Critical patent/CN101171895A/zh
Application granted granted Critical
Publication of CN101171895B publication Critical patent/CN101171895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks

Abstract

本发明提供一种印刷线路板，对形成有导体电路的布线基板，在其表面上设置阻焊层，并使从设于该阻焊层的开口部露出的上述导体电路的一部分形成为导体焊盘，在该导体焊盘上形成用于安装电子部件的焊锡凸块，其中，即使是设于该阻焊层的开口部的间距为200μm以下的窄间距构造中，通过使焊锡凸块直径W与开口部的开口直径D之比(W/D)为1.05～1.7，提高了连接可靠性及绝缘可靠性。

Description

印刷线路板
技术领域
本发明涉及一种用于在表层安装电容器或IC等电子部件的印刷线路板，详细地说，涉及适于使用于安装电子部件的焊锡凸块窄间距化的印刷线路板。
背景技术
将IC芯片等半导体元件安装到印刷线路板上时，首先，对形成于印刷线路板上的半导体元件安装用焊盘(以下简称为“导体焊盘”)形成焊锡凸块。用阻焊层覆盖导体焊盘的一部分，只露出导体焊盘的中心部分。为了对这样的导体焊盘形成焊锡凸块，首先将印刷线路板安置在焊锡膏印刷机上，接着在印刷线路板上层叠金属掩模或塑料掩模等焊锡印刷用掩模(与形成于印刷线路板上的导体焊盘对应地设置印刷用开口部)，并进行形成于印刷线路板上的校准标记与印刷用掩模的校准标记的对位。
然后，对导体焊盘印刷焊锡膏，从印刷线路板上取下印刷用掩模后，将印刷线路板安置到回流焊装置中进行回流焊处理，从而在导体焊盘上形成焊锡凸块(参照日本特开平11-40908号公报)。
但是，在上述的现有技术中，存在如下的问题。即，焊锡凸块的形状是以导体焊盘表面为底面的半圆形状，因此在设于阻焊层的开口的侧壁与焊锡凸块之间会产生间隙。若出现这样的间隙，则容易在间隙中残留焊剂残渣或清洗液残渣，因此在导体焊盘间距为200μm以下的印刷线路板中，容易发生绝缘可靠性降低。而且，这样的残渣会导致紧密贴合力降低，从而容易发生阻焊剂与欠装材料的剥离，导致连接可靠性降低。另外，由于填充欠装材料变得困难，所以若要搭载较大的IC芯片，则欠装材料中容易混入空穴，使连接可靠性、绝缘可靠性降低。
发明内容
因此，本发明的目的在于解决现有技术的上述问题，提供一种即使做成使导体焊盘的间距为200μm以下这样的窄间距构造，也可能实现连接可靠性、绝缘可靠性优良的印刷线路板。
本发明人为了实现上述目的而进行了深入研究，结果发现：通过将在从设于阻焊层的开口部露出的连接焊盘上设置的焊锡凸块的直径(以下称为“焊锡凸块直径”)与开口部的开口直径之比设定在规定范围内，可以提高焊锡凸块与IC芯片等电子部件之间的连接可靠性及绝缘可靠性，基于这样的见解，完成了以下述内容为主要构成的本发明。
即，本发明是：
(1)一种印刷线路板，交替地层叠有导体电路和层间树脂绝缘层，并具有通过通路孔使位于不同层的导体电路之间连接的积层层，阻焊层形成为覆盖位于该积层层的最外侧的层间树脂绝缘层以及位于最外侧的导体电路，并使从设于该阻焊层的开口部露出的导体电路的一部分形成为用于安装电子部件的导体焊盘，在该导体焊盘上形成焊锡凸块，其特征在于，
以200μm以下的间距设置上述导体焊盘，上述焊锡凸块的直径W与设于上述阻焊层的开口部的开口直径D之比(W/D)为1.05～1.26的范围，
设于上述阻焊层的开口部形成为其上表面处的开口直径D1大于底面处的开口直径D2的锥形形状。
此外，本发明是：
(2)一种印刷线路板，交替地层叠有导体电路和层间树脂绝缘层，并具有通过通路孔使位于不同层的导体电路之间连接的积层层，阻焊层形成为覆盖位于该积层层的最外侧的层间树脂绝缘层以及位于最外侧的导体电路，并使从设于该阻焊层的开口部露出的上述导体电路的一部分形成为用于安装电子部件的导体焊盘，在该导体焊盘上形成焊锡凸块，通过该焊锡凸块安装电子部件，通过欠装而用树脂密封该电子部件与阻焊层之间，其特征在于，
以200μm以下的间距设置上述导体焊盘，上述焊锡凸块的直径W与设于上述阻焊层的开口部的开口直径D之比(W/D)为1.05～1.26的范围，
设于上述阻焊层的开口部形成为其上表面处的开口直径D1大于底面处的开口直径D2的锥形形状。
另外，在本发明中，可以将锥形形状改变成D1-D2＝5～20μm。
另外，在本发明中，可以对阻焊层表面中至少电子部件安装区域实施平坦化处理，优选是该被平坦化处理过的表面的最大表面粗糙度是0.8～3.0μm。
另外，在本发明中，可以进一步对阻焊层的被平坦化处理的表面实施粗糙化处理，优选是该被粗糙化处理的阻焊层表面的表面粗糙度比被平坦化处理的表面的最大表面粗糙度小，且上述被粗糙化处理的表面的表面粗糙度用算术平均粗糙度(Ra)表示时为0.2～0.5μm。
另外，在本发明中，优选是被限定为从设于阻焊层的开口部露出的导体电路的一部分的导体焊盘，形成为将电镀导体完全填充于设在层间树脂绝缘层的开口内而成的填充通路孔的形态，该层间树脂绝缘层位于最外层，从该层间树脂绝缘层表面露出的填充通路孔表面的凹凸量相对于形成在层间树脂绝缘层上的导体电路的厚度为-5μm～+5μm。
另外，在本发明中，所谓“导体焊盘”是指被限定为从设于阻焊层的开口部露出的导体电路的一部分，但该导体电路可以形成为例如连接焊盘的形态、层间导通孔(包含将电镀导体完全填充于设于树脂绝缘层的开口内而成的填充通路孔)的形态以及层间导通孔和连接于层间导通孔的导体电路的形态，从广义上讲，是指包含连接焊盘、层间导通孔的导体电路的一部分。
此外，在本发明中，所谓“焊锡凸块直径”是指以水平截面将从阻焊层表面突出的焊锡凸块切片时，所显露出的圆的直径或椭圆的长径中的最大值。
此外，在本发明中，所谓设于阻焊层的开口的“开口直径(D)”，在开口侧壁不形成锥形形状时，上述“开口直径(D)”是指开口的“直径”，在开口侧壁形成为锥形形状时，上述“开口直径(D)”是指在阻焊层表面显露出的开口的直径(开口上部的直径)。
此外，在本发明中，所谓“最大表面粗糙度”是指，如图8概略所示，在电子部件安装区域，导体焊盘上或导体电路上的阻焊层高度与同其相邻的导体焊盘非形成部或导体电路非形成部的阻焊层高度之差X1、X2、X3、X4、X5......中的最大值。
另外，所谓“算术平均粗糙度”是指由JIS B0601规定的算术平均粗糙度(Ra)。
根据本发明，通过以200μm以下的间距设置导体焊盘，并使焊锡凸块的直径W与设于阻焊层的开口部的开口直径D之比(W/D)为1.05～1.7的范围，从而在焊锡凸块与阻焊层的开口部侧壁之间难以产生间隙，因此在焊锡凸块与阻焊层之间难以残留焊剂残渣、清洗残渣，可以防止由残渣引起的绝缘电阻降低、欠装材料的剥离。其结果，提高了连接可靠性和绝缘可靠性。
此外，通过使设于阻焊层的开口部的侧壁形成为锥形形状，从而在开口部周缘处焊锡凸块的形状不会产生极端变化，难以形成应力集中。其结果，提高了连接可靠性。
此外，对阻焊层表面进行平坦化处理，确保一定程度的平坦性，从而可以增加被施较大应力部分的阻焊层体积，消除容易产生应力集中的弯曲部，因此提高了阻焊层的耐热循环性。
另外，通过进一步对阻焊层的被平坦化处理的表面实施粗糙化处理而形成粗糙面，可以提高阻焊层表面与欠装材料之间的紧密贴合性。特别是通过形成粗糙面，使欠装材料的沾湿性变好，对焊锡凸块与阻焊层的边界部分等一端封堵的狭窄部分也可以填充欠装材料，因此提高了连接可靠性。
另外，将导体焊盘形成为填充通路孔的形态，从最外侧的层间树脂绝缘层表面露出的填充通路孔表面的凹凸量相对于形成在层间树脂绝缘层上的导体电路的厚度为-5μm～+5μm，从而可以增多填充通路孔与焊锡球之间的接点，提高形成焊锡凸块时的沾湿性，因此可以减少凸块内卷入空穴、凸块上未安装(遗漏凸块)，并容易适于微细化。
附图说明
图1是表示本发明的印刷线路板的剖视图。
图2是表示将IC芯片安装于图1所示的印刷线路板、载置于子板上的状态的剖视图。
图3A～3C是说明在印刷线路板上形成焊锡凸块的工序的图。
图4A～4B是表示焊锡球搭载装置的构成的概略图。
图5A是用于说明印刷线路板的定位的概略图，图5B是用于说明向搭载筒供给焊锡球的概略图。
图6A是用于说明由搭载筒集合焊锡球的概略图，图6B是用于说明由搭载筒集合、引导焊锡球的概略图。
图7A是用于说明焊锡球落下到连接焊盘上的概略图，图7B是用于说明由吸附球除去筒除去焊锡球的概略图。
图8是用于说明阻焊层表面的最大表面粗糙度的概略图。
图9是用于说明本发明中的焊锡凸块直径(W)与阻焊层开口直径(D)的关系的概略图。
图10A是用于说明阻焊层开口为矩形截面时的焊锡凸块与阻焊层表面的边界附近的凸块形状的概略图，图10B是用于说明阻焊层开口为梯形截面时的焊锡凸块与阻焊层表面的边界附近的凸块形状的概略图。
图11A～11B是用于说明作为连接焊盘的填充通路孔表面的凹凸的概略图。
图12A～12B是用于说明连接焊盘区域的概略图。
具体实施方式
如图9所示，本发明的印刷线路板的一实施方式的特征是在形成于布线基板最外层的阻焊层(SR层)设置开口部，将从其开口部露出的导体电路的一部分形成为用于安装电子部件的导体焊盘，以200μm以下的间距配置该导体焊盘，并配置成使形成于该导体焊盘上的焊锡凸块完全填充到开口部内的形态，并使焊锡凸块直径W与开口部的开口直径D之比(W/D)为1.05～1.7。
在本发明的一实施方式中，为了在设于阻焊层上的开口部内形成焊锡凸块，优选是不采用以往的使用掩模的印刷法，而采用如后述那样的、通过焊锡球排列用掩模的开口部使具有微细直径的焊锡球落下到连接焊盘上的新方法及新装置。
首先，参照图1及图2，对使用新焊锡球搭载方法及装置来制造的本发明的印刷线路板的一实施方式的构成进行说明。
图1表示印刷线路板10的剖视图，图2表示将IC芯片90安装于图1所示的印刷线路板10、载置于子板94上的状态的剖视图。如图1所示，在印刷线路板10中，在芯基板30的两面上形成导体电路34，这些导体电路通过通孔36而被电连接。
另外，在芯基板30的导体电路34上隔着层间树脂绝缘层50形成有形成导体电路层的导体电路58。该导体电路58通过层间导通孔60与导体电路34连接。在导体电路58上隔着层间树脂绝缘层150形成导体电路158。该导体电路158通过形成于层间树脂绝缘层150上的层间导通孔160与导体电路58连接。
阻焊层70形成为覆盖导体电路158及层间导通孔160，在设于该阻焊层70的开口71中形成镀镍层72和镀金层74，从而形成连接焊盘75。在上表面的连接焊盘75上形成有焊锡凸块78U，在下表面的连接焊盘75上形成有BGA(球栅阵列)78D。
如图2所示，印刷线路板10的上表面一侧的焊锡凸块78U连接于IC芯片90的电极92，构成IC安装印刷线路板，该IC安装印刷线路板通过设于其下表面一侧的BGA78D连接于子板94的连接盘96。
在本发明的一实施方式中，优选是对阻焊层的表面中至少电子部件安装区域实施平坦化处理。由于阻焊层与焊锡凸块的热膨胀系数不同，所以由于热变化，在焊锡凸块与阻焊层的边界附近反复出现收缩、膨胀。这是因为，在阻焊层表面上存在较大的凹凸，即，在平坦度较差的情况下，焊锡凸块附近的阻焊层的体积较小，所以容易破坏。因此，通过使阻焊层表面的平坦度小到一定程度，可以增大施加较大应力的部分的阻焊层的体积，因此可以减少容易发生应力集中那样的弯曲部，可以提高耐热循环性。
优选是上述阻焊层的被平坦化处理过的表面的最大表面粗糙度为0.8～3.0μm。
其理由是，若最大表面粗糙度在0.8～3.0μm的范围内，则导体焊盘附近的阻焊剂不容易产生裂纹，欠装材料内不卷入空气(空穴)。其结果，提高了绝缘可靠性、连接可靠性。
此外，在本发明的一实施方式中，优选是进一步对被平坦化处理过的阻焊层表面实施粗糙化处理。对平坦为一定程度的阻焊层表面实施粗糙化处理，形成比平坦化表面更小的凹凸，从而可以提高欠装材料的沾湿性，从而即使对阻焊层与焊锡凸块边界附近的狭窄间隙部分，也能填充欠装材料，提高了连接可靠性。
优选是上述被粗糙化处理过的阻焊层表面的表面粗糙度比被平坦化处理的表面的最大表面粗糙度小，且被粗糙化处理的表面的表面粗糙度用算术平均粗糙度(Ra)表示时为0.2～0.5μm。
其理由是，通过使算术平均粗糙度(Ra)为0.2～0.5μm的范围内，提高与欠装材料的紧密贴合性，使阻焊剂表面难以残留焊剂残渣、清洗残渣。其结果，提高了绝缘可靠性、连接可靠性。
此外，在本发明的一实施方式中，如图10A～10B所示，设于阻焊层的开口部的截面可以是矩形，也可以是梯形。特别是，当截面为梯形时，对开口端赋予了锥形形态，因此，可以圆滑地将填充于开口内的焊锡凸块的部分与露出到开口外侧的焊锡凸块的部分连接，从而减小在焊锡凸块与阻焊层的边界附近的焊锡凸块的弯曲部，即，焊锡凸块的形状在其与阻焊层的边界部分不会产生极端变化，因此难以出现应力集中。其结果，难以破坏焊锡凸块，提高了连接可靠性。
另外，将上表面处的开口直径设为D1、将底面处的开口直径设为D2时，优选是形成D1-D2＝5～20μm那样的梯形。若D1-D2在该范围内，则由IC芯片与印刷线路板的热膨胀系数之差引起的应力不会集中，因此，提高了连接可靠性，且可以确保相邻的焊锡凸块之间的绝缘性。此外，也难以发生移动。
此外，从图1及图2可知，设于上表面的连接焊盘75中的、位于中央的两个连接焊盘形成为位于层间导通孔160上方并与其相邻的连接盘的形态，与它们相邻的两个连接盘形成为与层间导通孔160的连接盘相邻的焊盘的形态，而且，位于左右两端的两个连接焊盘形成为由导体电路158的布线图案的一部分构成的焊盘的形态，在这些连接焊盘上形成有焊锡凸块。
同样，下表面的连接焊盘75中的、位于左右两端的两个连接盘形成为位于层间导通孔160上方并与其相邻的连接盘的形态，位于中央的4个连接焊盘形成为与层间导通孔160的连接盘相邻的焊盘的形态。
作为形成有上述焊锡凸块78U的连接焊盘的层间导通孔160优选是填充通路孔，如图11A～11B所示，优选是从层间树脂绝缘层150表面露出的填充通路孔表面的凹凸量相对于导体电路158的导体厚度为-5～+5μm的范围。其理由是，若填充导通孔表面的凹入量超过5μm(-5μm)，则焊锡凸块与由填充通路孔构成的连接焊盘的接点变少，因此在形成焊锡凸块时，沾湿性变差，容易在凸块内卷入空穴、或未搭载凸块(遗漏凸块)。另一方面，若填充通路孔表面的凸出量超过5μm(+5μm)，则导体电路158的厚度变大，不适于微细化。
另外，本发明中的“电子部件安装区域”大致相当于连接焊盘、填充通路孔等的形成有用于安装电子部件的导体焊盘的区域(以下简称为“连接焊盘区域”)。
例如，图12A表示排列成格子状的连接焊盘中的最外周的连接焊盘的所有连接焊盘沿矩形各边排列的实施方式，图12B表示排列成格子状的连接焊盘中的最外周的连接焊盘的一部分未沿矩形各边排列的实施方式，但在任一情况下，在将连接焊盘区域做成矩形时，将确定成包括最外周连接焊盘在内的、包围所有连接焊盘的区域的面积成为最小这样的矩形区域称为“连接焊盘区域”。
图3A～3C是说明在印刷线路板10上形成焊锡凸块的工序的图。
首先，通过印刷法形成焊剂层80(参照图3A)，该焊剂层80覆盖在设于印刷布线板10上表面一侧的阻焊层70上的开口71中形成的导体焊盘、即连接焊盘75。
接着，使用后述的焊锡球搭载装置将微小的焊锡球78s(例如日立金属社制或タムラ社制)搭载于印刷线路板10上表面一侧的连接焊盘75上。优选是这样的焊锡球的直径为大于等于40μm且小于200μm，若直径不到φ40μm，则焊锡球过轻，不落下到连接焊盘上。另一方面，当直径为φ200μm以上时，反而由于过重，不能使焊锡球集合到筒构件内，出现未载有焊锡球的连接焊盘。为了应对微细化，最好为直径为φ80μm以下的焊锡球。
其后，例如使用日本专利第1975429号所记载那样的吸附头将通常直径(250μm)的焊锡球78L吸附并载置在印刷线路板10下表面一例的连接焊盘75上(参照图3C)。
接着，用回流焊炉进行加热，如图1所示，在印刷线路板10上表面一侧以60～200μm的间距形成例如500～30000个焊锡凸块78U，在下表面一侧以2mm间距形成例如250个BGA78D。
焊锡凸块的间距即是连接焊盘的间距，该连接焊盘的间距小于60μm时，要制造适于该间距的焊锡球比较困难。另一方面，若连接焊盘的间距超过200μm，则不能得到对应窄间距的印刷线路板。
另外，如图2所示，通过使用回流焊借助焊锡凸块78U安装IC芯片90，从而形成IC安装印刷线路板10，该IC安装印刷线路板10通过BGA78D安装于子板94上。
接着，参照图4A～4B说明在上述印刷线路板的连接焊盘上搭载微小焊锡球78s的焊锡球搭载装置。
图4A是表示焊锡球搭载装置的构成的构成图，图4B是从箭头B侧观看图4A的焊锡球搭载装置的向视图。
上述焊锡球搭载装置20包括：对印刷线路板10A进行定位保持的XYθ吸引台14、使该XYθ吸引台14升降的上下移动轴12、具有与印刷线路板的连接焊盘75对应的开口的焊锡球排列用掩模16、对在焊锡球排列用掩模16上移动的焊锡球进行引导的搭载筒(筒构件)24、对搭载筒24施加负压的吸引箱26、用于回收剩余的焊锡球的焊锡球除去筒61、对该吸附焊锡球除去筒61施加负压的吸引箱66、保持回收了的焊锡球的焊锡球除去吸引装置68、夹持焊锡球排列用掩模16的掩模夹子44、朝X方向输送搭载筒24和焊锡球除去筒61的X方向移动轴40、支承X方向移动轴40的移动轴支承导向件42、用于对多层印刷线路板10进行摄像的校准摄像机46、检测处于搭载筒24下方的焊锡球的残余量的残余量检测传感器18、及根据由残余量检测传感器18检测出的残余量将焊锡球向搭载筒24侧供给的焊锡球供给装置22。
对应于连接焊盘区域的大小朝Y方向排列多个上述搭载筒24和焊锡球除去筒61。另外，也可形成为与多个连接焊盘区域对应的大小。在此，Y方向是比较方便的，也可朝X方向排列。XYθ吸引台14对搭载焊锡球的印刷线路板10进行定位、吸附、保持、修正。校准摄像机46检测XYθ吸引台14上的印刷线路板10的校准标记，根据检测出的位置，调整印刷线路板10与焊锡球排列用掩模16的位置。残余量检测传感器18由光学方法检测焊锡球的残余量。
下面，参照图5～图7说明由焊锡球搭载装置20进行的焊锡球的搭载工序。
(1)多层印刷线路板的位置识别、修正
如图5A所示，由校准摄像机46识别印刷线路板10的校准标记34M，由XYθ吸引台14相对于焊锡球排列用掩模16修正印刷线路板10的位置。即，为使焊锡球排列用掩模16的开口16a分别与印刷线路板10的连接焊盘75对应而调整位置。另外，在此，为了便于图示，仅表示1张印刷线路板10，但实际上是相对于构成多张印刷线路板的工作单尺寸的印刷线路板搭载焊锡球，在形成焊锡凸块后分割为多片多层印刷线路板。
(2)焊锡球及供给焊锡球
如图5B所示，从焊锡球供给装置22将焊锡球78s定量向搭载筒24侧进行供给。在此，作为焊锡球，可以使用市场销售的(例如日立金属社制造)，也可以使用例如按照日本特开2001-226705所记载的制造装置及制造方法制造出的焊锡球。
在制造了该焊锡球后，将该焊锡球载置于具有比纵向及横向尺寸都比所希望的焊锡球直径小1μm的方形狭缝(开口)的金属板(例如25μm厚的Ni)上，在其上使焊锡球滚动而从狭缝落下。由此，除去了比所希望直径小的焊锡球。其后，用具有纵向及横向尺寸都比所希望的焊锡球直径大1μm的方形狭缝的金属板对残留在金属板上的焊锡球分级，回收从狭缝落下来的焊锡球，从而得到具有与所希望直径大致相同直径的焊锡球。
(3)搭载焊锡球
如图6A所示，使搭载筒24位于在焊锡球排列用掩模16的上方并且与该焊锡球排列用掩模保持规定的间隙(例如焊锡球直径的50％～300％)，通过从吸引部24B吸引空气，从而使搭载筒与印刷线路板间的间隙的流速为5m/sec～35m/sec，使焊锡球78s集合到该搭载筒24的开口部24A正下方的焊锡球排列用掩模16上。
此后，如图6B、图7A所示，通过X方向移动轴40沿X轴朝水平方向输送沿印刷线路板10的Y轴排列的搭载筒24。由此，随着搭载筒24的移动使集合到焊锡球排列用掩模16上的焊锡球78s移动，使焊锡球78s通过焊锡球排列用掩模16的开口16a而落下、并搭载到印刷线路板10的连接焊盘75。由此，在印刷线路板10侧的所有连接焊盘上依次排列焊锡球78s。
(4)除去焊锡球
如图7B所示，由搭载筒24将剩余的焊锡球78s在焊锡球排列用掩模16上引导至没有开口16a的位置后，由焊锡球除去筒61将其吸引除去。
(5)取出基板
从XYθ吸引台14拆下印刷线路板10。
采用以上说明的焊锡球搭载方法及焊锡球搭载装置20，通过使搭载筒24位于焊锡球排列用掩模16的上方，从位于该搭载筒24上部的吸引部24B吸引空气，从而集合焊锡球78s，通过朝水平方向移动搭载筒24，从而可以使集合后的焊锡球78s在焊锡球排列用掩模16上移动，通过焊锡球排列用掩模16的开口16a使焊锡球78s落下到印刷线路板10的连接焊盘75上。
由此，可确实地将微细的焊锡球78s搭载到印刷线路板10的所有连接焊盘75上。另外，由于在与焊锡球78s非接触状态下使焊锡球78s移动，所以，与现有技术那样使用刮板的印刷法不同，可不损伤焊锡球地将其搭载于连接焊盘75上，可使焊锡凸块78U的高度均匀。
因此，根据上述方法，IC等电子部件的安装性优良、安装后的热循环试验、高温、高湿试验等耐环境试验性优良。
另外，由于不依存于产品的平面度，所以，即使是表面具有较多起伏的印刷线路板，也可将焊锡球适当地载置到连接焊盘上。
另外，由于可将微小的焊锡球确实地载置到连接焊盘上，所以，即使在连接焊盘间距为60～200μm、且阻焊层的开口直径为40～150μm那样的窄间距排列的印刷线路板上，也可在所有凸块上形成这些凸块高度大致均匀稳定的焊锡凸块。
另外，由于是由吸引力引导焊锡球，所以，可防止焊锡球的聚集、附着。另外，通过调整搭载筒24的数量，从而可对应各种大小的工件(工作单尺寸的多层印刷线路板)，所以，可灵活地适用于多品种、少量生产。
在上述的焊锡球搭载装置中，如图4B所示，由于与工件(工作单尺寸的印刷线路板)的宽度对应地朝Y方向排列多个搭载筒24，所以，只要朝相对于列方向垂直的方向(X方向)输送多个搭载筒24，即可将焊锡球确实地搭载于印刷线路板10的所有的连接焊盘75上。
另外，可由焊锡球除去筒61回收残留在焊锡球排列用掩模16上的焊锡球78s，所以，不会由于余下的焊锡球留下而成为故障等问题的原因。
使用上述的焊锡球搭载方法及装置而搭载到印刷线路板的连接焊盘上的焊锡球，通过回流焊处理而成为具有规定高度的焊锡凸块，通过这样的焊锡凸块将IC芯片安装到基板上，从而制造出本发明的印刷线路板。
(实施例1)
(1)印刷线路板的制作
作为初始材料，使用双面覆铜积层板(例如日立化成工业株式会社制造的商品名“MCL-E-67”)，用公知的方法在该基板上形成通孔导体和导体电路。此后，用公知的方法(例如2000年6月20日由日刊工业报社发行的“积层式多层印刷线路板”(高木清著))交替地层叠层间绝缘层与导体电路层，在最外层的导体电路层中，在150mm2连接焊盘区域形成有由厚度：20μm、直径(连接焊盘直径)：120μm、间距：150μm、50×40个(格子状配置)连接焊盘构成的IC芯片安装用连接焊盘群。
例如用与日本特开2000-357762号公报所记载的方法同样的方法形成这样的连接焊盘。
此外，改变连接焊盘的大小、间距、数量、配置时，可以通过改变阻镀剂图案(开口直径、间距、配置等)来实现。
阻焊层的形成是通过使用市场出售的阻焊剂在以下的印刷条件下进行丝网印刷，从而形成覆盖连接焊盘的15～25μm厚(连接焊盘上的厚度)的阻焊层。
(印刷条件)
阻焊剂墨：商品名“RPZ-1”，日立工业社制造
墨粘度：45±15Pa·s
网版：聚酯纤维制造(100～130目)
刮板速度：100～200mm/秒
在该实施例中，将阻焊层的厚度形成为16μm。
其后，在将描绘有阻焊剂开口部图案(掩模图案)的光掩模紧密贴合在阻焊层上的状态下，以100～1000mj的紫外线进行曝光，在以下的显影条件下使用水平型显影装置进行显影处理，从而在连接焊盘上形成直径为40～150μm的开口。
(水平型显影装置)
作为水平型显影装置，使用具有将基板搬入显影处理区、输送显影处理区的传送带、和位于基板上下、可调整喷雾器喷雾压力的多个喷雾器喷嘴的水平输送显影装置。
(显影条件)
(1)喷雾器的种类：使用狭缝喷嘴(以直线状喷出液体的喷嘴)或全锥形(full cone)喷嘴(以放射状喷出液体的喷嘴)。
(2)喷雾器的摆动：有·无
(3)使用的喷雾器的面：上表面或下表面(用位于基板上方的喷雾器进行显影时，使形成开口的阻焊剂面朝上地搬入至水平型显影装置。用位于基板下方的喷雾器进行显影时，使形成开口的阻焊剂面朝上地搬入至水平型显影装置。)
(4)喷雾器喷雾压力：0.05～0.3MPa
(5)显影液：5～15g/L的碳酸钠(Na2CO3)溶液
(6)显影时间：10～300秒
在该实施例中，在使阻焊剂面朝下、不使位于下方的狭缝喷嘴摆动的状态下，通过使用浓度为10g/L的碳酸钠(Na2CO3)溶液的显影处理，形成直径为80μm的开口部(阻焊层表面的开口部直径＝连接焊盘上的开口部直径)。
(2)搭载焊锡球
在由上述(1)制作的印刷线路板的表面(IC安装面)涂覆市场出售的松香系焊剂后，将其搭载到焊锡球搭载装置的吸附台上，使用CCD摄像机识别印刷线路板和焊锡球排列用掩模的校准标记，并使印刷线路板与焊锡球排列用掩模对位。
在此，焊锡球排列用掩模使用在与印刷线路板的连接焊盘对应的位置具有直径为φ100μm的开口的Ni制金属掩模。也可使用其他的SUS制或聚酰亚胺制的焊锡球排列用掩模。
另外，形成于焊锡球排列用掩模上的开口直径最好是所使用的焊锡球直径的1.1～1.5倍。而且，焊锡球排列用掩模的厚度最好是所使用的焊锡球直径(直径)的1/2～3/4。
然后，按与连接焊盘区域对应的大小(相对于连接焊盘区域的1.2～3倍)，保持2倍于焊锡球直径的间隙地使高度200mm的搭载筒位于金属掩模(焊锡球排列用掩模)上，将焊锡球载置到搭载筒周围近旁的焊锡球排列用掩模上。
在该实施例中，搭载由Sn/Pb焊锡(Sn/Pb＝63∶37)构成的直径为85μm的焊锡球(日立金属社制)。
作为焊锡球的材料使用Sn/Pb焊锡，但也可是由从Ag、Cu、In、Bi、Zn等的群中选择的至少一种金属与Sn构成的无Pb焊锡。然后，从搭载筒上部吸引空气，将搭载筒与印刷线路板间的间隙中的流速调整为5～35m/sec，将焊锡球集合到搭载筒内。
此后，按移动速度10～40mm/sec移动搭载筒，使焊锡球滚动，使焊锡球从焊锡球排列用掩模的开口部落下，将焊锡球搭载到连接焊盘上。
(3)形成焊锡凸块
然后，除去焊锡球排列用掩模的多余的焊锡球后，从焊锡球搭载装置分别拆下焊锡球排列用掩模和印刷线路板。最后，将在上述印刷线路板投入到设定为230℃的回流焊中，形成焊锡凸块。
形成焊锡凸块后，用ビ一コ社制造的“WYKO NT-2000”测定焊锡凸块的直径(焊锡凸块直径)，结果是84μm。
(4)安装IC芯片
测定了各焊锡凸块的直径后，通过焊锡凸块安装IC芯片，在IC芯片与阻焊剂之间填充市场出售的欠装材料，制造IC安装印刷线路板。
(实施例2)
搭载直径为100μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。其结果，焊锡凸块直径为100μm。
(实施例3)
搭载直径为120μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。其结果，焊锡凸块直径为120μm。
(实施例4)
搭载直径为140μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。其结果，焊锡凸块直径为135μm。
(实施例5)
在不使全锥形喷嘴摆动的状态下使用全锥形喷嘴，除此之外，与实施例1同样地制造出印刷线路板。其结果，形成为上部开口直径为85μm、底部开口直径为80μm那样的梯形形状的开口部，但焊锡凸块直径与实施例1相同，为84μm。
其原因被推测是，如图10B可知，焊锡凸块的体积中突出到阻焊剂上的部分占有大半，所以不受阻焊剂开口部形状的影响。
此外，在本实施例中，与如图10A所示那样的阻焊层开口为截面矩形形状的情况相比，即，本实施例中如图10B所示那样将阻焊层开口做成梯形截面、即做成锥形形状，从而可知焊锡凸块与阻焊层表面的边界部分的形状(用点划线包围的部分)不同。
(实施例6)
搭载直径为100μm的焊锡球，除此之外，与实施例5同样地制造出印刷线路板。其结果，焊锡凸块直径为105μm。
(实施例7)
搭载直径为120μm的焊锡球，除此之外，与实施例5同样地制造出印刷线路板。其结果，焊锡凸块直径为128μm。
(实施例8)
搭载直径为140μm的焊锡球，除此之外，与实施例5同样地制造出印刷线路板。其结果，焊锡凸块直径为145μm。
(实施例9)
在使全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例5同样地制造出印刷线路板。其结果，形成为上部开口直径为90μm、底部开口直径为80μm那样的梯形形状的开口部，焊锡凸块直径为94μm。
(实施例10)
在使全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例6同样地制造出印刷线路板。其结果，形成为上部开口直径为90μm、底部开口直径为80μm那样的梯形形状的开口部，焊锡凸块直径为113μm。
(实施例11)
在使全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例7同样地制造出印刷线路板。其结果，形成为上部开口直径为90μm、底部开口直径为80μm那样的梯形形状的开口部，焊锡凸块直径为135μm。
(实施例12)
在使全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例8同样地制造出印刷线路板。其结果，形成为上部开口直径为90μm、底部开口直径为80μm那样的梯形形状的开口部，焊锡凸块直径为155μm。
(实施例13)
使阻焊剂面朝上，在使位于上方的全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例9同样地制造出印刷线路板。其结果，形成为上部开口直径为100μm、底部开口直径为80μm那样的梯形形状的开口部，焊锡凸块直径为105μm。
(实施例14)
使阻焊剂面朝上，在使位于上方的全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例10同样地制造出印刷线路板。其结果，形成为上部开口直径为100μm、底部开口直径为80μm那样的梯形形状的开口部，焊锡凸块直径为125μm。
(实施例15)
使阻焊剂面朝上，在使位于上方的全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例11同样地制造出印刷线路板。其结果，形成为上部开口直径为100μm、底部开口直径为80μm那样的梯形形状的开口部，焊锡凸块直径为150μm。
(实施例16)
使阻焊剂面朝上，在使位于上方的全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例12同样地制造出印刷线路板。其结果，形成为上部开口直径为100μm、底部开口直径为80μm那样的梯形形状的开口部，焊锡凸块直径为170μm。
(实施例17)
改变用于形成连接焊盘的阻镀剂图案，以100μm间距形成直径为70μm的连接焊盘，改变用于在阻焊层上形成开口的掩模的直径，形成开口直径为60μm的开口部(上部开口直径＝底部开口直径)，并使用直径为63μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。其结果，焊锡凸块直径为63μm。
(实施例18)
使用直径为70μm的焊锡球，除此之外，与实施例17同样地制造出印刷线路板。其结果，焊锡凸块直径为75μm。
(实施例19)
使用直径为80μm的焊锡球，除此之外，与实施例17同样地制造出印刷线路板。其结果，焊锡凸块直径为90μm。
(实施例20)
使用直径为95μm的焊锡球，除此之外，与实施例17同样地制造出印刷线路板。其结果，焊锡凸块直径为102μm。
(实施例21)
与实施例17同样地将连接焊盘的大小改变为：直径为70μm、其间距为100μm，改变用于在阻焊层上形成开口的掩模的直径，形成上部开口直径为65μm、底部开口直径为60μm的开口部，并使用直径为63μm的焊锡球，除此之外，与实施例5同样地制造出印刷线路板。其结果，焊锡凸块直径为68μm。
(实施例22)
与实施例17同样地将连接焊盘的大小改变为：直径为70μm、其间距为100μm，改变用于在阻焊层上形成开口的掩模的直径，形成上部开口直径为65μm、底部开口直径为60μm的开口部，并使用直径为70μm的焊锡球，除此之外，与实施例5同样地制造出印刷线路板。其结果，焊锡凸块直径为80μm。
(实施例23)
与实施例17同样地将连接焊盘的大小改变为：直径为70μm、其间距为100μm，改变用于在阻焊层上形成开口的掩模的直径，形成上部开口直径为65μm、底部开口直径为60μm的开口部，并使用直径为80μm的焊锡球，除此之外，与实施例5同样地制造出印刷线路板。其结果，焊锡凸块直径为96μm。
(实施例24)
与实施例17同样地将连接焊盘的大小改变为：直径为70μm、其间距为100μm，改变用于在阻焊层上形成开口的掩模的直径，形成上部开口直径为65μm、底部开口直径为60μm的开口部，并使用直径为95μm的焊锡球，除此之外，与实施例5同样地制造出印刷线路板。其结果，焊锡凸块直径为110μm。
(实施例25)
在使全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例21同样地制造出印刷线路板。其结果，形成为上部开口直径为70μm、底部开口直径为60μm那样的梯形形状的开口部，焊锡凸块直径为73μm。
(实施例26)
在使全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例22同样地制造出印刷线路板。其结果，形成为上部开口直径为70μm、底部开口直径为60μm那样的梯形形状的开口部，焊锡凸块直径为88μm。
(实施例27)
在使全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例23同样地制造出印刷线路板。其结果，形成为上部开口直径为70μm、底部开口直径为60μm那样的梯形形状的开口部，焊锡凸块直径为105μm。
(实施例28)
在使全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例24同样地制造出印刷线路板。其结果，形成为上部开口直径为70μm、底部开口直径为60μm那样的梯形形状的开口部，焊锡凸块直径为120μm。
(实施例29)
使阻焊剂面朝上，在使位于上方的全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例25同样地制造出印刷线路板。其结果，形成为上部开口直径为80μm、底部开口直径为60μm那样的梯形形状的开口部，焊锡凸块直径为84μm。
(实施例30)
使阻焊剂面朝上，在使位于上方的全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例26同样地制造出印刷线路板。其结果，形成为上部开口直径为80μm、底部开口直径为60μm那样的梯形形状的开口部，焊锡凸块直径为100μm。
(实施例31)
使阻焊剂面朝上，在使位于上方的全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例27同样地制造出印刷线路板。其结果，形成为上部开口直径为80μm、底部开口直径为60μm那样的梯形形状的开口部，焊锡凸块直径为120μm。
(实施例32)
使阻焊剂面朝上，在使位于上方的全锥形喷嘴摆动的状态下使用全锥形喷嘴，并使用直径大2μm的焊锡球，除此之外，与实施例28同样地制造出印刷线路板。其结果，形成为上部开口直径为80μm、底部开口直径为60μm那样的梯形形状的开口部，焊锡凸块直径为135μm。
(实施例33)
改变用于形成连接焊盘的阻镀剂图案，以190μm间距形成直径为150μm的连接焊盘，改变用于在阻焊层上形成开口的掩模的直径，形成开口直径为103μm的开口部(上部开口直径＝底部开口直径)，并使用直径为105μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。其结果，焊锡凸块直径为108μm。
(实施例34)
改变用于形成连接焊盘的阻镀剂图案，以100μm间距形成直径为70μm的连接焊盘，并使用直径为125μm的焊锡球，除此之外，与实施例33同样地制造出印刷线路板。其结果，焊锡凸块直径为130μm。
(实施例35)
使用直径为155μm的焊锡球，除此之外，与实施例33同样地制造出印刷线路板。其结果，焊锡凸块直径为155μm。
(实施例36)
使用直径为180μm的焊锡球，除此之外，与实施例33同样地制造出印刷线路板。其结果，焊锡凸块直径为175μm。
(实施例37)
与实施例33同样地将连接焊盘的大小改变为：直径为150μm、其间距为190μm，改变用于在阻焊层上形成开口的掩模的直径，形成上部开口直径为108μm、底部开口直径为103μm的开口部，并使用直径为105μm的焊锡球，除此之外，与实施例33同样地制造出印刷线路板。其结果，焊锡凸块直径为113μm。
(实施例38)
与实施例33同样地将连接焊盘的大小改变为：直径为150μm、其间距为190μm，改变用于在阻焊层上形成开口的掩模的直径，形成上部开口直径为108μm、底部开口直径为103μm的开口部，并使用直径为125μm的焊锡球，除此之外，与实施例33同样地制造出印刷线路板。其结果，焊锡凸块直径为135μm。
(实施例39)
与实施例33同样地将连接焊盘的大小改变为：直径为150μm、其间距为190μm，改变用于在阻焊层上形成开口的掩模的直径，形成上部开口直径为108μm、底部开口直径为103μm的开口部，并使用直径为155μm的焊锡球，除此之外，与实施例33同样地制造出印刷线路板。其结果，焊锡凸块直径为162μm。
(实施例40)
与实施例33同样地将连接焊盘的大小改变为：直径为150μm、其间距为190μm，改变用于在阻焊层上形成开口的掩模的直径，形成上部开口直径为108μm、底部开口直径为103μm的开口部，并使用直径为180μm的焊锡球，除此之外，与实施例33同样地制造出印刷线路板。其结果，焊锡凸块直径为185μm。
(实施例41)
通过使全锥形喷嘴摆动，形成上部开口直径为113μm、底部开口直径为103μm的开口部，使用直径大2μm的焊锡球，除此之外，与实施例37同样地制造出印刷线路板。其结果，焊锡凸块直径为118μm。
(实施例42)
通过使全锥形喷嘴摆动，形成上部开口直径为113μm、底部开口直径为103μm的开口部，使用直径大2μm的焊锡球，除此之外，与实施例38同样地制造出印刷线路板。其结果，焊锡凸块直径为140μm。
(实施例43)
通过使全锥形喷嘴摆动，形成上部开口直径为113μm、底部开口直径为103μm的开口部，使用直径大2μm的焊锡球，除此之外，与实施例39同样地制造出印刷线路板。其结果，焊锡凸块直径为170μm。
(实施例44)
通过使全锥形喷嘴摆动，形成上部开口直径为113μm、底部开口直径为103μm的开口部，使用直径大2μm的焊锡球，除此之外，与实施例40同样地制造出印刷线路板。其结果，焊锡凸块直径为192μm。
(实施例45)
使阻焊剂面朝上，在使位于上方的全锥形喷嘴摆动，并使用直径大2μm的焊锡球，除此之外，与实施例41同样地制造出印刷线路板。其结果，形成为上部开口直径为123μm、底部开口直径为103μm那样的梯形形状的开口部，焊锡凸块直径为129μm。
(实施例46)
使阻焊剂面朝上，在使位于上方的全锥形喷嘴摆动，并使用直径大2μm的焊锡球，除此之外，与实施例42同样地制造出印刷线路板。其结果，形成为上部开口直径为123μm、底部开口直径为103μm那样的梯形形状的开口部，焊锡凸块直径为129μm。
(实施例47)
使阻焊剂面朝上，在使位于上方的全锥形喷嘴摆动，并使用直径大2μm的焊锡球，除此之外，与实施例43同样地制造出印刷线路板。其结果，形成为上部开口直径为123μm、底部开口直径为103μm那样的梯形形状的开口部，焊锡凸块直径为185μm。
(实施例48)
使阻焊剂面朝上，在使位于上方的全锥形喷嘴摆动，并使用直径大2μm的焊锡球，除此之外，与实施例44同样地制造出印刷线路板。其结果，形成为上部开口直径为123μm、底部开口直径为103μm那样的梯形形状的开口部，焊锡凸块直径为210μm。
(参考例1)
使用直径为160μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。其结果，焊锡凸块直径为160μm。
(参考例2～49)
将导体焊盘数量改变为30000(连接焊盘区域1200mm2)，除此之外，与实施例1～48同样地制造出印刷线路板。
(比较例)
使用直径为60μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。其结果，在阻焊剂开口部不能完全填充焊锡。
(热循环试验)
在按照实施例1～48、参考例及比较例制造出的IC安装印刷线路板中，对通过IC芯片的特定回路的电阻，即从IC芯片安装印刷线路板的与IC芯片搭载面相反侧的面露出、且与IC芯片导通的一对连接焊盘之间的电阻进行测定，并将该值设为初始值。之后，对这些IC芯片安装印刷线路板，在放置于温度85℃、湿度85％的环境下24小时后，将-55℃×30分钟、125℃×30分钟作为1个循环地进行将该循环重复2500次的热循环试验。分别测定500次循环后、1000次循环后、1250次循环后、1500次循环后的电阻，求得与初始值相比的变化率(100×(测定值-初始值)/初始值(％))。将该试验结果示于表1及表2。
另外，将电阻变化率在±10以内的情况评价为“良品”，表示为“○”，将电阻变化率在除此以外的情况评价为“不良品”，表示为“×”。
参考例2～49的评价结果没有在表中示出，但各参考例与对应的实施例1～48是相同的。
(表1)
Figure G2006800148638D00291
(表2)
从这样的试验结果可知，在将焊锡凸块完全填充于阻焊剂开口部的实施例1～48及参考例中，与比较例相比，提高了连接可靠性。推测这是因为，焊锡凸块的体积较大，所以更加能够缓和由I C芯片与印刷线路板之间的热膨胀差所引起的应力，或者是由于阻焊剂与焊锡凸块之间不存在间隙，所以在欠装材料内难以发生空穴、或没有焊剂的残渣、清洗液的残渣。
另外，确认到按如下(1)～(3)的顺序，提高了连接可靠性，即：(1)在焊锡凸块直径W与阻焊剂开口直径D之比(W/D)为1.05～1.7的范围的情况下，(2)在阻焊剂开口形成为其上部开口直径大于底部开口直径的锥形形状、且比值(W/D)为1.05～1.5的范围的情况下，(3)在阻焊剂开口形成为其上部开口直径大于底部开口直径的锥形形状、且比值(W/D)为1.05～1.25的范围的情况下。
推测这是因为，在比值(W/D)超过1时，焊锡凸块容易以阻焊剂表面为界进行弯曲(焊锡凸块从阻焊层表面露出到外侧的部分：图10A中用点划线所括的部位)，容易在该弯曲部出现应力集中，因此，越减小弯曲程度，越可提高连接可靠性。弯曲程度与比值(W/D)相关，在比值(W/D)为1.7以下时，提高连接可靠性。
另一方面，在比值(W/D)不足1.05时，认为有时发生用焊锡凸块不能确实填充阻焊剂开口部的情况。并且，设于阻焊层的开口的形状为梯形形状(阻焊剂开口的上部开口直径D1＞底部开口直径D2)时，如图10B所示，推测是由于弯曲程度变小，所以难以破坏焊锡凸块。
在上述那样的完全填充到阻焊层开口内的焊锡凸块中，由于焊锡体积较大，所以对于适用于凸块数量(连接焊盘数量)为2000～30000的焊锡凸块那样的连接焊盘区域较大(150～1200mm2)的印刷线路板，有重大意义。这是由于连接焊盘区域(包括最外周的连接焊盘在内的矩形区域)较大时，IC芯片与印刷线路板的热膨胀系数之差所引起的剪切力变大。
(实施例49～66)
接着，在实施例5、6、9、10、13、14、21、22、25、26、29、30、37、38、41、42、45、46中，形成了阻焊层后，在以下的条件下对阻焊层表面进行加热加压，从而进行减小由连接焊盘的有无引起的阻焊层表面的凹凸的平坦化处理，除此之外，与各实施例相同地制造IC安装印刷线路板，作为实施例49～66。
(加压条件)
加压温度：80度
加压压力：5MPa
加压时间：2分钟
另外，在平坦化处理前及平坦化处理后，对同一部位用表面粗糙度测量仪(例如东京精密社制造“SURFCOM 480A”或ビ-コ社制“WYKO N-2500”)测量阻焊层表面的凹凸量。
测定部位(测定数为5)是位于连接焊盘上方的阻焊层表面及与其相邻的连接焊盘非形成部的阻焊层表面(参照图8)。即，测定由连接焊盘的有无引起的阻焊层的凹凸量，记载5点的测定结果中的最大值(max)、最小值(min)。这些测定结果示于表3(平坦化处理前)及表4(平坦化处理后)。
(实施例67～84)
另外，在上述实施例49～66中，在平坦化处理后，在以下的条件下对阻焊层表面实施粗糙化处理，在表面形成均匀的微细凹凸，除此之外，与各实施例同样地制造IC安装印刷线路板，作为实施例67～84。
(粗糙化条件)
粗化液：高锰酸钾(KMnO4)溶液
浓度：60g/L
温度：60℃
浸渍时间：60秒
另外，粗糙化处理后，用表面粗糙度测量仪(例如东京精密社制造“SURFCOM 480A”或ビ-コ社制“WYKO N-2500”)在随机的10个部位按基准长度5μm测定阻焊剂表面的表面粗糙度。其结果，阻焊层的被粗糙化处理过的表面的表面粗糙度用Ra表示为0.1～0.6μm左右，成为凹凸较小的面。
另外，在此所说的“表面粗糙度(Ra)”是指在JIS B0601中规定的“算术平均粗糙度(Ra)”，但在上述测定结果中Ra的范围，是以将测定的10点的各自的Ra中的Ra最小值为Ra(min)、最大值为Ra(max)的形式来表示。
另外，在10部位的各测定点，将基准长度取为5μm、在凹凸方向上测得的自平均线起最高的峰顶与最低的谷底之间的间隔为Δ时，10个Δ的平均值记为Rma。
但是，表面粗糙度的测定是通过在与导体电路(焊盘)形成区域对应的阻焊层表面及与导体电路非形成区域对应的阻焊层表面中的随机10点进行测定的，在导体电路形成区域和导体电路非形成区域的边界附近不进行测定。
(热循环试验)
对按照实施例5、6、9、10、13、14、21、22、25、26、29、30、37、38、41、42、45、46、实施例49～66、实施例67～84制造出的IC安装印刷线路板，在放置于温度85℃、湿度85％的环境下24小时后，将-55℃×30分钟、125℃×30分钟作为1个循环，重复进行2500次该循环的热循环试验。分别测定1750次循环后、2000次循环后的电阻，求得与初始值相比的变化率(100×(测定值-初始值)/初始值(％))。将电阻变化率在±10以内的情况评价为“良品”，表示为“○”，将电阻变化率在此以外的情况评价为“不良品”，表示为“×”。将这些试验结果示于表3～表5。
(表3)
Figure G2006800148638D00341
(表4)
Figure G2006800148638D00342
(表5)
Figure G2006800148638D00351
从该评价结果可知，阻焊层表面的凹凸量优选为0.8～3.0μm，另外，阻焊剂表面用算术平均粗糙度Ra表示为0.2～0.5μm时，提高了连接可靠性。
本发明中的焊锡凸块，其凸块直径较大，所以相应凸块高度也较大。因此，阻焊层表面与IC芯片之间的间隔变大，因此难以填充欠装材料，并在欠装材料内容易产生空穴。在此，欠装材料的移动速度容易依存于阻焊层表面与IC芯片之间的间隔，因此，认为优选是阻焊层表面的凹凸为2μm以下。另一方面，阻焊层表面的凹凸量、表面粗糙度(Ra)较小时，阻焊剂与欠装材料的紧密贴合变差，推测需要0.8μm以上的凹凸量、以及0.2～0.5μm的表面粗糙度。此外，当存在0.2～0.5μm的表面粗糙度时，提高了欠装材料的沾湿性，从而即使对于焊锡凸块弯曲的部分，也可以完全填充欠装材料。
(绝缘可靠性试验)
对于按照实施例1～84及比较例制造的IC安装印刷线路板，一边对独立的焊锡凸块之间(未电连接的焊锡凸块相互之间)施加3.3V电压，一边放置到温度：85℃、湿度：85％的环境中100小时。放置后，测定施加了电压的焊锡凸块间的绝缘电阻。若绝缘电阻在107Ω以上，则判定为良品，如绝缘电阻不到107Ω，则判定为不良品。其结果，确认到实施例1～86为良品，比较例为不良品。
产业上的可利用性
如以上说明的那样，本发明的印刷线路板，即使是焊锡凸块的间距为200μm以下这样的窄间距构造，通过使焊锡凸块直径W与设于阻焊层的开口部的开口直径D之比(W/D)为1.05～1.7，从而可提供连接可靠性及绝缘可靠性优良的印刷线路板。

Claims (10)

1.一种印刷线路板，交替地层叠有导体电路和层间树脂绝缘层，并具有通过通路孔使位于不同层的导体电路之间连接的积层层，阻焊层形成为覆盖位于该积层层的最外侧的层间树脂绝缘层以及位于最外侧的导体电路，并使从设于该阻焊层的开口部露出的导体电路的一部分形成为用于安装电子部件的导体焊盘，在该导体焊盘上形成焊锡凸块，其特征在于，
以200μm以下的间距设置上述导体焊盘，
上述焊锡凸块的直径W与设于上述阻焊层的开口部的开口直径D之比(W/D)为1.05～1.26的范围，
设于上述阻焊层的开口部形成为其上表面处的开口直径D1大于底面处的开口直径D2的锥形形状。
2.一种印刷线路板，交替地层叠有导体电路和层间树脂绝缘层，并具有通过通路孔使位于不同层的导体电路之间连接的积层层，阻焊层形成为覆盖位于该积层层的最外侧的层间树脂绝缘层以及位于最外侧的导体电路，并使从设于该阻焊层的开口部露出的上述导体电路的一部分形成为用于安装电子部件的导体焊盘，在该导体焊盘上形成焊锡凸块，通过该焊锡凸块安装电子部件，通过欠装而用树脂密封该电子部件与阻焊层之间，其特征在于，
以200μm以下的间距设置上述导体焊盘，
上述焊锡凸块的直径W与设于上述阻焊层的开口部的开口直径D之比(W/D)为1.05～1.26的范围，
设于上述阻焊层的开口部形成为其上表面处的开口直径D1大于底面处的开口直径D2的锥形形状。
3.根据权利要求1或2所述的印刷线路板，其特征在于，在上述开口部，D1-D2＝5～20μm。
4.根据权利要求1或2所述的印刷线路板，其特征在于，与上述导体焊盘相连接的通路孔是通过将电镀导体填充于设在位于最外侧的层间树脂绝缘层的开口部内而形成的。
5.根据权利要求1或2所述的印刷线路板，其特征在于，上述焊锡凸块是通过在上述导体焊盘上搭载焊锡球而形成的。
6.根据权利要求1或2所述的印刷线路板，其特征在于，上述阻焊层表面中至少电子部件安装区域被实施了平坦化处理。
7.根据权利要求6所述的印刷线路板，其特征在于，进一步对上述阻焊层的被平坦化处理的表面实施粗糙化处理。
8.根据权利要求6所述的印刷线路板，其特征在于，上述阻焊层的被平坦化处理的表面的最大表面粗糙度是0.8～3.0μm。
9.根据权利要求8所述的印刷线路板，其特征在于，上述阻焊层的被粗糙化处理的表面的表面粗糙度比上述被平坦化处理的表面的最大表面粗糙度小，且上述被粗糙化处理的表面的表面粗糙度用算术平均粗糙度(Ra)表示时为0.2～0.5μm。
10.根据权利要求1或2所述的印刷线路板，其特征在于，上述导体焊盘形成为将电镀导体填充于设在层间树脂绝缘层的开口内而成的填充通路孔的形态，该层间树脂绝缘层位于最外层，从上述层间树脂绝缘层表面露出的填充通路孔表面的凹凸量相对于形成在层间树脂绝缘层上的导体电路的厚度为-5μm～+5μm。
CN2006800148638A 2005-06-30 2006-06-28 印刷线路板 Active CN101171895B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP192863/2005 2005-06-30
JP2005192863 2005-06-30
PCT/JP2006/313343 WO2007004658A1 (ja) 2005-06-30 2006-06-28 プリント配線板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201010166409A Division CN101854771A (zh) 2005-06-30 2006-06-28 印刷线路板

Publications (2)

Publication Number Publication Date
CN101171895A CN101171895A (zh) 2008-04-30
CN101171895B true CN101171895B (zh) 2010-06-23

Family

ID=37604519

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010166409A Pending CN101854771A (zh) 2005-06-30 2006-06-28 印刷线路板
CN2006800148638A Active CN101171895B (zh) 2005-06-30 2006-06-28 印刷线路板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201010166409A Pending CN101854771A (zh) 2005-06-30 2006-06-28 印刷线路板

Country Status (7)

Country Link
US (3) US8017875B2 (zh)
EP (1) EP1887846A4 (zh)
JP (1) JP5021473B2 (zh)
KR (1) KR100905685B1 (zh)
CN (2) CN101854771A (zh)
TW (1) TW200718298A (zh)
WO (1) WO2007004658A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4576270B2 (ja) * 2005-03-29 2010-11-04 昭和電工株式会社 ハンダ回路基板の製造方法
KR100966774B1 (ko) * 2005-05-23 2010-06-29 이비덴 가부시키가이샤 프린트 배선판
CN101868120A (zh) 2005-06-30 2010-10-20 揖斐电株式会社 印刷线路板及其制造方法
EP1887846A4 (en) * 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
WO2007007865A1 (en) 2005-07-11 2007-01-18 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board
US20090041990A1 (en) * 2005-09-09 2009-02-12 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board
TW200742515A (en) * 2006-01-27 2007-11-01 Ibiden Co Ltd Printed-circuit board, and method for manufacturing the same
US20090261148A1 (en) * 2006-08-03 2009-10-22 Showa Denko K.K. Production method of solder circuit board
CN101296570A (zh) * 2007-04-25 2008-10-29 富葵精密组件(深圳)有限公司 电路板及其制作方法
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
EP2157841A4 (en) * 2008-05-30 2011-11-02 Ibiden Co Ltd MOUNTING DEVICE FOR A SOLDERING BALL
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
KR101002680B1 (ko) 2008-10-21 2010-12-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
TWI468093B (zh) * 2008-10-31 2015-01-01 Princo Corp 多層基板之導孔結構及其製造方法
JPWO2010064467A1 (ja) 2008-12-05 2012-05-10 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
CN101917818B (zh) * 2009-09-25 2012-08-22 昆山市华升电路板有限公司 电路板的焊盘结构及其制作方法
JP5807221B2 (ja) * 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
CN103404244B (zh) 2010-12-24 2016-12-14 Lg伊诺特有限公司 印刷电路板及其制造方法
KR101231522B1 (ko) * 2010-12-24 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP5640892B2 (ja) * 2011-05-23 2014-12-17 三菱電機株式会社 半導体装置
US8643196B2 (en) * 2011-07-27 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for bump to landing trace ratio
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
FR2991108A1 (fr) 2012-05-24 2013-11-29 St Microelectronics Sa Ligne coplanaire blindee
JP6069960B2 (ja) * 2012-08-30 2017-02-01 凸版印刷株式会社 半導体パッケージの製造方法
KR101497840B1 (ko) * 2013-12-02 2015-03-02 삼성전기주식회사 솔더레지스트 개구 구조 및 회로 기판
JP2016015432A (ja) * 2014-07-03 2016-01-28 イビデン株式会社 回路基板及びその製造方法
KR102214512B1 (ko) 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
US9699921B2 (en) * 2014-08-01 2017-07-04 Fujikura Ltd. Multi-layer wiring board
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
JP2016134409A (ja) * 2015-01-16 2016-07-25 イビデン株式会社 プリント配線板
KR102532200B1 (ko) * 2015-12-09 2023-05-12 삼성전자 주식회사 테스트 패턴, 반도체 소자의 테스트 방법, 및 집적 회로의 레이아웃 설계를 위한 컴퓨터 구현 방법
CN107732488A (zh) * 2016-08-10 2018-02-23 泰科电子(上海)有限公司 连接件
US10164358B2 (en) * 2016-09-30 2018-12-25 Western Digital Technologies, Inc. Electrical feed-through and connector configuration
FR3069128B1 (fr) * 2017-07-13 2020-06-26 Safran Electronics & Defense Fixation d'un cms sur une couche isolante avec un joint de brasure dans une cavite realisee dans une couche isolante
JP6991014B2 (ja) * 2017-08-29 2022-01-12 キオクシア株式会社 半導体装置
US20190366460A1 (en) * 2018-06-01 2019-12-05 Progress Y&Y Corp. Soldering apparatus and solder nozzle module thereof
US11488918B2 (en) * 2018-10-31 2022-11-01 Intel Corporation Surface finishes with low rBTV for fine and mixed bump pitch architectures
CN111334750B (zh) * 2020-03-11 2022-02-01 京东方科技集团股份有限公司 一种soi精细掩模版及其制作方法
CN111640719B (zh) * 2020-06-01 2022-04-01 厦门通富微电子有限公司 一种半导体器件及其制作方法
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
CN113524885B (zh) * 2021-07-17 2022-07-08 江苏本川智能电路科技股份有限公司 一种厚铜板阻焊印刷设备及其印刷方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245357B2 (ja) 1982-06-25 1990-10-09 Hitachi Ltd Kibannosetsuzokukozo
US5118027A (en) * 1991-04-24 1992-06-02 International Business Machines Corporation Method of aligning and mounting solder balls to a substrate
JPH05121411A (ja) * 1991-10-25 1993-05-18 Rohm Co Ltd 電子部品における接続用バンプの形成方法
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
JPH1140908A (ja) 1997-07-22 1999-02-12 Ibiden Co Ltd プリント配線板
JPH1174403A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
JP2000022039A (ja) * 1998-07-06 2000-01-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6461953B1 (en) * 1998-08-10 2002-10-08 Fujitsu Limited Solder bump forming method, electronic component mounting method, and electronic component mounting structure
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
TW533758B (en) * 2000-07-31 2003-05-21 Ngk Spark Plug Co Printed wiring substrate and method for manufacturing the same
US6563210B2 (en) * 2000-12-19 2003-05-13 Intel Corporation Parallel plane substrate
TWI293315B (en) 2000-12-26 2008-02-11 Ngk Spark Plug Co Wiring substrate
JP5004378B2 (ja) * 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
JP4587571B2 (ja) * 2001-01-12 2010-11-24 イビデン株式会社 多層プリント配線板の製造方法
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
DE10138042A1 (de) * 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US6753480B2 (en) * 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2004207370A (ja) * 2002-12-24 2004-07-22 Cmk Corp プリント配線板の製造方法
JP4006699B2 (ja) * 2003-04-22 2007-11-14 日立金属株式会社 微小ボール搭載用マスクおよび微小ボールの搭載方法
JP4094982B2 (ja) * 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
JPWO2004103039A1 (ja) * 2003-05-19 2006-07-20 大日本印刷株式会社 両面配線基板および両面配線基板の製造方法
KR100520961B1 (ko) * 2003-05-30 2005-10-17 엘지전자 주식회사 인쇄회로기판의 제조방법
TWI222687B (en) * 2003-08-14 2004-10-21 Advanced Semiconductor Eng Semiconductor chip with bumps and method for manufacturing the same
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
TWI240389B (en) * 2004-05-06 2005-09-21 Advanced Semiconductor Eng High-density layout substrate for flip-chip package
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
CN102413643A (zh) * 2004-08-04 2012-04-11 揖斐电株式会社 焊球搭载方法及焊球搭载装置
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
US7183652B2 (en) * 2005-04-27 2007-02-27 Infineon Technologies Ag Electronic component and electronic configuration
KR100966774B1 (ko) * 2005-05-23 2010-06-29 이비덴 가부시키가이샤 프린트 배선판
EP1887846A4 (en) * 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
CN101868120A (zh) 2005-06-30 2010-10-20 揖斐电株式会社 印刷线路板及其制造方法
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
WO2007072875A1 (ja) * 2005-12-20 2007-06-28 Ibiden Co., Ltd. プリント配線板の製造方法
TW200810647A (en) * 2005-12-20 2008-02-16 Ibiden Co Ltd Method for manufacturing printed wiring board
TW200742515A (en) * 2006-01-27 2007-11-01 Ibiden Co Ltd Printed-circuit board, and method for manufacturing the same
TW200746964A (en) 2006-01-27 2007-12-16 Ibiden Co Ltd Method of manufacturing printed wiring board
TWI413471B (zh) * 2006-01-27 2013-10-21 Ibiden Co Ltd Method and device for mounting solder ball
US7472473B2 (en) * 2006-04-26 2009-01-06 Ibiden Co., Ltd. Solder ball loading apparatus
US7823762B2 (en) * 2006-09-28 2010-11-02 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board
US20090120832A1 (en) * 2007-11-14 2009-05-14 Debbie Munden Single hand use baby food and container tray
EP2157841A4 (en) * 2008-05-30 2011-11-02 Ibiden Co Ltd MOUNTING DEVICE FOR A SOLDERING BALL

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JP特开2002-208778A 2002.07.26
JP特开2002-217531A 2002.08.02
JP特开2004-179578A 2004.06.24
JP特开2004-207370A 2004.07.22
JP特开2004-319676A 2004.11.11
JP特开平5-121411A 1993.05.18

Also Published As

Publication number Publication date
TW200718298A (en) 2007-05-01
KR20070116967A (ko) 2007-12-11
JP5021473B2 (ja) 2012-09-05
EP1887846A1 (en) 2008-02-13
US8017875B2 (en) 2011-09-13
US8624132B2 (en) 2014-01-07
JPWO2007004658A1 (ja) 2009-01-29
TWI323624B (zh) 2010-04-11
EP1887846A4 (en) 2010-08-11
US20100065323A1 (en) 2010-03-18
US8022314B2 (en) 2011-09-20
US20070086147A1 (en) 2007-04-19
CN101171895A (zh) 2008-04-30
CN101854771A (zh) 2010-10-06
KR100905685B1 (ko) 2009-07-03
US20110214915A1 (en) 2011-09-08
WO2007004658A1 (ja) 2007-01-11

Similar Documents

Publication Publication Date Title
CN101171895B (zh) 印刷线路板
CN101171894B (zh) 印刷线路板
US7472473B2 (en) Solder ball loading apparatus
US7475803B2 (en) Solder ball loading method and solder ball loading unit background of the invention
WO2009144846A1 (ja) 半田ボール搭載方法
JP5056491B2 (ja) 半田ボール搭載装置
JP4592762B2 (ja) 半田ボール搭載方法及び半田ボール搭載装置
JP4118283B2 (ja) 半田ボール搭載方法及び半田ボール搭載装置
JP4118286B2 (ja) 半田ボール搭載方法
JP4118285B2 (ja) 半田ボール搭載装置及び半田ボール搭載方法
JP4118284B2 (ja) 半田ボール搭載装置及び半田ボール搭載方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant