CN101173972A - 用于测试确定电子设备中的最小运行电压的方法和装置 - Google Patents
用于测试确定电子设备中的最小运行电压的方法和装置 Download PDFInfo
- Publication number
- CN101173972A CN101173972A CNA2007101848319A CN200710184831A CN101173972A CN 101173972 A CN101173972 A CN 101173972A CN A2007101848319 A CNA2007101848319 A CN A2007101848319A CN 200710184831 A CN200710184831 A CN 200710184831A CN 101173972 A CN101173972 A CN 101173972A
- Authority
- CN
- China
- Prior art keywords
- test
- dut
- voltage
- controller
- minimum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Abstract
本发明涉及用于测试电子设备中最小运行电压的方法和装置在一个实施例中，一种测试系统测试被测设备(DUT)。DUT包括执行内建自测(BIST)程序的内部测试控制器。内建自测程序包括基于阵列的自动内建自测程序、离散和组合逻辑内建自测程序、以及功能架构验证程序(AVP)。外部制造系统测试控制器管理DUT内的内部测试控制器，并且为向DUT供电的电源输入电压确定最小运行电压电平。逻辑仿真器提供建模能力，以进一步增强DUT的最小电压电源输入运行值的发展。
Description
技术领域
这里的公开一般涉及电子电路，并且更具体地涉及用于确定信息操作系统(IHS)或其他系统中电子电路的可接受的运行电压的方法和设备。
背景技术
电子电路可包括用于处理、操作、传达或操纵信息的处理器。现代电子电路通常采取集成电路(IC)的形式，其在普通的半导体管芯(semiconductordie)上一同并入多个功能电路块。制造测试系统可按照功能能力(如电路无差错或故障运行的速度或频率)监视并分离集成电路(IC)。制造程序可按照特定的运行参数分类集成电路。例如，测试过程可检查集成电路的速度，并丢弃测试出的慢的集成电路。测试过程可以替代地将集成电路分离成各类电路，例如，在较慢速应用中有用的电路和在较高速应用中有用的电路。制造系统还可测试除速度或频率响应之外的集成电路参数，例如热响应、感应噪声(inducible noise)敏感度和不敏感度、以及电源电压响应。集成电路通常并入内建自测(BIST)能力，其在测试复杂集成或电子电路中特别有用。集成电路中的内建自测(BIST)硬件或固件可采用复杂内部测试模式、功能阵列和离散逻辑测试程序、以及结构测试技术。集成电路中的内建测试程序可测试组合和序列逻辑、处理器元件、存储器、嵌入逻辑结构和复杂电路的其他元件。
通过增大集成电路内部或外部的时钟频率，集成电路可展现更快的执行能力。如果特定的集成电路以与另一集成电路相同的频率但较低的电压运行，则该特定的集成电路与另一集成电路相比也可展现较高的功能。通过需要较少的电压，该特定的集成电路比另一集成电路需要的功率要少。典型地，无故障地运行在高于一般的同类型集成电路的频率的集成电路，还将运行在低于一般的同类型集成电路的电压。确定关键设备参数值可能需要复杂的测试策略，并且典型地涉及对设备的大采样的广泛测试。
需要一种测试方法和装置，其处理集成电路制造商面临的上述问题。
发明内容
因此，在一个实施例中，公开了一种方法，用于确定被测设备(DUT)的最小运行电压。该方法包括通过电源向DUT提供电压。该方法还包括通过时钟电路向DUT提供展现预定频率的时钟信号。该方法还包括：通过耦合至电源的控制器，将电源电压从预定电压值改变至越来越低的电压值。该方法还包括：通过在改变步骤期间的内部测试控制器，利用第一测试来测试，以便确定DUT成功运行在预定频率的第一最小电压。该方法还包括：通过在改变步骤期间的外部测试控制器，利用第二测试来测试，以便确定DUT成功地运行在预定频率的第二最小电压。在一个实施例中，该方法还包括：选择在内部测试步骤中确定的第一最小电压和在外部测试步骤中确定的第二最小电压的较小值，作为DUT的最小运行电压。
在另一实施例中，公开了一种测试系统，用于确定被测设备(DUT)的最小运行电压。该测试系统包括电源，该电源耦合至DUT并向DUT提供电压。测试系统还包括时钟电路，该时钟电路耦合至DUT并向DUT提供展现预定频率的时钟信号。测试系统还包括控制器，该控制器耦合至电源，并且将电源电压从预定电压值改变至越来越低的电压值。测试系统还包括位于DUT中的内部测试控制器，其进行第一测试，以便确定当控制器改变电源电压时DUT成功地运行在预定频率的第一最小电压。测试系统还包括耦合至内部测试控制器的外部测试控制器，其进行第二测试，以便确定DUT成功地运行在预定频率的第二最小电压。在一个实施例中，外部测试控制器选择内部控制器确定的第一最小电压和外部控制器确定的第二最小电压的较小值，作为DUT的最小运行电压。
附图说明
附图仅图示本发明的示例性实施例，并因此不限制其范围，因为发明构思适合于其他等效实施例。
图1示出了包括多核处理器被测设备(DUT)的公开的测试系统的框图。
图2A示出了图1的DUT的自动内建自测(ABIST)的电源电压的时序图。
图2B示出了图1的DUT的逻辑内建自测(LBIST)的电源电压的另一时序图。
图2C示出了图1的DUT的架构验证程序(AVP)的电源电压的另一时序图。
图3示出了表示图1的DUT的内建自测的最坏情况的电源电压噪声的时序图。
图4是描述使用根据公开的方法的设备采样、判断DUT的最小运行电压的流程图。
图5是描述使用根据公开的方法的最坏情况设备测试、判断DUT的最小运行电压的流程图。
图6是描述使用根据公开的方法的设备仿真、判断DUT的最小运行电压的流程图。
具体实施方式
尽管图1中示出的实施例描述了多核处理器集成电路(IC)，但公开的测试方法和装置将用于许多不同的电子电路或设备。电子电路可包括：集成电路(IC)、计算机处理器、单核处理器、多核处理器、协作处理器单元(SPU)、消费者音频电子设备、通信设备和其他从测试获益的复杂电子器件。
集成电路制造过程通常生产在功能性能上可展现大变化的设备。典型的功能电路测试器可评估电子设备或集成电路运行在各种时钟频率的能力。集成电路无故障地运行的最高频率限定了该特定电路的唯一参数频率特性。测试工程师和程序员可采用各种不同的测试程序，以评估和测试各个集成电路的设备性能。
在典型的制造环境中，自动测试系统通过在特定参数条件下重复执行测试程序来测试集成电路，同时测试器测量设备参数并执行通过/失败分析。自动测试系统尝试确定被测设备(device under test，DUT)或集成电路的最大频率能力。DUT的该最大频率能力在对于特定DUT确定在指定输入电源电压下能以多高的时钟率运行是有用的。典型地，制造测试系统在保持输入电源电压恒定的同时，在测试过程期间增大DUT的频率，直到设备运行失败。不幸的是，该测试方法没有考虑涉及集成电路或DUT性能的所有变量。制造测试系统典型地限制每一测试的输入变量的数量，如输入频率和电源电压。其他如电源噪声和模式测试或“使用状态”的变量典型地不是制造测试的一部分。
在公开的测试方法的一个方面中，用户可能期望在静态频率(即同样的运行频率)下运行集成电路设备的集合。例如，如果电子产品的一个模型包括处理器，则可能期望该特定模型的所有实例包括运行在相同频率的处理器。在一些环境下，期望为运行在特定相同频率的电子设备或集成电路确定最低输入运行电源电压。集成电路的频率特性和输入电源电压之间的有用的关系典型地不由上面的测试方法产生。
公开的电子设备功能测试系统和测试方法可确定静态频率环境(即，其中DUT的频率不变化的运行环境)中集成电路或DUT的性能。设备功能测试器还可将DUT频率维持在已知状态并降低DUT的输入电压。此外，降低DUT的输入电压、并进一步评估在什么电压电平DUT保持在完整功能状态，是确定DUT输入电源电压性能的方法。设备测试可产生特定设备，其展现在低于类似设备的平均输入电压分布的输入电压的运行能力。此外，展现较低运行输入电源电压的这种设备表示该设备较低的热耗散参数。用较小电源电压运行该设备的识别的能力提供显著的整体性能改善的机会。
图1示出了包括被测设备(DUT)105的、作为信息操作系统(IHS)的测试系统100。在一个实施例中，DUT105是例如在出版物“Cell BroadbandEngine Architecture(小区宽带引擎架构)，1.0版本，IBM公司、Sony和Toshiba，2005年8月8日”(其公开在此通过引用全文并入)中所示的多核处理器。在一个实施例中，DUT105是异构处理器，即包括至少一个通用处理器单元和至少一个其他处理器单元的处理器，该通用处理器单元具有第一指令集，该其他处理器单元具有与通用处理器不同的架构和指令集。例如，该其它处理器可以是专用处理器单元或特殊用途处理器。在图1中所示的特定实施例中，DUT105包括通用处理器单元110，例如，采用RISC指令集的Power PC处理器元件(PPE)，其经由元件互连总线(EIB)115耦合至八个采用单指令多数据(SIMD)指令集的协作处理器元件(SPE)，即处理器121、122、...128。更具体地，PPE110包括Power PC处理器单元(PPU)130，其具有耦合至其中的L1高速缓冲存储器134的处理器单元(PXU)132。L2高速缓冲存储器136耦合至L1高速缓冲存储器134，如图所示。存储器接口控制器140将EIB115耦合至系统存储器142。总线接口控制器(BIC)145将DUT105耦合至I/O集线器150。I/O集线器150耦合至I/O设备，如显示器162、介质驱动器164、网络接口166、或其他I/O设备168。在一个实施例中，介质驱动器164为操作系统、软件应用和其他信息提供非易失性存储。网络接口166提供IHS100和其他IHS之间的有线或无线通信。在一个实施例中，DUT105与I/O集线器150、显示器162、介质驱动器164、网络接口166和I/O设备168一起，形成测试系统100内的信息处理系统(IHS)。
在一个实施例中，PPE110控制各处理器任务，并且SPE121、122、...128执行PPE110分配的数据密集的处理任务。SPE121-128可用作如信息压缩、信息解压缩以及其他信息操作任务的任务的加速器。代表性SPE121包括至少一个协作处理器单元(SPU)155。SPU155包括耦合至本地存储器(LS)157的协作处理单元(SXU)156。SPU155还包括至少一个协作存储器流控制(SMF)158，其如图所示地耦合至元件互连总线(EIB)115。剩余的SPE122、123、...128包括类似于代表性SPE121的结构的结构。在一个实施例中，DUT105是异构多核处理器，即包括两个不同类型的处理器单元的处理器。在一个实施例中，PPE110是通用灵活处理器核心，而代表性SPE121可以是更专用的，在于SPE121不处理外部中断并且不处理对存储器的完整的可寻址性。换句话说，SPE121可访问它自己的本地存储存储器157，但是必需请求PPE110帮助来访问系统存储器142。尽管图1将测试系统100示作包括单元处理器作为被测设备(DUT)105，但是在实际实践中，许多不同类型的电子电路和集成电路可用作DUT105。例如，公开的测试方法和设备还适用于下述DUT，诸如单核处理器、多核处理器、数字信号处理器(DSP)、控制器、微控制器、通信电路、专用集成电路(ASIC)以及期望对其进行运行性参数测试的其他复杂电子电路和设备。时钟电路168为DUT105提供时钟信号。在一个实施例中，在测试系统100在DUT105上进行测试时，时钟信号的频率是静态的，或固定在预定频率。
DUT105包括内部测试控制器170，即DUT105内部的测试控制器，其采用一个或更多测试程序172。测试控制器170耦合至元件互连总线(EIB)115。测试控制器170还耦合至期望对其进行测试的DUT105中的多个内部设备或数据节点(未示出)。数据节点表示DUT105内的连接点、轨迹(trace)、连接器、信号轨迹(signal trace)、或离散电路元件，其中典型地可以出于读或写测试数据的目的进行物理连接。测试控制器170典型地是被测设备DUT105的电子电路的功能元件。此外，测试控制器170是DUT105内部的电路的集成组件。测试控制器170产生内部信号，以将数据写入DUT105内部的各种数据节点。测试控制器170还从DUT105的现有电路功能中的各个数据节点读取数据。测试控制器170还读取DUT105内部的数据节点，并在测试软件程序控制下(即，由测试程序172控制)评估读取结果。用于由测试控制器170进行的读和写访问的测试数据节点可以是DUT105内的任何信号、轨迹或连接点，测试控制器可能希望向该信号、轨迹或连接点提供输入数据或从其接收输出数据。
测试控制器170可在测试程序172内启动内建测试(BIST)程序，更具体的说，自动内建自测(ABIST)程序。ABIST程序运用DUT105内的内部阵列，以便验证DUT105的全部或一些功能性。ABIST程序可采用模式产生器和状态机，以自动创建数据模式用于输入到DUT105的各种阵列测试节点中。通过模式分析并通过先前的测试结果，ABIST程序可以预测DUT内的输出测试节点处的结果数据，由此产生ABIST测试的通过/失败结果。在一个实施例中，测试程序172内的ABIST程序运行阵列功能，如DUT105内的本地存储器、本地高速缓存器、寄存器阵列、以及其他位阵列功能。
测试控制器170还可运行逻辑内建自测(LBIST)程序或测试程序172内的程序，以进一步分析DUT105的功能性。在一个实施例中，LBIST程序测试DUT105的组合和序列逻辑功能。LBIST测试程序的主要操作是将数据模式引入DUT105的功能逻辑节点中，并在各个测试节点读取一个或多个数据模式的结果输出。测试控制器170将当前测试的DUT的读取测试结果、与来自已知的良好或通过DUT的先前的测试结果相比较。测试控制器170存储从通过电路设备测试得到的通过测试标记。如在上面的ABIST程序中，LBIST程序以特定DUT105的通过或失败结果结束。在测试控制器170中的ABIST和LBIST程序不完全测试DUT105内的所有功能时，DUT105外部的制造系统测试控制器175可启动架构验证程序(AVP)176，以提供进一步的测试分析。直接测试程序(DTP)是架构验证程序(AVP)的另一个名称。外部制造系统测试控制器175启动架构验证程序AVP，以测试需要离散测试程序分析的DUT105的指定区域。AVP测试在一些情况中特别重要，在这些情况中ABIST和LBIST程序可绕过指定测试节点的测试，或绕过DUT105的指定功能元件的测试。如ABIST和LBIST程序，架构验证程序AVP在测试DUT105的指定功能元件后产生通过/失败响应。此外，制造系统测试控制器175可以在导引DUT功率系统控制器180改变电源177的电源输入电压的同时，多次发起架构验证程序AVP176。制造系统测试控制器175由此可在DUT105的不同输入电源电压产生多个通过/失败结果。
ABIST、LBIST和AVP测试程序可以循环地连续执行，并且制造系统测试器可调节其他变量，如电源电压，同时测试控制器170评估通过/失败测试结果。在一个实施例中，各测试程序全部运行在DUT105的运行设计频率是重要的。典型或额定DUT105将在设备的运行设计频率并在DUT105的额定设计电源电压或在该电源电压之上通过所有三个测试程序。通过重复运行ABIST、LBIST以及AVP测试，和DUT105运行在静态频率，制造系统测试控制器175分析电源电压参数。电源177提供电源电压至DUT105。电压最小值(Vmin)表示DUT在运行同时仍然成功通过测试程序的最小电源电压。更具体地，VminABIST表示在ABIST测试程序的执行期间DUT105成功地运行的最小运行电源输入电压。测试系统100并且更具体地，制造系统测试控制器175将命令传达到DUT功率系统控制器180，以改变电源177提供给DUT105的电压。电源177直接将电源输入电压从预定的起始电压值移动得越来越低，以找到DUT通过ABIST测试的最低电压。该通过值为VminABIST。在以这种方式改变电源电压时，时钟电路168将DUT时钟信号的频率维持在预定的静态或固定的值。该预定的起始电压值是一个已知DUT在其上成功运行的电压。随着电源177逐级降低电压，测试系统100对每级重复ABIST、LBIST和AVP测试。VminLBIST表示在LBIST测试程序的执行期间DUT105成功运行的最小电源输入运行电压。测试系统100将电源177提供给DUT105的电压从预定的电压值改变得越来越低，以找到DUT通过LBIST测试的最低电压。该通过值为VminLBIST。VminAVP表示在AVP测试程序的执行期间DUT105成功运行的最小电源输入电压。测试系统100将电源177提供给DUT105的电压从预定的电压值改变得越来越低，以找到DUT通过AVP测试的最低电压。该通过值为VminAVP。测试系统100可并发进行ABIST、LBIST和AVP测试，以减少进行这些测试时电压177从较高值到较低值的循环。
制造系统测试控制器175耦合至DUT105的测试控制器170和DUT功率系统控制器180。控制器175和180在DUT105的外部。DUT功率系统控制器180耦合至DUT105以对其提供功率资源。DUT功率系统控制器180耦合至电源(电压源)177，以对其提供电源电压电平改变命令或请求。制造系统测试控制器175通过DUT功率系统控制器180监视DUT105的输入电源电压，并且评估电源电压电平和相对噪声参数，作为测试方法的一部分。制造系统测试控制器175还可在测试程序(如ABIST、LBIST和AVP)期间更改DUT功率系统控制器180的输出，以测试各种电源电压。制造系统测试控制器175启动驻留在测试控制器170中的ABIST和LBIST测试程序以及AVP测试程序176，并且评估作为每个测试结果产生的通过/失败和电源电压特性。在一个实施例中，测试系统100包括逻辑仿真器185，其表示能够建模DUT105并且执行包括ABIST、LBIST和AVP测试仿真程序的综合仿真测试模式的软件机制。测试控制器170内的各内建测试程序172的结合为DUT105提供广泛的测试能力。此外，制造系统测试控制器175的电源电压和噪声监视能力与测试控制器170结合，提供大量的测试数据用于分析。逻辑仿真器185的软件仿真能力还提供另一资源用于DUT105的分析。当测试系统100进行如ABIST、LBIST和AVP测试的测试时，测试系统100运行在与下面讨论的“正常的功能或运行模式”不同的“测试模式”。
图2A-2C示出对于图1的DUT105随时间的多个代表性电源电压波形。由于电源177产生的电源中的噪声或其他人工信号，特定DUT通过ABIST测试的最小电压VminABIST随时间改变。以类似的方式，特定DUT通过LBIST测试的最小电压VminLBIST随时间改变。类似地，特定DUT通过AVP测试的最小电压VminAVP随时间改变。
图2A描述了来自电源177的最小电源电压VminABIST，其对应于随着测试控制器170随时间逐步降低电源电压、DUT105仍然通过ABIST测试的特定电压级。图2A示出了垂直轴上的VminABIST值和水平轴上的时间。图2A描述的电压的幅度由于测试系统100在电源177的电压中引起的噪声而变化。理想的无噪声的电源将导致图2A中的水平线波形。然而，在该实施例中，测试活动考虑电源噪声，以反应真实世界的操作。测试控制器170随时间重复运行程序172的ABIST测试程序，同时制造系统测试控制器175随时间记录电源177电压，即电压数据，如由DUT功率系统控制器180可见。制造系统测试控制器175记录每个测试的电压数据，其中ABIST测试以通过结果而结束。制造系统测试控制器175丢弃来自ABIST测试(其中DUT105的测试在可接受的设计规范内运行失败)的电源输入电压数据。因此，在控制器175中作为结果产生的全部波形记录，反映在ABIST测试程序执行期间DUT105的通过结果VminABIST的集合。VminABISTcir是制造系统测试控制器175在通过ABIST测试的集合中记录的最低VminABIST电压。VminABISTcir表示在ABIST测试程序序列期间对于DUT105的最小安全运行电源电压。VminABISTcir因此表示最小值中的最小值，即，在特定ABIST测试序列期间的最低通过VminABIST值。
为了查看，制造系统测试控制器175通过在从高电压到低电压(反之亦然)的各级输入电源电压重复ABIST测试、并且在其中日志记录相对于通过/失败状态的输入电源电压，读取一系列VminABIST值。制造系统测试控制器175丢弃其中DUT105在设计规范内工作或运行失败的那些电源电压的测试结果。控制器175因此存储多个VminABIST值的集合，所述多个VminABIST值与随时间DUT通过的不同最小电源电压相对应。图2中示出的VminABIST波形是恰好通过的电压波形。电源电压降低的下一级的ABIST测试对应于失败，而先前级(下一级之上)的ABIST测试对应于通过。ABIST测试运行期间读取的最低电源电压定义了如图2A中的虚线和箭头205所示的真实电路电压或VminABISTcir值。换句话说，制造系统测试控制器175从其随时间进行的所有ABIST测试中选择最小通过VminABIST值，以确定VminABISTcir值。因此VminABISTcir值是最小电压的最小值，即在制造系统测试控制器175存储的VminABIST值的集合中、恰好通过的特定VminABIST波形的最小VminABIST值。换句话说，VminABISTcir是如箭头205指示的、恰好通过的电源电压级的最小电压值，即最低通过电压。
图2B描述了来自电源177的最低电源电压VminLBIST，其对应于当测试控制器170随时间逐级降低电源电压时、DUT105仍然通过LBIST测试的特定电压级。图2B示出了垂直轴上的VminLBIST值和水平轴上的时间。图2B描绘的最小电源电压的幅度由于测试系统100在电源177的电压中引入的噪声而变化。测试控制器170随时间重复地运行程序172的LBIST测试程序，同时制造系统测试控制器175随时间记录电源177电压，即，电压数据，如由DUT功率系统控制器180可见。制造系统控制器175记录每个测试的电压数据，其中LBIST测试随通过结果而结束。制造系统测试控制器175丢弃来自LBIST测试(其中DUT105的测试在可接受的设计规范内运行失败)的电源输入电压数据。因此，在控制器175中作为结果产生的全部波形记录，反映在LBIST测试程序执行期间DUT105的通过结果VminLBIST的集合。VminLBISTcir是制造系统测试控制器175在通过LBIST测试的集合中记录的最低VminLBIST电压。VminLBISTcir表示在LBIST测试程序序列期间对DUT105的最小安全运行电源电压。因此VminLBISTcir表示最小值的最小值，即，在特定LBIST测试序列期间的最低通过VminLBIST值。
查看时，制造系统测试控制器175通过在从高电压到低电压(反之亦然)的各级输入电源电压重复LBIST测试、并且在其中日志记录相对于通过/失败状态的输入电源电压，读取一系列VminLBIST值。制造系统测试控制器175丢弃其中DUT105在设计规范内工作或运行失败的那些电源电压的测试结果。控制器175因此存储多个VminLBIST值的集合，所述多个VminLBIST值与随时间DUT通过的不同最小电源电压相对应。图2B中示出的VminLBIST波形是恰好通过的电压波形。电源电压降低的下一级的LBIST测试对应失败，而对先前级(下一级之上)的LBIST测试对应于通过。LBIST测试运行期间读取的最低电源电压定义了如由图2B中的虚线和箭头210所示的真实电路电压或VminLBISTcir值。换句话说，制造系统测试控制器175从其随时间进行的所有LBIST测试中选择最小通过VminLBIST值，以确定VminLBISTcir值。VminLBISTcir值因此是最小电压的最小值，即在制造系统测试控制器175存储的VminLBIST值的集合中恰好通过的特定VminLBIST波形的最小VminLBIST值。换句话说，VminLBISTcir是如箭头210指示的恰好通过的电源电压级的最小电压值，即最低通过电压。
图2C描绘了来自电源177的最小电源电压VminAVP，其对应于当测试控制器170随时间逐级降低电源电压时、DUT105仍然通过AVP测试的特定电压级。图2C示出了垂直轴上的VminAVP值和水平轴上的时间。图2C描绘的最小电源电压的幅度由于测试系统100在电源177的电压中引入的噪声而变化。测试控制器170随时间重复地运行程序172的AVP测试程序，同时制造系统测试控制器175随时间记录电源177电压，即电压数据，如由DUT功率系统控制器180可见。制造系统测试控制器175记录每个测试的电压数据，其中AVP测试以通过结果结束。制造系统测试控制器175丢弃来自AVP测试(其中DUT105的测试在可接受的设计规范内运行失败)的电源输入电压数据。因此，在控制器175中作为结果产生的全部波形记录，反映在AVP测试程序执行期间DUT105的通过结果VminAVP的集合。VminAVPcir是制造系统测试控制器175在通过AVP测试的集合中记录的最低VminAVP电压。VminAVPcir表示在AVP测试程序序列期间对DUT105的最小安全运行电源电压。VminAVPcir因此表示最小值的最小值，即，在特定AVP测试序列期间最低的通过VminAVP值。
为了查看，制造系统测试控制器175通过在从高电压到低电压(反之亦然)的各级输入电源电压重复AVP测试、并且在其中日志记录相对于通过/失败状态的输入电源电压，读取一系列VminAVP值。制造系统测试控制器175丢弃其中DUT105在设计规范内工作或运行失败的那些电源电压的测试结果。控制器175因此存储多个VminAVP值的集合，所述多个VminAVP值与随时间DUT通过的不同最小电源电压相对应。图2C中示出的VminAVP波形是恰好通过的电压波形。对电源电压降低的下一级的LBIST测试对应失败，而对先前级(下一级之上)的AVP测试对应于通过。AVP测试运行期间读取的最低电源电压定义了如由图2C中的虚线和箭头215所示的真实电路电压或VminAVPcir值。换句话说，制造系统测试控制器175从其随时间进行的所有AVP测试中选择最小通过VminAVP值，以确定VminAVPcir值。VminAVPcir值因此是最小电压的最小值，即在制造系统测试控制器175存储的VminAVP值的集合中恰好通过的特定VminAVP波形的最小VminAVP值。换句话说，VminAVPcir是如箭头215指示的恰好通过的电源电压级的最小电压值，即最低通过电压。
通过组合所有这三种测试类型，(即ABIST、LBIST和AVP)的结果，制造系统测试控制器175合并来自所有三个分别测试的最小通过电压数据结果，并为被测设备DUT105产生新的全部的或合并的最小电压Vmin。如从下面等式1看到的，Vmin表示所有三个测试程序(即ABIST、LBIST和AVP测试)指示通过结果的最低运行电源输入电路电压。
等式1
Vmin＝MAX(VminABISTcir，VminLBISTcir，VminAVPcir)
换句话说，Vmin是在VminABISTcir、VminLBISTcir和VminAVPcir的集合中的最大电压。Vmin电压因此是最小值中选择的最大值，即VminABISTcir、VminLBISTcir和VminAVPcir中最大的。在ABIST、LBIST和AVP测试程序的执行期间，DUT105产生特定量的电源噪声。DUT内的离散电路(discrete circuit)、负载或组件的接通和断开通常引起电源噪声。设备开关引起电流负载改变，并且响应的DUT功率系统控制器180从电源177的正常电源电压设置点产生电压增加和减少。
图3示出了在正常功能或运行模式下运行的被测设备DUT105的代表性电源电压波形。在这样的正常运行模式中，DUT105可以与在ABIST、LBIST或AVP测试操作的测试模式期间大不相同地执行其内部电路。图3示出了在正常的运行模式期间示意性的最差情况大负载噪声级别电源电压。换句话说，图3示出了在高噪声电平正常模式运行期间的Vworst波形。图3的Vworst电压波形的最大和最小电平表示DUT105的最坏情况正常运行模式的噪声电平。Vworst波形的括号中的最大电平Vmax_worst和Vworst波形的最小电平Vmin_worst之间的差对应如图3中所示的Vnoise_worst值。值Vnoise_worst表示作为DUT105的真实操作的结果，功能操作在正常操作模式中引起的噪声。在一个实施例中，制造系统测试控制器175将Vnoise_worst值添加到任何电压最小等式，以产生DUT105的有效安全运行最小电压。例如，下面的等式2表示DUT105的最坏情况正常运行模式电压计算。通过将Vnoise_worst值加到上面的等式1，作为结果产生的真实Vmin计算如下所述。
等式2
Vmin＝MAX(VminABISTcir，VminLBISTcir，VminAVPcir)+Vnoise_worst
在测试模式期间，每个测试，即ABIST、LBIST和AVP可在与其他测试不同的电平引起电源噪声。每个测试还可以在与DUT105的最坏情况正常运行模式不同的电平产生电源噪声。更特别地，测试程序引起的电源噪声电平是唯一的，并且应当与正常运行模式中的Vnoise_worst的最坏情况功能噪声值分开来考虑。制造系统测试控制器175使用下面的等式3的计算，产生VminABIST、VminLBIST和VminAVP的值。如下面等式3示出的，被视为VminABIST的最小运行电压等于示为VminABISTcir的ABIST电路电压加上电源噪声电平电压VnoiseABIST。在测试模式中，ABIST程序引起如下面等式3中的VnoiseABIST所示的噪声电平电压。此外，DUT功率系统控制器180通过在电源输入电压177的测量确定VnoiseABIST。示为VminLBIST的最小运行电压等于示为VminLBISTcir的电压加上LBIST程序在测试模式中可引起的任何电源噪声VnoiseLBIST。DUT功率系统控制器180通过在电源177的测量确定VnoiseLBIST。如下面等式3所示，最小运行电压VminAVP等于示为VminAVPcir的电压加上AVP程序可引起的电源噪声VnoiseAVP。此外，DUT功率系统控制器180通过在电源输入电压177的测量确定VnoiseAVP。
等式3
VminABIST＝VminABISTcir+VnoiseABIST
VminLBIST＝VminLBISTcir+VnoiseLBIST
VminAVP＝VminAVPcir+VnoiseAVP
VnoiseTEST表示对于在DUT105内运行的测试程序172的三个测试程序之一的一般的电源电压噪声参考。如果测试控制器170运行ABIST测试程序并且制造系统测试控制器175评估该测试的电压噪声值，则VminTEST的值等于VnoiseABIST。此外，如果测试控制器170运行LBIST测试程序并且制造系统测试控制器175计算电压噪声值，则VminTest等于VnoiseLBIST。如果测试控制器170运行AVP测试程序并且制造系统测试控制器175计算电压噪声值，则VminTest的值等于VoniseAVP。通过将等式3产生的计算结果代入等式2，示作DUT105的Vmin的、作为结果产生的最小电源输入电压要求如下面的等式4所示。
等式4
Vmin＝MAX(VminABIST-VnoiseABIST，VminLBIST-VnoiseLBIST，VminAVP-VnoiseAVP)+Vnoise_worst
其中Vnoise_worst如上所述在图3中示出。
VminTEST表示对于在DUT105内运行的测试程序172的三个测试程序之一的一般电压参考。如果测试控制器170运行ABIST测试程序并且制造系统测试控制器175评估该测试的电压最小值，则VminTest的值等于VminABIST。此外，如果测试控制器170运行LBIST测试程序并且制造系统测试控制器175计算电压最小值，则VminTest等于VminLBIST。类似地，如果测试控制器170运行AVP测试程序并且制造系统测试控制器175计算电压最小值，则VminTest的值等于VminAVP。Vmin更精确的定义应该考虑功能运行在DUT105的正常运行模式中引起的电源噪声，即Vnoise_worst值。通过进一步将Vnoise_worst值加到等式4的括号内的每一项，Vmin的等效值在下面的等式5中示出。
等式5
Vmin＝MAX(VminABIST+Vnoise_worst-VnoiseABIST，VminLBIST+Vnoise_worst-VnoiseLBIST，VminAVP+Vnoise_worst-VnoiseAVP)
上面的等式5表示合并电压常量，即对于ABIST测试为Vnoise_worst-VnoiseABIST，对于LBIST测试为Vnoise_worst-VnoiseLBIST，对于AVP测试为Vnoise_worst-VnoiseAVP。在一个实施例中，对于每个测试的调整电压常量需要确定DUT105的电源输入的真实最小运行电压。下面的等式6表示对于三个测试程序(即ABIST、LBIST和AVP)的每个的三个调整电压常量等式。取决于制造系统测试控制器175当前计算的特定调整电压常量，等式6A的VadjTEST表示三个常量(即VadjABIST、VadjLBIST或VadjAVP)之一的调整电压常量值。每个测试程序ABIST、LBIST和AVP的版本总体在下面的等式6A中示作VadjTEST＝Vnoise_worst-VnoiseTEST。三个测试ABIST、LBIST和AVP的每个可以代入等式6A的项TEST中，以形成下面等式6B、6C和6D中、Vadj的底部三个计算。
等式6A
{VadjTEST＝Vnoise_worst-VnoiseTEST}
等式6B
VadjABIST＝Vnoise_worst-VnoiseABIST
等式6C
VadjLBIST＝Vnoise_worst-VnoiseLBIST
等式6D
VadjAVP＝Vnoise_worst-VnoiseAVP
最坏情况下在测试模式期间的最小电压电平和在测试模式期间的电源噪声之间的关系，以及ABIST、LBIST和AVP测试的电压是相同的。下面的等式7描述了用最小电压电平替代等式6的噪声电平参数的结果。等式7表示对于ABIST、LBIST和AVP的调整电压常量的额外计算。图7A将VadjTest确定的一般版本示为VadjTEST＝Vmin worst-VminTEST。三个测试ABIST、LBIST和AVP的每个可以将项ABIST、LBIST或AVP分别代入项TEST，以形成等式7B、7C和7D中下面底部的三个计算。
等式7A
{VadjTEST＝Vmin_worst-VminTEST}
等式7B
VadjABIST＝Vmin_worst-VminABIST
等式7C
VadjLBIST＝Vmin_worst-VminLBIST
等式7D
VadjAVP＝Vmin_worst-VminAVP
将来自上面等式6的调整电压常量等式代入等式5的最小运行电压等式，导致下面图8中示出的最终的最小电压计算。
等式8
Vmin＝MAX(VminABIST+VadjABIST，VminLBIST+VadjLBIST，VminAVP+VadjAVP)
产生VadjABIST、VadjLBIST和VadjAVP值表示公开的方法和测试系统装置的一个方面。此外，下面的图4-6的流程图分别示出用于确定等式6和等式7的调整电压常量的三种方法。制造系统测试控制器175使用每种方法，以进一步建立在功能运行状态中(即运行在正常模式中)DUT功率系统控制器180用电源177提供给DUT105的真实最小电源电压。此外，制造系统测试控制器175可通过结合使用一个或更多公开的方法组合下面公开的方法，以进一步建立对DUT105的操作的安全的输入电源电压。
图4是描述用于改进上面的等式6和等式7中示出的调整电压常量的DUT采样方法的流程图。DUT采样方法在起始块410开始。使用内建测试能力，测试控制器170在DUT105的功能运行期间创建一个或多个模式，以产生最坏情况电源噪声，按照块415。更具体地，测试控制器170产生数字1和0的模式，作为DUT105内的各种节点的输入。制造系统测试控制器175选择电路的代表性采样用作DUT，按照块420。测试控制器170产生最坏情况电源噪声测试模式直到DUT失败，并且确定最小失败输入电源电压，Vworst，和在失败时的相应的最小运行电压电平值，Vmin_worst，按照块425。按照图3，Vworst表示在最坏情况功能性运行(即最坏情况正常模式运行)期间、DUT105的电源输入电压响应。Vmin_worst表示在DUT105失败时的最小电压。Vnoise_worst表示在最坏情况功能模式测试期间，在电源电压输入的来自DUT功率系统控制器180的电压噪声电平。制造系统测试控制器175将每个DUT的Vmin_worst数据结果存储在其存储器(未示出)中。制造系统测试控制器175然后确定测试失败的原因，并且日志记录作为结果产生的失败机制，按照块430。此外，制造系统测试控制器175分析失败机制，并且将失败领域分类，即，哪个测试程序最佳地表示失败的类型，按照块435。更具体地，制造系统测试控制器175将DUT105的失败机制分类为ABIST、LBIST或AVP类型失败。
制造系统测试控制器175使用来自块435的分类类型，以执行DUT105的ABIST、LBIST或AVP测试之中的测试，即，其类型符合种类类型的测试，按照块440。例如，如果块435的种类失败测试导致ABIST类型，则按照块440的测试类型也是ABIST。ABIST测试将为DUT105的阵列功能提供自动内建自测。如果种类类型是LBIST，如在逻辑功能的情况下，则制造系统测试控制器175将发起LBIST测试并日志记录VminTest数据。在另一个实例中，如果制造系统测试控制器175不能确定失败原因是ABIST还是LBIST领域，则制造系统测试控制器175将执行架构验证程序AVP。制造系统测试控制器175日志记录VminTEST的电压数据来为块440的测试作准备。更具体地，制造系统测试控制器175为使用中的测试程序，即VminABIST、VminLBIST或VminAVP日志记录作为结果产生的最小电压数据。制造系统测试控制器175执行测试以确定DUT的代表性采样和测试是否完成，按照判定块445。如果判定块445的测试返回错误(false)结果，则操作流返回块425，并且测试继续。然而，如果判定块445的测试返回正确(true)结果，则测试完成并且制造系统测试控制器175平均来自先前的各测试的Vmin_worst和VminTest数据的日志结果，按照块450。制造系统测试控制器175平均对应于每个Vmin_worst测试值的结果，如对于Vmin块425操作的测试DUT中所示。此外，制造系统测试控制器175平均VminABIST、VminLBIST或VminAVP数据中的一个测试的VminTEST数据，如在按照块440计算的测试中的种类所示。制造系统测试控制器175然后计算调整电压常量和Vmin，按照块455。此外，制造系统测试控制器175使用上面等式7中示出的计算，即VadjTEST＝Vmin_worst-VminTEST，以评估对该组DUT的调整电压常量。制造系统测试控制器175利用该方法评估特定测试程序(即ABIST、LBIST或AVP)的调整电压常量。制造系统测试控制器175然后按照等式8计算最小电压Vmin，用于输入电源电压，再次按照块455。DUT采样方法的测试程序完成，按照结束块460。
图5是描绘用于改进上面的等式6和等式7中所示的调整电压常量的另一方法的表示性流程图。最坏情况噪声方法在起始块510开始。制造系统测试控制器175利用测试控制器170的内建测试程序能力，测试如DUT105的被测设备的采样，按照块515。测试控制器170在DUT的相同采样上启动ABIST、LBIST和AVP测试程序。在测试采样中，制造系统测试控制器175选择较小的DUT组，其中测试结果展现对每个ABIST、LBIST和AVP的最小电压参数VminTEST的最高值，按照块520。在该新DUT组中，测试控制器170在DUT105的功能运行期间创建一个或多个模式，以产生最坏情况电源噪声，按照块525。
测试控制器170运行最坏情况电源噪声测试模式直到DUT失败，并且确定Vworst的电源电压以及因此在失败时的最小电压电平参数Vmin_worst，按照块530。按照图3，Vworst表示在正常模式期间的最坏情况电源输入噪声电平功能运行期间DUT105的电压响应。Vmin_worst表示在DUT105的失败时最小电源输入电压。Vnoise_worst表示在最坏情况模式测试期间，输入到DUT105的电源电压的、来自电源177的电压噪声电平。
制造系统测试控制器175存储每个DUT的Vmin_worst数据结果，并且按照测试类型(即ABIST、LBIST和AVP)分类各结果，按照块535。制造系统测试控制器175执行测试，以确定DUT的代表性采样和测试是否完成，按照判定块540。如果判定块540的测试返回错误结果，则操作流返回到块530，并且测试继续。然而，如果判定块540的测试返回正确结果，则测试对于DUT的代表性组完成，并且制造系统测试控制器175平均来自之前的测试的VminTEST和Vmin_worst数据的日志记录结果，按照块545。制造系统测试控制器175平均对应于VminABIST、VminLBIST或VminAVP数据之中的每个VminTEST值的结果，如在选择的采样DUT块520操作中所示。此外，制造系统测试控制器平均每个Vmin测试的Vmin_worst数据，按照块530。制造系统测试控制器175然后计算调整电压常量和Vmin，按照块550。此外，制造系统测试控制器175使用上面等式7中示出的计算，即VadjTEST＝Vmin_worst-VminTEST，评估该组DUT的调整电压常量。制造系统测试控制器175利用公开的方法，独立地评估每个测试程序(即ABIST、LBIST或AVP)的调整电压常量。制造系统测试控制器175然后再次计算最小输入电源电压Vmin，如上面等式8中所示，按照块550。最坏情况噪声方法完成，按照结束块555。
图6是描述用于改进如上面的等式6和等式7中所示的调整电压常量的另一方法的流程图。逻辑仿真使用电路建模和电路功能的软件仿真，以评估真实的设备。在测试系统100中，逻辑仿真器185采用每个节点以及DUT的离散元件的计算机程序建模，以提供DUT的整个电路的精确软件模型。逻辑仿真器185可以将软件仿真测试模式注入或写入建模的设备(DUT)，此外可以预计这样的电路模型的每个节点的响应。逻辑仿真器185产生输入电源仿真以及输入信号仿真。程序员可以产生任何典型电路的软件模型。此外，出于该公开的实施例的目的，被测设备DUT105可以是全软件电路设备模型。
DUT105的仿真方法在起始块610以逻辑仿真器185的启动而开始。逻辑仿真器185创建测试模式，以产生DUT105的最坏情况电源噪声，按照块615。逻辑仿真器185可利用已知的结果产生随机测试模式用于分析或依赖之前的真实测试模式。逻辑仿真器185为DUT105的仿真内的每个节点、离散晶体管、设备元件、或逻辑功能提取随时间的电流波形。此外，电流波形与最坏情况电源电压噪声测试模式相关，按照块620。逻辑仿真器185为每个分析中的设备节点或元件，从随时间数据的电流波形计算随时间波形数据的电压，按照块625。计算Vnoise_worst数据是逻辑仿真器185在最坏情况电源电压模式测试期间分析电源电压的结果，按照块630。逻辑仿真器185还仿真模拟DUT105电路模型中的测试程序(即ABIST、LBIST和AVP)需要的测试模式，按照块635。
模拟制造系统测试控制器175的逻辑仿真器185计算当前测试程序的最坏情况噪声数据，作为Vnoise_TEST数据，按照块640。逻辑仿真器185执行测试以确定是否所有的测试程序都完成了，按照判定块645。在一个实施例中，逻辑仿真器185可仅运行单个测试，如ABIST，或包括三个测试(即ABIST、LBIST和AVP)的任意的组合。如果判定块645的测试返回错误结果，则操作流返回到块635，并且测试继续。然而，如果判定块645的测试返回正确结果，则测试完成，其中所有的测试程序模拟已完成，并且逻辑仿真器185然后计算调整电压常量和Vmin，按照块650。使用等式6的计算，即VadjTEST＝Vnoise_worst-VnoiseTEST，模拟制造系统测试控制器175的逻辑仿真器185计算在仿真期间运行的每个测试的调整电压常量。逻辑仿真器185典型地为ABIST、LBIST和AVP仿真数据计算调整电压常量，并且在上面等式8中使用该数据以计算Vmin。仿真测试程序完成，按照结束块655。
前面公开了其中Vmin利用从公开的方法或各方法的组合产生的数据变为直接计算的方法。每个方法提供调整电压常量和电压测试最小值的产生。更具体地，调整电压常量包括VadjABIST、VadjLBIST和VadjAVP，其中电压最小数据值包括VminABIST、VminLBIST和VminAVP。在一个实施例中，制造系统测试控制器175利用上面等式8中的关系以及来自上面公开的方法的数据，确定显示为Vmin的最小功能输入电源电压。
根据本发明的描述，本发明的修改和替代实施例对本领域的技术人员将是明显的。因此，该描述教导了本领域技术人员执行本发明的方式，并且意欲仅解释为图示性说明。本发明示出和描述的形式构成本实施例。本领域的技术人员可在部件形状、大小和安排上进行各种改变。例如，本领域技术人员可以将等效元件替代这里示出和描述的元件。此外，本领域技术人员在得到本发明的描述的收益后，可以独立于其他特征的使用而使用本发明的某些特征，而不背离本发明的范围。
Claims (20)
1.一种用于确定被测设备DUT的最小运行电压的方法，该方法包括：
由电源将电压提供给DUT；
由时钟电路将展现预定频率的时钟信号提供给DUT；
由耦合到电源的控制器将电源电压从预定的电压值改变至越来越低的电压值；
由内部测试控制器在改变步骤期间利用第一测试来测试，以确定DUT在预定的频率成功运行的第一最小电压；以及
由外部测试控制器在改变步骤期间利用第二测试来测试，以确定DUT在预定的频率成功运行的第二最小电压。
2.如权利要求1所述的方法，还包括：
选择在内部测试步骤中确定的第一最小电压和在外部测试步骤中确定的第二最小电压中的较小者作为DUT的最小运行电压。
3.如权利要求1所述的方法，其中内部测试控制器的第一测试是ABIST测试。
4.如权利要求1所述的方法，其中内部测试控制器的第一测试是LBIST测试。
5.如权利要求1所述的方法，其中外部测试控制器的第二测试是AVP测试。
6.如权利要求1所述的方法，其中时钟信号的预定频率是固定的。
7.如权利要求1所述的方法，其中内部测试控制器的第一测试包括ABIST测试和LBIST测试，并且外部测试控制器的第二测试包括AVP测试；该方法还包括：
根据下面的关系选择最小电压Vmin：
Vmin＝MAX(VminABISTcir，VminLBISTcir，VminAVPcir)
其中VminABISTcir是对应于ABIST测试的最低通过电压的电压，VminLBISTcir是对应于LBIST测试的最低通过电压的电压，VminAVPcir是对应于AVP测试的最低通过电压的电压，并且MAX是VminABISTcir、VminLBISTcir和VminAVPcir的最大值。
8.如权利要求7所述的方法，还包括：
根据下面的关系选择DUT的最小电压Vmin：
Vmin＝MAX(VminABISTcir，VminLBISTcir，VminAVPcir)+Vnoise_worst
其中，Vnoise_worst是电源电压中噪声的最大和最小量之间的差。
9.如权利要求8所述的方法，还包括：
根据下面的关系选择ABIST、LBIST和AVP测试各自的最小电压：
VminABIST＝VminABISTcir+VnoiseABIST
VminLBIST＝VminLBISTcir+VnoiseLBIST
VminAVP＝VminAVPcir+VnoiseAVP
其中VminABIST是对应于ABIST测试的最小电压，并且VnoiseABIST是与ABIST测试相关联的噪声值，VminLBIST是对应于LBIST测试的最小电压，并且VnoiseLBIST是与LBIST测试相关联的噪声值，以及VminAVP是对应于AVP测试的最小电压，并且VnoiseAVP是与AVP测试相关联的噪声值。
10.如权利要求9所述的方法，还包括：
根据下面的关系选择DUT的最小电压Vmin：
Vmin＝MAX(VminABIST+Vnoise_worst-VnoiseABIST，VminLBIST+Vnoise_worst-VnoiseLBIST，VminAVP+Vnoise_worst-VnoiseAVP)。
11.如权利要求10所述的方法，还包括：
根据下面的关系选择DUT的最小电压Vmin：
Vmin＝MAX(VminABIST+VadjABIST，VminLBIST+VadjLBIST，VminAVP+VadjAVP)
其中，VadjABIST、VadjLBIST和VadjAVP分别对应于ABIST、LBIST和AVP测试的噪声调整项，因此提供DUT可以安全运行的更精确的最低电压Vmin。
12.一种用于确定被测设备(DUT)的最小运行电压的测试系统，该测试系统包括：
耦合到DUT并且向DUT提供电压的电源；
时钟电路，其耦合至DUT，并且将展现预定频率的时钟信号提供给DUT；
控制器，其耦合到电源并且将电源电压从预定电压值改变到越来越低的电压值；
位于DUT内的内部测试控制器，其进行第一测试，以确定在控制器改变电源电压时DUT在预定频率成功运行的第一最小电压，以及
耦合至内部测试控制器的外部测试控制器，其进行第二测试，以确定DUT在预定频率成功运行的第二最小电压。
13.如权利要求12所述的测试系统，其中外部测试控制器选择内部控制器确定的第一最小电压和外部控制器确定的第二最小电压的较小者，作为DUT的最小运行电压。
14.如权利要求12所述的测试系统，其中内部测试控制器的第一测试是ABIST测试和LBIST测试之一。
15.如权利要求12所述的测试系统，其中外部测试控制器的第二测试是AVP测试。
16.如权利要求12所述的测试系统，其中内部测试控制器的第一测试包括ABIST测试和LBIST测试，并且外部测试控制器的第二测试包括AVP测试；其中外部控制器根据下面的关系选择最小电压Vmin：
Vmin＝MAX(VminABISTcir，VminLBISTcir，VminAVPcir)
其中VminABISTcir是对应于ABIST测试的最低通过电压的电压，VminLBISTcir是对应于LBIST测试的最低通过电压的电压，VminAVP是对应于AVP测试的最低通过电压的电压，并且MAX是VminABISTcir、VminLBISTcir和VminAVPcir的最大值。
17.如权利要求16所述的测试系统，其中外部控制器根据下面的关系选择DUT的最小电压Vmin：
Vmin＝MAX(VminABISTcir，VminLBISTcir，VminAVPcir)+Vnoise_worst
其中，Vnoise_worst是电源电压中噪声的最大和最小量之间的差。
18.如权利要求17所述的测试系统，其中外部控制器根据下面的关系选择ABIST、LBIST和AVP测试的各自的最小电压：
VminABIST＝VminABISTcir+VnoiseABIST
VminLBIST＝VminLBISTcir+VnoiseLBIST
VminAVP＝VminAVPcir+VnoiseAVP
其中VminABIST是对应于ABIST测试的最小电压，并且VnoiseABIST是与ABIST测试相关联的噪声值，VminLBIST是对应于LBIST测试的最小电压，并且VnoiseLBIST是与LBIST测试相关联的噪声值，以及VminAVP是对应于AVP测试的最小电压，并且VnoiseAVP是与AVP测试相关联的噪声值。
19.如权利要求18所述的测试系统，其中外部控制器根据下面的关系选择DUT的最小电压Vmin：
Vmin＝MAX(VminABIST+Vnoise_worst-VnoiseABIST，VminLBIST+Vnoise_worst-VnoiseLBIST，VminAVP+Vnoise_worst-VnoiseAVP)。
20.如权利要求19所述的测试系统，还包括：
根据下面的关系选择DUT的最小电压Vmin：
Vmin＝MAX(VminABIST+VadjABIST，VminLBIST+VadjLBIST，VminAVP+VadjAVP)
其中，VadjABIST、VadjLBIST和VadjAVP分别对应于ABIST、LBIST和AVP测试的噪声调整项，因此提供DUT可安全运行的更精确的最小电压Vmin。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/554,712 | 2006-10-31 | ||
| US11/554,712 US7486096B2 (en) | 2006-10-31 | 2006-10-31 | Method and apparatus for testing to determine minimum operating voltages in electronic devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101173972A true CN101173972A (zh) | 2008-05-07 |
| CN101173972B CN101173972B (zh) | 2011-06-15 |
Family
ID=39329373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101848319A Active CN101173972B (zh) | 2006-10-31 | 2007-10-30 | 用于测试确定电子设备中的最小运行电压的方法和装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7486096B2 (zh) |
| CN (1) | CN101173972B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102360245B (zh) * | 2009-01-28 | 2014-05-07 | 苹果公司 | 动态电压和频率管理 |
| CN104020335A (zh) * | 2014-05-30 | 2014-09-03 | 华为技术有限公司 | 确定芯片的最低工作电压的方法、装置和芯片 |
| CN108375724A (zh) * | 2017-02-01 | 2018-08-07 | 三星电子株式会社 | 半导体装置 |
| CN109313473A (zh) * | 2016-06-10 | 2019-02-05 | 微软技术许可有限责任公司 | 处理设备的基于电压的热控制 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009211655A (ja) * | 2008-03-06 | 2009-09-17 | Nec Electronics Corp | 半導体装置の設計方法、設計プログラム及び設計システム |
| JP5292925B2 (ja) * | 2008-05-30 | 2013-09-18 | 富士通株式会社 | 半導体集積回路及びその制御方法、並びに情報処理装置 |
| WO2010029597A1 (ja) * | 2008-09-10 | 2010-03-18 | 株式会社アドバンテスト | 試験装置および回路システム |
| CN101963930B (zh) * | 2009-07-21 | 2013-06-12 | 纬创资通股份有限公司 | 自动化测试装置 |
| US8228084B1 (en) * | 2009-09-29 | 2012-07-24 | Marvell International Ltd. | Systems and methods for self-testing of integrated devices during production |
| US8521500B2 (en) * | 2010-08-24 | 2013-08-27 | International Business Machines Corporation | Method and device for measuring integrated circuit power supply noise and calibration of power supply noise analysis models |
| US9582410B2 (en) * | 2010-10-27 | 2017-02-28 | International Business Machines Corporation | Testing software on a computer system |
| US8854073B2 (en) * | 2011-09-20 | 2014-10-07 | International Business Machines Corporation | Methods and apparatus for margin testing integrated circuits using asynchronously timed varied supply voltage and test patterns |
| US10296433B2 (en) * | 2012-06-01 | 2019-05-21 | Litepoint Corporation | Method for transferring and confirming transfer of predefined data to a device under test (DUT) during a test sequence |
| US9310426B2 (en) | 2012-09-25 | 2016-04-12 | Globalfoundries Inc. | On-going reliability monitoring of integrated circuit chips in the field |
| US9502956B1 (en) * | 2012-12-19 | 2016-11-22 | Clariphy Communications, Inc. | Configuration of semiconductor device supply voltage |
| US9281079B2 (en) | 2013-02-12 | 2016-03-08 | International Business Machines Corporation | Dynamic hard error detection |
| CN104035023B (zh) * | 2013-03-07 | 2016-12-28 | 上海宏测半导体科技有限公司 | Mcu的测试方法和系统 |
| US10178808B2 (en) * | 2014-07-31 | 2019-01-08 | Dell Products, L.P. | Method and system for automatically scaling performance in an information handling system |
| US10018673B2 (en) * | 2015-03-13 | 2018-07-10 | Toshiba Memory Corporation | Semiconductor device and current control method of semiconductor device |
| CN105159817B (zh) * | 2015-08-31 | 2018-06-26 | 湖北三江航天红峰控制有限公司 | 一种日志文件处理系统及方法 |
| US9618999B1 (en) * | 2015-11-17 | 2017-04-11 | International Business Machines Corporation | Idle-aware margin adaption |
| US9755766B2 (en) * | 2015-12-07 | 2017-09-05 | Teradyne, Inc. | Front end module for automatic test equipment |
| CN105677553A (zh) * | 2016-01-13 | 2016-06-15 | 浪潮(北京)电子信息产业有限公司 | 一种记录bug的方法及系统 |
| US10209726B2 (en) | 2016-06-10 | 2019-02-19 | Microsoft Technology Licensing, Llc | Secure input voltage adjustment in processing devices |
| US10248186B2 (en) | 2016-06-10 | 2019-04-02 | Microsoft Technology Licensing, Llc | Processor device voltage characterization |
| US10338670B2 (en) | 2016-06-10 | 2019-07-02 | Microsoft Technology Licensing, Llc | Input voltage reduction for processing devices |
| KR20180078897A (ko) * | 2016-12-30 | 2018-07-10 | 삼성전자주식회사 | 반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템 |
| US20180259576A1 (en) * | 2017-03-09 | 2018-09-13 | International Business Machines Corporation | Implementing integrated circuit yield enhancement through array fault detection and correction using combined abist, lbist, and repair techniques |
| KR102551551B1 (ko) | 2018-08-28 | 2023-07-05 | 삼성전자주식회사 | 이미지 센서의 구동 방법 및 이를 수행하는 이미지 센서 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6574760B1 (en) * | 1998-11-03 | 2003-06-03 | Texas Instruments Incorporated | Testing method and apparatus assuring semiconductor device quality and reliability |
| US7072728B2 (en) | 1999-11-19 | 2006-07-04 | Dell Products L.P. | Method for assembling hardware components in a computer system |
| EP1191443A3 (en) | 2000-09-22 | 2004-03-03 | International Business Machines Corporation | Method and system for testing a processor |
| JP4202673B2 (ja) | 2002-04-26 | 2008-12-24 | 株式会社東芝 | システムｌｓｉ開発環境生成方法及びそのプログラム |
| US6856160B1 (en) * | 2002-06-10 | 2005-02-15 | Advanced Micro Devices, Inc. | Maximum VCC calculation method for hot carrier qualification |
| CN1472700A (zh) * | 2003-01-28 | 2004-02-04 | 上海长丰智能卡有限公司 | Ic卡芯片和模块芯片测试系统 |
| US7076710B2 (en) | 2003-04-14 | 2006-07-11 | International Business Machines Corporation | Non-binary address generation for ABIST |
| US7523373B2 (en) * | 2006-08-30 | 2009-04-21 | Freescale Semiconductor, Inc. | Minimum memory operating voltage technique |
-
2006
- 2006-10-31 US US11/554,712 patent/US7486096B2/en active Active
-
2007
- 2007-10-30 CN CN2007101848319A patent/CN101173972B/zh active Active
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102360245B (zh) * | 2009-01-28 | 2014-05-07 | 苹果公司 | 动态电压和频率管理 |
| US9218049B2 (en) | 2009-01-28 | 2015-12-22 | Apple Inc. | Dynamic voltage and frequency management |
| US9407262B2 (en) | 2009-01-28 | 2016-08-02 | Apple Inc. | Dynamic voltage and frequency management |
| CN104020335A (zh) * | 2014-05-30 | 2014-09-03 | 华为技术有限公司 | 确定芯片的最低工作电压的方法、装置和芯片 |
| CN104020335B (zh) * | 2014-05-30 | 2017-01-04 | 华为技术有限公司 | 确定芯片的最低工作电压的方法、装置和芯片 |
| CN109313473A (zh) * | 2016-06-10 | 2019-02-05 | 微软技术许可有限责任公司 | 处理设备的基于电压的热控制 |
| CN109313473B (zh) * | 2016-06-10 | 2022-08-02 | 微软技术许可有限责任公司 | 处理设备的基于电压的热控制 |
| CN108375724A (zh) * | 2017-02-01 | 2018-08-07 | 三星电子株式会社 | 半导体装置 |
| US11054462B2 (en) | 2017-02-01 | 2021-07-06 | Samsung Electronics Co., Ltd. | Semiconductor device and method of testing the same |
| CN108375724B (zh) * | 2017-02-01 | 2022-03-01 | 三星电子株式会社 | 半导体装置 |
| US11714122B2 (en) | 2017-02-01 | 2023-08-01 | Samsung Electronics Co., Ltd. | Semiconductor device and method of testing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US7486096B2 (en) | 2009-02-03 |
| CN101173972B (zh) | 2011-06-15 |
| US20080100328A1 (en) | 2008-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101173972B (zh) | 用于测试确定电子设备中的最小运行电压的方法和装置 | |
| US6564347B1 (en) | Method and apparatus for testing an integrated circuit using an on-chip logic analyzer unit | |
| Corno et al. | On the test of microprocessor IP cores | |
| US6820222B2 (en) | Apparatus and method for processor power measurement in a digital signal processor using trace data and simulation techniques | |
| US5633812A (en) | Fault simulation of testing for board circuit failures | |
| Polian et al. | Exploring the mysteries of system-level test | |
| US20220253375A1 (en) | Systems and methods for device testing to avoid resource conflicts for a large number of test scenarios | |
| Canizares et al. | An expert system for checking the correctness of memory systems using simulation and metamorphic testing | |
| Zhou et al. | Software-based self-test of processors under power constraints | |
| CN108959103A (zh) | 基于bwdsp库函数的软件测试方法 | |
| US7451358B2 (en) | Test executive system with automatic expression logging and parameter logging | |
| Ibrahim et al. | An on-chip IEEE 1687 network controller for reliability and functional safety management of system-on-chips | |
| Fang et al. | Diagnosis of board-level functional failures under uncertainty using Dempster–Shafer theory | |
| Bernardi et al. | An effective technique for minimizing the cost of processor software-based diagnosis in SoCs | |
| Calvez et al. | Performance monitoring and assessment of embedded HW/SW systems | |
| Sanchez et al. | Test program generation from high-level microprocessor descriptions | |
| Angione et al. | An optimized burn-in stress flow targeting interconnections logic to embedded memories in automotive systems-on-chip | |
| CN100592097C (zh) | 具有板上表征单元的ic | |
| Bhuvaneswary | Automating Uvm Based Functional And Design Verification For Soc Using Intelligent Algorithm | |
| Zhengfei et al. | A Novel On-Line Test Scheme for Avionics Controller Based on SBST | |
| Haberl et al. | A chip solution to hierarchical and boundary-scan compatible board level BIST | |
| Ying et al. | On-Line Test Based on SBST of LVDT Demodulation Circuit for Avionics Controller. | |
| Ivannikov | Different Approaches to Digital System Debugging | |
| Cao | A Communication-Centric Framework for Post-Silicon System-on-chip Integration Debug | |
| Reorda et al. | A hierarchical approach for designing dependable systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |