CN101174457A

CN101174457A - 多位闪存器件和存储单元阵列

Info

Publication number: CN101174457A
Application number: CNA2007101999060A
Authority: CN
Inventors: 朴起台; 金奇南; 李永宅
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2006-09-13
Filing date: 2007-09-13
Publication date: 2008-05-07
Anticipated expiration: 2027-09-13
Also published as: US20140185378A1; US7551480B2; US20080062763A1; US20090219758A1; US9111616B2; US8693245B2; KR100753156B1; US20120039122A1; US8050089B2; CN101174457B

Abstract

一种包括多个存储块的闪存器件。在多个存储块中的被选存储块包括2ⁿ页数据。该被选存储块包括能够存储不同数目的位的不同类型存储单元。

Description

多位闪存器件和存储单元阵列

技术领域

本发明的实施例一般涉及半导体存储器件。更具体地，本发明的实施例涉及多位闪存器件和用于多位闪存器件的存储单元阵列。

背景技术

半导体存储器件可粗略地分成易失性和非易失性半导体存储器件。易失性存储器件允许高速读和写操作，但在与外部电源断开时数据丢失。另一方面，即使在与外部电源断开时，非挥发存储器件也保持存储的数据。

因为在与外部电源断开时其保持存储的数据的能力，非挥发存储器件通常用在限制功率或者可能意外掉电的场合。非易失性存储器件的一些常见示例包括掩膜只读存储器(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、和电可擦除可编程ROM(EEPROM)。

通常，在非易失性存储器件(诸如MROM、PROM和EPROM)中，更新存储的信息是困难的。然而，通过电方式可有效地擦除和编程EEPROM。结果，EEPROM被广泛地采用在需要相对频繁的数据更新的应用中(诸如便携式电子器件或系统组件)。

闪存是EEPROM的一种普通形式。与许多传统EEPROM相比，闪存提供相对高密度的数据存储，并且结果，在辅助存储系统或便携式器件中，闪存可提供大数量的数据存储。在闪存器件中，NAND型快速EEPROM，也称作NAND闪存，提供非常密集的数据存储。

图1是示出传统闪存器件的存储器框图。参考图1，闪存器件包括存储单元阵列10、行解码器20和页缓冲电路30。存储单元阵列10包括多个存储单元存储块。每个存储单元存储块包括多个存储单元串，在此后称为“NAND串”。每个NAND串包括多个作为存储单元的浮置栅极晶体管M0到Mn-1。作为示例，图1示出包括在单个存储单元存储块中的NAND串。在每个NAND串中的浮置栅极晶体管M0到Mn-1在相应的串选择晶体管SST和相应的地选择晶体管GST之间串联连接。

图1的器件包括多条字线WL0到WLn-1以及成行排列并且连接到存储单元阵列10的选择线GSL和SSL。通过行解码器20驱动字线WL0到WLn-1。图1的器件进一步包括成列排列并且连接到存储单元阵列10的多条位线BL0到BLm-1。通过页缓冲电路30驱动位线BL0到BLm-1。在存储单元10中的每个存储单元存储数据的一位或多位数据。

存储多于一位数据的存储单元通常称作多级单元(Multi-Level Cell，MLC)。在多个文献中描述了多级单元的示例，所述文献例如包括美国专利第6,122,188号、第6,075,734号以及第5,923,587号，以引用方式并入上述文献的相应公开。为了简要描述在闪存器件中的功能存储单元，图2和3示出了代表在闪存单元中不同逻辑状态的阈值电压分布。具体而言，图2图示了1位、2位和4位多级单元的阈值电压分布，以及图3图示了1.5位、2.5位和3位闪存单元的阈值电压分布。

从图2和3，可看到闪存单元能够利用不同的阈值电压分布存储数据。例如，如图2中所示，闪存单元可使用2个阈值电压分布存储1位数据，使用4个阈值电压分布来存储2位，或者使用16个阈值电压分布来存储4位。类似地，如图3中所示，闪存单元能够使用3个阈值电压分布存储1.5位数据，使用6个阈值电压分布存储2.5位，以及使用8个阈值电压分布存储3位。

NAND串一般包括16、32或64个存储单元。换句话说，在图1中示出的存储块10中，“n”一般等于16、32或64。因此，包括诸如图2中图示的闪存单元的NAND串可存储16、32、64、128或256位数据。换句话说，当存储块10中的每个NAND串包括16、32或64个存储单元(每个存储单元存储1、2或4位数据)时，存储块10能存储16、32、64、128或256页数据，此处每页数据对应于连接至同一字线的“m”个存储单元。类似地，包括诸如在图2中图示的闪存单元的NAND串一般可存储24、40、48、80、96、160或192位数据。换句话说，使用诸如图3中所图示的闪存单元，存储块10可存储24、40、48、80、96、160或192页数据。

当前，闪存器件的多数生产商生产具有被适配为存储2ⁿ位数据的存储单元的闪存器件，此处“n”为大于或等于零的整数。因此，一般参考被适配为存储2ⁿ位数据的闪存单元来定义闪存器件的产品规范和相关文件系统的控制策略(control scheme)。

通常，NAND闪存器件的编程和读取操作以页为单元执行。另一方面，NAND闪存器件的擦除操作一般以几个页为单元或以整个存储块为单位执行。结果，当每个存储块中页的数目不是2的幂(2ⁿ)，而是诸如48、80、96、192或384的数目时，传统控制策略可能得不到期望结果。因此，为了在包括被适配为存储不同数目的数据的存储单元的传统闪存器件间获得兼容性，可能需要附加的文件系统控制策略或闪存组织。然而，不幸的是，包括这样的附加特征增加了制造该器件的成本。

发明内容

因此，为了解决传统系统的上述问题，本发明的选择实施例提供了闪存器件和相关存储阵列，所述闪存器件和相关存储阵列包括能够利用可存储不同数目的位的不同类型存储单元来存储2ⁿ位数据的存储块。

例如，根据本发明的一个实施例，存储单元阵列包括多个存储块。每个存储块包括多条位线和多条字线、以及多个存储单元，该多个存储单元设置在所述多条位线和字线之间的交点上。每条位线连接到被适配为存储相互不同数目的位的至少两个存储单元。

根据本发明的另一实施例，闪存器件包括被适配为存储用于闪存器件的读和写操作的数据的页缓冲电路、以及存储单元阵列。所述存储单元阵列包括多个存储块，并且每个存储块包括多条位线和多条字线、以及多个设置在所述多条位线和字线之间的交点上的存储单元。每条位线连接到被适配为存储相互不同数目的位的至少两个存储单元。

附图说明

参照附图描述本发明的实施例。贯穿附图，相同的参考符号表示相同的示例元件、组件以及步骤。在附图中：

图1为示出传统闪存器件的存储器框图；

图2和3为示出单和多级闪存单元的数据存储能力的阈值电压分布图；

图4为示出根据本发明一个实施例的闪存器件的存储单元阵列的存储块图；

图5为示出依据本发明的选择实施例的复合NAND串的各种规范的表；

图6到图15为示出实现在图5的表中所示的规范的复合NAND串的电路图；和

图16为示出根据本发明另一实施例的闪存器件的存储单元阵列的存储块图。

具体实施方式

下面参考相应附图描述本发明的示例性实施例。这些实施例作为教导示例提出。本发明的实际范围通过随后的权利要求定义。

根据本发明的选择实施例，闪存器件包括多个存储单元阵列，其中每个存储单元阵列包括多个存储块。每个存储块包括多条位线和字线以及在多条位线和字线之间的交点上设置的多个存储单元。每个存储块的数据存储容量能被逻辑地划分成预定数目的页，其中每个页包括可独立地从多个连接到同一字线的存储单元存取的一组位。具体而言，页通常对应于多个相同级的、可独立地从连接到同一字线的多个存储单元存取的位。例如，如果在一个存储块中的字线连接到每个都能存储两位数据并且连接到同时运行的位线的“m”个存储单元，则字线可用于独立地存取两个页，每个页包括“m”个位：两个页中的一个包括最低有效位(LSB)数据，而两个页中的另一个包括最高有效位(MSB)数据。可选择地，如果该“m”个2位存储单元连接到在不同时间运行的相应偶数和奇数位线，则该字线可用于存取四个页：连接到偶数位线的LSB页、连接到奇数位线的LSB页、连接到偶数位线的MSB页、和连接到奇数位线的MSB页。

在每个存储块中的每条位线与被适配为存储相互不同数目的位的至少两个存储单元耦合。例如，位线可与一个被适配为存储一位的存储单元以及另一个被适配为存储两位的存储单元连接。然而，在每个存储块中的页的数目是2的幂(例如，32、64、128、256等)，以确保与传统闪存器件兼容。结果，根据本发明选择实施例的闪存器件与传统闪存器件的各种电路结构和控制策略可兼容。

图4是示出根据本发明实施例的闪存器件的存储单元阵列100的存储块图。在这个示例中，存储单元阵列100包括多级单元的NAND闪存单元。然而，本领域普通技术人员应认识到：存储单元阵列100可包括其它类型的存储单元。例如，存储单元100可选择地包括NOR闪存单元。

参考图4，存储单元100包括多个存储块BK1到BKn。为说明的目的，将描述在存储块BK1到BKn中的单个存储块120。然而，在存储单元阵列100中的其余存储块的操作类似于存储块120的操作，并因而将省略对其余存储块的额外说明以避免冗余。存储块120包括与2的幂相等的数目的页，例如32、64、128或256页。每页包括512字节的数据。

存储块120包括在位线方向上设置的多个NAND串。每个NAND串包括某一数目的存储单元，例如22、23、43、44、53等。另外，每个NAND串包括至少两个能够存储不同数目的位的存储单元。例如，在图4中，存储单元被标记为M1、M2以及M3以表示能够存储不同位数的不同类型。作为说明，标记为M1的存储单元可能能够存储不等于2的幂的位的数目，例如1.5、2.5或3位。标记为M2的存储单元可能能够存储等于2的幂的位的数目，例如1或2位，以及标记为M3的存储单元可能为不能够存储任何数据位的虚拟单元。

在该撰写的说明中，包括至少两个能够存储不同数目的位的存储单元的存储单元串将被称作“复合存储单元串(composite memory cell string)”。类似地，包括至少两个能够存储不同数目的位的存储单元的NAND串将被称作“复合NAND串”，并且由这种复合存储单元串(诸如复合NAND串)形成的存储单元阵列将被称作“复合存储单元阵列”。

作为示例，图4示出包括三种类型的存储单元(一位、两位以及三位存储单元)的复合NAND串。然而，在不脱离本发明范围的情况下，可改变不同类型的存储单元的数目。作为示例，复合NAND串可包括存储不同数目的位的主单元、或存储不同数目的位的主单元和虚拟单元、或包括两者。

如图4中所示，在存储块120中的每个复合NAND串主要由标记为M1的存储单元组成，并且部分包含标记为M2和M3的存储单元。为了解释的简单起见，标记为M1的存储单元将称作第一类型存储单元M1，标记为M2的存储单元将称作第二类型存储单元M2，而标记为M3的存储单元将称作第三类型存储单元M3。典型地，所述第二类型存储单元M2和第三类型存储单元M3被设置在NAND串的编程特征弱的位置上。

如图4中所示，每个存储块120包括2ⁿ页数据，此处n为大于或等于零的整数，例如32、64、128或256。存储块120包括多个复合NAND串，此处每个复合NAND串包括某一数目的存储单元，例如22、23、43、44、45、52等。基于存储在每个存储单元中的位的数目，不同的字线可用于存取不同数目的页。可通过对可从每条字线存取的页求和来确定在存储块120内的总页数。

作为一个示例，当一字线连接到被适配为存储一位数据的第二类型存储单元M2、并且该存储单元被分别划分成偶数线BLe和奇数线BLo时，该字线可用于存取两页：对应于连接到偶数位线的存储单元的一页、以及对应于连接到奇数位线的存储单元的一页。如果存储在每个存储单元中的位的数目加倍，则用该字线可存取的页的数目也将加倍，例如，因此所述字线能够存取4页数据。

作为另一实施例，当一字线连接到被适配为每存储单元存储1.5位数据的第一类型存储单元M1、并且连接到所述字线的存储单元连接到相应的偶数位线和奇数位线时，由于每一存储单元存储1.5位数据类似于每两个存储单元存储3位，所以所述字线可用于存取3页数据。类似地，当所述字线连接到被适配为每存储单元存储2.5位数据的第一类型存储单元M1、并且存储单元连接到相应的偶数位线和奇数位线时，所述字线可用于存取5页数据。同样，当所述字线连接到被适配为每存储单元存储3位数据的第一类型存储单元M1、并且存储单元连接到相应的偶数位线和奇数位线时，所述字线可用于存取6页数据。

通过允许在存储块中的每条字线存取适合数目的页，在存储块中的总页数可保持为2的幂，例如32、64、128或256页。如上所述，尽管复合NAND串包括具有能够存储不同数目的位的存储单元，但是在包含复合NAND串的存储块中的页数可保持为2的幂。结果，可利用与传统闪存器件兼容的产品规范和控制策略来操作包括复合NAND串的闪存器件。

图5为图示根据本发明的选择实施例的用于复合NAND串的各种规范的表。图6到图15为图示执行实现在5所示的表中的规范的复合NAND串的电路图。

参考图5，存储单元阵列的每个存储块由64、128或256页构成。如果一个存储块由64页构成，则每个复合NAND串可由22个存储单元构成。图6示出复合NAND串的该相应结构。

参考图5和6，当一个存储块包括64页时，在存储块中的每个复合NAND串包括22个存储单元，其中22个存储单元当中的20个存储单元为第一类型M1(例如，3级SLC)，每个存储单元存储1.5位数据，而在22个存储单元当中的其余2个存储单元为第二类型M2(例如，2级SLC)，每个存储单元存储1位数据。相应的多条字线WL[0]到WL[21]分别连接到22个存储单元。在字线WL[0]到WL[21]中，在编程特征方面趋向于相对弱的最低字线WL[0]和最高字线WL[21]耦合到第二类型存储单元M2(例如2级SLC)。其余字线WL[1]到WL[20]耦合到第一类型存储单元M(例如，3级SLC)。在这种情况下，耦合到第一类型存储单元M1的字线存取3页，而耦合到第二类型的存储单元M2的字线存取2页。通过存储在每个存储单元中的位的数目来确定每条字线可存取的页数。可通过对在存储块中的每条字线可存取的总页数求和来确定在存储块中的总页数。例如，如图6中所示的在由复合NAND串形成的存储块中的总页数为2WL×2页+20WL×3页＝64。

如通过图7的电路图示出的，基于图6中的电路图的结构，当存储在第一类型的存储单元M1中的位的数目从1.5位加倍到3位、并且存储在第二类型的存储单元M2中的位的数目从1位加倍到2位时，在存储块中的页数也从64加倍到128。

尽管在图6和图7的各存储块中的每个存储单元中的位数不是2的幂，但是存储块中的页总数为2的幂。因此，在图6和图7中图示的存储块与传统闪存器件的控制策略、文件系统以及各种电路结构兼容。

回到图5，对于在具有128页的存储块中的复合NAND串，存在有许多可能的模式，除了在图7中图示的示例之外。例如，当一个存储块包括128页时，每个复合NAND串可由26、43、44或45个存储单元形成。在图8、9、10和11中示出了包括具有这些不同数目的存储单元的复合NAND串的电路示例。

参考图5和8，当一个存储块包括128页并且一个复合NAND串包括26个存储单元时，24个存储单元可由每个被适配为存储2.5位数据的第一类型存储单元M1形成。26个存储单元中的其余两个可由每个存储1位数据的第二类型存储单元M2形成。该26个存储单元分别连接到26条字线WL[0]到WL[25]。在字线WL[0]到WL[25]中，具有相对弱的编程特征的第一条字线WL[0]和最后一条字线WL[25]耦合到第二类型存储单元M2。其余字线WL[1]到WL[24]耦合到第一类型存储单元M1。耦合到第一类型存储单元M1的字线WL[1]到WL[24]能够存取5页，而耦合到第二类型存储单元M2的字线WL[0]和WL[25]能够存取4页。如图8中所示，分配到由复合NAND串构成的存储块的总页数为2WL×4页+24WL×5页＝128。

参考图5和图9，当一个存储块包括128页并且一个复合NAND串包括43个存储单元时，42个存储单元可由每个被适配为存储1.5位数据的第一类型存储单元M1(例如3级SLC)构成。43个存储单元的剩余一个存储单元可由被适配为存储1位数据的第二类型存储单元M2(例如2级SLC)构成。在图9的存储块中，字线WL[0]连接到第二类型存储单元M2，而字线WL[1]到WL[42]连接到其余具有第一类型M1的存储单元。因此，在图9的存储块中的总页数为1WL×2页+42WL×3页＝128。

参考图5和图10，包括128页的存储块包括每个具有44个存储单元的复合NAND串，其中42个存储单元具有第一类型M1(例如，3级SLC)并且被适配为存储1.5位数据。44个存储单元当中的两个剩余存储单元包括一个被适配为存储1位数据的第二类型存储单元M2(例如，2级SLC)和一个虚拟单元。该虚拟单元连接到字线WL[0]，具有第二类型M2的存储单元连接到字线WL[43]，而具有第一类型M1的存储单元连接到相应的字线WL[1]到WL[42]。

除了在图10的存储块中第一类型存储单元M1连接到字线WL[43]并且虚拟单元连接到字线WL[0]之外，图10的存储块类似于图9的存储块。与图9的存储块相同，图10的存储单元包括复合NAND串和被计算为1WL×2页+42WL×3页+1WL×0页＝128的页数。

参考图5和图11，存储块包括128页。该存储块包括多个复合NAND串，该每个复合NAND串包括45个存储单元，其中45个存储单元中的42个具有第一类型M1(例如3级SLC)，每个被适配为存储1.5位数据，45个存储单元中的1个具有第二类型M2(例如2级SLC)，并且被适配为存储1位数据，以及45个存储单元中的剩余两个为虚拟单元。第二类型存储单元M2的位置可与虚拟单元的任一个的位置交换。除了附加虚拟单元以外，图11中的存储块基本上与图9中的存储块相同。在图11的存储块中的总页数可被计算为1WL×2页+42WL×3页+2WL×0页＝128。

如可从图9到图11看出的，在将存储块中的存储单元总数保持为2的幂的同时，存储块中的第二类型存储单元M2的数目和虚拟单元的数目可变化。通常，在图9到11中的每个复合NAND串主要包括第一类型存储单元M1。通常，第二类型存储单元M2或第三类型存储单元M3位于具有相对弱的电特性的位置上。虚拟单元和第二类型存储单元M2的位置和数目作为示例提出，并且可改变或变更。

对于图9、10及11的结构，当存储在第一类型存储单元M1中的位的数目从1.5位增加到3位、并且存储在第二类型存储单元M2中的位的数目从1位加倍到2位时，构成一个存储块的页数从128加倍到256。分别在图13、14和15中示出对应于图9到图11中的每个存储单元的容量被加倍的情况的电路结构。

除了在图13、14和15中示出的那些以外，许多不同模式的复合NAND串可用于形成具有256页的存储块。例如，如图12所示，每个复合NAND串可由52个存储单元形成。

参考图5和图12，存储块包括256页。该存储块包括多个复合NAND串，每个包括52个存储单元，此处52个存储单元中的50个为每个存储2.5位数据的第一类型M1(例如，6级SLC)，而两个剩余存储单元为每个存储1.5位数据的第一类型M1(例如，3级MLC)。在图12的存储块中的总页数可被计算为2WL×3页+50WL×3页＝256。如图12所示，可以形成具有包括全部为第一类型存储单元M1的复合NAND串的存储块，但是在每个复合NAND串中的不同存储单元能够存储不同数目的位。

可以各种方式修改或改变在图12的存储块中的复合NAND串的结构和组成。例如，在仍将存储块中的总页数保持为2的幂的同时，可改变在每个复合NAND串中的存储单元的数目和在每个复合NAND串中由存储单元存储的位的数目。而且，在存储阵列内，在仍将每个存储块中的页数保持为2的幂的同时，可利用不同数目的页形成不同的存储块。

另外，根据本发明选择实施例的包括复合NAND串的存储单元阵列不总是需要被设计成有固定页数。如下文解释，例如，可根据用户的需求改变在存储块中的页数。

图16示例性地示出根据发明另一实施例的包含复合NAND串的存储块220。参考图16，存储块220包括多个复合NAND串，并且多个复合NAND串中的每个包含与2的幂相等的数目的存储单元，例如，16、32或64个存储单元。在存储块220中的每个复合NAND串还包括被适配为存储不同数目的位的存储单元。如所示出的，例如通过在图5中的表，不同类型的存储单元的各种不同组合可用于形成存储块220。

只要在存储块120中的总页数等于2的幂，图4到图15中所示的存储块120可包括可变数目和类型的存储单元。类似地，只要在存储块220中的总页数等于2的幂，图16中所示的存储块220可包含可由用户调整的可变数目和类型的存储单元。因此，根据各种用户的需求，存储块220可提供具有不同模式的存储单元阵列结构。

上述示例性实施例是教导性示例。本领域普通技术人员理解在不背离由权利要求限定的本发明的范围的情况下，可对示例性实施例进行各种形式和细节上的各种变化。例如，本发明的各个实施例可被适配为工作于NOR闪存器件中。在NOR闪存器件中，每个存储块不是由复合NAND串形成。然而，每个NOR闪存器件的每个存储块(或扇区)可利用不同类型和数目的存储单元的模式来形成，类似于上述的NAND闪存器件。例如，设置在NOR闪存器件的存储块中的位线可耦合到至少两个不同类型的存储单元。

由于通过本发明实施例提供的各种特点，可组合被适配为存储不同数目的位的存储单元以形成具有等于2的幂的页数的存储块。即使当由每个存储单元存储的位数不是2的幂时，也可形成这种存储块。

结果，包括至少两种类型的存储单元的复合存储单元阵列、和包括这种复合存储器件的闪存器件可使用传统的控制策略和/或文件系统，而不改变外围电路、文件系统的控制策略、或存储块尺寸。进一步，复合存储单元阵列、包括复合存储单元阵列的闪存器件具有与传统闪存器件的兼容性。

本申请要求在2006年9月13日提交的韩国专利申请第2006-88705号的优先权，在此以引用方式整体并入其公开内容。

Claims

1.一种存储单元阵列，包括：

多个存储块，其中每个存储块包括：

多条位线和多条字线；以及

设置在所述多条位线和多条字线之间的交点上的多个存储单元，

其中每条位线连接到被适配为存储相互不同数目的位的至少两个存储单元。

2.如权利要求1所述的存储单元阵列，其中，所述多个存储块中的每一个包括2ⁿ个页，其中n为大于或等于2的整数。

3.如权利要求1所述的存储单元阵列，其中，在所述多个存储块当中的特定存储块包含多个页，并且通过对可使用在所述特定存储块中的多条字线的每一条存取的页数求和来计算在所述特定存储块中的页数。

4.如权利要求1所述的存储单元阵列，其中，在所述多个存储块中的一个或多个存储块中的一条或多条位线耦合到至少一个被适配为存储2ⁿ位数据的存储单元，其中n为大于或等于零的整数。

5.如权利要求1所述的存储单元阵列，其中，在所述多个存储块中的一个或多个存储块中的一条或多条位线耦合到被适配为存储不是2的幂的数目的位的存储单元。

6.如权利要求1所述的存储单元阵列，其中，在所述多个存储块中的一个或多个存储块中的一条或多条位线耦合到至少一个虚拟单元。

7.如权利要求1所述的存储单元阵列，其中，在所述多个存储块当中的特定存储块中的每条位线耦合到2ⁿ个存储单元，其中n为大于或等于零的整数，并且在所述特定存储块中的页数可根据要存储在2ⁿ个存储单元的每一个中的位的数目而变化。

8.如权利要求1所述的存储单元阵列，其中，所述多个存储块中的每个存储块包含相同数目的存储单元和相同的存储单元配置，并且在所述多个存储块中的每个存储块内的各相应存储单元被适配为存储相同数目的位。

9.如权利要求1所述的存储单元阵列，其中，所述多个存储单元为NAND闪存单元。

10.如权利要求1所述的存储单元阵列，其中，每个存储块中的多个存储单元被配置成多个复合NAND串，每个复合NAND串包括至少两个被适配为存储相互不同数目的位的存储单元；

其中每个复合NAND串对应于所述多条位线当中的一条。

11.如权利要求1所述的存储单元阵列，其中，所述多个存储单元为NOR闪存单元。

12.一种闪存器件，包括：

页缓冲电路，被适配为存储用于闪存器件的读和写操作的数据；和

存储单元阵列，包括：

多个存储块，其中每个存储块包括：

多条位线和多条字线；和

设置在所述多条位线和多条字线之间的交点上的多个存储单元；

其中每条位线连接到至少两个被适配为存储相互不同数目的位的存储单元。

13.如权利要求12所述的器件，其中，所述多个存储块中的每个存储块包括2ⁿ页，其中n为大于或等于2的整数。

14.如权利要求12所述的器件，其中，在所述多个存储块中的特定存储块包含多个页，并且通过对可使用在所述特定存储块中的多条字线的每一条存取的页数求和来计算在所述特定存储块中的页数。

15.如权利要求12所述的器件，其中，在所述多个存储块中的一个或多个存储块中的一条或多条位线耦合到至少一个被适配为存储2ⁿ位数据的存储单元，其中n为大于或等于零的整数。

16.如权利要求12所述的器件，其中，在所述多个存储块中的一个或多个存储块中的一条或多条位线耦合到被适配为存储不是2的幂的数目的位的存储单元。

17.如权利要求12所述的器件，其中，在所述多个存储块中的一个或多个存储块中的一条或多条位线耦合到至少一个虚拟单元。

18.如权利要求12所述的器件，其中，在所述多个存储块当中的特定存储块中的每条位线耦合到2ⁿ个存储单元，其中n为大于或等于零的整数，在所述特定存储块中的页数可根据要存储在所述2ⁿ个存储单元的每一个中的位的数目而变化。

19.如权利要求12所述的器件，其中，所述多个存储块中的每一个包含相同数目的存储单元和相同的存储单元配置，并且在所述多个存储块的每一个中的各相应存储单元被适配为存储相同数目的位。

20.如权利要求12所述的器件，其中，所述多个存储单元为NAND闪存单元。

21.如权利要求12所述的器件，其中，每个存储块中的多个存储单元被配置成多个复合NAND串，每个复合NAND串包括至少两个被适配为存储相互不同数目的位的存储单元；

其中，每个复合NAND串对应于所述多条位线中的一条。

22.如权利要求12所述的器件，其中所述多个存储单元为NOR闪存单元。