CN101180684B - 反熔丝存储装置 - Google Patents
反熔丝存储装置 Download PDFInfo
- Publication number
- CN101180684B CN101180684B CN2006800180027A CN200680018002A CN101180684B CN 101180684 B CN101180684 B CN 101180684B CN 2006800180027 A CN2006800180027 A CN 2006800180027A CN 200680018002 A CN200680018002 A CN 200680018002A CN 101180684 B CN101180684 B CN 101180684B
- Authority
- CN
- China
- Prior art keywords
- conductive material
- impedance
- material layer
- layer
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 31
- 230000015556 catabolic process Effects 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000000126 substance Substances 0.000 claims abstract description 12
- 150000001875 compounds Chemical class 0.000 claims abstract description 9
- 239000004020 conductor Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 18
- 239000012782 phase change material Substances 0.000 claims description 15
- 238000003475 lamination Methods 0.000 claims description 14
- 239000012774 insulation material Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 230000005284 excitation Effects 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 1
- 230000007704 transition Effects 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 239000004411 aluminium Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 125000004430 oxygen atom Chemical group O* 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910000952 Be alloy Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
一次可编程(OTP)存储器单元(10)包括涂敷有第二导电稳定过渡化合物(14)的第一金属层(12)，其间具有绝缘层(16)。根据第一和第二层之间的Gibbs自由能的差别来选择第一和第二层(12、14)，Gibbs自由能规定了作为两种材料的放热化学反应的结果产生的化学能。第一和第二层(12、14)的材料本身是高度热稳定的，但是，当向单元(10)施加电压时，绝缘层(16)的局部击穿产生引起第一和第二层(12、14)之间的放热化学反应的热点(18)。放热反应产生足够的热(20)以在单元两端产生短路，并且因此减小其阻抗。
Description
技术领域
本发明一般涉及非易失性可编程存储装置，更具体地，涉及一次可编程(OTP)存储器单元及其制造方法。
背景技术
不断需要提供减小尺寸、改进的存储容量和超长保持时间优势的成本有效存储器模块。基于阻抗的存储器装置是这种存储器的一种有吸引力的选择。例如，基于阻抗的存储器可以是现场可编程门阵列(FPGA)或可编程只读存储器(PROM)及其它。基于阻抗的存储器模块中的每一个存储器单元均包括诸如熔丝和反熔丝之类的阻抗性存储器部件。任一个存储器单元的阻抗值可以配置为转换为逻辑比特值“0”的相对较高值或者转换为逻辑比特值“1”的相对较低值。可以通过向存储器单元施加电压并且测量流过所述存储器单元的电流来确定选定存储器单元的阻抗。
一次可编程(OTP)单元只能编程一次；当不再向所述存储器装置供电时他们不会丢失所存储的信息，也不能擦除信息以便能够再次编程。可以通过写入全部单元来擦除信息。许多不同类型的非易失性OPT存储器单元是已知的。例如，美国专利No.6,737,686描述了一种包括彼此接触的加热部件和电压击穿部件(处于放热材料形式)的存储器单元。当用所需逻辑比特值对存储器单元编程时，在存储器单元两端施加电压，引起电流通过所述存储器单元。该电流引起加热部件的温升。如果电压击穿部件是熔丝，那么该温升加速了通过导电击穿部件提供的导电通路的瓦解。当导电通路瓦解时，存储器单元的阻抗增加至表示所需逻辑比特值的水平。如果电压击穿部件是反熔丝，那么温升可以加速电压击穿部件中的导电通路的形成。
然而，使用加热部件加速已有放热材料的放热反应可能对于单元的长期稳定性具有不利的影响。
发明内容
因此，本发明的目的是提供一种非易失性可编程存储器单元，其中电压击穿元件本身不需要由放热材料构成，并且其中不需要采用加热部件。
根据本发明，提出了一种制造具有至少两个端子的非易失性存储器单元的方法，可通过在所述端子两端施加电压以便将其阻抗从表示第一逻辑比特值的相对较高阻抗的第一阻抗改变为表示第二逻辑比特值的相对较低的第二阻抗，对所述易失性存储器单元编程，所述方法包括步骤：形成包括多层材料的叠层，所述叠层包括第一导电材料层和第二导电材料层、并且其间具有绝缘材料层，所述第二导电材料包括稳定的化合物，所述绝缘材料层使得向所述单元施加所述电压引起所述绝缘层的局部击穿，所述方法还包括步骤：选择所述第一和第二导电材料层，使得通过所述绝缘层的局部击穿产生的热激发其间的放热化学反应，以便在所述单元中产生足够的能量以改变所述叠层的所述层中的一个的至少一部分的状态，并且在所述端子之间产生稳定的短路，并且将所述存储器单元的阻抗从相对较高阻抗的所述第一阻抗改变为相对较低阻抗的所述第二阻抗。
第一和第二导电层两者本身均是高度热稳定的，并且可以彼此进行放热反应以在所述单元内将能量放大到所需水平。这通过作为放热反应的结果产生的化学能量来实现，取决于第一和第二导电层的材料之间的Gibbs自由能差。
第二导电材料有益地是稳定的化合物，并且更具体地是诸如RuO2、In2O3、NiO、ZnO、Ag2O和IrO2之类的稳定氧化物。在这种情况下，绝缘层可是第一导电层的天然或特制金属氧化物，或者诸如Si等之类的第三材料。第一导电层可以包括Al、Al/Ag混合物等的一种或更多种。
在第一实施例中，作为第一和第二导电层之间的放热化学反应的结果，在第一和第二层之间产生短路。在替换实施例中，可以将非晶相变 材料层设置在端子之间，选择所述非晶相变材料层使得作为放热化学反应的结果在单元中产生的能量引起所述非晶相变材料改变为导电晶态相变材料，从而在端子之间产生短路。
本发明涉及一种非易失性存储器单元，具有至少两个端子，并且通过在所述端子之间施加电压是可编程的，以便将其阻抗从表示第一逻辑比特值的相对较高阻抗的第一阻抗改变为表示第二逻辑比特值的相对较低阻抗的第二阻抗，所述存储器单元包括：包括多个材料层的叠层，所述多个材料层包括涂敷有第二导电材料层的第一导电材料层、并且其间具有绝缘材料层，所述第二导电材料包括过渡化合物，其中向所述单元施加所述电压引起所述绝缘层的局部击穿，选择所述第一和第二导电材料层，使得通过所述绝缘层的局部击穿产生的热启动其间的放热化学反应，以便在所述单元中产生足够的能量以改变所述叠层的所述层中的一个的至少一部分的状态或化学成分，在所述端子之间产生稳定的短路，并将所述存储器单元的阻抗从相对较高阻抗的所述第一阻抗改变为相对较低阻抗的所述第二阻抗。
本发明还涉及一种存储器元件，所述存储器元件包括在与分立的可编程寄存器、可编程模拟开关或其它电路相连的通孔(vias)上沉积的上述存储器单元。
本发明还涉及一种存储器元件，所述存储器元件包括在与存储器设备相连的通孔上沉积的上述存储器单元，所述存储器设备包括在选择、行和列电压线之间连接的这种存储器元件的阵列(通常称为交叉或十字杆结构，其中单元中没有选择元件)。
本发明还涉及一种存储器元件，所述存储器元件包括在与晶体管、二极管或其它双极型器件相连的通孔上沉积如上所述的存储器单元，还涉及一种包括在选择、行和列电压线之间连接的这种存储器元件的阵列。
附图说明
根据这里所述的实施例，本发明的这些和其它方面将是显而易见的，并且参考这里所述的实施例进行描述。
现在仅通过示例的方式并参照附图描述本发明的实施例，其中：
图1a至图1d是用于根据本发明第一示范性实施例的存储器单元的化学辅助熔丝的示意性剖面图；
图2a至图2d是用于根据本发明第二示范性实施例的存储器单元的化学辅助熔丝的示意性剖面图；
图3a至图3d是用于根据本发明第三示范性实施例的存储器单元的化学辅助熔丝的示意性剖面图；
图4a至图4d是用于根据本发明第四示范性实施例的存储器单元的化学辅助熔丝的示意性剖面图；
图5是包括图2a至图2d的化学辅助熔丝的存储器单元的示意性剖面图；以及
图6是包括多个图5的存储器单元的存储器阵列的示意性电路图。
具体实施方式
因此，本发明提出了一种叠层形式的非易失性存储器单元，所述叠层一般包括具有绝缘材料的第一和第二导电材料层，所述绝缘材料处于其间的反熔丝形式。两个导电层本身是高度热稳定的，但是彼此进行放热反应以对使反熔丝短路所要求的能量进行放大，并且减小单元的阻抗以表示所需的逻辑比特值。
自发反应通常具有：
负焓(释放热能，ΔH＜0)；
熵增加(无序性增加，ΔS＞0)。
换句话说，反应的自发性表现为包括两种热力学性质：焓和熵。此外，自发反应是那些在能量方面走向下坡(go downhill)反应，即最终状态具有比初始状态更低的内能。Gibbs提出了一个等式，结合了焓和熵的贡献，提出了一种用于描述内能的方法，因此提出了一种估计当内能改变时反应的自发性的方法。将物质的内能称为Gibbs自由能，并且由Gibbs自由能等式来定义：
G＝H-T*S
物质的自由能等于所存储的热能与固有无序性和温度乘积的差，其中H是焓，S是熵，以及T是K氏温度。在本发明的应用中，反应应该不仅发生在相对较高的温度，即需要存在某个激活势垒。
在本发明的非易失性存储器单元中，两个导电材料层之间的放热反应的程度基于不同材料之间的Gibbs自由能的差别产生的化学能，并且这种情况下采用这样的概念：使用化学能对用于一次可编程(OTP)存储器的反熔丝进行短路所要求的能量进行放大。该方法的附加优势在于可以使选择晶体管的尺寸最小化。
参考图1a，根据本发明的第一示范性实施例的存储器单元10包括(例如通过反应溅射或金属有机化学气相沉积)涂敷有RuO2(二氧化钌)膜14的铝(Al)层12。非常薄(1-2nm)的天然Al2O3层16自动形成，并且防止铝和RuO2层12、14之间的短路。因此，所得到的单元具有表示逻辑比特值″0″的相对非常高的阻抗。然而，在替换的优选实施例中，有益地，绝缘层16是沉积或热生长的高质量电介质(氧化物或氮化物)。
为了对单元10编程，在单元两端施加小电压(例如2V)，导致氧化铝层16的局部击穿。因此，在铝和RuO2层12、14之间产生短路，导致局部″热点(hot spot)″18，如图1b所示。该局部热点18引起这两个导电层12、14之间的放热化学反应，导致单元中非常高的温度。通过仔细地选择几何形状，RuO2/Al比率和/或添加其它元素，可以产生短路。在所示示例中并且参考附图1c和1d，在其中出现放热反应的区域20中，来自RuO2层14和Al2O3层16的所有氧原子与区域22中的铝反应，以产生Al2O3的中央隔离块，其中其任一侧上均有导电Al部分24。导电的剩余Ru部分26与同样导电的剩余Al部分24在边缘处直接接触，以便产生所需短路。按照这种方式，产生了表示逻辑比特值″1″的相对低阻抗结构，并且对单元进行了编程。应该注意的是，这是在编程过程期间对存储器单元内部的放热反应的实际结果的非常示意性和简化的表示，并且不应该将所述示范性实施例的说明视作对可能 进行的反应和可能出现的最终单元结构的不同途径的限制。事实上，对于本领域普通技术人员显而易见的是，反应之后的结果更可能是到处具有Ru和Al2O3小颗粒的大″团″，并且然后Ru颗粒形成了从顶部到底部的导电通道。换句话说，不但氧原子移动而且Al和Ru原子也移动。
在图2a至图2d中所示的示范性实施例中，用铝/银(Al/Ag)合金层28来代替Al层。这样，当在单元10两端施加小电压(例如2V)时，再次存在Al2O3层16的局部击穿，从而产生了引起这两层14、28之间的放热反应的热点18。然而，在这种情况下，RuO2层14和Al2O3层16中的所有氧原子与Al/Ag层28中的铝反应以形成导电Ru层26和导电Al2O3/Ag连接30。这样，单元10现在具有表示逻辑比特值″1″的相对较低阻抗。
应该理解的是，RuO2只是适用于上述实施例中的一种稳定金属氧化物，其它合适的化合物包括掺杂In2O3、NiO、ZnO、Ag2O和IrO2。还应该理解的是可以用其它合适的导电金属层来代替Al层，不管是合金还是其它。另外，尽管考虑上述导电稳定金属氧化物具体地适用于根据本发明示范性实施例的非易失性可编程存储器，可以想像包括全部稳定金属化合物的其它导电化合物将适用于本发明。因此，在全部情况下诸如S、N等之类的元素可以代替O。
参考图3a至图3d，在另一种多层堆叠示例中，In(Sn)层32涂敷有RuO2层14。在单元10两端施加小电压(例如2V)以便引起Al2O3层16的局部击穿，并且产生再次引起这两层14、32之间的放热反应的热点18。结果，所述叠层包括公知为导电氧化物的掺Sn的In2O3层34，和在In2O3层34上面的Ru层26。In(Sn)层32可以与第三金属形成合金以增加In(Sn)的粘附性。
参考图4a至图4d，根据本发明另一个示范性实施例的非易失性存储器单元10包括涂敷有RuO2膜14的铝层12。再次，非常薄的天然Al2O3层16自动形成，并且防止铝和RuO2层12、14之间的短路。(绝缘)非晶相变材料层36在RuO2和铝层14、12之间延伸，并且所得到的单元具有表示逻辑比特值″0″的相对非常高的阻抗。
再次，为了对单元10编程，在单元10两端施加小电压，导致氧化铝层16的局部击穿，并且在导致局部″热点″18的层12、14之间产生短路。局部热点18引起这两个导电层12、14之间的放热化学反应，导致单元中相对非常高的温度。放热化学反应引起来自RuO2层14的全部氧原子移动Al层12，导致Al2O3层22涂敷有Ru层26。此外，通过高温使非晶相变材料层36结晶，以形成导电晶态相变材料38，产生从导电Ru层26到所述端子的短路。因此，产生了表示逻辑比特值″1″的相对低阻抗结构，并且对所述单元编程。应该理解的是在替换结构中，类似的非晶相变层36的直接原子加热将实现相同的结果，但是将要求相对较大的选择晶体管。
参考图5和图6，在根据本发明示范性实施例的非易失性单元10中，将化学辅助熔丝10(在这种情况下，参考图2a至图2d所述)简单地沉积到与晶体管42相连的通孔40的顶部上，其中RuO2层14(经由线44)与存储器阵列48的列线46相连，晶体管栅极G(经由线50)与存储器阵列48的选择线52相连；以及源极S(经由线54)与存储器阵列48的行线56相连。示出了用于写入单元D的典型电压。选择线52确保只选择晶体管B和D，并且将列/行电压传输给存储器单元。只有单元D具有2V的电压，并且因此将反应为导电状态。典型地可以在0.5V的电压时执行读出。
应该注意的是上述实施例说明而非限制本发明，并且本领域的普通技术人员应该理解在不脱离所附权利要求所限定的本发明范围的情况下能够设计许多替换的实施例。在权利要求中，不应该将括号内的参考符号解释为限制权利要求。词语″包括″等总体上不排除在任意权利要求或说明书整体所列的元件或步骤之外的元件或步骤的存在。元件的单数形式不排除多个这种元件，反之亦然。本发明可以通过包括几个明显元件的硬件以及通过适当编程的计算机来实现。在列举了几种装置的装置权利要求中，可以通过一个或相同项目的硬件来实现这些装置的几个。唯一的事实是在相互不同的从属权利要求中所述的特定方法不表示不能有利地使用这些方法的组合。
Claims (10)
1.一种制造具有至少两个端子的非易失性存储器单元(10)的方法，可通过在所述端子之间施加电压以便将其阻抗从表示第一逻辑比特值的相对较高阻抗的第一阻抗改变为表示第二逻辑比特值的相对较低的第二阻抗，对所述存储器单元(10)进行编程，所述方法包括以下步骤：形成包括多层材料的叠层，所述叠层包括第一导电材料层(12)、第二导电材料层(14)、和位于所述第一导电材料层(12)和所述第二导电材料层(14)之间的绝缘材料层(16)，所述第二导电材料(14)包括稳定的化合物，所述绝缘材料层(16)使得向所述单元(10)施加所述电压引起所述绝缘材料层(16)的局部击穿，所述方法还包括以下步骤：选择所述第一和第二导电材料层(12、14)，使得通过所述绝缘材料层(16)的所述局部击穿产生的热激发所述第一和第二导电材料层(12、14)之间的放热化学反应，从而在所述存储器单元(10)中产生足够的能量(20)以改变所述叠层的所述第一和第二导电材料层(12、14)以及所述绝缘材料层(16)中的一个的至少一部分的状态，在所述端子之间产生稳定的短路，并将所述存储器单元(10)的阻抗从相对较高阻抗的所述第一阻抗改变为相对较低阻抗的所述第二阻抗，其中，将非晶相变材料层(36)设置在端子之间，选择所述非晶相变材料层(36)使得作为放热化学反应的结果在单元(10)中产生的能量(20)引起所述非晶相变材料改变为导电晶态相变材料(38)，从而在端子之间产生短路。
2.根据权利要求1所述的方法，其中作为所述能量(20)取决于第一和第二导电材料层(12、14)的材料之间的Gibbs自由能的差别，并且相应地选择第一和第二导电材料层(12、14)的材料。
3.根据权利要求1所述的方法，其中所述第二导电材料是稳定的化合物。
4.根据权利要求3所述的方法，其中所述第二导电材料包括RuO2、In2O3、NiO、ZnO、Ag2O或IrO2。
5.根据权利要求3所述的方法，其中所述绝缘材料层(16)是第一导电材料层(12)的金属的天然或特制氧化物或氮化物，或Si材料。
6.根据权利要求1所述的方法，其中所述第一导电材料层(12)包括一种或更多金属。
7.根据权利要求1所述的方法，其中作为第一和第二导电材料层(12、14)之间的放热化学反应的结果，在第一和第二导电材料层(12、14)之间产生短路。
8.一种非易失性存储器单元(10)，具有至少两个端子，并且可通过在所述端子施加电压，以便将其阻抗从表示第一逻辑比特值的相对较高阻抗的第一阻抗改变为表示第二逻辑比特值的相对较低阻抗的第二阻抗，对所述存储器单元(10)进行编程，所述存储器单元(10)包括：包括多个材料层的叠层，所述多个材料层包括涂敷有第二导电材料层(14)的第一导电材料层(12)、并且其间具有绝缘材料层(16)，所述第二导电材料层(14)包括稳定化合物，其中向所述存储器单元(10)施加所述电压引起所述绝缘材料层(16)的局部击穿，选择所述第一和第二导电材料层，使得通过所述绝缘材料层(16)的局部击穿产生的热(20)开始所述第一和第二导电材料层之间的放热化学反应，以便在所述存储器单元(10)中产生足够的能量以改变所述存储器单元(10)的所述第一和第二导电材料层(12、14)以及所述绝缘材料层(16)中的一个的至少一部分的状态或化学成分，在所述端子之间产生稳定的短路，并将所述存储器单元的阻抗从相对较高阻抗的所述第一阻抗减小为相对较低阻抗的所述第二阻抗，其中，一非晶相变材料层(36)被设置在端子之间，所述非晶相变材料层(36)被选择使得作为放热化学反应的结果在存储器单元(10)中产生的能量(20)引起所述非晶相变材料改变为导电晶态相变材料(38)，从而在端子之间产生短路。
9.一种存储器元件，所述存储器元件包括根据权利要求8所述的存储器单元(10)，所述存储器元件沉积在与晶体管(42)相连的通孔(40)上。
10.一种存储器设备，包括由根据权利要求8所述的存储器单元所组成的阵列，连接在选择线、行和列电压线之间。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP05104378.4 | 2005-05-24 | ||
| EP05104378 | 2005-05-24 | ||
| PCT/IB2006/051406 WO2006126110A1 (en) | 2005-05-24 | 2006-05-04 | Anti-fuse memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101180684A CN101180684A (zh) | 2008-05-14 |
| CN101180684B true CN101180684B (zh) | 2011-03-30 |
Family
ID=36808848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006800180027A Expired - Fee Related CN101180684B (zh) | 2005-05-24 | 2006-05-04 | 反熔丝存储装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7923813B2 (zh) |
| EP (1) | EP1889262B1 (zh) |
| JP (1) | JP2008543040A (zh) |
| KR (1) | KR20080012989A (zh) |
| CN (1) | CN101180684B (zh) |
| AT (1) | ATE543186T1 (zh) |
| TW (1) | TW200713290A (zh) |
| WO (1) | WO2006126110A1 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008021073A2 (en) * | 2006-08-07 | 2008-02-21 | University Of Massachusetts | Nanoheater elements, systems and methods of use thereof |
| WO2008075315A2 (en) * | 2006-12-20 | 2008-06-26 | Nxp B.V. | Brazed flip-chip mounting of integrated circuits |
| JP5291905B2 (ja) * | 2007-08-24 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 記憶装置 |
| KR100979348B1 (ko) * | 2008-03-13 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 및 그 제조 방법 |
| WO2010090002A1 (ja) * | 2009-02-04 | 2010-08-12 | パナソニック株式会社 | 不揮発性記憶素子 |
| US8467215B2 (en) * | 2010-01-29 | 2013-06-18 | Brigham Young University | Permanent solid state memory |
| KR101128896B1 (ko) * | 2010-09-14 | 2012-03-27 | 주식회사 하이닉스반도체 | 반도체 소자의 안티퓨즈 및 그 제조 방법 |
| US9842802B2 (en) | 2012-06-29 | 2017-12-12 | Qualcomm Incorporated | Integrated circuit device featuring an antifuse and method of making same |
| US9502424B2 (en) * | 2012-06-29 | 2016-11-22 | Qualcomm Incorporated | Integrated circuit device featuring an antifuse and method of making same |
| US9224945B2 (en) * | 2012-08-30 | 2015-12-29 | Micron Technology, Inc. | Resistive memory devices |
| EP3123509B1 (en) | 2014-03-24 | 2021-06-23 | Intel Corporation | Antifuse element using spacer breakdown |
| US9431354B2 (en) * | 2014-11-06 | 2016-08-30 | International Business Machines Corporation | Activating reactions in integrated circuits through electrical discharge |
| US11189357B1 (en) | 2020-08-10 | 2021-11-30 | Nanya Technology Corporation | Programmable memory device |
| CN117334665A (zh) * | 2022-06-24 | 2024-01-02 | 长鑫存储技术有限公司 | 半导体结构及其制造方法、存储器及其操作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298784A (en) * | 1992-03-27 | 1994-03-29 | International Business Machines Corporation | Electrically programmable antifuse using metal penetration of a junction |
| US5434432A (en) * | 1992-09-25 | 1995-07-18 | Texas Instruments Incorporated | Antifuse device for controlling current in a circuit using an antifuse |
| US5714795A (en) * | 1994-11-11 | 1998-02-03 | Tadahiro Ohmi | Semiconductor device utilizing silicide reaction |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3959799A (en) * | 1974-09-09 | 1976-05-25 | International Business Machines Corporation | Information storage by laser beam initiated reactions |
| US5296716A (en) * | 1991-01-18 | 1994-03-22 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom |
| US5120679A (en) * | 1991-06-04 | 1992-06-09 | Vlsi Technology, Inc. | Anti-fuse structures and methods for making same |
| US5290734A (en) * | 1991-06-04 | 1994-03-01 | Vlsi Technology, Inc. | Method for making anti-fuse structures |
| WO1993005514A1 (en) * | 1991-09-04 | 1993-03-18 | Vlsi Technology, Inc. | Anti-fuse structures and methods for making same |
| US5308795A (en) * | 1992-11-04 | 1994-05-03 | Actel Corporation | Above via metal-to-metal antifuse |
| US5387311A (en) * | 1993-02-16 | 1995-02-07 | Vlsi Technology, Inc. | Method for manufacturing anti-fuse structures |
| US5463244A (en) * | 1994-05-26 | 1995-10-31 | Symetrix Corporation | Antifuse programmable element using ferroelectric material |
| US6090701A (en) * | 1994-06-21 | 2000-07-18 | Kabushiki Kaisha Toshiba | Method for production of semiconductor device |
| US5493146A (en) * | 1994-07-14 | 1996-02-20 | Vlsi Technology, Inc. | Anti-fuse structure for reducing contamination of the anti-fuse material |
| US5495436A (en) * | 1995-01-13 | 1996-02-27 | Vlsi Technology, Inc. | Anti-fuse ROM programming circuit |
| US5741720A (en) * | 1995-10-04 | 1998-04-21 | Actel Corporation | Method of programming an improved metal-to-metal via-type antifuse |
| US5793094A (en) * | 1995-12-28 | 1998-08-11 | Vlsi Technology, Inc. | Methods for fabricating anti-fuse structures |
| US5789795A (en) * | 1995-12-28 | 1998-08-04 | Vlsi Technology, Inc. | Methods and apparatus for fabricationg anti-fuse devices |
| US6147395A (en) * | 1996-10-02 | 2000-11-14 | Micron Technology, Inc. | Method for fabricating a small area of contact between electrodes |
| US6553911B1 (en) * | 1997-04-30 | 2003-04-29 | Erico International Corporation | Exothermic reactions and methods |
| US6016001A (en) * | 1997-06-18 | 2000-01-18 | Vlsi Technology, Inc. | Metal to amorphous silicon to metal anti-fuse structure |
| US6416929B2 (en) * | 1997-10-17 | 2002-07-09 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Memory member |
| US6156588A (en) * | 1998-06-23 | 2000-12-05 | Vlsi Technology, Inc. | Method of forming anti-fuse structure |
| US6737686B2 (en) * | 2002-06-13 | 2004-05-18 | Hewlett-Packard Development Company, L.P. | Non-volatile programmable memory device |
| US6873541B2 (en) * | 2003-06-09 | 2005-03-29 | Macronix International Co., Ltd. | Nonvolatile memory programmble by a heat induced chemical reaction |
-
2006
- 2006-05-04 JP JP2008512960A patent/JP2008543040A/ja not_active Withdrawn
- 2006-05-04 CN CN2006800180027A patent/CN101180684B/zh not_active Expired - Fee Related
- 2006-05-04 KR KR1020077029981A patent/KR20080012989A/ko not_active Application Discontinuation
- 2006-05-04 AT AT06728122T patent/ATE543186T1/de active
- 2006-05-04 EP EP06728122A patent/EP1889262B1/en not_active Not-in-force
- 2006-05-04 US US11/914,662 patent/US7923813B2/en not_active Expired - Fee Related
- 2006-05-04 WO PCT/IB2006/051406 patent/WO2006126110A1/en active Application Filing
- 2006-05-19 TW TW095118004A patent/TW200713290A/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298784A (en) * | 1992-03-27 | 1994-03-29 | International Business Machines Corporation | Electrically programmable antifuse using metal penetration of a junction |
| US5434432A (en) * | 1992-09-25 | 1995-07-18 | Texas Instruments Incorporated | Antifuse device for controlling current in a circuit using an antifuse |
| US5714795A (en) * | 1994-11-11 | 1998-02-03 | Tadahiro Ohmi | Semiconductor device utilizing silicide reaction |
Non-Patent Citations (2)
| Title |
|---|
| JP特开平7-176703A 1995.07.14 |
| JP特开平7-297293A 1995.11.10 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1889262A1 (en) | 2008-02-20 |
| CN101180684A (zh) | 2008-05-14 |
| ATE543186T1 (de) | 2012-02-15 |
| JP2008543040A (ja) | 2008-11-27 |
| US20090072212A1 (en) | 2009-03-19 |
| TW200713290A (en) | 2007-04-01 |
| KR20080012989A (ko) | 2008-02-12 |
| US7923813B2 (en) | 2011-04-12 |
| EP1889262B1 (en) | 2012-01-25 |
| WO2006126110A1 (en) | 2006-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101180684B (zh) | 反熔丝存储装置 | |
| KR100796430B1 (ko) | 메모리를 위한 상 변화 액세스 디바이스 | |
| US7233017B2 (en) | Multibit phase change memory device and method of driving the same | |
| KR101694561B1 (ko) | 유전체 메모리 소자를 가진 메모리 셀 | |
| US7391050B2 (en) | Phase change memory device with thermal insulating layers | |
| CN100559605C (zh) | 具有直径控制的接触的多位相变随机存取存储器(pram)及其制造和编程方法 | |
| US8067815B2 (en) | Aluminum copper oxide based memory devices and methods for manufacture | |
| US7667998B2 (en) | Phase change memory device and method of forming the same | |
| CN100481552C (zh) | 相变元件及其制造方法与相变存储单元 | |
| US20050269667A1 (en) | Process for manufacturing integrated resistor and phase-change memory element including this resistor | |
| US20060077706A1 (en) | Multilevel phase-change memory, operating method and manufacture method thereof | |
| JP4437479B2 (ja) | 相変化メモリ素子 | |
| JP2008053494A (ja) | 半導体装置及びその製造方法 | |
| US8293650B2 (en) | Phase change memory device in which a phase change layer is stably formed and prevented from lifting and method for manufacturing the same | |
| US9343676B2 (en) | Heating phase change material | |
| JP2009239148A (ja) | 不揮発性記憶装置及びその製造方法 | |
| CN101369628A (zh) | 相变化内存 | |
| KR100687757B1 (ko) | 멀티비트 상변화 메모리 및 이를 이용한 동작방법 | |
| JP2009117854A (ja) | 相変化メモリ素子、相変化チャンネルトランジスタおよびメモリセルアレイ | |
| US20240099168A1 (en) | Phase change memory cell | |
| US20230134585A1 (en) | Semiconductor memory device | |
| US20240099164A1 (en) | Phase change memory cell | |
| US8026123B2 (en) | Integrated circuit including a memory apparatus and production method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110330 Termination date: 20190504 |