CN101184363A - 具有埋置电阻器的印刷电路板及其制备方法 - Google Patents

具有埋置电阻器的印刷电路板及其制备方法 Download PDF

Info

Publication number
CN101184363A
CN101184363A CNA200710164266XA CN200710164266A CN101184363A CN 101184363 A CN101184363 A CN 101184363A CN A200710164266X A CNA200710164266X A CN A200710164266XA CN 200710164266 A CN200710164266 A CN 200710164266A CN 101184363 A CN101184363 A CN 101184363A
Authority
CN
China
Prior art keywords
resistor
pcb
circuit pattern
electrode slice
electric conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710164266XA
Other languages
English (en)
Other versions
CN101184363B (zh
Inventor
朴华仙
金泰义
洪种国
白尚津
金弘源
郑珍守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN101184363A publication Critical patent/CN101184363A/zh
Application granted granted Critical
Publication of CN101184363B publication Critical patent/CN101184363B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本申请披露了一种具有埋置电阻器的印刷电路板(PCB)及其制备方法，其中通过用抗氧化导电材料填充形成在电极片上的通路孔来形成接触垫片，以及在接触垫片上形成电阻器。因此，利用由抗氧化导电材料制成的接触垫片可以防止在电极片和电阻器之间发生侵蚀，并且还可以实现电路之间的连接。此外，在平面上形成的电阻器可归因于电极片而没有任何高度差异，因而可以大大地减小埋置电阻器的电阻值之间的差异。

Description

具有埋置电阻器的印刷电路板及其制备方法
相关申请的交叉参考
本申请要求于2006年11月13日提交的题为“具有埋置电阻器的印刷电路板及其制备方法(Printed Circuit Board HavingEmbedded Resistor and Method of Manufacturing the Same)”的韩国专利申请第10-2006-0111733号的优先权，其全部内容以引用方式结合于本申请。
技术领域
本发明一般地涉及一种具有埋置(或嵌入)电阻器的印刷电路板及其制备方法。更具体地说，本发明涉及一种具有埋置电阻器的印刷电路板及其制备方法，其中通过用抗氧化导电材料填充在电极片上形成的通路孔来形成接触垫片，并且在接触垫片上形成电阻器，因此不仅减小了埋置电阻器的电阻值之间的差异，而且可防止在电极片和电阻器之间发生侵蚀。
背景技术
在包括最近的便携式电子装置的电子产品中，来自用户的各种要求正在增加。尤其是，用户对多功能、小尺寸和轻质、高速、低价格、移动更方便、实时无线连接于因特网、精细设计等的要求引起开发商、设计者以及制造商在制造高质量产品中感到很大的负担。这样的增加的竞争导致竞争制造商要时常销售新的型号。这再次增加了所有有关人员的负担。
当产品的功能以这种方式变得多样化时，相对于集成电路(IC)数目的增加，无源元件的数目会增加，因而便携式终端的尺寸也会增加。通常，在电子装置中，许多有源元件和许多无源元件安装在电路板的表面上。为了方便有源元件之间的信号传输，以离散片状电阻器的形式表面安装了大量的无源元件。
作为实现电子系统的高密度安装的努力的一部分，许多有关的制造商正在进行埋置印刷电路板(PCB)的开发。埋置在这样的板中的无源元件根据类型可分为电阻器R、感应器L以及电容器C，而埋置元件根据尺寸和形式可分为现有的薄无源元件、利用印刷或溅射形成的薄膜元件、以及基于电镀的电镀型元件。然而，离散片状电阻器，即，无源元件在满足使单独使用的电子产品轻、薄、短以及小的趋势的能力方面有限，具有空间使用的问题，以及具有成本增加的缺点。
因此，已经进行各种尝试在板中埋置厚度为15-25μm的薄膜型电阻器，其属于无源元件。为了在板中埋置这样的薄膜型电阻器，采用了一些方法如丝网印刷、溅射以及电镀。尤其是，丝网印刷是有利的，因为可以减少元件安装过程的数目并且可以降低成本。此外，丝网印刷是有利的，因为可以改善接触的可靠性，可以实现轻质，以及可以减少环境负载，这是由于减少了焊接接缝的数目。
利用现有印刷技术用于在PCB中埋置电阻器的技术包括各种形式和方法。根据现有技术的一种具体实施方式，如图2A和图2B所示，通过在绝缘板6上形成电极片1和2并在电极片1和2之间印刷电阻器糊来形成电阻器5，该电极片1和2彼此隔开并利用感光耐蚀膜3作为保护层。然而，现有技术是有问题的，因为归因于电极片1和2和绝缘板6之间的高度差异导致电阻器5的可印刷性较差，以致其形成的形状变得不规则，从而导致在电阻值之间的差异增加。当在通过印刷已形成电阻器糊(如上所述)以后测量电阻值时，则如果电阻值比目标电阻值更大或小得多在进行激光微调时就会出现问题。当印刷电阻器的电阻值较大时不能进行微调，并且当印刷电阻器的电阻值非常小时则可以引起其可靠性的问题。这样的误差导致产率下降、缺陷发生率增加并最终降低产品性能，因而它被认为是最迫切需要改善的因素。
发明内容
因此，为了解决上述问题，已持续进行了广泛的研究。作为其结果，通过用抗氧化导电材料填充在电极片上形成的通路孔来形成接触垫片，以及在接触垫片上形成电阻器，因而可以在高可靠性和没有误差或大偏差的情况下制备具有所希望尺寸的埋置电阻器。基于此，完成了本发明。
因此，本发明的一个方面是提供一种具有埋置(或嵌入)电阻器的PCB及其制备方法，其中形成的电阻器可归因于电极片而在其高度上没有任何差异，因而减小了埋置电阻器的电阻值之间的差异。
本发明的另一个方面是提供一种具有埋置(或嵌入)电阻器的PCB及其制备方法，其不仅可以防止在电极片和电阻器之间发生侵蚀，而且可以在高精度和高可靠性的情况下实现所希望的电阻值。
为了达到上述目的，本发明提供了一种具有埋置(或嵌入)电阻器的PCB，包括(a)多个电路层，这些电路层包括电路图案，而电路图案包括在内电路层上形成的电极片；(b)多个位于分别的电路层之间的绝缘层；(c)多个通路孔，其形成在绝缘层中以使可以进行层间电连接；(d)接触垫片，其通过用抗氧化导电材料填充形成在电极片上的通路孔而形成；以及(e)与电极片相连的电阻器，并且如此形成以致每个电阻器的末端在接触垫片的表面连接至彼此隔开的两个分别的接触垫片，每个电阻器的末端在与电极片接触的接触垫片的表面的相对侧，因而在相同平面进行连接。
抗氧化导电材料可以是Ag糊。
优选通过电阻器材料的丝网印刷来形成电阻器，并且电阻器材料优选为碳基糊。
此外，本发明提供了一种制备具有埋置(或嵌入)电阻器的PCB的方法，该方法包括(a)提供PCB，在其上形成有包括电极片的内层电路图案；(b)在PCB上层压绝缘层；(c)在电极片上形成第一通路孔并在内层电路图案上的预定位置同时形成第二通路孔；(d)通过用抗氧化导电材料填充第一通路孔并压平抗氧化导电材料来形成用于连接电极片和电阻器的接触垫片；(e)形成电阻器以使每个电阻器的末端连接至彼此隔开的两个分别的接触垫片；(f)在其中形成有第二通路孔的PCB上形成电路图案；以及(g)在步骤(f)获得的PCB上层压绝缘层，并形成外层电路图案。
此外，本发明提供了一种制备具有埋置(或嵌入)电阻器的印刷电路板的方法，该方法包括(a)提供PCB，在其上形成有包括电极片的内层电路图案；(b)在PCB上层压绝缘层；(c)在电极片上形成第一通路孔；(d)通过用抗氧化导电材料填充第一通路孔并压平抗氧化导电材料来形成用于连接电极片和电阻器的接触垫片；(e)形成电阻器以使每个电阻器的末端连接至彼此隔开的两个分别的接触垫片；(f)在内层电路图案上的预定位置形成第二通路孔；(g)在其中形成有第二通路孔的PCB上形成电路图案；以及(h)在步骤(g)获得的PCB上层压绝缘层，并形成外层电路图案。
优选地，利用丝网印刷进行抗氧化导电材料的填充。
可以通过机械抛光方法、化学抛光方法、或化学机械抛光方法来进行压平。
当可以进一步包括垫片时，利用在第一种方法的步骤(f)形成的或在第二种方法的步骤(g)形成的电路图案，进行激光微调。
附图说明
根据以下结合附图的详细描述，将会更清楚地理解本发明的上述和其它目的、特点和优点，其中：
图1A至图1H是截面图，其示意性地示出了根据本发明一种优选的具体实施方式制备具有埋置(或嵌入)电阻器的PCB的方法；以及
图2A和图2B是截面图，其示意性地示出了根据现有技术一种具体实施方式制备具有埋置(或嵌入)电阻器的板的方法。
具体实施方式
下面参照附图对本发明进行详细描述。
图1A至图1H示意性地示出了根据本发明一种优选的具体实施方式制备具有埋置电阻器的PCB的方法。
首先，制备树脂板101，其通常用于本领域并在其两个表面上层压(layer)有导电金属层102(参照图1A)。虽然，在本发明附图中，导电金属层102显示为层压在PCB的两个表面上，但当需要时，也可以在PCB两个表面的任一表面上进行选择性层压过程(layering process)。虽然导电金属层102并不限于任何具体的材料，只要该材料是本领域熟知的，但铜Cu通常用于导电金属层102。所有树脂板，只要它们是本领域熟知的，可以用作树脂板101，即，树脂板101并不限于任何具体的板。
其后，利用电路形成方法，例如，利用本领域熟知的曝光/显影和蚀刻方法，对导电金属层102进行图案化，并因此形成包括电极片103的内层电路图案104(参照图1B)。
接着，将绝缘层105层压在其上形成有内层图案104的PCB上(参照图1C)。所有绝缘层，只要它们在本领域是熟知的，都可以用作绝缘层105，即，绝缘层105并不限于任何具体的绝缘层。尤其是，有利的是，使用树脂材料，如ABF，其具有极好的平整度并通过将电阻器材料的流动(flow)减至最小而使其形状能够保持一致，因而在其后的过程中能够依据电阻器的设计尺寸来高精确度地预测实际获得的电阻器。
其后，通过一般的通路形成方法来处理电极片103上的绝缘层105，因而形成第一通路孔106(参照图1D)。在这种情况下，可以在电路图案103和104上的预定位置并与第一通路孔106同时形成第二通路孔109，但本发明附图示出的是仅通过其后的步骤形成第二通路孔109的情况。
利用丝网印刷并用抗氧化导电材料，优选Ag糊，来填充第一通路孔106(参照图1E)。在这种情况下，通过本领域熟知的机械抛光方法、化学抛光方法或化学机械抛光方法，如抛光，来压平印刷至突出通路孔106外面的导电材料，因而形成用于连接电极片103和电阻器108的接触垫片107。如上所述形成的接触垫片107的作用不仅是只连接电极片103和电阻器108，而且防止在电极片103和电阻器108之间发生侵蚀。
接着，将电阻器108形成至所希望的尺寸，以致每个电阻器的末端连接于如上所述形成的并彼此隔开的两个分别的接触垫片107(参照图1F)。在这种情况下，为了经济效率、工艺效率以及可靠性起见，优选的通过电阻器材料如碳基糊的丝网印刷来形成具有预定尺寸的电阻器108，但本发明并不仅仅局限于此。因此，现有技术具有的缺点在于垫片之间存在高度差异，因而大大地影响电阻值之间的差异，但本发明可以防止电阻值之间出现差异，因为这样的高度差异根本不会发生。
其后，通过在电路图案103和104上的预定位置处理绝缘层105来形成能够进行层间电连接的第二通路孔109(参照图1F)，接着通过一般的导电金属电镀/图案化方法形成电路图案110和111(参照图1G)。当需要时，利用此步骤中形成的电路图案110作为垫片，可以进一步进行一般的激光微调步骤。
其后，借助于层压绝缘层112的一般方法和一般的电路形成方法，形成外层电路图案113，来制备具有埋置电阻器的最终的PCB。
当需要时，可以改变在内层中以及在外层上形成的电路层的数目。
如此，本发明使用了用抗氧化导电材料填充在电极片上形成的通路孔、形成接触垫片、以及在接触垫片上形成电阻器的方法，以致利用由抗氧化导电材料制成的接触垫片它可以不仅实现电路之间的连接而且防止电极片和电阻器之间发生侵蚀。尤其是，电阻器是如此形成的，以致每个电阻器的末端在接触垫片的表面连接至彼此隔开的两个分别的接触垫片，每个电阻器的末端在与电极片接触的接触垫片的表面的相对侧，因而在相同平面进行连接而没有任何高度差异，以致可以消除通常由于高度差异所产生的不规则电阻，从而可以很大程度上减小埋置电阻器的电阻值之间的差异。
虽然如上所述参照优选的具体实施方式对本发明进行了详细描述，但这仅是用于详细描述本发明的示例性具体实施方式，而根据本发明的具有埋置电阻器的PCB及其制备方法并不限于此。显而易见，本领域普通技术人员在本发明的技术精神范围内可以进行各种变化和更改。
如上所述，根据本发明，通过用抗氧化导电材料填充在电极片上形成的通路孔来形成接触垫片，以及在接触垫片上形成电阻器，以致可以预测所设计电阻器的宽度和尺寸，这是因为在垫片之间没有高度差异。此外，可以省去无电电镀工艺，其一般用来制作导电材料如Ag糊，因此可以获得降低成本的优点。
虽然为了说明的目的已披露了本发明的优选实施方式，但本领域技术人员应当理解，在不偏离如所附权利要求披露的本发明的范围和精神的情况下，各种更改、添加以及替代是可能的。

Claims (18)

1.一种具有埋置电阻器的印刷电路板(PCB)，包括：
(a)多个电路层，所述电路层包括电路图案，而所述电路图案包括在内电路层上形成的电极片；
(b)多个位于分别的电路层之间的绝缘层；
(c)多个形成在所述绝缘层中的通路孔，以使能够进行层间电连接；
(d)接触垫片，通过用抗氧化导电材料填充形成在所述电极片上的所述通路孔而形成；以及
(e)与所述电极片相连的电阻器，并且如此形成使得每个电阻器的末端在所述接触垫片的表面连接至彼此隔开的两个分别的接触垫片，所述每个电阻器的末端在与所述电极片接触的所述接触垫片的表面的相对侧，因而在相同平面进行连接。
2.根据权利要求1所述的PCB，其中，所述抗氧化导电材料是Ag糊。
3.根据权利要求1所述的PCB，其中，通过电阻器材料的丝网印刷来形成所述电阻器。
4.根据权利要求3所述的PCB，其中，所述电阻器材料是碳基糊。
5.一种制备具有埋置电阻器的PCB的方法，所述方法包括：
(a)提供PCB，在其上形成有包括电极片的内层电路图案；
(b)在所述PCB上层压绝缘层；
(c)在所述电极片上形成第一通路孔并在所述内层电路图案上的预定位置同时形成第二通路孔；
(d)通过用抗氧化导电材料填充所述第一通路孔并压平所述抗氧化导电材料来形成用于连接所述电极片和电阻器的接触垫片；
(e)形成所述电阻器以使每个电阻器的末端连接至彼此隔开的两个分别的接触垫片；
(f)在其中形成有所述第二通路孔的所述PCB上形成电路图案；以及
(g)在步骤(f)获得的所述PCB上层压绝缘层，并形成外层电路图案。
6.根据权利要求5所述的方法，其中，所述抗氧化导电材料是Ag糊。
7.根据权利要求5所述的方法，其中，所述填充所述抗氧化导电材料是利用丝网印刷进行的。
8.根据权利要求5所述的方法，其中，所述压平是通过机械抛光方法、化学抛光方法、或化学机械抛光方法进行的。
9.根据权利要求5所述的方法，其中，所述形成所述电阻器是通过电阻器材料的丝网印刷进行的。
10.根据权利要求9所述的方法，其中，所述电阻器材料是碳基糊。
11.根据权利要求5所述的方法，进一步包括利用在步骤(f)形成的所述电路图案作为垫片进行激光微调。
12.一种制备具有埋置电阻器的印刷电路板的方法，所述方法包括：
(a)提供PCB，在其上形成有包括电极片的内层电路图案；
(b)在所述PCB上层压绝缘层；
(c)在所述电极片上形成第一通路孔；
(d)通过用抗氧化导电材料填充所述第一通路孔并压平
所述抗氧化导电材料来形成用于连接所述电极片和电阻器的接触垫片；
(e)形成所述电阻器以使每个电阻器的末端连接至彼此隔开的两个分别的接触垫片；
(f)在所述内层电路图案上的预定位置形成第二通路孔；
(g)在其中形成有所述第二通路孔的所述PCB上形成电路图案；以及
(h)在步骤(g)获得的所述PCB上层压绝缘层，并形成外层电路图案。
13.根据权利要求12所述的方法，其中，所述抗氧化导电材料是Ag糊。
14.根据权利要求12所述的方法，其中，所述填充所述抗氧化导电材料是利用丝网印刷进行的。
15.根据权利要求12所述的方法，其中，所述压平是通过机械抛光方法、化学抛光方法、或化学机械抛光方法进行的。
16.根据权利要求12所述的方法，其中，所述形成所述电阻器是通过电阻器材料的丝网印刷进行的。
17.根据权利要求16所述的方法，其中，所述电阻器材料是碳基糊。
18.根据权利要求12所述的方法，进一步包括利用在步骤(g)形成的所述电路图案作为垫片进行激光微调。
CN200710164266XA 2006-11-13 2007-10-17 具有埋置电阻器的印刷电路板及其制备方法 Expired - Fee Related CN101184363B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060111733A KR100789529B1 (ko) 2006-11-13 2006-11-13 내장형 저항을 갖는 인쇄회로기판 및 그 제조방법
KR10-2006-0111733 2006-11-13
KR1020060111733 2006-11-13

Publications (2)

Publication Number Publication Date
CN101184363A true CN101184363A (zh) 2008-05-21
CN101184363B CN101184363B (zh) 2010-06-23

Family

ID=39148202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710164266XA Expired - Fee Related CN101184363B (zh) 2006-11-13 2007-10-17 具有埋置电阻器的印刷电路板及其制备方法

Country Status (3)

Country Link
US (2) US20080110669A1 (zh)
KR (1) KR100789529B1 (zh)
CN (1) CN101184363B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107770959A (zh) * 2017-09-28 2018-03-06 衢州顺络电路板有限公司 埋嵌电阻设计的印制线路板及其制造方法
WO2019105033A1 (zh) * 2017-11-30 2019-06-06 广州兴森快捷电路科技有限公司 埋置元件电路板的制作方法及埋置元件电路板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9763329B1 (en) 2016-03-11 2017-09-12 Apple Inc. Techniques for observing an entire communication bus in operation
TWI780935B (zh) * 2021-09-29 2022-10-11 欣興電子股份有限公司 於電路板上形成電阻的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909680A (en) * 1973-02-16 1975-09-30 Matsushita Electric Ind Co Ltd Printed circuit board with silver migration prevention
JPH0834341B2 (ja) * 1989-08-31 1996-03-29 株式会社村田製作所 厚膜抵抗体付回路基板の製造方法
JPH0636902A (ja) 1992-07-13 1994-02-10 Asahi Chem Ind Co Ltd ポリマー型抵抗体ペースト
JP3237258B2 (ja) * 1993-01-22 2001-12-10 株式会社デンソー セラミック多層配線基板
WO1996022008A1 (fr) * 1995-01-10 1996-07-18 Hitachi, Ltd. Appareil electronique a faible interference electromagnetique, carte de circuit a faible interference electromagnetique et procede de fabrication de la carte de circuit a faible interference
JPH09321404A (ja) 1996-05-31 1997-12-12 Hitachi Aic Inc プリント配線板
US6446317B1 (en) * 2000-03-31 2002-09-10 Intel Corporation Hybrid capacitor and method of fabrication therefor
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
JP2003115664A (ja) * 2001-10-05 2003-04-18 Matsushita Electric Ind Co Ltd 電圧変換モジュール
KR100585203B1 (ko) 2004-02-27 2006-06-01 대덕전자 주식회사 인쇄 회로 기판에 있어서 매립형 저항 제작 방법
JP4396426B2 (ja) * 2004-07-08 2010-01-13 凸版印刷株式会社 抵抗素子及びその抵抗素子を内蔵した多層プリント配線板
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
KR100667915B1 (ko) 2004-12-30 2007-01-11 매그나칩 반도체 유한회사 반도체 소자의 박막 레지스터 형성 방법
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107770959A (zh) * 2017-09-28 2018-03-06 衢州顺络电路板有限公司 埋嵌电阻设计的印制线路板及其制造方法
WO2019105033A1 (zh) * 2017-11-30 2019-06-06 广州兴森快捷电路科技有限公司 埋置元件电路板的制作方法及埋置元件电路板

Also Published As

Publication number Publication date
US20100269335A1 (en) 2010-10-28
US8166653B2 (en) 2012-05-01
KR100789529B1 (ko) 2007-12-28
CN101184363B (zh) 2010-06-23
US20080110669A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
CN100372103C (zh) 倒装球栅阵列封装基板及其制作工艺
US11297720B2 (en) Printed circuit board and method of fabricating the same
CN100558222C (zh) 多层布线板及其制造方法
CN101594754A (zh) 制作印刷布线板的方法和导电粘合剂
CN101184363B (zh) 具有埋置电阻器的印刷电路板及其制备方法
US20090316329A1 (en) Chip component and method for producing the same and component built-in module and method for producing the same
CN102648670B (zh) 印刷电路板及其制造方法
US9642246B2 (en) Printed circuit board and the method for manufacturing the same
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
CN104254213A (zh) 多层电路板及其制作方法
CN204425778U (zh) 一种埋电阻刚挠结合印制电路板
CN101420821A (zh) 印刷电路板及其制造方法
KR20090020208A (ko) 인쇄회로기판 제조방법
CN107484360B (zh) 一种印刷电路板的制作方法、印刷电路板及移动终端
CN216291577U (zh) 一种多层电路板
TW459316B (en) Substrate with wiring layers and method thereof
CN204425789U (zh) 一种埋电容刚挠结合印制电路板
CN2922382Y (zh) 一种表面安装的印制电路板电路模块
CN204859751U (zh) 一种多层电路板的板间导通结构
CN101325843B (zh) 制造印刷电路板用浆料凸块的方法
US20050062587A1 (en) Method and structure of a substrate with built-in via hole resistors
CN204425779U (zh) 一种埋电容埋电阻刚挠结合印制电路板
CN102647853A (zh) 高精度贯孔电阻印制板及其制作方法
US20030064325A1 (en) Method of manufacturing printed circuit board having wiring layers electrically connected via solid cylindrical copper interconnecting bodies

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20141017

EXPY Termination of patent right or utility model