CN101189683A - 用于编程存储器阵列的方法和设备 - Google Patents

用于编程存储器阵列的方法和设备 Download PDF

Info

Publication number
CN101189683A
CN101189683A CNA2006800199803A CN200680019980A CN101189683A CN 101189683 A CN101189683 A CN 101189683A CN A2006800199803 A CNA2006800199803 A CN A2006800199803A CN 200680019980 A CN200680019980 A CN 200680019980A CN 101189683 A CN101189683 A CN 101189683A
Authority
CN
China
Prior art keywords
word line
programming
memory array
defective
detect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800199803A
Other languages
English (en)
Other versions
CN101189683B (zh
Inventor
本迪克·克莱韦兰
李泰元
于承恩
杨�嘉
李锋
杨晓宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sandy Technology Corp
SanDisk Technologies LLC
Original Assignee
SanDisk 3D LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk 3D LLC filed Critical SanDisk 3D LLC
Publication of CN101189683A publication Critical patent/CN101189683A/zh
Application granted granted Critical
Publication of CN101189683B publication Critical patent/CN101189683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM

Abstract

本发明揭示用于编程存储器阵列的方法和设备。在一个实施例中，在编程各个字线后，设法检测所述字线上的缺陷。如果检测到缺陷，那么用冗余字线修复所述字线。然后重新编程所述字线并重新检查是否有缺陷。在另一个实施例中，在编程各个字线后，设法检测所述字线上的缺陷。如果检测到缺陷，那么将所述字线与先前编程的相邻字线一起修复。在再一个实施例中，在编程各个字线后，设法检测所述字线和先前编程的相邻字线上的缺陷。如果在所述字线上检测到缺陷，那么用冗余字线修复所述字线和所述先前编程的相邻字线。

Description

用于编程存储器阵列的方法和设备
技术领域
背景技术
存储器单元，例如反熔丝一次编程(OTP)存储器单元，可含有在编程存储器阵列中的所有存储器单元后被激活的泄漏路径。泄漏路径的激活可由数种机制导致。举例来说，泄漏路径可由存在于直到反熔丝断裂才在电方面被人们察觉的位置上的缺陷造成。一旦所述反熔丝断裂并且形成细丝，那么此缺陷可在两个字线之间、两个位线之间或一个字线和一个位线之间提供短路。泄漏路径也可由经编程存储器单元的逆向泄漏的轻微改变而造成。尽管选择存储器单元时并非用于读取目的，但未选择的逆向泄漏增加断电泄漏并且可触发存储器单元的不正确读取。泄漏路径也可由高压编程期间局部加热或电迁移引发的弱缺陷泄漏中的轻微改变造成。此改变可足以在存储器读取期间局部降低读取电压或读取电流，导致读出不正确的值。所有这些机制中的一个共同之处是问题并不总能在编程存储器阵列的任何具体位期间检测到，而是可能在编程存储器阵列的数个位后检测到。
发明内容
本发明由随附权利要求界定，此部分中的所有内容均不应视为限定所述权利要求。
简要说来，下文所述优选实施例提供用于编程存储器阵列的方法和设备。在一个优选实施例中，编程存储器阵列中的字线。在编程各个字线后，设法检测所述字线上的缺陷。如果检测到缺陷，那么用冗余字线修复所述字线。然后将所述字线重新编程并重新检查是否有缺陷。在另一个优选实施例中，在编程各个字线后，设法检测所述字线上的缺陷。如果检测到缺陷，那么将所述字线与先前编程的相邻字线一起修复。在再一个优选实施例中，在编程各个字线后，设法检测所述字线和先前编程的相邻字线上的缺陷。如果在所述字线上检测到缺陷，那么用冗余字线修复所述字线和所述先前编程的相邻字线。本发明提供另外一些优选实施例中，每个本文所述优选实施例可单独使用或彼此间可组合使用。
现在将参照附图阐述所述优选实施例。
附图说明
图1为优选实施例的存储器装置的方块图。
图2为显示两个相邻字线中缺陷的影响的示图。
图3A-3D为优选实施例的两遍编程技术的示图。
图4A-4D为优选实施例的编程技术的示图，在所述编程技术中如果在给定字线上检测到缺陷，那么修复所述字线和先前编程的相邻字线。
图5A-5C为优选实施例的编程技术的示图，在所述编程技术中设法检测刚编程的字线以及先前编程的相邻字线上的缺陷。
具体实施方式
图1为优选实施例的存储器装置100的方块图。存储器装置100包括主存储器阵列110、冗余存储器阵列120和与主存储器阵列110和冗余存储器阵列120耦联的冗余控制逻辑部分130。主和冗余存储器阵列110、120各自包括相应的字线140、150和位线(未图示)，并且存储器单元形成于各存储器阵列110、120的字线140、150与位线的交叉处。主存储器阵列110、120也包括由冗余控制逻辑部分130使用的冗余指针160。虽然在图1中显示为分开的阵列，但主和冗余存储器阵列110、120可集成在一个存储器阵列中。在一个优选实施例中，存储器装置采用包括外部电连接器的模块式紧缩手持单元形式，例如存储器卡或棒，所述外部电连接器可与主机装置(例如数码相机、数码自动播放器或其他便携式消费产品)耦联。
主和冗余存储器阵列110、120各自包括多个存储器单元。所述存储器单元可采用任何适宜形式并且可为一次写入(即一次编程)、多次写入、或数次编程。所述存储器单元可呈单层构造(即两维阵列)或呈多个层彼此竖直堆叠于单个硅衬底上的构造(即三维阵列)，如颁予Johnson等人的美国专利第6,034,882号和颁予Knall等人的美国专利第6,420,215号中所述，所述两个专利案均让与本发明的受让人并且特此以引用方式并入。虽然优选地所述存储器单元包括半导体材料，但可使用其他材料，例如(但不限于)相变材料和非晶态固体以及那些用于MRAM和有机被动元件阵列的材料，如特此以引用方式并入的美国专利第6,055,180号中所述。重要的是应注意，除非在随附权利要求中明确提出，否则不应将随附权利要求视为规定存储器装置的具体类型(例如一次写入或多次写入)或存储器阵列的具体类型(例如二维或三维)。本发明将使用包括串联电容器和二极管的反熔丝存储器单元来举例说明这些优选实施例。在未经编程状态，所述反熔丝存储器单元不导电，因为无电流通过电容器。然而，当编程时，通过击穿电容器而形成细丝，并且，在编程状态，所述反熔丝存储器单元通过所述细丝导电。如背景技术中所述，主存储器阵列110中可存在缺陷。本文所述“缺陷”指使得泄漏路径激活而触发存储器单元的不正确读取的任何机制。缺陷包括(但不限于)存在于直到反熔丝存储器中的反熔丝断裂才在电方面被人们察觉的位置上的缺陷、导至未经选择的逆向泄漏而增加断电泄漏并触发存储器单元的不正确读取的缺陷、以及由高压编程期间的局部加热或电迁移诱发的缺陷。
图2显示多个字线(字线A、字线B、字线C)和位于两个存储器单元210、220之间的缺陷(显示为椭圆形200)。字线A与字线B相邻，而字线B与字线C相邻。此物理布置使得缺陷位于相邻字线A和B上。应注意，尽管所述缺陷显示于存储器单元中(在电容器与二极管之间)，但本文件将称所述缺陷位于字线A和B上(或字线A和B包括所述缺陷)，因为所述缺陷可激活泄漏路径而触发存储器单元沿所述字线的不正确读取。缺陷200可导致自存储器单元210、220读出不正确的数据，因为在编程存储器单元210、220后，缺陷200使字线A与字线B短接。当设法读取字线A上的存储器单元210时，将例如2V的读取电压施加至字线A，而其他的字线保持在例如0V。由于缺陷200导致短路，字线A将因与相邻字线B交战而得不到整个2V(尽管将其驱动至2V)。如图2所示，所述短路使字线A上的电压降低为1V(而非2V)而字线B上的电压升高为1V(而非0V)。1V的中间电压不足以在字线A的所有位中导电，沿字线A的存储器单元210可读取为未经编程而非经编程。同时，字线B上的中间电压1V可能足以使得意外地读取字线B上的数据而非字线A上的数据。
图1中的冗余控制逻辑部分130可用于使用冗余阵列120中的冗余阵列字线150来修复具有缺陷的主阵列字线140。(应注意，由冗余控制逻辑130提供的传输中的冗余方案也可用于检测其他类型的错误(即不是由“缺陷”导致的错误))。在此实施例中，主阵列110中的各主阵列字线140可存储冗余指针160来将字线140指派给冗余阵列120中的相应字线150。在生产拣选期间标记为坏的或在编程期间发现为坏的主阵列字线140可通过写入指向冗余阵列120中的行的冗余指针160来用冗余阵列120中的字线150替换。应注意，冗余阵列字线150可以任何期望方式与主阵列字线140相关联，例如通过使用直接映射、集合相关映射或完全相关映射算法，举例来说。
运行中，冗余控制逻辑部分130检测主阵列110中已编程的字线140上是否存在缺陷。如果在字线140上检测到缺陷，那么用冗余阵列120中的字线150修复字线140。当冗余阵列120中的代换字线150取代主阵列110中字线140的位置时，那么字线140被“修复”。冗余指针160存储在主阵列110中与坏字线140相关联的位置中。当接收到坏字线140的存储器地址连同读取或写入操作时，与字线140相关联的冗余指针160被读取并将冗余控制逻辑部分130指向冗余阵列120中的修复字线150。美国专利第6,868,022号、美国专利申请案第US 2003-0115518 A1号和美国专利申请案第11/024,516号提供优选和替代冗余方案的额外信息，所述专利和专利申请案均让于本发明的受让人并且特此以引用方式并入。
可使用各种机制来设法检测字线上的缺陷。在一个实施例中，将信息逐页写入至主存储器110，并且冗余控制逻辑部分130包括页缓冲器。(出于简便的目的，本文件将假定各字线可存储一页信息。当然，可使用其他构造方案。)运行时，在用存储在所述页缓冲器中的信息编程主阵列110中的各字线后，回读所述字线，并且将存储在所述字线中的信息与存储在所述页缓冲器中的信息进行比较。自所述字线回读的信息与存储在所述页缓冲器中的信息间的失配表明在所述字线上存在缺陷(或某另一类型的错误)。如上所述，如果在主阵列110的字线上检测到缺陷，那么用冗余阵列120中的冗余字线修复所述字线，并且将适宜的冗余指针160写在主阵列110中。(如上所述，代替或除在编程期间将字线标记为坏的(即“传输中的冗余”)外，可在生产拣选期间将字线标记为坏的。)
与检测影响多个字线的缺陷相关的一个困难是，只有在编程所述字线中的至少两个后才可检测所述缺陷。以图2中所示缺陷200为例，只有在编程字线B后才能观察到字线A上的缺陷200。在编程字线A或B之前，缺陷200不影响字线A或B并且检测不到，因为其位于电容器的另一侧(即不管缺陷200是否存在，所述两个位均显示为开路。)编程字线A后，仍检测不到缺陷200，因为字线B上的未经编程存储器单元220的电容器使得缺陷200不能使字线A与字线B短接。然而，编程字线B后，出现图2中的状况，并且产生上述短路问题。
冗余控制逻辑部分130可以解决此问题的方式设计。一个实施例使用“两遍”编程解决方案。通常将存储器阵列视为具有第一和第二字线(所用术语“第一”和“第二”为通称，不一定指存储器阵列中的确切的第一和第二字线)，其中所述第一字线包括仅在所述第二字线编程后才检测到的缺陷(如同上述实例中的字线A)。在编程各个字线后，设法检测所述字线上的缺陷，并且如果检测到缺陷，那么用冗余字线修复所述字线。这被视为第一遍编程。实施第二遍编程，重复上述举动。由于所述第二字线已在所述第一遍编程中被编程，所以当在所述第二遍编程中重新编程所述第一字线时，检测到所述第一字线中的缺陷并且修复所述第一字线。现在将结合图3A-3D进一步举例说明此实施例。
图3A-3D显示当以两遍编程方案将页0-4编程入字线A-E中时的编程步骤顺序。在所述两遍的每一遍中，在用信息页编程各个字线后，自所述字线回读所述信息页并将其与存储在页缓冲器中的信息进行比较。失配表明存在缺陷(或某另一类型的错误)，且实施修复操作。应注意，虽然此实例中的一遍编程包括五个字线，但一遍编程可含有较少或较大数目的字线。举例来说，一遍编程可仅包括两个字线或包括存储器阵列中的所有字线。
图3A图解说明在第一遍编程期间在将信息页(页0)编程入字线A中后的主和冗余存储器阵列110、120(在字线A和B中有缺陷，如上所述)。尽管字线A含有缺陷，但却检测不到缺陷，因为字线B尚未编程。换句话说，尚未产生使得字线A上的缺陷能被检测到的短路。因此，当信息被读出字线A时，其将与存储在页寄存器中的信息相匹配(假定不发生其他错误)。接下来，将页1编程入字线B中(参见图3B)。现在字线A和B均被编程，在所述两个字线间产生短路。当从字线B读出的信息与存储在页寄存器中的字线B的信息不匹配时检测到缺陷，并通过将页1编程入冗余阵列120中的字线中而修复字线B。在主阵列110中编程指向冗余阵列120中的所述字线的冗余指针160。所述第一遍编程操作继续进行，页2、3和4被分别成功编程入主阵列110中的字线C、D和E中(参见图3C)。然后所述第一遍编程操作结束。尽管现在已修复字线B，但字线A中的页0现在却遭到破坏。
在所述第一遍编程操作结束后，第二遍编程操作开始，重复上述举动。然而，此时，在将页0编程入字线A中后，现在存在于字线A和B之间的短路(但在第一次编程字线A时不存在)使得检测到缺陷。响应于所检测到的缺陷，通过将页0编程入冗余阵列120中的字线中而修复字线A，并且将适宜的冗余指针160编程在主阵列110中。所述第二遍编程操作继续进行并且在将页4编程入字线E后结束。因此，在所述第一遍编程期间检测到字线B上的缺陷并且修复字线B，而在所述第二遍编程期间检测到字线A上的缺陷并且修复字线A。
图4A-4D图解说明另一实施例。如同上文结合图3A-3D所述的实施例，编程多个主阵列字线140，并且在编程每一字线140后，设法检测所述字线上的缺陷。然而，在此实施例中，如果在给定字线上检测到缺陷，那么不仅用冗余字线150修复所述字线，而且也修复先前编程的相邻字线。现在参看图4A，将页0编程入字线A。如同图3A，尽管字线A包含缺陷，但不能检测到缺陷，因为尚未编程字线B来在字线A和B之间产生短路。在图4B中编程继续进行，将页1编程入字线B。现在字线A和B均被编程，检测到字线B中的缺陷，并且使用冗余阵列字线150修复字线B。在此实施例中，冗余控制逻辑部分130也使用冗余阵列字线150修复字线A，如图4C中所示。然后编程操作继续进行，将页2、3和4分别成功编程入主阵列110的字线C、D和E中(参见图4D)。
由此阐释可看出，此实施例通过避免重新编程不含缺陷的字线而降低进行完整的两遍编程的带宽开销。换句话说，此实施例通过仅重新编程第一遍编程失败的字线和先前编程的相邻字线而实现高质量和高带宽的编程。(在替代的实施例中，如果在给定字线(例如字线B)上检测到缺陷，不仅修复所述字线(例如字线B)和所述先前编程的相邻字线(例如字线A)，而且也修复尚待编程的相邻字线(例如字线C))。
在再一实施例中，冗余控制逻辑部分130(设计有足够大的页缓冲器)不是设法检测刚编程的字线上的缺陷，而是可设法检测所述字线以及先前编程的相邻字线上的缺陷。图5A-5C图解说明此实施例。在图5A中，将页0编程入字线A中。如同先前的图中，尽管字线A含有缺陷，但不能检测到缺陷，因为尚未编程字线B。在图5B中，将页1编程入字线B中。然而，不是回读以及比较存储在字线B中的信息，而是同时回读字线A和B并且与页缓冲器中的相应信息进行比较。此将不仅检测字线B中的错误，而且检测字线A中的错误，字线A中的错误现在之所以可检测是因为字线A和B之间存在短路。然后用冗余阵列字线150修复所述两个字线。然后所述编程操作继续进行，将页2、3和4分别成功编程入主阵列110中的字线C、D和E中(参见图5C)。
有数种替代方案可用于这些优选实施例。举例来说，在上述实施例中，通过回读一字线并且将其内容与存储在页寄存器中的信息进行比较来设法检测字线上的缺陷。不是使用分开的读取操作逐个字线地测定一字线的内容是否与页缓冲器的内容相匹配，而是在设法编程各存储器单元的同时感测存储器单元的编程/未经编程状态。此在编程的同时进行感测的技术详细描述于美国专利第6,574,145号中，所述专利让与本发明的受让人并且特此以引用方式并入。并且，在上述实施例中，冗余控制逻辑部分130提供传输中的冗余/自修复功能。在替代实施例中，代替冗余/自修复“芯片上”支持的是，与所述存储器装置通信的主机装置负责冗余操作。另外，应注意，上述“传输中的”自修复功能可于在现场(由终端用户)编程主阵列110时或在工厂(例如当用数据编程主阵列110或测试主阵列110时)使用。
另外，重新编程可使用完全相同的条件或使用不同的边际设置来适应重新编程条件，从而标注出并且由此修复受薄弱缺陷影响的存储器单元。整个存储器的编程可能因为存在降低所选择位上的有效电压或有效电流的泄漏而产生边际0单元(应编程至导通状态的单元)，或因为在所选择位或位线上存在增加所选择位上的电流的泄漏而产生边际1单元(应在断开状态不编程的单元)。边际0单元可用低读取电压和/或高读取参考电流检测。边际1单元可用高读取电压和/或低读取参考电流检测。一遍缺省编程同时具有1单元和0单元的边际。因此可通过仅用缺省1单元和0单元边际编程整个存储器两次或通过两遍编程步骤使用不同的边际来达成高合格率。上述说明内容应理解为举例说明本发明可采用的所选形式，而非界定本发明。本发明的范畴仅将由随附权利要求书(包括所有等效内容在内)来界定。最后，应注意，本文所述任何优选实施例的任何方面均可单独使用或彼此间组合使用。

Claims (19)

1.一种用于编程存储器阵列的方法，所述方法包括：
(a)编程存储器阵列中的第一和第二字线，其中所述第一字线包括仅在编程所述第二字线后才可检测到的缺陷；
(b)在编程各个字线后：
(b1)设法检测所述字线上的缺陷；和
(b2)如果检测到缺陷，那么用冗余字线修复所述字线；和
(c)重复(a)和(b)，从而在第二次实施(a)和(b)时检测所述第一字线上的所述缺陷并且修复所述第一字线。
2.如权利要求1所述的方法，其中在第一次实施(a)和(b)时检测所述第二字线上的所述缺陷并且修复所述第二字线。
3.如权利要求1所述的方法，其中在所述存储器阵列中所述第一字线与所述第二字线相邻。
4.如权利要求1所述的方法，其中所述存储器阵列包括多个一次写入存储器单元。
5.如权利要求4所述的方法，其中所述一次写入存储器单元包括反熔丝存储器单元。
6.如权利要求1所述的方法，其中所述存储器阵列包括三维存储器阵列，所述三维存储器阵列包括多个彼此竖直堆叠在单个硅衬底上的存储器单元层。
7.如权利要求1所述的方法，其中(a)包括编程第一和第二字线和所述存储器阵列中的至少一另外的字线。
8.如权利要求1所述的方法，其中(b1)包括读取存储在所述字线中的信息并且将所述读取信息与存储在缓冲器中的信息进行比较。
9.一种用于编程存储器阵列的方法，所述方法包括：
(a)编程存储器阵列中的多个字线；和
(b)在编程各个字线后，
(b1)设法检测所述字线上的缺陷；和
(b2)如果检测到缺陷，那么用冗余字线修复所述字线和先前编程的相邻字线，从而修复所述先前编程的相邻字线，即使在编程所述先前编程的相邻字线后未检测到所述先前编程的相邻字线上的缺陷。
10.如权利要求9所述的方法，其中(b2)包括：如果检测到缺陷，那么用冗余字线修复所述字线、先前编程的相邻字线和尚待编程的相邻字线。
11.如权利要求9所述的方法，其中所述存储器阵列包括多个一次写入存储器单元。
12.如权利要求11所述的方法，其中所述一次写入存储器单元包括反熔丝存储器单元。
13.如权利要求9所述的方法，其中所述存储器阵列包括三维存储器阵列，所述三维存储器阵列包括多个彼此竖直堆叠在单个硅衬底上的存储器单元层。
14.如权利要求9所述的方法，其中(b1)包括读取存储在所述字线中的信息并且将所述读取信息与存储在缓冲器中的信息进行比较。
15.一种用于编程存储器阵列的方法，所述方法包括：
(a)编程存储器阵列中的多个字线；和
(b)在编程各个字线后，
(b1)设法检测所述字线和先前编程的相邻字线上的缺陷；和
(b2)如果在所述字线上检测到缺陷，那么用冗余字线修复所述字线和所述先前编程的相邻字线，从而修复所述先前编程的相邻字线，即使在编程所述先前编程的相邻字线后未检测到所述先前编程的相邻字线上的缺陷。
16.如权利要求15所述的方法，其中所述存储器阵列包括多个一次写入存储器单元。
17.如权利要求16所述的方法，其中所述一次写入存储器单元包括反熔丝存储器单元。
18.如权利要求15所述的方法，其中所述存储器阵列包括三维存储器阵列，所述三维存储器阵列包括多个彼此竖直堆叠在单个硅衬底上的存储器单元层。
19.如权利要求15所述的方法，其中(b1)包括读取存储在所述字线和先前编程的相邻字线中的信息并且将所述读取信息与存储在缓冲器中的信息进行比较。
CN200680019980.3A 2005-06-22 2006-06-13 用于编程存储器阵列的方法 Active CN101189683B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/158,396 US7212454B2 (en) 2005-06-22 2005-06-22 Method and apparatus for programming a memory array
US11/158,396 2005-06-22
PCT/US2006/023107 WO2007001852A1 (en) 2005-06-22 2006-06-13 Method and apparatus for programming a memory array

Publications (2)

Publication Number Publication Date
CN101189683A true CN101189683A (zh) 2008-05-28
CN101189683B CN101189683B (zh) 2014-10-15

Family

ID=37179066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680019980.3A Active CN101189683B (zh) 2005-06-22 2006-06-13 用于编程存储器阵列的方法

Country Status (7)

Country Link
US (1) US7212454B2 (zh)
EP (1) EP1894208A1 (zh)
JP (1) JP2008547148A (zh)
KR (1) KR20080019211A (zh)
CN (1) CN101189683B (zh)
TW (1) TW200717531A (zh)
WO (1) WO2007001852A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680637A (zh) * 2012-09-04 2014-03-26 三星电子株式会社 具有异常字线检测器的闪存系统及其异常字线检测方法
CN106653081A (zh) * 2015-11-02 2017-05-10 中芯国际集成电路制造(北京)有限公司 电可编程熔丝单元、阵列以及存储单元
CN109524050A (zh) * 2018-11-13 2019-03-26 中国电子科技集团公司第四十七研究所 一种反熔丝存储器自检测和自修复方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680686B2 (en) * 2006-05-08 2017-06-13 Sandisk Technologies Llc Media with pluggable codec methods
US20070260615A1 (en) * 2006-05-08 2007-11-08 Eran Shen Media with Pluggable Codec
US7486561B2 (en) * 2006-06-22 2009-02-03 Sandisk Corporation Method for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
US7489549B2 (en) * 2006-06-22 2009-02-10 Sandisk Corporation System for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
US7843729B2 (en) * 2007-01-31 2010-11-30 Sandisk 3D Llc Methods and apparatus for using a configuration array similar to an associated data array
KR100845407B1 (ko) * 2007-02-16 2008-07-10 매그나칩 반도체 유한회사 원-타임-프로그래머블 셀 및 이를 구비하는 ｏｔｐ 메모리
US7966518B2 (en) * 2007-05-15 2011-06-21 Sandisk Corporation Method for repairing a neighborhood of rows in a memory array using a patch table
US7958390B2 (en) * 2007-05-15 2011-06-07 Sandisk Corporation Memory device for repairing a neighborhood of rows in a memory array using a patch table
WO2008143815A1 (en) * 2007-05-15 2008-11-27 Sandisk Corporation Memory device and method for repairing a neighborhood of rows in a memory array using a patch table
US20090113116A1 (en) * 2007-10-30 2009-04-30 Thompson E Earle Digital content kiosk and methods for use therewith
KR20090111619A (ko) * 2008-04-22 2009-10-27 삼성전자주식회사 한 번 기록할 수 있고 반복 재생 가능한 메모리 장치와이것의 동작을 위한 디스플레이 및 메모리 장치의 동작방법
US8976604B2 (en) * 2012-02-13 2015-03-10 Macronix International Co., Lt. Method and apparatus for copying data with a memory array having redundant memory
US9117530B2 (en) 2013-03-14 2015-08-25 Sandisk Technologies Inc. Preserving data from adjacent word lines while programming binary non-volatile storage elements
US9009568B2 (en) 2013-08-09 2015-04-14 Sandisk Technologies Inc. Sensing parameter management in non-volatile memory storage system to compensate for broken word lines
KR102170975B1 (ko) 2013-10-31 2020-10-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 불량 워드라인 탐지 방법
KR102127296B1 (ko) 2014-03-20 2020-06-29 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US9330783B1 (en) 2014-12-17 2016-05-03 Apple Inc. Identifying word-line-to-substrate and word-line-to-word-line short-circuit events in a memory block
US9390809B1 (en) 2015-02-10 2016-07-12 Apple Inc. Data storage in a memory block following WL-WL short
US9548129B2 (en) * 2015-03-02 2017-01-17 Sandisk Technologies Llc Word line look ahead read for word line to word line short detection
US9529663B1 (en) 2015-12-20 2016-12-27 Apple Inc. Detection and localization of failures in 3D NAND flash memory
US9996417B2 (en) 2016-04-12 2018-06-12 Apple Inc. Data recovery in memory having multiple failure modes
US10762967B2 (en) 2018-06-28 2020-09-01 Apple Inc. Recovering from failure in programming a nonvolatile memory
US10755787B2 (en) 2018-06-28 2020-08-25 Apple Inc. Efficient post programming verification in a nonvolatile memory
US10936455B2 (en) 2019-02-11 2021-03-02 Apple Inc. Recovery of data failing due to impairment whose severity depends on bit-significance value
US10770165B1 (en) 2019-09-16 2020-09-08 Sandisk Technologies Llc No-verify programming followed by short circuit test in memory device
US10915394B1 (en) 2019-09-22 2021-02-09 Apple Inc. Schemes for protecting data in NVM device using small storage footprint
US11682471B2 (en) 2020-05-28 2023-06-20 International Business Machines Corporation Dual damascene crossbar array for disabling a defective resistive switching device in the array
US11550657B1 (en) 2021-09-01 2023-01-10 Apple Inc. Efficient programming schemes in a nonvolatile memory
US20240071558A1 (en) * 2022-08-31 2024-02-29 Micron Technology, Inc. Memory device with redundancy for page-based repair

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646266A (en) * 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
KR920005798A (ko) * 1990-04-18 1992-04-03 미타 가쓰시게 반도체 집적회로
US5130777A (en) * 1991-01-04 1992-07-14 Actel Corporation Apparatus for improving antifuse programming yield and reducing antifuse programming time
KR940007241B1 (ko) 1992-03-09 1994-08-10 삼성전자 주식회사 반도체 메모리 장치의 로우 리던던시장치
KR950008789B1 (ko) * 1992-07-30 1995-08-08 삼성전자주식회사 멀티-이씨씨(ecc)회로를 내장하는 반도체 메모리 장치
US5349248A (en) * 1992-09-03 1994-09-20 Xilinx, Inc. Adaptive programming method for antifuse technology
KR960000681B1 (ko) * 1992-11-23 1996-01-11 삼성전자주식회사 반도체메모리장치 및 그 메모리쎌 어레이 배열방법
JP3354937B2 (ja) * 1993-04-23 2002-12-09 イルビン センサーズ コーポレーション それぞれが積層体表面に固定されたｉｃチップと相互作用するｉｃチップの積層体を含んだ電子モジュール
JP2905368B2 (ja) * 1993-08-10 1999-06-14 富士通株式会社 誤り検出・訂正方法
FR2716743B1 (fr) * 1994-02-28 1996-09-27 Sgs Thomson Microelectronics Circuit de redondance de mémoire.
US5835509A (en) * 1994-10-24 1998-11-10 Sony Corporation Method of and apparatus for recording and reproducing data and transmitting data
US5513144A (en) * 1995-02-13 1996-04-30 Micron Technology, Inc. On-chip memory redundancy circuitry for programmable non-volatile memories, and methods for programming same
US5807791A (en) * 1995-02-22 1998-09-15 International Business Machines Corporation Methods for fabricating multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
JP3664777B2 (ja) * 1995-08-18 2005-06-29 株式会社ルネサステクノロジ 半導体記憶装置
US5796694A (en) * 1995-08-31 1998-08-18 Shirane; Kyoichi Method and apparatus for driving a recording medium
JP3941149B2 (ja) * 1996-12-03 2007-07-04 ソニー株式会社 半導体不揮発性記憶装置
US5642318A (en) * 1995-12-05 1997-06-24 Cypress Semicondcutor Corporation Testing method for FIFOS
TW378321B (en) * 1996-02-29 2000-01-01 Sanyo Electric Co Semiconductor memory device
US6026476A (en) * 1996-03-19 2000-02-15 Intel Corporation Fast fully associative translation lookaside buffer
JP3608694B2 (ja) * 1996-09-18 2005-01-12 株式会社アドバンテスト メモリ試験装置
US5784391A (en) * 1996-10-08 1998-07-21 International Business Machines Corporation Distributed memory system with ECC and method of operation
US5835396A (en) * 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US5909049A (en) * 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
US5872790A (en) * 1997-02-28 1999-02-16 International Business Machines Corporation ECC memory multi-bit error generator
US5748545A (en) * 1997-04-03 1998-05-05 Aplus Integrated Circuits, Inc. Memory device with on-chip manufacturing and memory cell defect detection capability
US6205564B1 (en) * 1997-06-02 2001-03-20 Lucent Technologies Inc. Optimized built-in self-test method and apparatus for random access memories
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
NO973993L (no) * 1997-09-01 1999-03-02 Opticom As Leseminne og leseminneinnretninger
US5986950A (en) * 1997-10-15 1999-11-16 International Business Machines Corporation Use of redundant circuits to improve the reliability of an integrated circuit
US6216247B1 (en) * 1998-05-29 2001-04-10 Intel Corporation 32-bit mode for a 64-bit ECC capable memory subsystem
US6016269A (en) * 1998-09-30 2000-01-18 Motorola, Inc. Quantum random address memory with magnetic readout and/or nano-memory elements
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6446242B1 (en) 1999-04-02 2002-09-03 Actel Corporation Method and apparatus for storing a validation number in a field-programmable gate array
DE60024564T2 (de) * 1999-11-01 2006-08-10 Koninklijke Philips Electronics N.V. Datenschaltung mit einem nicht flüchtigen Speicher und mit einer fehlerkorrigierenden Schaltung
JP2001266589A (ja) * 2000-03-21 2001-09-28 Toshiba Corp 半導体記憶装置およびそのテスト方法
US6567287B2 (en) * 2001-03-21 2003-05-20 Matrix Semiconductor, Inc. Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays
US6420215B1 (en) * 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6487749B1 (en) * 2000-06-09 2002-12-03 East Trillion Co., Ltd. Pail for squeezing water from a mop
US6658438B1 (en) * 2000-08-14 2003-12-02 Matrix Semiconductor, Inc. Method for deleting stored digital data from write-once memory device
KR100821456B1 (ko) * 2000-08-14 2008-04-11 샌디스크 쓰리디 엘엘씨 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
US20030120858A1 (en) * 2000-09-15 2003-06-26 Matrix Semiconductor, Inc. Memory devices and methods for use therewith
US6661730B1 (en) * 2000-12-22 2003-12-09 Matrix Semiconductor, Inc. Partial selection of passive element memory cell sub-arrays for write operation
US6591394B2 (en) * 2000-12-22 2003-07-08 Matrix Semiconductor, Inc. Three-dimensional memory array and method for storing data bits and ECC bits therein
KR100375987B1 (ko) * 2000-12-28 2003-03-15 삼성전자주식회사 반도체 메모리 장치의 리던던시 회로
US6407953B1 (en) * 2001-02-02 2002-06-18 Matrix Semiconductor, Inc. Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays
US6574145B2 (en) * 2001-03-21 2003-06-03 Matrix Semiconductor, Inc. Memory device and method for sensing while programming a non-volatile memory cell
US7055074B2 (en) * 2001-04-25 2006-05-30 Hewlett-Packard Development Company, L.P. Device to inhibit duplicate cache repairs
US6587394B2 (en) * 2001-07-24 2003-07-01 Hewlett-Packard Development Company, L.P. Programmable address logic for solid state diode-based memory
US6597595B1 (en) * 2001-08-03 2003-07-22 Netlogic Microsystems, Inc. Content addressable memory with error detection signaling
US6525953B1 (en) * 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6728126B1 (en) * 2002-12-20 2004-04-27 Actel Corporation Programming methods for an amorphous carbon metal-to-metal antifuse
US6545501B1 (en) 2001-12-10 2003-04-08 International Business Machines Corporation Method and system for use of a field programmable function within a standard cell chip for repair of logic circuits
US6928590B2 (en) * 2001-12-14 2005-08-09 Matrix Semiconductor, Inc. Memory device and method for storing bits in non-adjacent storage locations in a memory array
US7219271B2 (en) * 2001-12-14 2007-05-15 Sandisk 3D Llc Memory device and method for redundancy/self-repair
JP2003196995A (ja) * 2001-12-26 2003-07-11 Mitsubishi Electric Corp 半導体記憶装置およびその試験方法
US6954394B2 (en) * 2002-11-27 2005-10-11 Matrix Semiconductor, Inc. Integrated circuit and method for selecting a set of memory-cell-layer-dependent or temperature-dependent operating conditions
US6868022B2 (en) * 2003-03-28 2005-03-15 Matrix Semiconductor, Inc. Redundant memory structure using bad bit pointers
JP4196743B2 (ja) * 2003-06-12 2008-12-17 沖電気工業株式会社 半導体記憶装置
US7057958B2 (en) * 2003-09-30 2006-06-06 Sandisk Corporation Method and system for temperature compensation for memory cells with temperature-dependent behavior

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680637A (zh) * 2012-09-04 2014-03-26 三星电子株式会社 具有异常字线检测器的闪存系统及其异常字线检测方法
CN103680637B (zh) * 2012-09-04 2019-05-28 三星电子株式会社 具有异常字线检测器的闪存系统及其异常字线检测方法
US10528420B2 (en) 2012-09-04 2020-01-07 Samsung Electronics Co., Ltd. Flash memory system having abnormal wordline detector and abnormal wordline detection method
CN106653081A (zh) * 2015-11-02 2017-05-10 中芯国际集成电路制造(北京)有限公司 电可编程熔丝单元、阵列以及存储单元
CN106653081B (zh) * 2015-11-02 2020-04-10 中芯国际集成电路制造(北京)有限公司 电可编程熔丝单元、阵列以及存储单元
CN109524050A (zh) * 2018-11-13 2019-03-26 中国电子科技集团公司第四十七研究所 一种反熔丝存储器自检测和自修复方法

Also Published As

Publication number Publication date
WO2007001852A1 (en) 2007-01-04
US20060291303A1 (en) 2006-12-28
EP1894208A1 (en) 2008-03-05
KR20080019211A (ko) 2008-03-03
TW200717531A (en) 2007-05-01
US7212454B2 (en) 2007-05-01
CN101189683B (zh) 2014-10-15
JP2008547148A (ja) 2008-12-25

Similar Documents

Publication Publication Date Title
CN101189683B (zh) 用于编程存储器阵列的方法
US7545689B2 (en) Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information
CN100419916C (zh) 有多余备份功能的电保险丝单元及其多余备份的方法
US6587394B2 (en) Programmable address logic for solid state diode-based memory
CN102467976A (zh) 存储器写入错误校正电路
KR101129135B1 (ko) 반도체 기억 장치
CN103295648A (zh) 修复存储器单元的设备和方法及包括该设备的存储器系统
US10559375B2 (en) Semiconductor device and operating method thereof
CN104183275B (zh) 半导体器件
CN106683707A (zh) 半导体器件
CN101399088A (zh) 用于快闪存储器中的动态位替换的列冗余ram
CN100498975C (zh) 半导体存储器件和半导体存储器件测试方法
CN107103934A (zh) 半导体器件及其驱动方法
CN102385934A (zh) 用于位单元修复的方法和装置
CN110431632A (zh) 存储设备
CN109726141A (zh) 用于防止对故障地址重复编程的存储装置及其操作方法
WO2008154290A1 (en) Memory repair system and method
CN1954390B (zh) 存储器单元的修复
US8918683B2 (en) One-time program cell array circuit and memory device including the same
US7549098B2 (en) Redundancy programming for a memory device
CN102237132A (zh) 一种存储器
US20040213059A1 (en) Fault-tolerant solid state memory
CN104733042B (zh) 半导体器件
US6601194B1 (en) Circuit configuration for repairing a semiconductor memory
US9015463B2 (en) Memory device, memory system including a non-volatile memory configured to output a repair data in response to an initialization signal

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Texas, USA

Patentee after: SANDISK TECHNOLOGIES LLC

Address before: Texas, USA

Patentee before: Sandy Technology Corp.

TR01 Transfer of patent right

Effective date of registration: 20160708

Address after: Texas, USA

Patentee after: Sandy Technology Corp.

Address before: California, USA

Patentee before: Sandisk 3D LLC