CN101217156B - 电子元件与cmos图像传感器的芯片级封装及制造方法 - Google Patents
电子元件与cmos图像传感器的芯片级封装及制造方法 Download PDFInfo
- Publication number
- CN101217156B CN101217156B CN2007101065164A CN200710106516A CN101217156B CN 101217156 B CN101217156 B CN 101217156B CN 2007101065164 A CN2007101065164 A CN 2007101065164A CN 200710106516 A CN200710106516 A CN 200710106516A CN 101217156 B CN101217156 B CN 101217156B
- Authority
- CN
- China
- Prior art keywords
- wafer
- image sensor
- level package
- cmos image
- crystal grain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000005520 cutting process Methods 0.000 claims abstract description 56
- 239000013078 crystal Substances 0.000 claims description 60
- 239000012790 adhesive layer Substances 0.000 claims description 18
- 238000009413 insulation Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000000502 dialysis Methods 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 14
- 239000008393 encapsulating agent Substances 0.000 abstract 2
- 238000002955 isolation Methods 0.000 abstract 2
- 238000005538 encapsulation Methods 0.000 description 15
- 239000011241 protective layer Substances 0.000 description 9
- 238000010276 construction Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
本发明提供一种电子元件与CMOS图像传感器的芯片级封装及其制造方法。上述CMOS图像传感器包括一透明基板结构做为该芯片级封装的承载结构，且具有一第一切割断面及一第二切割断面。一CMOS图像传感器晶粒具有黏着于该透明基板结构上的一晶粒电路。一封胶层于该基板结构上，将该CMOS图像传感器晶粒封住。一电连接的倾斜部分设置于一倾斜面上，其自该晶粒电路延伸至该芯片级封装于该封胶层上的多个接触终端，且该电连接的部分表而裸露于该第一切割断面。一绝缘结构设置于该第一切割断面上以保护该裸露出的电连接部分，且该绝缘结构的顶表面与该第二切割断面的顶表面齐平，其中该倾斜面是从该芯片级封装的表面延伸至该第一切割断面。
Description
技术领域
本发明涉及一种电子元件的芯片级封装，特别是涉及一种CMOS图像传感器的芯片级封装(CIS-CSP)及其制造方法。
背景技术
互补型金属氧化物半导体图像传感器(CMOS image sensor)已广泛使用于许多应用领域，例如静态数字相机(digital still camera，DSC)。上述应用领域主要利用一主动像素阵列或图像感测胞(image sensor cell)阵列，包括发光二极管元件，以将入射的图像光能转换成数字数据。
传统电子元件的芯片级封装(chip scale package，简称CSP)设计用于在例如封装基板、模块基板或印刷电路板(PCB)之类的承载基板上进行覆晶式接合(flip chip bonding)工艺。在进行覆晶接合(flip chip bonding)工艺步骤时，需将焊接凸块、焊接栓或其它于封装对象上的终端接触(terminal contact)接合于承载基板上的匹配接触垫上。接合后的终端接触可提供封装对象与承载基板之间的物理连接及电连接。
美国专利第US 6,971,090号专利揭示一种芯片级半导体图像感测元件封装，形成上述封装的制造方法以及含上述封装的系统。然而，其所揭示以焊线或卷带式接合工艺用于接合基板与晶粒(die)之间的接触垫接合方式，导致复杂性增加且可靠度降低。
为了解决公知技术的接触垫接合问题，业界发展一种壳式半导体元件芯片级封装的技术。例如，美国专利早期公开第US 2001/0018236号揭示一种半导体元件的芯片级封装的技术。于基板接触垫与晶粒的接触之间提供一T-型连线，且上述T-型连线以保护层与外界隔绝。然而，晶片级组装切割成多个集成电路元件封装的步骤之后，会露出T-型连线的切割表面，进而导致易发生腐蚀或剥离的弱点。更有甚者，会导致集成电路元件封装无法通过例如高温/高湿度等可靠度测试。
图1a与图1b为示出了传统切割晶片级组装的芯片封装的分解步骤的剖面图。请参阅图1a，一透明基板10做为一芯片级封装的承载结构包括一CMOS图像传感器晶粒20，其具有黏结于其上的一晶粒电路。上述CMOS图像传感器晶粒20包括一具有微透镜阵列22的感测区域，做为一图像感测面。一保护层24设置于该微透镜阵列22上。一间隙子15设置于透明基板10与CMOS图像传感器晶粒20之间，以定义出一空穴18。一封胶层30形成于基板上，将CMOS图像传感器晶粒20密封。一光学结构35设置于封胶层30上，以强化该晶粒级封装结构。一T-型连线40自晶粒电路延伸至该芯片级封装上的多个终端接触。一缓冲层50设置于T-型连线结构40上。上述T-型连线结构40连接基板上的键结接触(bonding contact，未示出)与晶粒的键结接触25，并且其表面由一保护层60与外界隔绝。一球栅阵列(ball gridarray)70形成于晶粒级封装的终端接触上。
请参阅图1b，上述晶片级组装后的结构1后续经过切割步骤分成多个封装的集成电路元件1A与1B。于切割步骤后，T-型连线40的一端暴露于外界，导致易遭受到腐蚀及剥离等可靠度问题发生。腐蚀及剥离等可靠度问题乃由于露出的T-型连线40受到湿气穿透造成。因此，传统集成电路元件封装在切割后往往无法通过高温/高湿度测试等可靠度测试而失效。
有鉴于此，业界亟需一种集成电路元件封装的封装设计，将露出的T-型连线与外界隔绝，以避免湿气穿透所造成的损害。
发明内容
有鉴于此，为解决现有技术中存在的上述问题，本发明实施例提供一种电子元件的芯片级封装，包括：一基板结构，做为该芯片级封装的承载结构，且包括一第一切割断面及一第二切割断面；一半导体晶粒，具有黏着于该基板结构上的一晶粒电路；一封胶层，位于该基板结构上，将该半导体晶粒封住；一电连接的倾斜部分设置于一倾斜面上，其自该晶粒电路延伸至该芯片级封装于该封胶层上的多个接触终端，且该电连接的部分表面裸露于该第一切割断面；以及一绝缘结构设置于该第一切割断面上以保护该裸露出的电连接部分，且该绝缘结构的顶表面与该第二切割断面的顶表面齐平；其中该倾斜面是从该芯片级封装的表面延伸至该第一切割断面。
本发明的一实施方式在于提供一种CMOS图像传感器的芯片级封装，包括：一透明基板结构，其做为该芯片级封装的承载结构，且包括一第一切割断面及一第二切割断面；一CMOS图像传感器晶粒，其具有黏着于该透明基板结构上的一晶粒电路；一封胶层，其位于该基板结构上，将该CMOS图像传感器晶粒封住；一电连接，其自该晶粒电路延伸至该芯片级封装于该封胶层上的多个接触终端，且该电连接的部分表面裸露于该第一切割断面；以及一绝缘结构，其设置于该第一切割断面上以保护该裸露出的电连接部分且该绝缘结构与该第二切割断面共平面。
本发明的另一实施方式在于提供一种CMOS图像传感器的芯片级封装的制造方法，包括：提供一透明基板结构，该透明基板结构上镶有两邻近的CMOS图像传感器晶粒，一CMOS图像传感器晶粒，其具有黏着于该透明基板结构上的一晶粒电路；一封胶层于该基板结构上，将该CMOS图像传感器晶粒封住，其中一电连接的倾斜部分设置于一倾斜面上，自该晶粒电路延伸至该芯片级封装于该封胶层上的多个接触终端；切割该透明基板结构至一预定深度，以形成一沟槽，该沟槽的侧壁为第一切割断面，并将两CMOS图像传感器对应的该电连接断离并露出该电连接的表面；填入一绝缘结构于该沟槽中，以保护该露出的电连接表面；以及切割该透明基板结构以分离两对应的CMOS图像传感器，使得该绝缘结构的顶表面与该第二切割断面的顶表面齐平；其中该倾斜面是从该芯片级封装的表面延伸至该第一切割断面。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图作详细说明。
附图说明
图1a～图1b为示意传统切割晶片级组装的芯片封装的分解步骤的剖面图；以及
图2a～图2d为示意根据本发明实施例的CMOS图像传感器的芯片级封装制造方法的各步骤的剖面示意图。
其中，附图标记说明如下：
1～晶片级构装 1A、1B～相邻的芯片级封装
10～透明基板 15～间隙子
18～空穴 20～CMOS图像传感器晶粒
22～微透镜阵列 24～保护层
30～封胶层 35～光学结构
40～T-型连线 60～保护层
50～缓冲层 70～球栅阵列
80～金属硅化物层 100P～PMOS元件区域。
100～晶片级构装； 100A、100B～相邻的芯片级封装
105～沟槽 105a～第一切割断面
105b～第二切割断面 110～透明基板
115～间隙子 118～空穴
120～CMOS图像传感器晶粒 122～微透镜阵列
124～保护层 130～封胶层
135～光学结构 140～T-型连线结构
125～晶粒的键结接触 150～缓冲层
160～第一保护层 170～球栅阵列
180～绝缘结构 d～第一切割深度
w1～第一切割宽度 w2～第二切割宽度。
具体实施方式
有鉴于此，本发明提供一种CMOS图像传感器的芯片级封装及其制造方法，在第一切割步骤后立即填入隔绝材料，使得在第二切割步骤之后，集成电路晶粒封装的连线不致裸露在外，确保其可靠度，增加元件的寿命及效能。
图2a～图2d图为示出了根据本发明实施例的CMOS图像传感器的芯片级封装制造方法的各步骤的剖面示意图。请参阅图2a，一晶片级构装100包括两相邻的芯片级封装(CSP)100A与100B。提供一透明基板110做为一芯片级封装的承载结构。透明基板110的材料包括镜片级玻璃或石英。一半导体晶粒其上具有黏结于透明基板110上的一晶粒电路。例如，一CMOS图像传感器晶粒120以覆晶(flip chip)的方式，封装键结于透明基板110上。上述CMOS图像传感器晶粒120包括一具有微透镜阵列122的感测区域，做为一图像感测面。一保护层124设置于该微透镜阵列122上。一间隙子115，例如空穴墙或凸起结构，设置于透明基板110与CMOS图像传感器晶粒120之间，以定义出一空穴118。接着，在基板上形成一封胶层130，例如环氧树脂，将CMOS图像传感器晶粒120密封。一光学结构135例如玻璃设置于封胶层130上，以强化该晶粒级封装结构。一T-型连线结构140自晶粒电路延伸至该芯片级封装上多个终端接触。上述T-型连线结构140连接基板上的键结接触(未示出)与晶粒的键结接触125。一缓冲层150设置于T-型连线结构140上。T-型连线结构140的表面由一第一保护层160覆盖而与外界隔绝。T-型连线结构140包括一水平部与晶粒的键结接触125接合，以及一倾斜部连接至晶粒级封装的终端接触。此外，本发明实施例的晶片级构装结构100及方法仍包括其它构件及工艺步骤，应为本发明所属技术领域技术人员所理解，为求简明之故，在此省略相关细节的揭示。
虽然上述实施例以CMOS图像传感器的芯片级封装为范例说明，然非用以限定本发明，其它电子元件的芯片级封装，包括集成电路元件、光电元件(optoelectronic device)、微机电元件(micro-electromechanical device)、或表面声波元件(surface acoustic wave device)均可应用于本发明的实施例中。
一球栅阵列(ball grid array)170形成于晶粒级封装的终端接触上。例如一焊球屏蔽层(未示出)形成于晶粒级封装上，露出预留的终端接触区域。接着，形成焊球阵列于露出的终端接触区域上。
请参阅图2b，将上述晶片级组装后的结构100沿一切割线切割至一特定深度d，在该透明基板110中形成一沟槽105。使相邻的CMOS图像传感器晶粒120分离且露出T-型连线140的表面105a。于是，晶片级组装后的结构100由一切割锯切割出的第一宽度为w1。因此，沟槽105的深度d的范围大约为20微米至20微米，以及沟槽105的宽度w1的范围大约为100微米至150微米。
请参阅图2c，涂布一绝缘结构180填入该沟槽105以保护该裸露的T-型连线140的表面105a。绝缘结构180可由化学气相沉积法(CVD)、物理气相沉积法(PVD)、溅镀法、印刷法，喷墨法、浸镀法或旋转涂布法(spin coating)形成并填入沟槽105中。绝缘结构180的材料包括环氧树脂、聚亚酰胺、树脂、氧化硅、金属氧化物或氮化硅。
请参阅图2d，接着再将晶片级组装后的结构100沿切割线切割，各别分离成CMOS图像传感器封装100A与100B。此切割步骤采用较薄的切割锯，定义成第二宽度w2。第二切割步骤的切割锯的宽度w2应小于100微米。
有鉴于此，本发明上述实施例提供一种CMOS图像传感器的芯片级封装，包括一透明基板110做为该芯片级封装的承载结构。透明基板110包括一第一切割断面105a及一第二切割断面105b，所述第一及第二切割断面之间具有一高度差。一CMOS图像传感器晶粒120具有一晶粒电路黏着于该透明基板110上。一封胶层130于透明基板110上，将该CMOS图像传感器晶粒120封住。一电连接自该晶粒电路延伸至该芯片级封装于该封胶层上的多个接触终端，其具有一水平部与晶粒的键结接触125接合，以及一倾斜部连接至晶粒级封装的终端接触。且该电连接的部分表面裸露于该第一切割断面105a。一绝缘结构180设置于该第一切割断面105a上以保护该裸露出的电连接140部分且该绝缘结构与该第二切割断面105b共平面。
以上所述的仅为本发明的较佳可行实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (15)
1.一种电子元件的芯片级封装，包括：
一基板结构，其做为该芯片级封装的承载结构，且包括一第一切割断面及一第二切割断面；
一半导体晶粒，其具有黏着于该基板结构上的一晶粒电路；
一封胶层，位于该基板结构上，将该半导体晶粒封住；
一电连接的倾斜部分设置于一倾斜面上，其自该晶粒电路延伸至该芯片级封装在该封胶层上的多个接触终端，且该电连接的部分表面裸露于该第一切割断面；以及
一绝缘结构设置于该第一切割断面上以保护该裸露出的电连接部分，且该绝缘结构的顶表面与该第二切割断面的顶表面齐平；其中该倾斜面是从该芯片级封装的表面延伸至该第一切割断面。
2.如权利要求1所述的电子元件的芯片级封装，其特征在于，该基板结构为包括镜片级玻璃或石英在内的透明基板结构。
3.如权利要求1所述的电子元件的芯片级封装，其特征在于，该半导体晶粒包括一互补式金属氧化物半导体图像感测装置。
4.如权利要求1所述的电子元件的芯片级封装，其特征在于，该电连接包括连接该晶粒的键结接触的一水平部分以及连接该芯片级封装的所述多个接触终端的一倾斜部分。
5.如权利要求1所述的电子元件的芯片级封装，其特征在于，该绝缘结构包括树脂、氧化硅、金属氧化物或氮化硅。
6.如权利要求5所述的电子元件的芯片级封装，其特征在于，所述树脂为环氧树脂或聚亚酰胺。
7.如权利要求1所述的电子元件的芯片级封装，还包括一位于该第一切割断面与该第二切割断面之间的高度差。
8.一种CMOS图像传感器的芯片级封装的制造方法，包括：
提供一透明基板结构，该透明基板结构上镶有两邻近的CMOS图像传感器晶粒，一CMOS图像传感器晶粒具有一晶粒电路黏着于该透明基板上，一封胶层位于该基板结构上，将该CMOS图像传感器晶粒封住，其中一电连接的倾斜部分设置于一倾斜面上，自该晶粒电路延伸至该芯片级封装于该封胶层上的多个接触终端；
切割该透明基板结构至一预定深度以形成一沟槽，该沟槽的侧壁为第一切割断面，并将两CMOS图像传感器对应的该电连接断离并露出该电连接的表面；
将一绝缘结构填入该沟槽中，以保护该露出的电连接表面；以及
切割该透明基板结构以分离两对应的CMOS图像传感器，使得该绝缘结构的顶表面与该第二切割断面的顶表面齐平；
其中该倾斜面是从该芯片级封装的表面延伸至该第一切割断面。
9.如权利要求8所述的CMOS图像传感器的芯片级封装的制造方法，其特征在于，该预定深度的范围为100-150微米。
10.如权利要求8所述的CMOS图像传感器的芯片级封装的制造方法，其特征在于，该切割所述透明基板结构至一预定深度的步骤包括以具有一第一宽度的晶粒切割锯切割。
11.如权利要求10所述的CMOS图像传感器的芯片级封装的制造方法，其特征在于，该第一宽度的范围为100-150微米。
12.如权利要求8所述的CMOS图像传感器的芯片级封装的制造方法，其特征在于，该填入一绝缘结构于该沟槽中的步骤包括溅镀法、印刷法或涂布法。
13.如权利要求12所述的CMOS图像传感器的芯片级封装的制造方法，其特征在于，所述涂布法为旋转涂布法。
14.如权利要求8所述的CMOS图像传感器的芯片级封装的制造方法，其特征在于，切割该透明基板结构以分离两对应的CMOS图像传感器的步骤包括以具有一第二宽度的晶粒切割锯切割。
15.如权利要求14所述的CMOS图像传感器的芯片级封装的制造方法，其特征在于，该第二宽度的范围小于100微米。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/649,242 US7569409B2 (en) | 2007-01-04 | 2007-01-04 | Isolation structures for CMOS image sensor chip scale packages |
| US11/649,242 | 2007-01-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101217156A CN101217156A (zh) | 2008-07-09 |
| CN101217156B true CN101217156B (zh) | 2010-06-02 |
Family
ID=39593534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101065164A Active CN101217156B (zh) | 2007-01-04 | 2007-06-01 | 电子元件与cmos图像传感器的芯片级封装及制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7569409B2 (zh) |
| JP (1) | JP5255246B2 (zh) |
| CN (1) | CN101217156B (zh) |
| TW (1) | TWI340999B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI470775B (zh) * | 2011-07-19 | 2015-01-21 | Optiz Inc | 用於背面照明之影像感測器的低應力腔封裝體及製造其之方法 |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5010244B2 (ja) * | 2005-12-15 | 2012-08-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
| US7569409B2 (en) * | 2007-01-04 | 2009-08-04 | Visera Technologies Company Limited | Isolation structures for CMOS image sensor chip scale packages |
| JP5301108B2 (ja) * | 2007-04-20 | 2013-09-25 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
| US20080265356A1 (en) * | 2007-04-27 | 2008-10-30 | Jin-Chyuan Biar | Chip size image sensing chip package |
| JP2009032929A (ja) * | 2007-07-27 | 2009-02-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US8859396B2 (en) | 2007-08-07 | 2014-10-14 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| TWI375321B (en) * | 2007-08-24 | 2012-10-21 | Xintec Inc | Electronic device wafer level scale packages and fabrication methods thereof |
| CN101123231B (zh) * | 2007-08-31 | 2010-11-03 | 晶方半导体科技（苏州）有限公司 | 微机电系统的晶圆级芯片尺寸封装结构及其制造方法 |
| DE102008058003B4 (de) * | 2008-11-19 | 2012-04-05 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul |
| TWI508194B (zh) * | 2009-01-06 | 2015-11-11 | Xintec Inc | 電子元件封裝體及其製作方法 |
| US8253175B2 (en) * | 2009-01-19 | 2012-08-28 | Pan Zhong | Sealed semiconductor device |
| US8355628B2 (en) * | 2009-03-06 | 2013-01-15 | Visera Technologies Company Limited | Compact camera module |
| US8298917B2 (en) * | 2009-04-14 | 2012-10-30 | International Business Machines Corporation | Process for wet singulation using a dicing singulation structure |
| JP5235829B2 (ja) * | 2009-09-28 | 2013-07-10 | 株式会社東芝 | 半導体装置の製造方法、半導体装置 |
| US8952519B2 (en) * | 2010-01-13 | 2015-02-10 | Chia-Sheng Lin | Chip package and fabrication method thereof |
| US9299664B2 (en) * | 2010-01-18 | 2016-03-29 | Semiconductor Components Industries, Llc | Method of forming an EM protected semiconductor die |
| JP2011205222A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | カメラモジュール |
| US8507316B2 (en) * | 2010-12-22 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protecting T-contacts of chip scale packages from moisture |
| CN102683311B (zh) | 2011-03-10 | 2014-12-10 | 精材科技股份有限公司 | 晶片封装体及其形成方法 |
| CN102339841A (zh) * | 2011-10-08 | 2012-02-01 | 江阴长电先进封装有限公司 | 无硅通孔高可靠性图像传感器封装结构 |
| CN102339843A (zh) * | 2011-10-08 | 2012-02-01 | 江阴长电先进封装有限公司 | 无硅通孔低成本图像传感器封装结构 |
| US8759930B2 (en) | 2012-09-10 | 2014-06-24 | Optiz, Inc. | Low profile image sensor package |
| US9136173B2 (en) | 2012-11-07 | 2015-09-15 | Semiconductor Components Industries, Llc | Singulation method for semiconductor die having a layer of material along one major surface |
| US9484260B2 (en) | 2012-11-07 | 2016-11-01 | Semiconductor Components Industries, Llc | Heated carrier substrate semiconductor die singulation method |
| CN103077951B (zh) * | 2013-01-09 | 2016-03-30 | 苏州晶方半导体科技股份有限公司 | Bsi图像传感器的晶圆级封装方法 |
| US9190443B2 (en) | 2013-03-12 | 2015-11-17 | Optiz Inc. | Low profile image sensor |
| US9142695B2 (en) | 2013-06-03 | 2015-09-22 | Optiz, Inc. | Sensor package with exposed sensor array and method of making same |
| CN103358032A (zh) * | 2013-07-31 | 2013-10-23 | 江阴长电先进封装有限公司 | 一种cis产品的圆片级划片方法 |
| US9461190B2 (en) | 2013-09-24 | 2016-10-04 | Optiz, Inc. | Low profile sensor package with cooling feature and method of making same |
| US9496297B2 (en) | 2013-12-05 | 2016-11-15 | Optiz, Inc. | Sensor package with cooling feature and method of making same |
| US9418894B2 (en) | 2014-03-21 | 2016-08-16 | Semiconductor Components Industries, Llc | Electronic die singulation method |
| US9524917B2 (en) | 2014-04-23 | 2016-12-20 | Optiz, Inc. | Chip level heat dissipation using silicon |
| TWI529891B (zh) * | 2014-05-01 | 2016-04-11 | 精材科技股份有限公司 | 半導體結構及其製作方法 |
| US9666730B2 (en) | 2014-08-18 | 2017-05-30 | Optiz, Inc. | Wire bond sensor package |
| US9385041B2 (en) | 2014-08-26 | 2016-07-05 | Semiconductor Components Industries, Llc | Method for insulating singulated electronic die |
| US9450004B2 (en) | 2014-11-14 | 2016-09-20 | Omnivision Technologies, Inc. | Wafer-level encapsulated semiconductor device, and method for fabricating same |
| US9634053B2 (en) * | 2014-12-09 | 2017-04-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor chip sidewall interconnection |
| US9543347B2 (en) * | 2015-02-24 | 2017-01-10 | Optiz, Inc. | Stress released image sensor package structure and method |
| CN105070667A (zh) * | 2015-09-02 | 2015-11-18 | 华天科技（昆山）电子有限公司 | 图像传感芯片封装方法 |
| US9576912B1 (en) | 2015-12-03 | 2017-02-21 | Stmicroelectronics Pte Ltd | Wafer level chip scale package (WLCSP) having edge protection |
| US10366923B2 (en) | 2016-06-02 | 2019-07-30 | Semiconductor Components Industries, Llc | Method of separating electronic devices having a back layer and apparatus |
| US9996725B2 (en) | 2016-11-03 | 2018-06-12 | Optiz, Inc. | Under screen sensor assembly |
| TWI600321B (zh) | 2016-12-13 | 2017-09-21 | 財團法人工業技術研究院 | 複合陣列相機鏡頭模組 |
| US10373869B2 (en) | 2017-05-24 | 2019-08-06 | Semiconductor Components Industries, Llc | Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus |
| CN108010929A (zh) * | 2017-11-29 | 2018-05-08 | 苏州晶方半导体科技股份有限公司 | 一种影像传感芯片的封装方法 |
| CN112313799A (zh) * | 2018-06-29 | 2021-02-02 | 索尼半导体解决方案公司 | 固态成像装置、电子设备和制造固态成像装置的方法 |
| US10868061B2 (en) | 2018-08-13 | 2020-12-15 | Semiconductor Components Industries, Llc | Packaging structure for a sensor having a sealing layer |
| US10818551B2 (en) | 2019-01-09 | 2020-10-27 | Semiconductor Components Industries, Llc | Plasma die singulation systems and related methods |
| KR20210012302A (ko) | 2019-07-24 | 2021-02-03 | 삼성전자주식회사 | 이미지 센서 칩을 포함하는 반도체 패키지 및 이의 제조 방법 |
| CN110993495B (zh) * | 2019-12-18 | 2023-09-08 | 苏州晶方半导体科技股份有限公司 | 芯片制备方法以及晶圆级封装芯片 |
| CN111276452A (zh) * | 2020-03-26 | 2020-06-12 | 苏州晶方半导体科技股份有限公司 | 芯片的封装结构及其封装方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1409869A (zh) * | 1999-12-10 | 2003-04-09 | 壳箱有限公司 | 生产封装集成电路装置的方法及所生产的封装集成电路装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI232560B (en) * | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
| US7340181B1 (en) * | 2002-05-13 | 2008-03-04 | National Semiconductor Corporation | Electrical die contact structure and fabrication method |
| JP4286264B2 (ja) * | 2002-06-18 | 2009-06-24 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| JP3796202B2 (ja) * | 2002-07-05 | 2006-07-12 | 三洋電機株式会社 | 半導体集積装置の製造方法 |
| TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
| US6917090B2 (en) * | 2003-04-07 | 2005-07-12 | Micron Technology, Inc. | Chip scale image sensor package |
| JP4401181B2 (ja) * | 2003-08-06 | 2010-01-20 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| JP4753170B2 (ja) * | 2004-03-05 | 2011-08-24 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| JP2006049593A (ja) * | 2004-08-05 | 2006-02-16 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| KR100676493B1 (ko) * | 2004-10-08 | 2007-02-01 | 디엔제이 클럽 인코 | 재배선 기판을 이용한 웨이퍼 레벨 칩 스케일 패키지의제조 방법 |
| KR100608420B1 (ko) * | 2004-11-01 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 이미지 센서 칩 패키지 및 그 제조방법 |
| US7374971B2 (en) * | 2005-04-20 | 2008-05-20 | Freescale Semiconductor, Inc. | Semiconductor die edge reconditioning |
| US7433555B2 (en) * | 2006-05-22 | 2008-10-07 | Visera Technologies Company Ltd | Optoelectronic device chip having a composite spacer structure and method making same |
| US7569409B2 (en) * | 2007-01-04 | 2009-08-04 | Visera Technologies Company Limited | Isolation structures for CMOS image sensor chip scale packages |
| US7679167B2 (en) * | 2007-01-08 | 2010-03-16 | Visera Technologies Company, Limited | Electronic assembly for image sensor device and fabrication method thereof |
-
2007
- 2007-01-04 US US11/649,242 patent/US7569409B2/en active Active
- 2007-04-23 TW TW096114254A patent/TWI340999B/zh active
- 2007-06-01 CN CN2007101065164A patent/CN101217156B/zh active Active
- 2007-09-03 JP JP2007227923A patent/JP5255246B2/ja active Active
-
2009
- 2009-06-29 US US12/493,758 patent/US7833810B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1409869A (zh) * | 1999-12-10 | 2003-04-09 | 壳箱有限公司 | 生产封装集成电路装置的方法及所生产的封装集成电路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI470775B (zh) * | 2011-07-19 | 2015-01-21 | Optiz Inc | 用於背面照明之影像感測器的低應力腔封裝體及製造其之方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI340999B (en) | 2011-04-21 |
| TW200830434A (en) | 2008-07-16 |
| JP5255246B2 (ja) | 2013-08-07 |
| JP2008166692A (ja) | 2008-07-17 |
| US7833810B2 (en) | 2010-11-16 |
| US20090263927A1 (en) | 2009-10-22 |
| US20080164553A1 (en) | 2008-07-10 |
| CN101217156A (zh) | 2008-07-09 |
| US7569409B2 (en) | 2009-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101217156B (zh) | 电子元件与cmos图像传感器的芯片级封装及制造方法 | |
| US8624371B2 (en) | Methods of fabrication of package assemblies for optically interactive electronic devices and package assemblies therefor | |
| US7675131B2 (en) | Flip-chip image sensor packages and methods of fabricating the same | |
| US7405100B1 (en) | Packaging of a semiconductor device with a non-opaque cover | |
| US7772685B2 (en) | Stacked semiconductor structure and fabrication method thereof | |
| US7671432B2 (en) | Dynamic quantity sensor | |
| US6982491B1 (en) | Sensor semiconductor package and method of manufacturing the same | |
| US7091062B2 (en) | Wafer level packages for chips with sawn edge protection | |
| JP2008092417A (ja) | 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール | |
| US20170110416A1 (en) | Chip package having a protection piece compliantly attached on a chip sensing surface | |
| US7638887B2 (en) | Package structure and fabrication method thereof | |
| US20140206146A1 (en) | Fabrication method of semiconductor package having electrical connecting structures | |
| KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
| US8003426B2 (en) | Method for manufacturing package structure of optical device | |
| US6873024B1 (en) | Apparatus and method for wafer level packaging of optical imaging semiconductor devices | |
| US7420267B2 (en) | Image sensor assembly and method for fabricating the same | |
| US20050046003A1 (en) | Stacked-chip semiconductor package and fabrication method thereof | |
| US5963782A (en) | Semiconductor component and method of manufacture | |
| US20080088037A1 (en) | Semiconductor package and method for manufacturing the same | |
| US20030151108A1 (en) | Image sensor and method for packaging the same | |
| TW200826286A (en) | Sensor semiconductor device and method for fabricating the same | |
| KR20020076838A (ko) | 반도체패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |