CN101221815B - 重置一相变化存储单元的方法及设备 - Google Patents

重置一相变化存储单元的方法及设备 Download PDF

Info

Publication number
CN101221815B
CN101221815B CN2008100019483A CN200810001948A CN101221815B CN 101221815 B CN101221815 B CN 101221815B CN 2008100019483 A CN2008100019483 A CN 2008100019483A CN 200810001948 A CN200810001948 A CN 200810001948A CN 101221815 B CN101221815 B CN 101221815B
Authority
CN
China
Prior art keywords
voltage
storage unit
resistance value
apply
described storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100019483A
Other languages
English (en)
Other versions
CN101221815A (zh
Inventor
龙翔澜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101221815A publication Critical patent/CN101221815A/zh
Application granted granted Critical
Publication of CN101221815B publication Critical patent/CN101221815B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result

Abstract

本文涉及用于存储单元上的编程的方法、装置。本发明披露一种用以重置具有一存储单元临界电压的相变化存储单元的方法、系统。该方法包括读取该存储单元的电阻值，假使该电阻值大于一选定电阻值，则中止该存储单元的重置。不然的话，通过施加大于该存储单元临界电压的一电压至该位线，且通过施加大于该存取装置临界电压的一电压VWL至该字线而进行该方法。再次读取该存储单元的电阻值，假使该电阻值大于该选定电阻值，则中止该存储单元的重置，否则，通过施加大于该存储单元临界电压的一电压至该位线、增加电压VWL以一电压ΔV，且施加该增加的电压ΔV至该字线而进行该方法。

Description

重置一相变化存储单元的方法及设备
其他申请案的交叉引用
本专利与相同发明人所申请的其他美国专利申请案相关，其是在2007年1月9日提出申请，申请号11/621,431，标题为”编程步骤前用于读取多重可编程电阻存储单元的方法、装置及计算机程序产品”(Method，Apparatus and Computer Program Product for Read BeforeProgramming Process on Multiple Programmable Resistive MemoryCells)，律师档案编号MXIC1773-1，以及美国专利申请书的主题，在2006年12月13日提出申请，申请编号11/610,293，标题为”用于可编程电阻存储单元的编程过程的方法、装置及计算机程序产品”(Method，Apparatus and Computer Program Product for ProgrammingProcess on Programmable Resistive Memory Cell)，律师档案编号MXIC1774-1。
参与研发协定的单位
纽约的国际商业机器公司(International Business MachinesCorporation)，台湾的旺宏电子公司(Macronix International Corporation，Ltd.)，以及德国的英飞凌(Infineon Technology A.G.)科技有限公司。
技术领域
本发明涉及存储器材料上的高密度存储器元件，例如电阻随机存取存储器(RRAM)元件，以及用于对该装置进行编程的方法。通过施加能量，该存储器材料可在电特性状态之间切换。该存储器材料可以是相变化为基础的存储器材料，包含硫属化物(chalcogenide)为基础的材料，以及其他的材料。
背景技术
相变化为基础的存储器材料被广泛地使用在读写光碟。这些材料至少有两种固态相，包含例如非晶固态相，以及结晶固态相。激光脉冲被用来切换读写光碟的相位，以及读取在相变化后该材料的光学特性。
相变化为基础的存储器材料，类似硫属化物为基础的材料以及相似的材料，也可以通过施加适合实施在集成电路内的电流凖位以导致相变化。该非晶态是较该结晶态有较高电阻值的特性；该电阻值的差异可以容易地检测以确定数据。这些特性已经产生使用可编程电阻材料以形成可随机地被存取的非易失性存储器电路的兴趣。
在相变化存储器中，数据的储存是通过使用电流导致在相变化材料中非晶态和结晶态之间的暂态产生。电流加热该材料并导致状态之间的暂态产生。从该非晶态至结晶态的变化是由低电流的操作产生。从该结晶态至非晶态的变化，在此称为重置，是由高电流的操作产生，其包含一短高电流密度脉冲以融化或瓦解该结晶结构，在该相变化材料快速地冷却之后，抑制该相变化步骤，允许至少一部份的相变化材料稳定在该非晶态中。
一相变化存储元件的每一存储单元，连接至一位线和一存取装置，例如一晶体管，其中该存取装置连接至一字线。相变化存储单元电阻值被读取的方法，设定或重置包含施加至该存储单元的位线或字线的偏压。为了施加一设定电压脉冲或一重置电压脉冲至相变化存储单元，该字线和位线必须连接至提供该设定电压脉冲或该重置电压脉冲的电路。用于设定或重置一相变化存储单元的这些连接的产生被称为“位线建立”以及“字线建立”。在位线建立和字线建立的过程中，伴随着这些被采用的步骤而有时间和资源的消耗。因此，需要减少在位线建立和字线建立的过程中所采用步骤的数目。此外，当在相变化存储单元阵列中处理编程连续的相变化存储单元时，可能需要改变用于一第一存储单元的字线建立和位线建立，假如该设定/重置编程一存储单元不同于该设定/重置编程下一个存储单元。改变一字线建立或一位线建立，当依序编程存储单元也会花费时间和资源。因此，有需要在相变化存储单元阵列中连续编程相变化存储单元时，进一步地改变一字线建立或一位线建立改变的次数。
更进一步来说，参考重置编程，一较高电流操作，其中至少一部份的相变化结构稳定于非结晶态中，当此存储单元在一段时间均处于固定的重置状况时，此可编程电阻存储单元间的该重置电阻值分布会变为较宽。此状况可导致存储单元过度重置，其中存储单元的相变化材料可被推移超过用于检测该存储单元中高阻抗所需的该最小非结晶态。所以，有需要提供理想的重置情况给存储单元，而因此可避免存储单元的过度重置。
据此，需要提供一种理想重置情况至存储单元发明的方法与结构，以降低或消除存储单元过度重置。
发明内容
本发明的第一目的涉及一种用以重置具有存储单元临界电压的一相变化存储单元的方法，该存储单元临界电压为至少一部份的存储单元的非结晶相变化材料开始瓦解的一电压，该存储单元耦接至具有一存取装置临界电压的一存取装置。该方法包括选择一电压VWL，电压VWL大于该存取装置临界电压。该方法亦包括读取该存储单元的电阻值，通过(a)施加小于存储单元临界电压的一电压，至耦接至该存储单元的位线，且通过(b)施加大于该存取装置临界电压的一电压，至耦接至该存取装置的一字线。假使该电阻值大于一选定的电阻值，则终止该存储单元的重置，假使该电阻值不大于选定的电阻值，则通过施加一电压VWL至该字线以重置该存储单元而执行该方法。该存储单元的电阻值再次通过下列方式而被读取，即(a)施加小于存储单元临界电压的一电压，至耦接至该存储单元的位线，且通过(b)施加大于该存取装置临界电压的一电压，至一字线。假使该电阻值大于一选定的电阻值，则终止该存储单元的重置，假使该电阻值不大于选定的电阻值，则通过施加大于存储单元临界电压的一电压至该位线、将一电压ΔV增加至电压VWL，以及施加增加的电压VWL至该字线而执行该方法，该方法进一步包括回到该第二读取步骤。
本发明的第二目的涉及重置具有一存储单元临界电压的一相变化存储单元的一种方法，该存储单元临界电压为至少一部份的存储单元的非结晶相变化材料开始瓦解的一电压，该存储单元耦接至具有一存取装置临界电压的一存取装置。该方法包括读取该存储单元的第一电阻值，通过(a)施加小于存储单元临界电压的一电压，至耦接至该存储单元的位线，且通过(b)施加大于该存取装置临界电压的一电压，至耦接至该存取装置的一字线。假使该第一电阻值大于一选定的电阻值，则终止该存储单元的重置，假使该第一电阻值不大于选定的电阻值，则通过施加大于存储单元临界电压的一电压至该位线，以及施加大于该存取装置临界电压的一电压VWL至该字线，而执行该方法。该方法进一步包括读取该存储单元的一第二电阻值，通过(a)施加小于存储单元临界电压的一电压，至位线，且通过(b)施加大于该存取装置临界电压的一电压，至一字线。假使该第二电阻值大于该选定的电阻值，则终止该存储单元的重置，假使该第二电阻值不大于选定的电阻值，则通过施加大于存储单元临界电压的一电压至该位线、增加电压VWL以获得增加的电压VWL，且施加该增加的电压VWL至该字线。
本发明的第三目的涉及重置具有一存储单元临界电压的一相变化存储单元的一种方法，该存储单元临界电压为至少一部份的存储单元的非结晶相变化材料开始瓦解的一电压，该存储单元耦接至具有一存取装置临界电压的一对金氧半场效晶体管(MOSFET)。该方法包括施加第一电压至耦接于该存储单元的位线，其中该第一电压低于该存储单元临界电压，且施加一第二电压至耦接于该对金氧半场效晶体管(MOSFET)的一对字线，以读取该存储单元的第一电阻值，该第二电压大于该存取装置临界电压，假使该第一电阻值大于一选定电阻值，则终止该存储单元的重置，且假使该方法不为通过施加第三电压至该位线而执行，其中该第三电压高于该存储单元临界电压，且施加一第四电压至该对字线以编程该存储单元，该第四电压大于该存取装置临界电压。该方法进一步包括施加该第一电压至该位线且施加该第二电压至该对字线，以便读取该存储单元的第二电阻值。假使该第二电阻值大于一选定电阻，则终止该存储单元的重置，且假使该方法不为通过施加第三电压至该位线且施加第五电压至该对字线以编程该存储单元而执行，该第五电压为该第四电压与一预设电压的总和。
本发明的第四目的涉及一种用于重置一相变化存储器单元的设备，其具有一存储单元临界电压，为至少一部份的所述存储单元的非结晶相变化材料开始瓦解的一电压，所述存储单元耦接到具有一存取装置临界电压的一存取装置，所述设备包括：用于选定一电压VWL，所述电压VWL大于所述存取装置临界电压的装置；用于读取所述存储单元的一电阻值，通过(a)施加小于所述存储单元临界电压的一电压，至耦接到所述存储单元的一位线，且通过(b)施加大于所述存取装置临界电压的一电压，至耦接所述存取装置的一字线的装置；用于假使所述电阻值大于一选定电阻值，则终止所述存储单元的所述重置的装置；用于假使所述电阻值不大于所述选定电阻值，则进行下述步骤的装置：施加大于所述存储单元临界电压的一电压，至所述位线；以及施加所述电压VWL至所述字线以重置所述存储单元；用于读取所述存储单元的所述电阻值，通过(a)施加小于所述存储单元临界电压的一电压，至耦接到所述存储单元的所述位线，且通过(b)施加大于所述存取装置临界电压的一电压，至所述字线的装置；用于假使所述电阻大于所述选定电阻值，则终止所述存储单元的所述重置的装置；用于假使所述电阻值不大于所述选定电阻值，则进行下述步骤的装置：施加大于所述存储单元临界电压的一电压，至所述位线；将一电压ΔV增加至所述电压VWL；以及施加增加后的所述电压VWL至所述字线以重置所述存储单元；以及返回到所述第二个读取装置。
本发明的第五目的涉及一种用以重置一相变化存储单元的设备，其具有一存储单元临界电压，为至少一部份的所述存储单元的非结晶相变化材料开始瓦解的一电压，所述存储单元耦接到具有一存取装置临界电压的存取装置，所述设备包括：用于读取所述存储单元的一第一电阻值，通过(a)施加小于所述存储单元临界电压的一电压，至耦接到所述存储单元的一位线，且通过(b)施加大于所述存取装置临界电压的一电压，至耦接至所述存取装置的一字线的装置；用于假使所述第一电阻值大于一选定电阻值，则终止所述存储单元的所述重置的装置；用于假使所述电阻值不大于所述选定电阻值，则进行下述步骤的装置：施加大于所述存储单元临界电压的一电压，至所述位线，且施加大于所述存取装置临界电压的一电压VWL至所述字线：用于读取所述存储单元的一第二电阻值，通过(a)施加小于所述存储单元临界电压的一电压，至所述位线，且通过(b)施加大于所述存取装置临界电压的一电压，至所述字线的装置；用于假使所述第二电阻大于所述选定电阻值，则终止所述存储单元的所述重置的装置；用于假使所述第二电阻值不大于所述选定电阻值，则进行下述步骤的装置：施加大于所述存储单元临界电压的一电压，至所述位线，增加所述电压VWL以获得一增加的电压VWL，以及施加所述增加的电压VWL至所述字线。
本发明的第六目的涉及一种用以重置一相变化存储单元的设备，其具有一存储单元临界电压，为至少一部份的所述存储单元的非结晶相变化材料开始瓦解的一电压，所述存储单元耦接到具有一存取装置临界电压的一对金氧半场效晶体管，所述设备包括：用于施加一第一电压至与所述存储单元耦接的一位线，其中所述第一电压低于所述存储单元临界电压，且施加一第二电压至耦接至所述对金氧半场效晶体管的一对字线，以便能读取所述存储单元的一第一电阻值，所述第二电压大于所述存取装置临界电压的装置；用于假使所述第一电阻值大于一选定电阻值，则终止所述存储单元的所述重置；且若不成立则进行下述步骤的装置：施加一第三电压至所述位线，其中所述第三电压大于所述存储单元临界电压，且施加一第四电压至耦接至所述对金氧半场效晶体管的一对字线，以便对所述存储单元进行编程，所述第四电压大于所述存取装置临界电压；施加所述第一电压至所述位线，且施加所述第二电压至所述对字线，以便能读取所述存储单元的一第二电阻值；以及用于假使所述第二电阻值大于一选定电阻值，则终止所述存储单元的所述重置；且若不成立则进行下述步骤的装置：施加所述第三电压至所述位线且施加一第五电压至所述对字线，以便对所述存储单元进行编程，所述第五电压为所述第四电压与一预设电压的总和。
将通过提出这些优选实施例的以下描述且配合附图而详细地说明本发明的各种特征与优点。
附图说明
图1为根据本发明的集成电路元件的一电路框图；
图2为显示于图1中的代表性存储阵列的部分示意图；
图3为根据本发明的一实施例的一关系图，绘示使用于编程可编程电阻存储单元的脉冲的电压与温度对时间的关系；
图4为根据本发明的一实施例的一流程图，绘示用以编程包括一相变化材料的一单一存储单元的一通常过程的控制流程；
图5为根据本发明的一实施例的一流程图，绘示用以编程包括一相变化材料的单一存储单元的该过程的控制流程；
图6为依据本发明的一实施例的一流程图，绘示用以依序地编程包括一相变化材料的许多存储单元的该过程的控制流程；
图7为依据本发明的一实施例的一流程图，绘示用于包括一相变化材料的许多存储单元的群组编程的该过程的控制流程；
图8为依据本发明的另一实施例的一流程图，绘示用于包括一相变化材料的许多存储单元的群组编程的该过程的控制流程；
图9为依据本发明的一实施例的一流程图，绘示用于包括一相变化材料的许多存储单元的编程的该群组过程的控制流程；
图10为依据本发明的另一实施例的一流程图，绘示用于包括一相变化材料的许多存储单元的编程的该群组过程的控制流程；
图11为依据本发明的一实施例的一流程图，绘示用于重置编程包括一相变化材料的存储单元的编程的该过程的控制流程；
图12为依据本发明的一实施例的一示意图，显示当读取与写入至包括一相变化材料的一存储单元时的电脉冲强度。
【主要元件符号说明】
10       集成电路
12       相变化存储器阵列
14       字线解码器和驱动器
16       字线
18       位线解码器
20       位线
22       汇流排
24       电流顺从检测放大器/数据输入结构
26       数据汇流排
27       输入缓冲器
28       数据输入线
30       其他电路
32       数据输出线
34       控制器
36       偏压安排供应电压
38、40、42、44       存取晶体管
46、48、50、52       相变化存储元件
54       源极线
55       源极线端点
56、58   字线
60、62   位线
88       分隔连接
300      电压和电流对时间的脉冲图
302      重置脉冲的起点
304      相变化材料转换至非晶态的温度
306      相变化材料转换至结晶态的温度
308      抑制相
310      过渡期间
312      重置脉冲
314      设定脉冲
316      设定脉冲的起点
402、502、702、802   开始编程
404、504、604、906、1006、1104、1110    读取单元电阻值
406、506、508、606、608、908、1008   读取输入数据
408     单元是否已经在期望的状态
410     设定或重置单元
412、510、616、708、808      结束编程
512、612、912    设定单元
514、614、1012      重置单元
601     开始
602、904、1004      移至下一个单元
610、910、1010      是否为最后一个单元
704、806      群组设定
706、804      群组重置
902、1002、1102    开始步骤
914、1014    结束步骤
1106 终止重置编程
1108 使用Vbl＞Vtcell以及V＞VtMOSFET重置单元
1112 使用Vbl＞Vtcell以及V＞V+ε重置单元
1202、1204、1206、1208、1210、1212、1214、1216、1218、
1220、1222、1224、1226、1228、1230、1232、1234、1236、
1238、1240、1242、1244、1246电脉冲
1248、1250线
具体实施方式
本发明的下列描述将会参照特定结构的实施例以及方法。可以了解的是并不意图将本发明限制在特定披露的实施例以及方法，但是本发明可以使用其他的特征，元件，方法，以及实施例加以实施。优选实施例是被用来描述本发明，不是用来限制它的范围，范围是由权利要求书来定义的。本领域技术人员可以了解，跟随该说明许多相似的变化。相似的元件在许多的实施例中通常以相同的数字来表示。
参照图1，显示一集成电路10的简化区块图，其可以经由本发明加以实现。电路10包含一存储器阵列12经由使用相变化存储单元(未示出)实现在半导体基底上，以下将进行更加详细的描述。字线解码器14电连接许多的字线16。位线解码器18电连接许多的位线20，以读取数据自和写入数据至阵列12中的相变化存储单元(未示出)。位址经由汇流排22供应给字线解码器和驱动器14以及位线解码器18。在区块24中的检测放大器和数据输入结构，经由数据汇流排26连接至位线解码器18。输入缓冲器27的数据是来自集成电路10的输入输出端口，或是来自集成电路10内部或外部的其他数据来源，经由数据输入线28供给区块24中的数据输入结构。其他的电路30可以被包含在集成电路10中，例如通常目的的处理器或特殊目的应用电路，或被阵列12所支持的提供晶片上系统功能的模组组合。区块24中检测放大器的数据经由数据输出线32，供给集成电路10的输入输出端口，或是至集成电路10内部或外部的其他数据目的地。
在此范例中所实施的一控制器34，使用一偏压安排状态机器，以控制该偏压安排应用的供应电压36，例如读取、编程、擦除、擦除检查和编程检查电压。控制器34可以采用在这个领域中已知的特殊目的逻辑电路来实现。在另一个实施例中，控制器34包含一般目的处理器，其可以实施于该相同的集成电路上，以执行计算机程序而控制该元件的操作。在另一个实施例中，一特殊目的逻辑电路的组合，以及一般目的处理器可以被用来实施控制器34。
如图2中所示，阵列12的每一存储单元包含一存取晶体管(或其他存取装置例如一二极管)，标示为38、40、42和44，以及一存储元件，通常是一相变化元件，标示为46、48、50和52。每一存取晶体管38、40、42和44的源极连接至源极线54，该源极线连至源极线端点55。在另一实施例中，该选择元件的源极线并没有被电连接，而是可以单独地被控制。许多的字线16包含字线56和58沿着第一方向平行地延伸。字线56和58电连接至字线解码器14。存取晶体管38和42的栅极端连接至同一条字线，例如字线56，以及存取晶体管40和44的栅极端连接至同一条字线58。许多的位线20包含位线60和62，有相变化元件46和48的一端经由分隔连接88连接至位线60。特别地，相变化元件46连接在存取晶体管38的漏极端和位线60之间，以及相变化元件48连接在存取晶体管40的漏极端和位线60之间。同样地，相变化元件50连接在存取晶体管42的漏极端和位线62之间，以及相变化元件52连接在存取晶体管44的漏极端和位线62之间。要注意的是显示4个存储单元只是方便讨论之用，且在实际上阵列12可以包含数千至数百万个这类的存储单元。此外，也可以采用其他的阵列结构，例如，该相变化存储元件连接至源极端。
一可编程电阻存储器材料，例如一相变化材料，有用的特性包含该材料有一可编程的电阻值，且最好是可逆方式，例如，至少有两种固态相可以经由电流引发而可逆地转换。这些至少两种相包含非晶相和结晶相。然而，在操作上该可编程电阻材料可能无法完全转换至非晶或结晶相。中间相或混合相在材料特性上可有一可检测的差异。该两种固态相通常应该会有双稳态以及有不同的电特性。该可编程电阻材料可以是一硫属化物材料，该硫属化物材料可以包含锗锑碲(GST)。如同以下描述所披露的，该相变化或其他存储器材料通常被称为锗锑碲(GST)，并且可以了解的是也可以使用其他形态的相变化材料，在此所述的用来实施存储单元的有用材料是Ge2Sb2Te5。
在此描述的一存储单元元件10已经可以采用标准微影和薄膜沉积技术来制造，当到达用于在编程的时候会真正改变电阻率的单元区域的非常小的尺寸时，不需要额外的步骤以形成次微影图案。在本发明的这些实施例中，该存储器材料可以是一可编程电阻材料，通常是一相变化材料，例如是Ge2Sb2Te5或以下描述的其他材料。在该存储元件16中相变化的区域是很小的，因此，相变化所需重置电流的振幅是很小的。
存储单元元件10的实施例包含相变化为基础的存储器材料，包含硫属化物为基础的材料以及其他材料，以供存储元件46。硫族元素(Chalcogens)包含氧，硫，硒，以及碲的四个元素中的任何，形成周期表的VI族的部分。硫属化物包含一硫族元素与一还为正电性的元素或自由基的化合物。硫属化物合金包含硫属化物与其他材料如过渡金属的结合。硫属化物合金通常包含一或多个选自元素周期表第六栏的元素，例如锗(Ge)以及锡(Sn)。通常，硫属化物合金包含组合一或多个锑(Sb)、镓(Ga)、铟(In)、以及银(Ag)。许多相变化为基础的存储器材料已经被描述于技术文件中，包括下列合金：镓/锑、铟/锑、铟/硒、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲、以及碲/锗/锑/硫。在锗/锑/碲合金家族中，一大范围的合金化合物是可行的。该合成物可以表示为TeaGebSb100-(a+b)，其中a和b代表原子百分比，所有组成元素加总为100％。一研究文件描述了最有用的合金为，在沉积材料中所包含的平均碲浓度远低于70％，典型地低于60％，并在一般型态合金中的碲含量范围从最低23％至最高58％，且最佳介于48％至58％的碲含量。锗的浓度高于约5％，且其在材料中的平均范围从最低8％至最高30％，一般低于50％。最佳地，锗的浓度范围介于8％至40％。在此合成物中所剩下的主要组成元素为锑。(Ovshinsky‘112专利，栏10-11)由另一研究者所评估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7。(Noboru Yamada，“Potentialof Ge-Sb-Te Phase-change Optical Disks for High-Data-Rate Recording”，SPIE v.3109，pp.28-37(1997))更一般地，一过渡金属如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)、以及上述的混合物或合金，可与锗/锑/碲结合以形成具有可编程的电阻特性的一相变化合金。有用的存储器材料的特殊范例，如Ovshinsky‘112专利中栏11-13所述，将该范例在此列入参考。
在该单元的主动通道区域，相变化材料能够区域性地切换于第一结构状态，其中该材料通常是非晶固态相，以及第二结构状态，其中该材料通常是结晶固态相。这些相变化材料至少是双稳态(bistable)。「非晶」一词被用来指称相对较无次序的结构，较一单晶更无次序性，其有可检测的特征例如，相较该结晶相具有较高的电阻值。「结晶」一词被用来指称相对较有次序的结构，较一非晶更有次序性，其有可检测的特征例如，相较该非晶相具有较低的电阻值。通常，相变化材料可以被电性切换至完全结晶态与完全非晶态之间所有可检测的不同状态。受非晶和结晶之间相改变影响的其他物质特性包含原子次序、自由电子密度以及活化能。该材料可以被切换至不同的固态相，或两个以上固态相的混合，提供一个介于完全非晶和完全结晶之间的灰阶。该材料的电性可能会因此而变化。
相变化材料可以通过施加电脉冲从一相状态改变至另一相状态。由观察而得，较短、较高振幅的脉冲通常倾向将相变化材料改变至非晶状态，也就是被称为一重置脉冲。较长、较低振幅的脉冲通常倾向将相变化材料改变至一结晶状态，也就是被称为一编程脉冲。在较短、较高振幅的脉冲有足够高的能量以打断结晶结构的键结，也够短以防止原子重新排列成结晶状态。可以决定适当脉冲的数值而不需要过度地实验，本发明特别适用特定相变化的材料和元件结构。
以下是简短的归纳描述4种电阻存储器材料。
1.硫属化物材料
GexSbyTez
x∶y∶z＝2∶2∶5
其他的组成具有x：0～5；y：0～5；z：0～10
GeSbTe掺杂N-、Si-、Ti-，或可亦使用其他元素掺杂。
形成方法：在1m～100m托里切利(Torricelli)压力之下，使用氩(Ar)、氮(N2)，及/或氦(He)等等反应性的气体通过物理气相沉积(PVD)溅镀或磁电管溅镀方式，形成硫属化物。该沉积通常在室温之下完成。一具有外观比例1～5的准直器(collimater)可以被用来改善填入的效能。为了改善该填入的效能，使用数十至数百伏的一直流偏压。另一方面，直流偏压和准直器的组合可以同时搭配使用。
在一真空或一氮气环境的该后沉积退火处理，有时候可以改善硫属化物材料的结晶状态。该退火温度通常介于摄氏100至400度之间，以及少于30分钟的退火时间。
硫属化物材料的厚度是由单元结构的设计所决定。通常，具有厚度大于8奈米的一硫属化物材料会有一相变化的特征，使得该材料呈现至少两种稳定的电阻值状态。
2.巨大磁阻(colossal magneto resistance，CMR)材料
PrxCayMnO3
x∶y＝0.5∶0.5
其他合成物具有x：0～1；y：0～1
可以使用包含Mn氧化物的其他CMR材料
形成方式：在1m～100m托里切利压力之下，使用氩(Ar)、氮(N2)、氧(O2)，及/或氦(He)等等反应性的气体通过物理气相沉积(PVD)溅镀或磁电管溅镀方式。依据后沉积处理条件，该沉积通常介于室温与摄氏600度之间。一具有外观比例1～5的准直器可以被用来改善填入的效能。为了改善该填入的效能，使用数十至数百伏的一直流偏压。另一方面，直流偏压和准直器的组合可以同时搭配使用。一数十高斯至数万高斯的磁场可以被施加以改善该电磁结晶相。
在真空或氮气环境或氧气/氮气混合环境的后沉积退火处置，可以改善CMR材料的结晶状态。该退火温度通常介于摄氏400至600度之间，以及少于2小时的退火时间。
CMR材料的厚度是由单元结构的设计所决定。该厚度10nm至200nm的CMR材料可以用作核心材料。
YBCO(YBaCuO3是一种高温超导材料)的缓冲层，可用以改善CMR材料的结晶状态。该YBCO的沉积是在CMR材料的沉积之前，YBCO的厚度介于30nm至200nm之间。
3.两元素的化合物
NixOy；TixOy；AlxOy；WxOy；ZnxOy；ZrxOy；CuxOy；等等
x∶y＝0.5∶0.5
其他合成物具有x：0～1；y：0～1
形成方式：
A.沉积：在1m～100m托里切利压力之下，使用反应气体氩(Ar)、氮(N2)、氧(O2)，及/或氦(He)等等通过物理气相沉积(PVD)溅镀或磁电管溅镀方式，使用一金属氧化物的钯材，例如NixOy、TixOy、AlxOy、WxOy、ZnxOy、ZrxOy、CuxOy等等。该沉积通常是在室温下完成。一具有外观比例1～5的准直器可以被用来改善填入的效能。为了改善该填入的效能，使用数十至数百伏的一直流偏压。如果需要，直流偏压和准直器的组合可以同时搭配使用。
在真空或氮气环境或氧气/氮气混合环境的后沉积退火处置，可以改善金属氧化物的氧气的分布。该退火温度通常介于摄氏400至600度之间，以及少于2小时的退火时间。
B.反应沉积：在1m～100m托里切利压力之下，使用反应气体Ar/O2、Ar/N2/O2、纯氧(O2)、He/O2、He/N2/O2等等通过PVD溅镀或磁电管溅镀方式，使用一金属氧化物的靶材，例如Ni、Ti、Al、W、Zn、Zr或Cu等等。该沉积通常是在室温下完成。一具有外观比例1～5的准直器可以被用来改善填入的效能。为了改善该填入的效能，使用数十至数百伏的一直流偏压。如果需要，直流偏压和准直器的组合可以同时搭配使用。
在真空或氮气环境或氧气/氮气混合环境的后沉积退火处理，可以改善金属氧化物的氧气的分布。该退火温度通常介于摄氏400至600度之间，以及少于2小时的退火时间。
C.氧化：使用高温氧化系统的氧化，例如火炉或是快速热脉冲(RTP)系统。该温度介于摄氏200至700度，从数毫托里切利压力至一大气压力，在纯氧或氮气/氧气混合气体。时间从数分钟至数小时。其他的氧化方法是等离子氧化。一射频或一直流源具有纯氧或Ar/O2混合气体或Ar/N2/O2混合气体，在1m至100m托里切利压力之下被用来氧化金属的表面，例如Ni、Ti、Al、W、Zn、Zr或Cu等等。该氧化时间从数秒至数分钟，该氧化温度依据等离子氧化的程度而从室温至摄氏300度。
4.聚合物材料
TCNQ掺杂有Cu，C60，Ag等等
PCBM-TCNQ混合聚合物
形成方式：
A.蒸发：使用热蒸发、电子束蒸发，或分子束取向附生(MBE)系统。固态TCNQ以及掺杂物是共同蒸发在单独密闭空间。该固态TCNQ以及掺杂物丸被放置于钨座或钽座或陶磁座。一高电流或一电子束被施加以融化该来源，如此该物质被混合且沉积在晶圆上。没有反应的化学物或气体。该沉积在10-4至10-10的托里切利压力下完成。晶圆的温度在室温至摄氏200度。
在真空或氮气环境的该后沉积退火处置，可以改善聚合物材料的成份分布。该退火温度通常介于室温至摄氏300度之间，以及少于1小时的退火时间。
B.旋转涂布：使用有TCNQ掺杂溶液的旋转涂布器，以小于1000rpm旋转。在旋转涂布之后，在室温或是在温度小于摄氏200度，该晶圆被放置以等待固态形成。该等待时间视温度和成型的情况而定地从数分钟到数天。
图3是依据本发明一实施例的电压和温度对时间的曲线300，其为用于编程可编程电阻存储单元的脉冲示意图。如上所描述，在相变化存储器中，数据的储存是使用电流导致相变化材料在非晶态和结晶态之间的转换。电流加热该相变化材料及导致在状态间的转换。图3描述该用以导致该转换的电脉冲。特别地，图3描述施加在一存储单元的位线和字线的该偏压。图300的y-轴指出施加至一相变化材料的该偏压的振幅，以及被每一脉冲所加热的该相变化材料的温度。图300的x-轴指出施加至一相变化材料的该偏压的时间，以及随着时间该相变化材料温度的增减。
虚线302指出一重置脉冲312的起点，其转变一相变化材料至非晶、高电阻状态。该结晶转变至非晶，在此称为重置，通常是一较高的电流操作，其包含短高电流密度脉冲以融化该结晶结构，其后该相变化材料快速地冷却，抑制该相变化的过程，允许至少一部份该相变化结构稳定在该非晶态。虚线304指出该相变化材料转换至非晶态的温度。要注意的是脉冲312增加温度通过虚线304。该抑制相是由线组308所指出，其中该相变化过程转换该相变化材料自结晶至非晶被抑制，或是被施予适当的能量。
虚线316指出一设定SET脉冲314的起点，其转变一相变化材料为一结晶、低电阻状态。该非晶转变至结晶，通常是一较长的脉冲和一较低的电流操作。线306指出该相变化材料转换至结晶态的温度，有时候被称为崩溃转变，其较线304所指出的非晶态温度有更低的温度。要注意的是脉冲314增加温度通过线306。同时也显示过渡期间310，其指出介于设定SET脉冲314启动前和该重置RESET脉冲312完成该抑制过程后，也必须花费该等待时间。线306对应至该相变化元件46-52的该临界电压，将会在随后更详细地讨论，在该线306上设定位线电压以达成设定脉冲314。
图4是依据本发明的一实施例的流程图，描述用于编程包含相变化材料的单一单元的一般步骤的控制流程。特别地，图4的该流程图描述，当一控制器，例如控制器34，编程(也就是设定或重置)包含许多存储单元的相变化存储元件的单一存储单元时所发生的步骤。图4开始自步骤402且直接地进行到步骤404。在步骤404中，读取该存储单元的电阻值。在步骤406中，读取代表该数据必须由该存储单元的状态所反映的输入数据。在步骤408中，决定该存储单元的电阻值是否在一个反映该输入数据的状态。例如，假如该存储单元的电阻值为高且该输入数据显示为“0”，或是该存储单元的电阻值为低且该输入数据显示为“1”，则该存储单元的电阻值是在一反映该输入数据的状态。否则，该存储单元的电阻值不在一反映该输入数据的状态。
假如步骤408的结果是正的，则控制进行至步骤412。假如步骤408的结果是负的，则控制进行至步骤410。在步骤410中，该存储单元是设定或重置是视正在发生的编程步骤而定。在步骤412中，图4的流程图的编程步骤终止。
图5是依据本发明的一实施例的流程图，描述用于编程一包含相变化材料的单一单元的过程的控制流程。特别地，图5的该流程图描述当一控制器，例如控制器34，编程(也就是设定或重置)包含许多的存储单元的相变化存储元件的单一存储单元时所发生的过程。图5提供图4流程图所描述的一般过程的更多细节。
图5开始自步骤502以及直接进入到步骤504。在步骤504中读取在一位址的该存储单元的电阻值。在本发明的实施例中，该读取步骤包含施加一电压至连接至该存储单元的一位线，以及施加一电压至连接至一存取装置的一字线，该存取装置被连接至该存储单元。假如，步骤504的结果是一高电阻值被读取，表示该存储单元是在一至少部分非晶态，则控制进行至步骤506。假如，步骤504的结果是一低电阻值被读取，表示该存储单元是在一结晶态，则控制进行至步骤508。
在步骤506中，读取代表该数据必须由该存储单元的状态所反映的输入数据。在本发明的一实施例中，该读取步骤包含接收输入数据，例如从输入缓冲器中，以及评估该输入数据的值。该输入数据可以是，例如，表示“0”或“1”的单一位数值。假如，步骤506的结果为一第一位被读取的值是“0”，则控制进行至步骤510。假如，步骤506的结果为第二位被读取的值是“1”，则控制进行至步骤512。
在步骤512中该存储单元是设定。在本发明的一实施例中，设定该存储单元的步骤包含施加偏压至该存储单元的该位线和该字线，以转变该存储单元为结晶、低电阻值状态。这个步骤的发生是使用低电流经由该位线。以上是参照图3更详细的描述。
在步骤508中，读取代表该数据必须由该存储单元的状态所反映的输入数据。假如，步骤508的结果为第一位被读取的值是“0”，则控制进行至步骤514。假如，步骤508的结果为第二位被读取的值是“1”，则控制进行至步骤510。
在步骤514中，重置该存储单元。在本发明的一实施例中，重置该存储单元的步骤包含施加偏压至该存储单元的该位线和该字线，以转变该存储单元为非晶、高电阻值状态。以上是参照图3更详细的描述。在步骤510中，图5的流程图的该编程过程终止。
图6是依据本发明的一实施例的流程图，描述用于依序地编程包含一相变化材料的许多存储单元的控制流程。特别地，图6的该流程图描述当例如控制器34的控制器编程(也就是设定或重置)一相变化存储元件的许多存储单元时所发生的过程。图6的过程是将图5的过程延伸至许多存储单元。
图6开始自步骤601以及直接进入到步骤602。在步骤602中，该编程序列移到在将被编程的许多存储单元中下一个可以被编程的存储单元。在步骤604中，读取在一位址上该存储单元的电阻值。假如，步骤604的结果是一高电阻值被读取，表示该存储单元是至少一部分在非晶态，则控制流程至步骤606。假如，步骤604的结果是一低电阻值被读取，表示该存储单元是在一结晶态，则控制流程至步骤608。
在步骤606中，读取代表该数据必须由该存储单元的状态所反映的输入数据。在本发明的一实施例中，该读取步骤包含例如从该输入缓冲器中接收输入数据，以及评估该输入数据的值。该输入数据可以是，例如，表示“0”或“1”的单一位数值。假如，步骤606的结果为第一位被读取的值是“0”，则控制流程至步骤610。假如，步骤606的结果为第二位被读取的值是“1”，则控制流程至步骤612。
在步骤612中，设定该存储单元。在步骤608中，读取代表该数据必须由该存储单元的状态所反映的输入数据。假如，步骤608的结果为第一位被读取的值是“0”，则控制流程至步骤614。假如，步骤608的结果为第二位被读取的值是“1”，则控制流程至步骤610。
在步骤614中，重置该存储单元。在步骤610中，决定是否在将被编程的许多存储单元中选定任何其他存储单元作为即将被编程的。假如步骤610的结果是负的，则控制流程进行至步骤616。假如步骤610的结果是正的，则控制流程至步骤602，其中该图6流程图的过程持续进行，直到所有被选定即将被编程的存储单元完全被编程。在步骤616中，终止图6的流程图的编程过程。
图7是依据本发明的一实施例的流程图，描述用于群组编程包含一相变化材料的许多存储单元的控制流程。特别地，图7的该流程图描述当例如控制器34的控制器使用一群组的方法编程(也就是设定或重置)一相变化存储元件的许多存储单元时所发生的过程。
图7开始自步骤702以及直接进入到步骤704。在步骤704中，该控制器发起一群组设定方法，其中一设定功能被依序地施加至一群组存储单元中的每一存储单元。以下将参照图9而更详细地描述该群组设定方法。在步骤706中，该控制器发起一群组重置方法，其中一重置功能依序地被施加至一群组存储单元中的每一存储单元。以下将参照图10而更详细地描述该群组重置方法。在步骤708中，终止图7的流程图的过程。
图8是依据本发明的其他实施例的流程图，描述用于群组编程包含相变化材料的许多存储单元的控制流程。正如图7的流程图，图8的该流程图描述当例如控制器34的控制器使用群组的方法编程(也就是设定或重置)相变化存储元件的许多存储单元时所发生的过程。图8开始于步骤802且直接进入到步骤804。在步骤804中，该控制器发起一群组重置方法，其中一重置功能依序地被施加至一群组存储单元中的每一存储单元。以下将参照图10而更详细地描述该群组重置方法。在步骤806中，该控制器开始一群组设定方法，其中一设定功能依序地被施加至一群组存储单元中的每一存储单元。以下将参照图9更详细地描述该群组设定方法。在步骤808中，终止图8的流程图的过程。
图9是依据本发明的一实施例的流程图，描述用于编程包含相变化材料的许多存储单元的该群组设定步骤的控制流程。特别地，图9的该流程图描述当例如控制器34的控制器依序地施加一设定过程至一相变化存储元件的一群组存储单元时所发生的步骤。图9开始自步骤902且直接进入到步骤904。在步骤904中，该编程序列移到在被施加该群组设定方法的该群组存储单元中的下一个可以被编程的存储单元。
在步骤906中，读取在一位址的该存储单元的电阻值。假如，步骤906的结果是一高电阻值被读取，表示该存储单元的至少一部分在非晶态，则控制流程至步骤908。假如，步骤906的结果是一低电阻值被读取，表示该存储单元是在一结晶态，则控制流程至步骤910。
在步骤908中，读取代表该数据必须由该存储单元的状态所反映的输入数据。该输入数据可以是，例如表示“0”或“1”的单一位数值。假如，步骤908的结果是第一位被读取的值是“0”，则控制流程至步骤910。假如，步骤908的结果是第二位被读取的值是“1”，则控制流程至步骤912。在步骤912中，设定该存储单元。
在步骤910中，决定目前的该存储单元是否为在该群组存储单元中被施加该群组设定方法的该最后存储单元。假如步骤910的结果为否，则控制流程至步骤904，其中该图9的流程图的过程持续进行直到在该群组中所有的存储单元全部都经历过该群组设定方法。假如步骤910的结果为是，则控制流程至步骤914，在步骤914中终止该图9的流程图的群组设定步骤。
图10是依据本发明的一实施例的流程图，绘示用于编程包含一相变化材料的许多存储单元的该群组重置过程的控制流程。特别地，图10的该流程图描述当例如控制器34的控制器，依序地施加一重置方法至相变化存储元件中的一群组存储单元时所发生的过程。图10开始自步骤1002且直接地进入到步骤1004。在步骤1004中，该编程序列移到在被施加该群组重置步骤的该群组存储单元中的下一个可以被编程的存储单元。
在步骤1006中，读取在一位址的该存储单元的电阻值。假如，步骤1006的结果是一高电阻值被读取，表示该存储单元是至少一部分在非晶态，则控制流程至步骤1010。假如，步骤1006的结果是一低电阻值被读取，表示该存储单元是在一结晶态，则控制流程至步骤1008。
在步骤1008中，读取代表该数据必须由该存储单元的状态所反映的输入数据。该输入数据可以是例如表示“0”或“1”的单一位数值。假如，步骤1008的结果是第一位被读取的值是“0”，则控制进行至步骤1012。假如步骤1008的结果是第二位被读取的值是“1”，则控制进行至步骤1010。在步骤1012中，重置该存储单元。
在步骤1010中，决定目前的该存储单元是否为在该群组存储单元中被施加该群组重置方法的该最后存储单元。假如步骤1010的结果为否，则控制流程至步骤1004，其中该图10流程图的过程持续地进行直到在该群组中所有的存储单元全部都经历过该群组重置方法。假如步骤1010的结果为是，则控制流程至步骤1014，其中终止该图10流程图的群组重置步骤。
图11是依据本发明的一实施例的流程图，绘示用于重置编程包含一相变化材料的一存储单元的控制流程。特别地，图11的该流程图描述当例如控制器34的控制器重置编程包含许多存储单元的一相变化存储元件的存储单元时所发生的过程。
图11开始自步骤1102且直接进入到步骤1104。在步骤1104中，读取在一位址的该存储单元的电阻值。在本发明的一实施例中，该读取步骤可以包含施加一电压至连接至一存取装置的一字线，例如一对金氧半场效晶体管MOSFET，该存取装置被连接至该存储单元。该存取装置进一步具有一临界电压(在图11中被称为VtMOSFET)。
假如步骤1104的结果是一高电阻值被读取，表示该存储单元是至少一部分在非晶态，则控制流程至步骤1106。假如，步骤1104的结果是一低电阻值被读取，表示该存储单元是在一结晶态，则控制流程至步骤1108。在步骤1106中，终止该重置编程步骤。在步骤1108中，重置该存储单元。在本发明的一实施例中，重置该存储单元的步骤包含施加偏压至该存储单元的该位线和该字线，以改变该存储单元至一非晶、高电阻值状态。该步骤的发生是通过使用一高电流，其包含一短高电流密度脉冲以融化该结晶结构至一非晶态。特别地，施加至该位线的该电压(在图11中被称为Vbl)大于该存储元件的该临界电压(在图11中被称为Vtcell)，以及施加至该字线的该电压V大于该存取装置临界电压。
在步骤1110中，再次读取该存储单元的该电阻值，如同步骤1104所描述的一般。假如，步骤1110的结果是一高电阻值被读取，则控制流程至步骤1106。假如，步骤1110的结果是一低电阻值被读取，则控制流程至步骤1112。在步骤1112中，该存储单元再次被重置。在此步骤中，该电压V增加一个数量(在图11中被称为ε)，且其后施加大于该存储元件临界电压的一电压至该位线，并施加该被增加的电压V至该字线。控制则流回至步骤1110，执行检查存储单元的该电阻值的过程(步骤1110)，增加该字线电压V(步骤1112)，以及施加该电压V至该字线(步骤1112)，直到该存储单元的电阻值是高位准，指出该存储单元的非晶态。
图12为根据本发明的一实施例的一示意图，显示当读取与写入至包括一相变化材料的一存储单元时电脉冲的振幅。特别地，图12的示意图绘示在接续的读取与写入步骤期间当重置编程包括许多存储单元的相变化存储元件的一存储单元时，施加该电脉冲到特定元件。第一列1202显示施加到该存储元件的一位线对的电脉冲；第二列1204显示施加到该存储元件的一字线对的电脉冲，且第三列1206显示施加到该存储元件的一源极线的电脉冲。第一行1208指出在第一读取步骤期间施加的电脉冲；第二行1210指出在第一写入步骤期间施加的电脉冲；第三行1212指出在第二读取步骤期间施加的电脉冲；第四行1214指出在第二写入步骤期间施加的电脉冲，且第五行1216指出在第三读取步骤期间施加的电脉冲。
该第一读取步骤1208(用来读取该存储单元的一电阻值)可能包括施加一脉冲1218至该位线，其中该脉冲1218的电压小于该存储单元临界电压(由线1248所指出)。该存储单元临界电压为一电压，且于该电压上至少一部份的存储单元的非结晶相变化材料开始瓦解。该第一读取步骤1208可进一步施加一脉冲1228至该字线，其中该脉冲1228的电压大于一存取装置的临界电压，该存取装置可例如为耦接至该存储单元的一对金氧半场效晶体管MOSFET。该临界电压由线1250所指出，该第一读取步骤1208可进一步包括施加一脉冲1238至该源极线，假使该电阻值读取大于一选定电阻，则终止该存储单元的重置。
假使该存储单元的电阻值不高于临界值，则执行该第一写入步骤1210。该第一写入步骤(用来重置一存储单元)可包括施加一脉冲1220至该位线，其中该脉冲1220的电压大于该存储单元临界电压(由线1248所指出)。该第一写入步骤1210可进一步包括施加一脉冲1230至这些字线，其中该脉冲1230的电压大于该存取装置(该临界电压由线1250所指出)的该临界电压。该第一写入步骤1210可进一步包括不施加任何脉冲1240至该源极线。
该第二读取步骤1212(用以读取该存储单元的一电阻值)相同于该第一读取步骤1208可因此包括施加一脉冲1222至该位线，其中该脉冲1222的该电压小于该存储单元临界电压。该第二读取步骤1212可进一步包括施加一脉冲1232至这些字线，其中该脉冲1232的电压大于该存取装置的该临界电压。该第二读取步骤1212可进一步包括施加一脉冲1242至该源极线，假使该电阻值读值大于一选定电阻值，则终止该存储单元的重置。
假使该存储单元的该电阻值不高于临界值，则执行该第二写入步骤1214，相似于第一写入步骤1210(用来重置一存储单元)的该第二写入步骤1214，可包括施加一脉冲1224至该字线，其中该脉冲1224的该电压大于该存储单元临界电压。该第二写入步骤1214可进一步包括不施加任何脉冲1244至该源极线，该第二写入步骤1214可进一步包括施加一脉冲1234至这些字线，其中该脉冲1234的电压等于施加于写入步骤1210中的该脉冲1230的电压加上一设定电压量ΔV。电压ΔV通常为一常压，但可能不一定总是常压，该脉冲1234的电压大于该存取装置的该临界电压。
该第三读取步骤1216(用来读取该存储单元的电阻值)相同于该第二读取步骤且因此可包括施加一脉冲1226至该位线，其中该脉冲1226的电压小于该存储单元临界电压。该第三读取步骤1216可进一步包括施加一脉冲1236至这些字线，其中该脉冲1236的电压大于该存取装置的该临界电压。该第三读取步骤1216可进一步包括施加一脉冲1246至该源极线。假使该电阻值读取大于一选定电阻值，则终止该存储单元的重置。
假使存储单元的电阻值不高于临界值，则重复已提及的这些写入与读取步骤，需注意的是在接续写入步骤期间施加至这些字线的该脉冲持续地增加，直到该电阻值大于该选定电阻值为止。
本发明是参照以上这些优选实施例和详细描述的范例而披露，可以了解的是这些范例只是用来描述而非限制本发明。可以了解的是本领域技术人员可以容易的修改和组合本发明，而不会超出所附权利要求书的范围。参照以上所描述的任何以及所有的专利公报、专利申请书、以及印刷的出版物在此均一并提出以供参考。

Claims (12)

1.一种用于重置一相变化存储器单元的方法，其具有一存储单元临界电压，为至少一部份的所述存储单元的非结晶相变化材料开始瓦解的一电压，所述存储单元耦接到具有一存取装置临界电压的一存取装置，所述方法包括：
选定一电压VWL，所述电压VWL大于所述存取装置临界电压；
读取所述存储单元的一电阻值，通过(a)施加小于所述存储单元临界电压的一电压，至耦接到所述存储单元的一位线，且通过(b)施加大于所述存取装置临界电压的一电压，至耦接所述存取装置的一字线；
假使所述电阻值大于一选定电阻值，则终止所述存储单元的所述重置；
假使所述电阻值不大于所述选定电阻值，则进行下述步骤：
施加大于所述存储单元临界电压的一电压，至所述位线；以及
施加所述电压VWL至所述字线以重置所述存储单元；
读取所述存储单元的所述电阻值，通过(a)施加小于所述存储单元临界电压的一电压，至耦接到所述存储单元的所述位线，且通过(b)施加大于所述存取装置临界电压的一电压，至所述字线；
假使所述电阻大于所述选定电阻值，则终止所述存储单元的所述重置；
假使所述电阻值不大于所述选定电阻值，则进行下述步骤：
施加大于所述存储单元临界电压的一电压，至所述位线；
将一电压ΔV增加至所述电压VWL；以及
施加增加后的所述电压VWL至所述字线以重置所述存储单元；以及返回到所述第二个读取步骤。
2.如权利要求1所述的方法，还包括限制可施行于一存储单元的所述读取返回步骤的次数。
3.一种用以重置一相变化存储单元的方法，其具有一存储单元临界电压，为至少一部份的所述存储单元的非结晶相变化材料开始瓦解的一电压，所述存储单元耦接到具有一存取装置临界电压的存取装置，所述方法包括：
读取所述存储单元的一第一电阻值，通过(a)施加小于所述存储单元临界电压的一电压，至耦接到所述存储单元的一位线，且通过(b)施加大于所述存取装置临界电压的一电压，至耦接至所述存取装置的一字线；
假使所述第一电阻值大于一选定电阻值，则终止所述存储单元的所述重置；
假使所述电阻值不大于所述选定电阻值，则进行下述步骤：
施加大于所述存储单元临界电压的一电压，至所述位线，且施加大于所述存取装置临界电压的一电压VWL至所述字线；
读取所述存储单元的一第二电阻值，通过(a)施加小于所述存储单元临界电压的一电压，至所述位线，且通过(b)施加大于所述存取装置临界电压的一电压，至所述字线；
假使所述第二电阻大于所述选定电阻值，则终止所述存储单元的所述重置；
假使所述第二电阻值不大于所述选定电阻值，则进行下述步骤：
施加大于所述存储单元临界电压的一电压，至所述位线，增加所述电压VWL以获得一增加的电压VWL，以及施加所述增加的电压VWL至所述字线。
4.如权利要求3所述的方法，在施加所述增加的电压VWL步骤之后还包含：
读取所述存储单元的一第三电阻值，通过(a)施加小于所述存储单元临界电压的一电压，至所述位线，且通过(b)施加大于所述存取装置临界电压的一电压，至所述字线；
假使所述第三电阻大于所述选定电阻值，则终止所述存储单元的所述重置；以及
假使所述第三电阻值不大于或等于所述选定电阻值，则再次施加大于所述存储单元临界电压的一电压，至所述位线，增加所述电压VWL以获得一增加的电压VWL，以及施加所述增加的电压VWL至所述字线。
5.一种用以重置一相变化存储单元的方法，其具有一存储单元临界电压，为至少一部份的所述存储单元的非结晶相变化材料开始瓦解的一电压，所述存储单元耦接到具有一存取装置临界电压的一对金氧半场效晶体管，所述方法包括：
施加一第一电压至与所述存储单元耦接的一位线，其中所述第一电压低于所述存储单元临界电压，且施加一第二电压至耦接至所述对金氧半场效晶体管的一对字线，以便能读取所述存储单元的一第一电阻值，所述第二电压大于所述存取装置临界电压；
假使所述第一电阻值大于一选定电阻值，则终止所述存储单元的所述重置；且若不成立则进行下述步骤：
施加一第三电压至所述位线，其中所述第三电压大于所述存储单元临界电压，且施加一第四电压至耦接至所述对金氧半场效晶体管的一对字线，以便对所述存储单元进行编程，所述第四电压大于所述存取装置临界电压；
施加所述第一电压至所述位线，且施加所述第二电压至所述对字线，以便能读取所述存储单元的一第二电阻值；以及
假使所述第二电阻值大于一选定电阻值，则终止所述存储单元的所述重置；且若不成立则进行下述步骤：
施加所述第三电压至所述位线且施加一第五电压至所述对字线，以便对所述存储单元进行编程，所述第五电压为所述第四电压与一预设电压的总和。
6.如权利要求5所述的方法，在施加所述第三电压步骤之后还包括：
施加所述第一电压至所述位线且施加所述第二电压至所述对字线，以便读取所述存储单元的一第三电阻值；以及
假使所述第三电阻值大于一选定电阻值，终止所述存储单元的所述重置，且若不成立则进行下述步骤：
施加所述第三电压至所述位线且施加一第六电压至所述对字线，以便对所述存储单元进行编程，所述第六电压为所述第五电压与一第二预设电压的总和。
7.一种用于重置一相变化存储器单元的设备，其具有一存储单元临界电压，为至少一部份的所述存储单元的非结晶相变化材料开始瓦解的一电压，所述存储单元耦接到具有一存取装置临界电压的一存取装置，所述设备包括：
用于选定一电压VWL，所述电压VWL大于所述存取装置临界电压的装置；
用于读取所述存储单元的一电阻值，通过(a)施加小于所述存储单元临界电压的一电压，至耦接到所述存储单元的一位线，且通过(b)施加大于所述存取装置临界电压的一电压，至耦接所述存取装置的一字线的装置；
用于假使所述电阻值大于一选定电阻值，则终止所述存储单元的所述重置的装置；
用于假使所述电阻值不大于所述选定电阻值，则进行下述步骤的装置：
施加大于所述存储单元临界电压的一电压，至所述位线；以及
施加所述电压VWL至所述字线以重置所述存储单元；
用于读取所述存储单元的所述电阻值，通过(a)施加小于所述存储单元临界电压的一电压，至耦接到所述存储单元的所述位线，且通过(b)施加大于所述存取装置临界电压的一电压，至所述字线的装置；
用于假使所述电阻大于所述选定电阻值，则终止所述存储单元的所述重置的装置；
用于假使所述电阻值不大于所述选定电阻值，则进行下述步骤的装置：
施加大于所述存储单元临界电压的一电压，至所述位线；
将一电压ΔV增加至所述电压VWL；以及
施加增加后的所述电压VWL至所述字线以重置所述存储单元；以及返回到所述第二个读取装置。
8.如权利要求7所述的设备，还包括用于限制可施行于一存储单元的所述读取返回步骤的次数的装置。
9.一种用以重置一相变化存储单元的设备，其具有一存储单元临界电压，为至少一部份的所述存储单元的非结晶相变化材料开始瓦解的一电压，所述存储单元耦接到具有一存取装置临界电压的存取装置，所述设备包括：
用于读取所述存储单元的一第一电阻值，通过(a)施加小于所述存储单元临界电压的一电压，至耦接到所述存储单元的一位线，且通过(b)施加大于所述存取装置临界电压的一电压，至耦接至所述存取装置的一字线的装置；
用于假使所述第一电阻值大于一选定电阻值，则终止所述存储单元的所述重置的装置；
用于假使所述电阻值不大于所述选定电阻值，则进行下述步骤的装置：
施加大于所述存储单元临界电压的一电压，至所述位线，且施加大于所述存取装置临界电压的一电压VWL至所述字线；
用于读取所述存储单元的一第二电阻值，通过(a)施加小于所述存储单元临界电压的一电压，至所述位线，且通过(b)施加大于所述存取装置临界电压的一电压，至所述字线的装置；
用于假使所述第二电阻大于所述选定电阻值，则终止所述存储单元的所述重置的装置；
用于假使所述第二电阻值不大于所述选定电阻值，则进行下述步骤的装置：
施加大于所述存储单元临界电压的一电压，至所述位线，增加所述电压VWL以获得一增加的电压VWL，以及施加所述增加的电压VWL至所述字线。
10.如权利要求9所述的设备，其中在用于施加所述增加的电压VWL的装置之后还包含：
用于读取所述存储单元的一第三电阻值，通过(a)施加小于所述存储单元临界电压的一电压，至所述位线，且通过(b)施加大于所述存取装置临界电压的一电压，至所述字线的装置；
用于假使所述第三电阻大于所述选定电阻值，则终止所述存储单元的所述重置的装置；以及
用于假使所述第三电阻值不大于或等于所述选定电阻值，则再次施加大于所述存储单元临界电压的一电压，至所述位线，增加所述电压VWL以获得一增加的电压VWL，以及施加所述增加的电压VWL至所述字线的装置。
11.一种用以重置一相变化存储单元的设备，其具有一存储单元临界电压，为至少一部份的所述存储单元的非结晶相变化材料开始瓦解的一电压，所述存储单元耦接到具有一存取装置临界电压的一对金氧半场效晶体管，所述设备包括：
用于施加一第一电压至与所述存储单元耦接的一位线，其中所述第一电压低于所述存储单元临界电压，且施加一第二电压至耦接至所述对金氧半场效晶体管的一对字线，以便能读取所述存储单元的一第一电阻值，所述第二电压大于所述存取装置临界电压的装置；
用于假使所述第一电阻值大于一选定电阻值，则终止所述存储单元的所述重置；且若不成立则进行下述步骤的装置：
施加一第三电压至所述位线，其中所述第三电压大于所述存储单元临界电压，且施加一第四电压至耦接至所述对金氧半场效晶体管的一对字线，以便对所述存储单元进行编程，所述第四电压大于所述存取装置临界电压；
施加所述第一电压至所述位线，且施加所述第二电压至所述对字线，以便能读取所述存储单元的一第二电阻值；以及
用于假使所述第二电阻值大于一选定电阻值，则终止所述存储单元的所述重置；且若不成立则进行下述步骤的装置：
施加所述第三电压至所述位线且施加一第五电压至所述对字线，以便对所述存储单元进行编程，所述第五电压为所述第四电压与一预设电压的总和。
12.如权利要求11所述的设备，其中在用于施加所述第三电压的装置之后还包括：
用于施加所述第一电压至所述位线且施加所述第二电压至所述对字线，以便读取所述存储单元的一第三电阻值的装置；以及
用于假使所述第三电阻值大于一选定电阻值，终止所述存储单元的所述重置，且若不成立则进行下述步骤的装置：
施加所述第三电压至所述位线且施加一第六电压至所述对字线，以便对所述存储单元进行编程，所述第六电压为所述第五电压与一第二预设电压的总和。
CN2008100019483A 2007-01-09 2008-01-04 重置一相变化存储单元的方法及设备 Expired - Fee Related CN101221815B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/621,455 US7440315B2 (en) 2007-01-09 2007-01-09 Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US11/621,455 2007-01-09

Publications (2)

Publication Number Publication Date
CN101221815A CN101221815A (zh) 2008-07-16
CN101221815B true CN101221815B (zh) 2010-06-09

Family

ID=39594096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100019483A Expired - Fee Related CN101221815B (zh) 2007-01-09 2008-01-04 重置一相变化存储单元的方法及设备

Country Status (3)

Country Link
US (1) US7440315B2 (zh)
CN (1) CN101221815B (zh)
TW (1) TWI317518B (zh)

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7619311B2 (en) 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
US7956344B2 (en) 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
TWI402980B (zh) 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US7889536B2 (en) * 2007-12-17 2011-02-15 Qimonda Ag Integrated circuit including quench devices
US8158965B2 (en) 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US8030634B2 (en) 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8664689B2 (en) 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
US8907316B2 (en) 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8166368B2 (en) * 2009-02-24 2012-04-24 International Business Machines Corporation Writing a special symbol to a memory to indicate the absence of a data signal
US8023345B2 (en) * 2009-02-24 2011-09-20 International Business Machines Corporation Iteratively writing contents to memory locations using a statistical model
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US8125822B2 (en) 2009-08-31 2012-02-28 Sandisk 3D Llc Reducing programming time of a memory cell
US8379437B2 (en) * 2009-08-31 2013-02-19 Sandisk 3D, Llc Flexible multi-pulse set operation for phase-change memories
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8386739B2 (en) * 2009-09-28 2013-02-26 International Business Machines Corporation Writing to memory using shared address buses
US8230276B2 (en) * 2009-09-28 2012-07-24 International Business Machines Corporation Writing to memory using adaptive write techniques
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8817521B2 (en) 2009-11-24 2014-08-26 Industrial Technology Research Institute Control method for memory cell
TWI428929B (zh) * 2009-11-24 2014-03-01 Ind Tech Res Inst 控制方法
US8463985B2 (en) 2010-03-31 2013-06-11 International Business Machines Corporation Constrained coding to reduce floating gate coupling in non-volatile memories
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
TWI506627B (zh) 2011-08-30 2015-11-01 Ind Tech Res Inst 電阻式記憶體及其寫入驗證方法
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
EP2800097B1 (en) * 2012-01-12 2018-03-21 Sony Corporation Storage control device, storage device, information processing system, and processing methods therefor
US9218876B2 (en) 2012-05-08 2015-12-22 Micron Technology, Inc. Methods, articles and devices for pulse adjustments to program a memory cell
US9117519B2 (en) 2012-08-29 2015-08-25 Micron Technology, Inc. Methods, devices and systems using over-reset state in a memory cell
US9183929B2 (en) 2012-08-29 2015-11-10 Micron Technology, Inc. Systems, methods and devices for programming a multilevel resistive memory cell
US9214224B2 (en) 2013-02-28 2015-12-15 Hewlett Packard Enterprise Development Lp Memory elements with series volatile and nonvolatile switches
TWI549229B (zh) 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9484094B2 (en) * 2015-01-21 2016-11-01 Ememory Technology Inc. Control method of resistive random-access memory
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
TWI579848B (zh) * 2015-07-07 2017-04-21 華邦電子股份有限公司 記憶體寫入裝置以及方法
US10482960B2 (en) * 2016-02-17 2019-11-19 Intel Corporation Dual demarcation voltage sensing before writes
CN107342105B (zh) * 2016-04-28 2020-02-07 华邦电子股份有限公司 电阻式记忆胞的写入方法及电阻式内存
US11017856B1 (en) * 2020-02-18 2021-05-25 Applied Materials, Inc. Soft reset for multi-level programming of memory cells in non-Von Neumann architectures
US20240023466A1 (en) * 2022-07-15 2024-01-18 Tetramem Inc. Forming-free random-access memory (rram) devices

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) * 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
US5958358A (en) * 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
US5515488A (en) * 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US7023009B2 (en) * 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6077674A (en) * 1999-10-27 2000-06-20 Agilent Technologies Inc. Method of producing oligonucleotide arrays with features of high purity
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6730928B2 (en) * 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6643165B2 (en) * 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6800563B2 (en) * 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) * 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4133141B2 (ja) 2002-09-10 2008-08-13 株式会社エンプラス 電気部品用ソケット
JP4928045B2 (ja) * 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7067865B2 (en) * 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US7893419B2 (en) * 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
KR100564608B1 (ko) * 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
JP4529493B2 (ja) * 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
DE102004014487A1 (de) * 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
US20060108667A1 (en) * 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
US7220983B2 (en) * 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
US7214958B2 (en) * 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7166533B2 (en) * 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
US7598512B2 (en) * 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7514288B2 (en) * 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7321130B2 (en) * 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7514367B2 (en) * 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US8237140B2 (en) * 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7534647B2 (en) * 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US7238994B2 (en) * 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US20070111429A1 (en) * 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7397060B2 (en) * 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US7450411B2 (en) * 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) * 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7786460B2 (en) * 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7394088B2 (en) * 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7414258B2 (en) * 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7507986B2 (en) * 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7829876B2 (en) * 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7479649B2 (en) * 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7449710B2 (en) * 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7599217B2 (en) * 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7688619B2 (en) * 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7459717B2 (en) * 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7605079B2 (en) * 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) * 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
US7531825B2 (en) * 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) * 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7741636B2 (en) * 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7595218B2 (en) * 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) * 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) * 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7825396B2 (en) * 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7432206B2 (en) * 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) * 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods

Also Published As

Publication number Publication date
TW200832398A (en) 2008-08-01
CN101221815A (zh) 2008-07-16
US7440315B2 (en) 2008-10-21
US20080165572A1 (en) 2008-07-10
TWI317518B (en) 2009-11-21

Similar Documents

Publication Publication Date Title
CN101221815B (zh) 重置一相变化存储单元的方法及设备
CN101202110B (zh) 编程可编程电阻性存储单元的方法、装置及程序产品
US7433226B2 (en) Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell
CN101183681B (zh) 用于提升保存能力的双稳态阻抗随机存取存储器结构
CN101958147B (zh) 一种相变化存储装置及其操作方法
CN101236779B (zh) 储存装置与其程序化方法
US8767450B2 (en) Memory controllers to refresh memory sectors in response to writing signals and memory systems including the same
CN101887903B (zh) 具有晶体管、电阻及电容的相变化存储装置及其操作方法
US7920415B2 (en) Memory cell device and programming methods
CN105518789B (zh) 并行存取交叉点阵列中的存储器单元
CN101777384A (zh) 应用于可程序化电阻式存储材料的感测电路
CN101295539B (zh) 用以更新可编程电阻存储器的方法与装置
US7075817B2 (en) Two terminal memory array having reference cells
CN101577141B (zh) 存储器装置及其操作方法
CN100563042C (zh) 具有自对准气隙绝缘体的电阻随机存取存储器的制造方法
CN101241756B (zh) 具有不同读取与程序化路径的存储单元
MXPA98000692A (en) Elements of memory of celda unica of multiples bits, with electric determination and direct over-writing and arrangements manufactured of the

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20210104

CF01 Termination of patent right due to non-payment of annual fee