CN1012253B - 利用嵌入的催化剂受体制造多层电路的叠片 - Google Patents

利用嵌入的催化剂受体制造多层电路的叠片

Info

Publication number
CN1012253B
CN1012253B CN87107655A CN87107655A CN1012253B CN 1012253 B CN1012253 B CN 1012253B CN 87107655 A CN87107655 A CN 87107655A CN 87107655 A CN87107655 A CN 87107655A CN 1012253 B CN1012253 B CN 1012253B
Authority
CN
China
Prior art keywords
substrate
layer
lamination
dielectric layer
photoluminescence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CN87107655A
Other languages
English (en)
Other versions
CN87107655A (zh
Inventor
阿伯拉罕·伯纳德·科恩
范·洛克斯·尼
约翰·安东尼·奎因
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Priority to CN 90108113 priority Critical patent/CN1021876C/zh
Publication of CN87107655A publication Critical patent/CN87107655A/zh
Publication of CN1012253B publication Critical patent/CN1012253B/zh
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0047—Photosensitive materials characterised by additives for obtaining a metallic or ceramic pattern, e.g. by firing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0525—Patterning by phototackifying or by photopatterning adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer

Abstract

本发明涉及一种用于通过在其上化学镀敷导电金属来制备多层印刷电路的叠片，该叠片包括：a.在其表面上形成的基片；b.一种导电图案；c.上覆该图案并围绕基片区域的可调色光致介电材料层、该层含有部分嵌入其中的细粉状吸附剂粒子，这些粒子从远离基片的层表面凸起，就化学镀催化剂或其还原母体说来，粒子的凸起的表面是有吸附性的。

Description

本发明针对嵌入催化剂受体的各种叠片，该催化剂受体使这些叠片适合于用无电方法进行金属化，从而使这些叠片特别适用于制备各种多层印刷电路。
已知用各种化学镀方法来制备各种印刷电路板，例如，以下资料中公开了这些制备方法：“印刷电路手册”第七章（第二版，C.F.Coombs，Jr.编，Mc    Graw-Hill    Bood    Co.，New    York出版，1979年）;“用于微电子技术的印刷电路板”第四章（第二版，J.A.Scarlett编，Electro-chemical    Publications，Ltd.，Ayr，Scotland出版，1980年）以及“多层印刷电路板手册”第十二章（J.A.Scarlett编，Electrochemical    Publications，Ltd.，Ayr，scotland，1985年）。
就使用各种化学镀方法而言，已知多种技术可用于提高基片与所镀金属之间的粘合度并限定电路线路、通路和焊盘的界限。
用使待镀敷的表面粗糙（用机械的、化学的或其他方法做到这一点）来增强粘合力的方法是常见的。美国专利第4，110，147号所公开的一种方法，即把热固性塑料基片叠压在经过阳极化处理的微孔型铝上、由此在该基片的表面复制各微孔。在催化和镀敷之前用化学方法去除基片上的铝。因此，该方法仅限于热固性基片、 并且，需要用于进行阳极化、叠压和去除铝薄片的附加费用和人力。
美国专利第3，330，695号所公开的另一种方法，把一些硬的、刃形的、不活泼的无机电介质粉末（例如氧化铝或石英）在高温下嵌入聚合层中、从而产生一个因存在很多孔而变得粗糙的表面。在该专利中没有指出粒子微孔率的重要性或者所用的粒子是否能够接受无电沉积的金属、而仅仅教导了阴极真空喷镀或喷涂熔融金属的方法。因为涉及高温，所以该方法对各种塑料基片的适应性是不可靠的。
用于使塑料基片粗糙以便改善化学镀的粘着力的一种化学方法是众所周知的“膨胀和腐蚀”技术。用一种能使材料膨胀而不溶解该材料的溶剂或溶剂混合物来处理该基片。用诸如热的铬-硫酸之类的氧化剂对该膨胀的板材进行化学腐蚀、以便在其表面上产生一些凹坑。然后用已知的一些方法〔敏化和（或）催化和化学镀〕对表面粗糙的、带着保护层的基片进行丝网印刷或光学成象（photoimage）。另一种方法是，可以在催化步骤之后加保护层。使用这种方法时，镀敷金属的粘合程度会因粗糙化步骤（必须使该步骤适合各个不同的基片材料）的效果而受到限制。所述膨胀和腐蚀技术使用一些溶剂，这些溶剂是挥发性的、因而在使用和烘干期间需要一些用于控制蒸汽的特殊方法和设备。所述热氧化溶液是腐蚀性的和危险的。此外，在敏化和催化步骤期间，任何用于限定电路图案界限的保护层都会在其表面上获得催化剂、这就造成多余的额外的镀敷、形成一些小结节或者甚至形成一些短路点、从而将限制电路线路的分辨率（这种分辨率本来是能够可靠地实现的）。另一方面，当用这种方法制造各种高密度电路时，如果在涂敷所述 限定电路界限保护层之前使全部基片表面受催化作用，那么必须用剥离的方法把该保护层和打底的催化剂彻底去除、以避免电击穿的可能性。
美国专利4，478，883中介绍了一些特殊的共聚物、用于在催化之前处理各基片、以促进带负电荷的催化剂的附着作用。虽然对指定的特殊的催化剂是有效的，但是却不能确定到底有多少种其他催化剂可能是可使用的。
美国专利3，625，758和3，546，011中提出了另一种用于在形成电路图案之前使表面变粗糙的技术。该电介质基片含有一些均匀分布的物质（有机的或无机的），用氧化剂或者苛性反应物腐蚀这些物质（最好是把它们从基片中腐蚀出来）、以形成为进行镀敷所需要的粗糙表面。在美国专利4，152，477中，把聚丁橡胶粘合剂从分布在该橡胶中的硬化酚醛树脂微囊中腐蚀掉、从而由于存在大量的暴露在表面上的小颗粒而增加了表面面积。所有这些腐蚀方法的特点在于：所述基片或粘合剂被限制在填充物或基体物质的窄范围内，这样就把适用范围限制在一些基片的窄范围内、或者损害各种高性能电路所需要的其他一些特性。
在另一种方法中，例如在美国专利3，259，559和4，287，253中，把一些适合于对无电镀敷起催化作用的粒子物质均匀分布在共聚基质中，然后模压成含均匀分布的催化区的电介质基片。另外可以把这种聚合物和催化剂的混合物作为单独的附着层涂敷在电介质基片上。在镀敷之前，可以涂敷一层保护层以限定电路的界限。在这种方法中，一些电离的或金属类物质永久地留在与镀敷电路导线相邻的基片上。对于各种高密度电路，这是不 能令人满意的;其原因在于为了避免电击穿，这些电路对用于高速微电子技术的电绝缘材料要求越来越高。另外，除非使用非常强的催化填料，可获得的催化点仅能复盖所述表面面积中的一小部分。这导致单位面积上的键合点减少、从而限制了所镀敷的电路的粘合强度。在另一种，例如美国专利3，391，455和3，506，482中所描述的方法中，以胶合接合方式对所述电介质基片进行镜象方式的丝网印刷。通过用铜粉调色的方法，使所得到的附着电路图象受到催化。因为是基于丝网印刷来形成图象的，所以所镀敷的线路分辨率通常是低的，所得到的电路的侧壁是不直的、因此主要适合于一些对质量要求较低或那些只需要一些薄导体层的应用场合。
还可以把粉末状材料（例如一些金属颗粒）撒在具有粘性图象区域和非粘性区域表面上、由此来制备印刷电路。美国专利4，054，479;4，054，483和4，454，168中公开了一些有代表性的方法。在撒了金属颗粒并把不需要的那些粒子除去之后，用另外若干种技术（包括化学镀）之一制成电路。这种方法没有单独的用于限定电路导线侧壁界限的保护层，它的最好的应用场合也是一些薄铜层或者低密度电路系统。
不用保护层的成象方法已为公知。美国专利3，822，128是针对在微孔型阳极化铝表面上用化学镀方法镀敷导电金属的，该表面已经由于阳极化层中的照象成形金属银而呈镜象方式的催化态。在日本专利申请公开55-48，472中，在电介质基片上制备导电电路，其方法是：在预先涂在该基片上的粘合剂层上敷上二氧化钛粉末，用对电路图案进行映射紫外线曝光的方法在二氧化钛层上 建立一种潜象，通过用硝酸银溶液处理、在已曝光的二氧化钛颗粒上形成金属银镀敷催化剂，在受催化的面积上用化学镀方法镀银，然后使所述的粘性物质固化。这些方法都因局限于某些特殊的材料而受到明显的限制，这些材料有阳极化铝基片或者二氧化钛层。此外，由于没有包围镀层的保护层，电路的应用主要限于对质量和分辨率要求都低的那些应用场合。
此外，美国专利4，567，062叙述了一种制备多层印刷电路的方法，该方法包括：在带电路图案的基片上叠加两层其表面光敏性和体光敏性都不同的光致聚合层;把该叠片曝露在穿过与所述基片上的电路图案有关的电路图象的光化射线下;把磨成细粉末的金属或镀敷催化剂镶嵌在各粘性图象层上;把已调色的叠片曝露在穿过导电电路图案的至少一个上复盖部分的图象的光化射线下;从该两层中去掉未曝光的光聚合物、以形成一些通路;把磨成细粉末的金属或催化剂镶嵌在通路侧壁上并且镀敷形成互相连接的导电电路。在该参考文献中，没有介绍关于镶嵌一些易于接收催化剂的微孔型粒子（最好是各种金属、例如铜粒子）。鉴于要借助于第二次曝光经过已调色的电路图象形成通路，因此第二次曝光所需要的子时间是第一次成象步骤曝光时间的10至20倍。由于嵌入金属粒子使光线散射，在由该专利方法形成的第二和随后的任何电路层中的分辨率也受到限制。
在其表面嵌入粒子的光敏元件已为公知。美国专利4，229，518中公开了一种元件、它包括：（1）基片，（2）至少一层带有已调色的图象的光致硬化层;（3）在其表面具有粉末粒子材料（例如硅藻土）的光致硬化保护层。可以用导 电材料来进行层（2）的调色。该表面上的所述粉末使该元件有一种无光光洁度、并且使该元件呈无粘性而适合于处理。美国专利4，292，389描述了一种方法，其中，为了形成一种无光表面和良好的真空损耗，把一些细的粒子熔凝在光敏印刷板的表面上，其方法是：把一些有机化合物粉末喷射到已加热的板面上、然后用压料辊把它们挤压到该光敏层中。这些粒子的软化温度比所述光敏层低。美国专利4，501，810是针对一种重氮敏化平版印刷板的，该板在其表面上有一层离散树脂粒子的显影剂渗透层、该层是通过给重氮层涂敷树脂乳剂（例如聚苯乙烯）而形成的、它在室温下不成膜。曝光后，该重氮层呈现非溶性、并且粘着在树脂粒子上。显影后，这些粒子留在各曝光区域的表面上。最后，对该板进行热处理、以凝结所述各树脂粒子，这些粒子加固和增强了所述图象、从而延长了印刷品的寿命。在这三项专利中，各种粒子的存在仅仅是为了形成无光泽的外表或者改善诸如非粘性、韧性或快速真空度降落等加工性能。关于粒子的孔隙度、催化剂吸收率或对化学镀的适应性等的重要性，这些专利未公开任何内容。
本发明的目的是要提供一种使用化学镀技术制造多层印刷电路板的方法，该方法产生一种极好的粘合力、并且方便地适用于在各种各样的基片（有机的、陶瓷的或金属的）上获得强粘合力。本发明的一个特殊的目的是要提供一种适合于在各种高性能电路板基片（例如介电常数低或具有其他所要求的性能的基片、这些性能包括例如强度、柔性或耐高温、抗化学或环境侵蚀的能力）上形成良好的粘合的方法。另一个目的是在此类基片上获得强粘合力，但又不需要在该基片组合物中加入可能损害制成电路的电、物理、热或化 学抵抗性能的特殊添加剂或填料。
本发明的另一个目的是要提供一种适合于最高级多层电路线路和通路分辨率的方法，例如，直侧壁的、宽0.001至0.002英寸（25.4至50.8微米）、高0.001至0.002英寸（25.4至50.8微米）的线路、为避免由此发生的阻抗障碍，这些指定的要求在各种高性能电路中是重要的。
本发明的再一个目的是要提供一种方法，这种方法不会在基片上留下金属或离子沉积物痕迹（这些痕迹会降低各导体线路之间的电阻率），从而使该方法适合于生产不遭受电击穿的精细线路、高性能多层电路系统，在高电压或高温，高湿度条件下尤其需要如此。
本发明的最后一个目的是要提供一种制造各种电路的方法，该电路是用于采用已有的叠片技术生产多层电路板的理想电路，其原因在于这类表面光滑的电路在叠片阶段各个板之间仅需很薄的粘合层和极小的压力。
本发明的主要方面是针对一种叠片，该叠片包括：
a.一层已在其表面形成的基片，
b.一种导电图案，以及，
c.以映象方式覆盖该图案的各部分并围绕各基片区域的可调色光致介电材料层，该层具有部分嵌入其中的磨成细粉的吸附剂粒子，这些粒子从该层的远离基片的表面凸起，就化学镀催化剂或其还原母体而言、这些吸附剂粒子的突起的表面是吸附性的，以及针对通过在其上用化学镀方法镀敷导电金属的方法、把这种叠片用于制备多层印刷电路。
本发明的第二方面是针对一种叠片、该叠片包括：
a.一层已在其表面上形成的基片，
b.一种导电图案，以及，
c.覆盖该图案并围绕各基片区域的可调色光致介电材料层，该层具有局部嵌入其中的磨成细粉的吸附剂粒子，这些粒子从该层的远离基片的表面凸起，这些粒子的凸起的表面由于吸附着化学镀催化剂而已经变成有催化作用的，
以及针对通过在其上用化学镀方法镀敷导电金属的方法，把这种叠片用于制备各种多层印刷电路。
本申请的附图由下列八个图组成：
图1表示带有电路2的电介质基片1的横截面图。两面的覆盖层是可调色的光致介电层3，微孔性受体粒子4部分地嵌入层3中。所述粒子从远离基片的表面凸出。
图2表示一个横截面图，其中光敏电介质层3已经以映象方式对通路曝光并显影。该通路已经通到电路2，将留下的光敏电介质层3光致硬化由此来固定受体粒子4。
图3是表示无电沉积金属层5的横截面图，该层借助受体粒子4而上覆粘着在已曝光和显影的可调色的光致电介质层3上。在所述通路中，金属层5是与电路2导电接触的。
图4表示带有在一个电路图案中、以映象方式曝光和显影的光致抗蚀剂6的横截面图，该抗蚀剂叠加在无电沉积金属层5上。
图5表示一个完成的多层电路的横截面图。在通路处，由无电沉积金属5构成的上层电路连接到下层电路2，而在其他地方，上层电路借助光致硬化的可调色电介质层3与下层电路隔离。
图6是光致电介质层7的横截面图，该层跨过所述通路、并上 覆在可调色光致电介质层3和微孔性受体粒子4上。
图7表示已用映象方式曝光和显影的光致电介质层7的横截面图，该层借助受体粒子4粘固在可调色的光致电介质层3上。图中通路和一部分受体粒子是开放的。
图8表示在一种电路图案中的具有无电沉积金属层5的多层电路的横截面图，金属层5在所述通路中与原始电路2连接、而在其他地方则借助已光致硬化的可调色电介质层3与电路2隔开。
本发明的多层电路制作方法是从一块电路基片开始的（circuitiyed    substrate），该基片为表面上具有导电金属层（图1中的层2）的电介质基片（图1中的层1）。
电介质基片1可以是具有各种必要的电的和机械的、抗化学的和抗热的等各种性能的合成树脂薄片、薄板、层压板或复合材料中的任一种。所述材料可以是刚性的、柔性的或可塑的。各种树脂的例子包括：酚醛树脂、环氧树脂和蜜胺树脂、高性能树脂、例如聚芳基酰胺或其他聚酰亚胺、聚醚酰亚胺、氟化聚合物、聚砜、聚酯聚醚酮等。玻璃板和陶瓷或涂敷金属的陶瓷板也是有用的。该基片还可以是纸板、卡片纸板、纤维板（包括玻璃布、聚芳基酰胺纤维板）、木板材料或纸基酚醛树脂层压板。没有树脂的纸基层压板在生产低成本印刷电路中是特别有用的。也可以使用金属薄板、其前提是粘合在该金属薄板上的材料在该金属薄板基片和建成的金属化电路之间起一种绝缘隔板的作用。自支撑可光致硬化构件也是有用的（如Peiffer的美国专利4，054，479中所公开的）。
与电介质基片一起构成电路基片的导电金属层（例如铜层）可以是接地板、电源板或者信号层。后者可以是一种具有各种密集线 路的印刷电路图案。该电路图案可用下述方法制得，即采用本专业中已知的标准的方法（例如蚀刻在电介质基片表面上的铜层）或者其他方法（例如Peiffer在美国专利4，234，626和Haney及Lott的美国专利4，411，980中所描述的方法）以及在与此同时提交的、尚待批准的专利申请〔申请号（PD-2341）〕中所公开的嵌入催化剂受纳体的方法。
在涂敷可调色的光致电介质层3之前，在该电路基片上加工需要的通孔，并对该基片进行适当的清洗或用适当的方法使其表面粗糙。弄糙工艺造成了各接合区，并且可以用以下方法来实现这种工艺：使用各种硬刷、研磨填料等的机械磨蚀，诸如喷砂或蒸汽喷射的其他物理手段。也可以使用使所述表面粗糙或形成各接合区的化学方法，例如化学腐蚀或涂敷各种粘合促进剂（例如硅烷）。
为形成通路、并且为了形成用于镀敷第二层中通路焊盘和电路线路的基面，在所述电路基片上涂敷一层可调色的光致电介质层（图1中层3）。除了在室温或高温下是可调色的之外，有用的组合物是：在这些组合物中，曝光和显影层具有良好的粘合性、柔软性、电绝缘特性并对热、湿气、各种溶剂、化学镀液以及各印刷电路焊接操作具有良好的耐受性。在本申请中下文详细描述的可取的可调色的光致电介质组合物是可光致聚合的组合物，即，在各已曝光的图象区中硬化的组合物。但是，本发明不限于使用可光致聚合组合物。可以由其他光敏组合物，例如光致交联的、光致溶解的、光致退敏的组合物或它们的混合物（它们或者是正性感光的或者是负性感光的）来制备可调色的光致电介层。在kosar的“各种光敏物系”第4至6章中（Wiley    and    Sons，New    York， 1965）一般性地公开了这些系统。关于其他有用的光敏组合物可以举例说明如下：Celeste在美国专利3，526，504中介绍的光致交联组合物，Roos在美国专利3，778，270和3，837，860中介绍的光致溶解组合物，Nebe在美国专利4，029，505和Pazos在美国专利4，198，242中介绍的光致退敏组合物。光致聚合可调色光致电介组合物包括光致聚合材料的一般成份，即，聚合粘合剂、乙烯未饱和化合物和光引发剂或光引发剂系统。还可能有其他材料，例如：低聚物、增塑剂、填料、着色剂、紫外线吸收剂和光增白剂。所述粘合剂可以是一种聚合物、共聚合物或聚合物的混合物，例如：甲基丙烯酸甲酯、丁乙烯和苯乙烯的共聚物。其他例子是：环氧树脂、例如由丙烯腈、丙烯酸丁酯和甲基丙烯酸单体而得的共聚物。适合的粘合剂包括，但不限于Gervay和Pilette的美国专利4，278，752的第5栏第4至40行中所描述的各粘合剂、Fickes和Rakoczy在美国专利4，400，460的第3栏第48行至第5栏第4行中以及Heney和Lott在美国专利4，411，900的第4栏第10至65行中，公开了一些合适的单体。光引发剂或光引发剂系统包括以下各项专利中所公开的任一材料：Notley美国专利2，951，752，Chambers美国专利3，479，185，Chang和Fan的美国专利3，549，367，Fan的美国专利3，558，322，Cescon美国专利3，615，454，Grubb的美国专利3，647，467，Baum和Henry的美国专利3，652，275，Chang的美国专利3，661，558，Strilko的美国专利3，697，280，Chang的美国专利 3，926，643，Dessauer的美国专利4，331，783，Sysak的美国专利4，341，860等等。
可以以液体（例如溶液、悬浮液等）用普通方法（例如浸涂、旋转涂敷、用刮刀涂敷、喷涂等）涂敷可调色的光致电介层。该层的厚度可以是0.0001英寸至0.010英寸（2.54至254微米）、最好是0.0005至0.004英寸（12.7至101.6微米）。如果厚度大于0.001英寸（25.4微米），最好用本专业中公知的叠层方法、以干膜的形式涂敷该可调色的光致介电层。
参考图1，涂敷在该可调色的光致介电层上的微孔性受体粒子4是细粉状、具有很大表面积的高孔隙率物质。它们可以是无机粒子、例如γ-氧化铝、勃姆石铝、石英玻璃和氧化镁。
正如所有催化载体一样，催化受体吸附表面必须允许催化材料进入、并且在使用条件下它必须既具有化学稳定性又具有物理稳定性。虽然对于化学镀催化剂或它们的还原母体而言、所述各受体必须是吸附性的，但是对于包含在任何上覆盖光致介电层中的任何物质而言、所述受体最好是非吸附的。如果催化剂受体满足这些基本准则，则当把它用于本发明时、只要它不妨碍催化作用、其化学组合物精确与否就不那么重要了。因此，具有至少75平方米/克的表面积和至少0.1立方厘米/克的孔隙容积的各种固体粒子（它们可以具有无机特性或有机特性）均可使用。这些固体粒子最好具有至少200平方米/克的表面积和至少0.5立方厘米/克的孔隙容积。
由吸附剂表面积和空隙直径的反比关系看来，受体的表面积的 优选值不超过500平方米/克，并且最好是不超过400平方米/克。在本发明中，特别选取细粉状的勃姆石铝颗粒作为催化剂吸附剂。受体颗粒的大小可以是0.5至50微米、最好是1至10微米。表面积可以是150平方米/克或更高、最好高于250平方米/克。
细粉状受体颗粒涂敷在所述光致介电材料上、并且只部分地埋入其中。重要的是：受体颗粒从远离基片的表面凸出，其原因在于它们的露出表面为接受催化剂或催化剂母体的沉积物提供了位置并用以引发化学镀。
可以用已知方法来涂敷这些颗粒，这些方法包括（但不限定于）下列文献所述的调色法;Burg和Cohen，美国专利3，060，024，Chu和Cohen，美国专利3，649，286以及Tobias，美国专利4，069，791。如Peiffer和Woodruff在“Research    Disclosure”（1977年6月第15882号）中所描述的，利用一种粒子流化床也是可以的。通过使所述可调色的光致介电层具有粘性、例如用红外加热或者用增塑溶剂处理，可以随意地改善所述表面对粒子的容纳情况。在涂敷各粒子过程中可以进行上述处理。在上述各项专利和“Research    Disclosure”中描述了在必要时从那些非粘合区清除多余的受体粒子的方法。本文中所用的术语“调色”，一般指的是把各受体粒子涂敷到所述可调色的光致介电层上、使它们只部分地埋入其中、从而从该表面凸起。
接着，使所述可调色光致介电层在一种穿过所需要的通路图案的正掩膜的光化辐射下曝光、从而使该层成象。用于为映象曝光提 供光化辐射的各种光源是本专业的技术人员所公知的、并且是含有大量紫外光的。在Plambeck的美国专利2，760，863，Chu和Coben的美国专利3，649，268，Peiffer的美国专利4，157，407以及Haney和Lott的美国专利4，411，980中公开了一些合适的光源。
在显影之前，使所得到的已曝光的元件在红外辐射下随意地、非映象方式地曝光。该加热步骤增强了聚合的程度、改善了对比度和分辨率、缩短了成象曝光时间、并且在已显影的图象中产生比较直的侧边。
用溶剂冲刷的方法去除所述可调色光致介电层的可溶部分和其上的受体颗粒（图2）。在剩下的区域中，留下受体粒子4、并且保持张开的微孔。典型的显影液包括：1，1，1-三氯乙烷、全氯乙烯、全氯乙烯和正丁醇、1，1，1-三氯乙烷和正丁醇、丁基和乙基溶纤剂、丁基卡必醇和1，1，1-三乙烷以及它们的衍生物，各种醇、例如甲醇、乙醇、丙醛、异丙醇等以及1，1，1-三氯乙烷等。在公开了各种特殊的光敏组合物的各项专利中，叙述了这些和另一些有用的溶剂、例如各种水化的和半水化的显影剂。
在该步骤中，如果需要的话，涂敷催化剂受体粒子、然后烧固该元件（此时，留下所述表面上多余粒子、并把它们填入显影出来的各沟道中），由此对剩下的可调色的光致介电层的各侧边进行调色。在所述烧固的元件冷却之后，用通常的方法去除多余的粒子。
显影之后，用光致固化和（或）热固化方法或者通过化学处理，使所述可调色的光致介电层进一步硬化或固化。在颗粒的埋入部分 中，材料能够进入各微孔。因此，使该层硬化的步骤用来把粒子固定在该层中以及增加该层的粘聚强度。这两个因素使得镀敷金属的粘接性提高。固化步骤还改善了可调色的光致介电层和电路基片之间的粘合。最佳固化条件取决于所用的基片和可调色的光致介电层组合物、并且也可能受化学镀之后的成品炉烘烤步骤的各条件的影响。用于光致固化的、含有大量紫外线的各种光源是本专业的技术人员所公知的、并且在前文关于可调色的光致介电层的曝光的章节中已作了列举。其他各种光化辐射源包括Argus    PC-7100型紫外线加工机或Tamarack    152R型1000瓦平行汞弧灯。可以通过加热（例如在温度控制炉中或用红外线）来实现该层的热固化。
如图6中所示，继之在已调色的表面上涂敷光致介电层7、用以限定电路的各线路和焊盘的界限。可以使用普通的液体（例如溶液、悬浮液等）涂敷方法，例如浸涂、旋转涂敷、幕涂、用刮刀涂敷、喷涂等。该光致介电层的厚度可以是0.0001英寸至0.004英寸（2.54至101.6微米）、最好是0.001至0.002英寸（25.4至50.8微米）。对于0.001至0.004英寸（25.4至101.6微米）范围内的厚度，最好以利用本专业中公知的层压方法的干膜形式来涂敷该光致介电层;于是，该层跨过或遮盖已显影出的通路、如图6中所示。
下文详细描述的优选组合物是一种光致聚合组合物、即一种在各已曝光的图象区中硬化的组合物。但是，本发明不限于使用光致聚合组合物。和上文涉及的可调色光致介电组合物一样，该光致聚合组合物也可以是其他光敏组合物、例如各种光致交联、光致溶解、 或光致退敏组合物，或者它们的混合物（这些材料或者是正性感光的、或者是负性感光的）。这些光致介电组合物与前述光致介电组合物的主要差别是：它们不必是可调色的。光致聚合的光致介电组合物包含光致聚合材料的一般成份，即，聚合粘合剂或粘合剂、乙烯未饱和化合物和光引发剂或光引发剂物系的混合物。还可以含有其他材料、例如低聚物、增塑剂、填料、着色剂、紫外线吸收剂、光增白剂等。有用的粘合剂、单体和光引发剂物系的合适的例子是以上关于可调色的光致介电层组合物中所叙述的那些例子。
优选的组合物是：在该组合物中已曝光和显影的光致介电层具有良好的粘合性、柔性、电绝缘性并对热、湿气、溶剂、化学镀液及印刷电路的焊接操作有良好的耐受性。此外，它们不应当保留化学镀催化剂或它的母体、以避免出现额外镀层。这些特性大部分可归因于所述粘合剂。
使该光致介电层在穿过所需要的图案（对准已有的各通路的）的掩膜的光化射线下曝光、从而使该层成象、以形成通路、焊盘和电路线路。用于为映象曝光提供光化射线的各种光源是本专业的普通技术人员所公知的、并且其射线是含有大量紫外线的。在上文叙述该可调色的光致介电层的曝光的部分中列举了一些合适的光源。
显影之前，把所得到的元件以随意的、非映象方式在红外线下曝光。该加热步骤增强了聚合的程度、改善了对比度和分辨率、缩短了图象曝光时间、并产生比较直的侧边。
用上文有关可调色光致介电层显影所叙述方法、使用溶剂冲刷法去除光致介电层的可溶解部分（图7）。受体粒子保留在已显影出的区域、并保持张开的微孔。
现在可以进行随意的热固化。该步骤改善了该光致介电层和相邻的已调色层之间的粘合、并进一步交联留下的光致介电层。最佳条件取决于所使用的基片和可调色光致介电层的组合物、并且可能还受化学镀后成品炉烘烤步骤条件的影响。
准备用已有的方法对所得到的元件进行化学镀。该步骤可采用一步或两步方法。在较佳的二步法中，首先用敏化剂或催化剂母体处理所述元件、以便把还原剂（例如氯化亚锡）引入各受体粒子4的微孔中。敏化之后需要进行充分的漂洗。充分的漂洗从相邻的光致介电层、并从各微孔之间的颗粒表面除去多余的敏化剂。从而把所需要的还原物集中在各微孔内部。这样，就使额外的镀层减至最小，并且通过金属与受体粒子的连结而使化学镀金属的粘合力达到最大。氯化亚锡是较优的敏化剂，但是本专业中已知的其他敏化剂也可能是合适、例如Steffen的美国专利4，020，197中的氯化亚铜和Bernhart的美国专利3，764，488中的三价砷化合物。除了所述无机试剂外，还可以使用诸如肼这样的有机还原剂。
第二步是：用对化学镀起催化作用的金属的盐（例如氯化钯）溶液处理已敏化的元件。从而，催化金属颗粒（如：钯）沉积在微孔中。可以在各受体粒子上沉积钯、铂、金、银或铜、作为催化剂。在该二步方法中，当把已敏化的元件浸入含有金属盐的镀液中时、这些金属的盐类就被各微孔中的氯化亚锡或者敏化剂还原了，上述镀液如Nuzzi等人的美国专利4，450，190中所述氯化钯或氯化铂/盐酸镀液、氨型硝酸银镀液或卤化铜溶液。
在另一种一步方法中，在冲洗掉保护层之后，直接使用胶态金 属粒子（例如具有锡保护胶体的铜或钯）悬浮液催化所述受体粒子。有用的成份是市场上买得到的，例如来自shiPley    Co.（Revere，MA）或Lea    Ronal。在美国同时提交的待审查的申请〔申请号（PD-2341）〕中，对使部分嵌入的微孔性受体粒子敏化、以使它们易于接受化学镀的方法做了进一步详细解释。
用本专业中公知的方法对已有催化性的元件进行化学镀。图3、4、5和8中的镀敷金属5可以是铜、镍、金、银、钴或本专业中公知的、可以进行无电沉积的任何金属。最好是用铜。化学镀液和化学镀方法是本专业的技术人员公知的，如美国专利4，054，483中所述。化学镀液是市场上买得到的，例如Shipley    Co.（Revere，MA），Kollmorgen    Corp.（Glen    Cove，NY），Lea    Ronal（Freeport，NY）和其他来源。Zeblisky等人的美国专利3，095，309，特别是实施例Ⅱ，叙述了各种有用的化学镀溶液。在下述条件下把已有催化作用的待镀敷的元件保持在该镀液中，从而将构成电路映象的，已有催化作用的、部分埋入的受体粒子的未覆盖表面镀敷后形成导电电路。
最好是分两步进行化学镀，其中第一步使用活泼的镀液进行短时间镀敷，接着是在较稳定的、不活泼的镀液中进行较长时间的镀敷。进行初始的快速镀敷或打底子的时间要长到足以镀敷0.5微米至1.0微米的厚度、以保证在所有电路表面（包括各通路表面）有一层完整的沉积金属涂层。为了进行目检，必要的话可以把正在镀敷的元件从镀液中取出，然后再放回原处继续镀敷。第一种镀液具有较高的活性，可以通过在比通常镀液工作温度高5至15°F的温度下操作来达到这一目的。增加镀液活性的其他方法是减小镀 液中稳定剂或配位剂的浓度。对于通常工作在127°F的工业用镀铜组合物来说，作为打底子的镀液的工作条件将是：在132至142°F下工作2至15分钟。
镀敷的第二阶段使用一种镀液、工作比较长时间（直至得到所需要的镀层厚度为止）。第二种镀液具有低的活性、从而是更稳定的，并且不易产生小结节、额外的铜沉积及其他镀层缺陷。可以通过在此通常镀液工作温度低5至15°F的温度下工作来得到较低的活性。降低镀液活性的其他方法是增加稳定剂和配位剂的浓度。对于通常工作在127°F的工业用铜化学镀液来说，作为第二种镀液的工作条件是：在112至122°F下工作4至16小时、以得到0.0005英寸至0.002英寸（12.7至50.8微米）的最后镀层厚度。
参考图8，可以以化学镀或电镀方式、用与初始镀液中使用的相同或不同的金属或合金、把金属镀层5镀敷到光致介电层7的全高度。当镀层已经到达保护层侧边的顶部时，停止镀敷。漂洗该元件、并且可以用苯并三唑溶液处理该元件、以避免将来贮存和操作时铜氧化。成品炉烘烤步骤去除了各种残留的挥发性物质、并且使所镀的铜退火，以改善其物理性能。于美国同时提交的待审查的申请〔申请号（PD-2341）〕中所概述的最佳烘烤条件取决于粘性组合物以及镀敷前该元件被固化的程度。
可以通过以下步骤来镀敷带有通路的第三信号层：对如上述那样制备的双层电路进行清洗和轻微的表面粗糙化，然后重复涂敷可调色的光致介电层的步骤，调色，成象以构成通路，用一种光致介电层限定电路的各线路和焊盘的界限，催化并镀敷。可以重复整个 工艺过程、以达到该多层电路中所需要的层数。
在制造多层电路的另一方法中，可用图2所描绘的元件（即，带有已调色和成象层的电路基片）开始制备。用上述方法催化部分嵌入的微孔性受体粒子4的已曝光部分并进行化学镀、以给出如图3中所示的元件。用化学镀的方法把金属沉积在可调色的光致介电层的表面上、沉积在该电路基片上已暴露的金属上以及通路的侧边上。在进行化学镀之后，既可以用化学镀方法也可以用电镀方法来达到所需的镀层厚度。为了形成通路焊盘和电路线路，涂敷一层普通的保护层6。可以通过丝网印刷、或者通过使用液体的或干膜光致抗蚀剂进行照相复制、来形成该保护层。用普通的方法把由于使用该保护而出现的曝露的金属层腐蚀掉，产生一种如图5中所示的双层电路。
在另一种使用按图4所示而涂敷的普通保护层6的制造多层电路的方法中，由于使用该保护层6而出现的曝露的金属层被镀敷以相同的或不同的金属，剥去该保护层、然后用腐蚀的方法把由于剥去保护层而露出的金属除掉。
再一种用于制备多层印刷电路板的方法是以和图1一致的叠片开始的，但是其中粒子4凸表面具有吸附在它上面的化学镀催化剂。可以用上述各种方法中的任何方法，把这种叠片用于制备多层印刷电路，唯一的不同是不需要用以催化该粒子的单一或几个步骤。
实施例1
本实施例说明带有通路的多层电路的制备方法，其中通过把由本发明的方法产生的铜层腐蚀掉的方法来限定上层通路焊盘和电路系统的界限。
A）使用一片带有铜接地板的陶瓷基片。该基片是通过用丝网印刷的方法把铜和玻璃膏印刷在0.040英寸（1.02毫米）厚的氧化铝板上、然后用本专业中公知的方法烧制而成的。可以用任意方法制备它，或者通过下述方法制备它：如与此同时提交的共同未决申请案〔申请号（PD-2341）〕中所述，把一种可固化的粘合组合物涂敷在该氧化铝板上，用微孔性受体粒子调色，照相，催化和化学镀。
B）把光致介电层做成干膜形式，其方法是：用机械涂敷方法，把下文中组合物（二氯甲烷中含30%固体）涂敷在0.001英寸（25.4微米）厚度的、用硅氧烷隔距处理过的聚对苯二甲酸乙酯薄膜上，涂层干厚0.0023英寸（58.4微米）;用相同的（除了经过更高级的隔离处理外）聚酯薄膜作为临时的中间层。
成份    重量比
二-（3-丙烯氧基-2-羟丙基）    43.9
一二苯酚醚
三羟甲基丙烷三丙烯酸酯    3.4
米蚩酮（Michler′s    ketone）    0.2
Monastral Green色料（30%）
与甲基丙烯酸甲酯（34）/苯乙烯    0.1
（42）的丙烯腈（8）/丁二烯（16）
共聚体的球磨混合物
成份    重量比
甲基丙烯酸甲酯/丁二烯/苯乙烯共聚物113.1
甲基丙烯酸甲酯/丙烯酸乙酯共聚物96/422.6
4-氯二苯酮    3.9
Hardwick 7/R粘土326.2
合成橡胶〔3%羧基修饰的丙烯（27）/
丁二烯（73）共聚物〕46.6
1.丙烯酸剂
Figure 87107655_IMG3
KM-BTA-IIIF（Rohm and lfass，
philadelphia，PA）
2.Elvacite
Figure 87107655_IMG4
2021 NL，i.v.0.54（E·I·du
pont    de    Nemours    and    Comp-
any·Inc，Wilmington，DE）
3.具有下述化学成份的高级增亮粘土：
SiO2（45.5%），Al2O3（38.3%），Fe2O3（0.3%），TiO2（1.5%），CaO（0.1%），Na2O（0.1%），k2O（痕量），比重为2.58，平均颗粒度为0.55微米，油吸收（ASTM D281-31）为37至41，折射指数1.56，pH6.5至7.5（Hardwick chemical Corp，Akron，Ohio）
4.Hycar
Figure 87107655_IMG5
1472×26（B·F·Goodrich， cleveland，OH）.
在130℃，用Riston    HRL-24型热滚层压机（E·I·du    pont    de    Nemours    and    Company，Wilming-ton，DE）把该可调色的光致介电薄膜层压到电路基片上。
除去剩余的聚脂薄膜之后，通过下列步骤、用粉末状活化勃姆石氧化铝（Monal    300，中等颗粒度8.7微米，表面积300平方米/克，Aluminum    Co.of    America，Piffsburgh，PA）对该叠层板的表面进行调色：
涂敷粒子的方法是：先将海马毛墨滚插入粉料中使之载有粒子、然后用该滚轻抹（或调色）所述粘合表面。先以跨过整个板的几个平行的纵向行程来进行所述调色，接着是用几个平行的横向行程来得到完整的涂层（一个调色周期）。整个涂敷过程需要4个调色周期。
将已上色的板在室温下放置5分钟，然后用不起毛的、用油处理过的法兰绒布LAS-STIK    cloth，LAS-STIK    Manufacturing    Co.，Hamilton，OH）把该板擦净、清除多余的松脱的氧化铝粒子。
在一台5千瓦水银灯Riston    PC-24型复印机（E·I·du    Pont    de    Nemours    and    Company，Wilmington，DE）中，通过通路图案的正原图，在真空中使已调色元件曝光8秒钟、真空度降落时间30-60秒。
已曝光的板在一台Riston    C型处理机（E·I·du    pont    de    Nemours    and    Company，Wilmington，DE）中用甲基氯仿显影。调节传输装置的速度，使得在溶剂槽中的 总停留时间是38秒，只使用2号和3号泵。彻底去掉未曝光的、已调色的光致介电层、以形成通路，但是部分嵌入的受体粒子保留在已曝光的区域。图象的质量是良好的。
使已调色的光致介电层固化，其方法是：首先以40英尺/分钟（20.3厘米/秒）的输送速度穿过PC-7100型紫外线处理机（Argus    International，Hopewell，NJ），然后在150℃的加热炉中加热一小时。
先用中性洗涤剂溶液擦洗并在自来水中漂洗，最后用蒸馏水漂洗，由此清洗已显影的板。然后室温下，把该板在0.6%的SnCl2溶液中浸泡两分钟。制备该溶液的方法是：把36克SnCl2溶解在36克浓盐酸中、然后用蒸馏水稀释到6000克。处理之后，该样品在自来水中漂洗1分钟、然后在蒸馏水中漂洗30秒。为了去除外部的和松脱的氯化亚锡，把该板再次在1N的HCl中浸泡30秒。于是，氯化亚锡剩余物主要停留在部分埋入的受体粒子的微孔中。
已敏化的板在0.025%PdCl2酸溶液中处理两分钟，该溶液是通过用蒸馏水把5%PdCl2酸稀释200倍来配制的。因此，在该步骤中，在存在氯化亚锡的区域（主要是在受体微孔中），将氯化钯还原成金属钯。所得到的具有催化性的板在自来水中漂洗1分钟，然后在蒸馏水中漂洗1分钟。
使用了两步化学镀方法，并且最好是使用这种方法，在该方法中，短时间使用活泼镀液以产生一层薄镀层或铜底层，随后在较低活性的镀液中浸泡比较长时间。这增强了镀层的选择性，从而提高了质量。
用工业用组合物AP480（Kollmorgen    Corp.，PCKTechnology    Div.，Melville，NY）作为打底子的镀液。这是一种高PH值的、复合铜盐、甲醛还原性组合物。选择57℃（±3℃）的工作温度和3至10分钟的浸泡时间，使得在所述已调色的表面以及在所有照相成形（photoform）的通路中有明显均匀的镀层。然后，已镀敷的板在自来水中漂洗1分钟，接着在蒸馏水中漂洗30秒。
为完成镀敷工序，把已快速镀敷的制品在相同组合物（但是具有较低活性）镀液中放置约8小时、或者放置到铜镀层厚度达0.001英寸（25.4微米）。从而改善了镀层质量并且可以较好地控制镀层。
在如上漂洗之后，用苯并三唑酸水溶液处理该元件、以避免在将来贮存和处理期间铜氧化。已镀敷的板在150℃的炉中经过1小时的最后的热处理，去除了残留的挥发性物质，并改善了镀敷的铜对电介质层的粘合作用。
C）把一层0.002英寸（50.8微米）厚的干膜光致抗蚀层（Riston    1220，E·I·du    Pont    de    Nemours    and    Company，Wilmington，DE）叠加在经过化学镀的元件上，并用上述方法照相，所不同的是：使用15秒曝光时间、负的电路图案原图和在溶剂槽中的28秒停留时间，显影过程中使用所有三个泵。
室温下，在5%过硫酸铵中，腐蚀去除板上开口区域中的铜。把该板浸没在二氮甲烷中、搅拌、剥去覆盖在保留的铜电路上光致硬化保护层、接着漂洗和空气干燥。
实施例2
本实施例说明带有通路的多层电路的制备方法，其中用本发明的叠加镀敷的方法来限定上层通路焊盘和电路系统的界限。
A）和实施例一样，使用一块带有铜接地板的陶瓷基片。
B）使用实施例1的方法，得到与图2对应的元件。
C）制备一种干膜光致介电元件，其方法是：用机械涂敷方法，把下文中组合物以0.001英寸（25.4微米）的厚度涂在0.0005英寸（12.7微米）厚度的聚对苯二甲酸乙酯薄膜上;0.001英寸（25.4微米）的聚乙烯薄膜作为临时中间层。如实施例1c中所述，把该薄膜叠加到含通路的元件上。
成份    重量比
二-（3-丙烯氧基-2-羟丙基）    240.0
二苯酚醚-A
三羟甲基丙烷三丙烯酸酯    240.0
二氯甲烷    3000.0
邻氯HABI    30.0
米蚩酮（michler′s    ketone）    1.0
TLA-454    3.2
青色染料聚合物13.0
黄色染料聚合物23.0
高分子量聚（甲基丙烯酸甲酯）3200.0
共聚粘合剂4282.2
1.单星兰G（BT284D），CI NO.染料兰15（40%）分散于含10%Elueron AB分散剂的Elvacite 2051（50%）（E·I·du pont de Nemours and Company.Wilmington DE）
2.Chromopthal 黄3G，CI NO染料黄93（40%）分散于含有Elveron AB分散剂（10%）的Elvacite
Figure 87107655_IMG10
2051（50%）中。
3.Elvacite
Figure 87107655_IMG11
2051（E·I·du Pont de Nemours and Company Wilmington DE）
4.丙烯酸剂 BTA-III-S（Rohm and Hass Co.，Philadelphia PA.）
如实施例1中所述，使所得到的叠层元件（对应于图6）通过正通路焊盘和电路线路原图曝光10秒钟。曝光之后，用在两个红外灯泡下传送的方法加热该板，以便提高图象质量。传送机的速度是37厘米/分钟，灯泡到板的距离是1英寸（25.4毫米）。用Tempilabels（Tempil    Div.of    Big    Three    Indus-tries，Inc.，South    Plainfield，NJ）测得：该板的表面温度达到110℃。在该处理过程中，在适当的位置上保留了光致介电层上的聚酯覆盖层。
接着，和实施例1一样，用甲基氯仿使图象显影，溶剂槽停留时间为24秒。除去未曝光的光致介电层，从而在开口区域显露出所述通路和嵌入的受体粒子，如图7中所示。
用如实施例1B中所述的两步法对已显影的板进行敏化和催化处理，以便在受体粒子中沉积钯催化剂。
用如实施例1B中所述的两步法对已具催化性的板进行化学镀。得到了一种与图8相应的、始终具有良好导电率的多层电路。
实施例3
本实施例说明用全加成法（使用不同层之间的适当连接）、在带有照相成形（photoform）的通路的玻璃环氧基片上形成三层电路的方法。
A）所用电介质基片是标准的玻璃环氧树脂，在其上涂敷一层可固化的粘合层。所用的粘合层是一种含22%固体丙烯酸类共聚物（丙烯腈35/丙烯酸丁酯60/异丁烯酸5）的水性散体加上酚醛树脂（Grade    BRL100，Union    Carbide，Danbury，CT）。用粘合剂涂敷该基片，其方法是：室温下将该板垂直插入所述溶液中，保持10秒钟，快速抽出，风干30分钟。在100℃的炉子中烘干5分钟以去除残留的挥发性物质。所得到的粘合层各自的涂层重量为30-35毫克/平方分米，相应厚度大约为0.0001英寸（2.54微米）。该涂层在室温下是非粘性的。
用热调色方法把微孔性受体粒子（Monal    300）涂敷到该粘合层上。把一块热板的光滑平表面加热到133至150℃。把活化了的氧化铝粉（Monal    300）均匀地散布在该热平面上。把所述涂着粘合剂的元件放在该热粉末层上10秒钟，然后象实施例1B那样，用携带更多氧化铝粉的海马毛墨滚进行调色，时间为40秒。得到了均匀分布的粒子。使已调色的板冷却到室温，然后象实施例1B那样、用经过油处理的抹布擦掉多余的粒子。把该板放在150℃的炉子中加热1小时，使已调色的粘合层固化。进行 两步催化和化学镀、在所述表面上产生均匀的0.001英寸（25.4微米）厚度的铜层。
B）把实施例1B中所述可调色光致介电薄膜叠加在已镀敷的板上。象实施例1B中那样，对它进行调色、曝光、显影和固化。
C）把实施例2B的光致介电薄膜叠加到已调色的板上（如实施例2B中所述）。然后象前文所述，用含有电路线路和与通路对齐的焊盘区的正原图对所述薄膜曝光。曝光时间是9秒。和实施例2B中一样，进行曝光后的红外辐射，接着是甲基氯仿显影。
所得到的元件以部分嵌入的受体粒子的形式具有通路焊盘和电路的图案，这些粒子具有由所述光致介电层限定的图象。
以实施例2C中给出的两步法催化已曝光的微孔性受体粒子。象实施例1B中那样，进行化学镀和镀后炉烘。制得了充分导电的两层电路。
以同上述相同的方法形成第三层的通路，即，对另一层可调色的光致介电薄膜进行层叠、调色、曝光和显影。
为了增强对所镀铜的粘合力，在层叠之前，用SBC-12F型Somaca擦洗机（Sommer    and    Maca，Chicago，IL）对两层电路板进行轻微的刷洗，该机在一些硬毛刷之间传送所述电路板、输送射流漂洗液和空气吹干气流。
擦洗后的电路在室温下晾干，然后在150℃的炉子中加热5分钟、以清除任何残留的挥发性物质。
如上所述，对第二层光致介电薄膜进行层叠、曝光和显影、然后对所得到的明露的可调色区进行催化和镀敷，以此来建立电路线路和对准通路的焊盘。
所产生的最后的三层电路具有良好的图象质量以及在所有三层之间所需要的区域中的充分的导电性。
实施例4
A）用一块敷铜的FR-4玻璃/环氧树脂板作接地板。象实施例3C中那样，在叠层前的准备工作中，对该板进行机械刷洗。
B）象实施例1B中那样，对其中的可调色的光致介电组合物进行层叠、用Monal    300氧化铝粉调色、在具有0.012英寸（305微米）通路图案的靶下曝光5.5秒和显影（在处理机中的总时间是50秒）。得到对应于图2的元件。为了把受体粒子涂敷到通路侧边上、该元件再次用Monal    300氧化铝调色、在65℃下烘烤1小时、使多余的粒子留在其表面上并且填入显影出的沟道中。冷却到室温之后，象实施例1B中那样，用经过油处理的抹布清除多余的氧化铝粒子。
C）象实施例2C中那样，对其中的光致介电层进行层叠、对准电路线路和通路焊盘图象曝光10秒钟、红外处理、显影以及用钯催化。得到相应于图7的元件。在漂洗以及适度的酸浸泡以清除铜底面上任何氧化物之后，象实施例1C中那样，进行两步化学镀。所得到的已镀敷板用苯并三唑和盐酸组合物的稀水溶液处理、以避免铜的氧化，然后在65℃下烘烤1小时。得到相应于图8的元件。所述通路被完全镀敷、并且是导电的。
对所得到的双层电路板进行轻微的机械刷洗后，按上述顺序重复各步骤、以产生带有第二信号层的三层电路;该第二信号层具有一些0.008英寸（203微米）的、对准第一信号层的通路， 并且具有一些0.012英寸（305微米）的、通向所述接地板的已镀敷通孔。

Claims (10)

1、一种用于通过在其上化学镀敷导电金属来制备多层印刷电路的叠片，其特征在于该叠片包括：
(1)已在其表面上形成的基片，
(2)一种导电图案，以及
(3)覆盖该图案并围绕各基片区域的可调色光致介电材料层，该层含有部分嵌入其中的细粉状吸附剂粒子，这些粒子从运离基片的层表面凸起，就化学镀催化剂或其还原母体说来，粒子的这些凸起的表面是吸附性的。
2、权利要求1的叠片，其特征在于：所述导电图案是接地板或电源板。
3、权利要求1的叠片，其特征在于该光致介电层的已调色表面已经在光化射线下以映象方式曝光，以在该光致介电层的已曝光区引起溶解度的变化，且该光致介电层的可溶图象区也已用溶剂显影除去，从而使下伏的导电图案区暴露出来。
4、权利要求1的叠片，其特征在于通过在突起表面上吸附在化学镀催化剂而使吸附剂粒子的突起表面具有催化作用。
5、权利要求3的叠片，其特征在于：在其凸起表面上吸附化学镀催化剂、使所述凸起表面呈现催化作用。
6、权利要求3的叠片，其特征在于：该叠片具有上覆在已成象光致介电层上的、已用细粉状吸附剂粒子上色的光致介电层。
7、权利要求1的叠片，其特征在于：该基片包含多个通孔。
8、权利要求1的叠片，其特征在于：所述基片具有两个主平面，它们都具有导电图案（2）、以及上覆该图案并围绕各基片区的可调色光致介电层（3），该层含有部分嵌入其中的细粉状吸附剂粒子，这些粒子从远离该基片的层表面凸起，就化学镀催化剂或其还原母体说来，这些粒子的凸起表面是有吸附性的。
9、一种制造叠片的方法，该叠片用于通过在其上化学镀敷导电金属来制备多层印刷电路，其特征在于该方法包括以下顺序步骤：
（1）在基片的至少一个表面上形成导电图案，
（2）在该图案上并围绕各基片区域涂敷一层可调色光致介电材料的粘合层，
（3）用细粉状吸附剂粒子给所述光致介电材料上色、使得这些粒子部分地嵌入所述材料中并且从远离基片的层表面凸起，就化学镀催化剂或其还源母体说来，这些粒子的凸起部分的表面是吸附性的。
10、权利要求9的方法，其特征在于它还包括下列顺序步骤：
（1）使光致介电材料的已调色表面在光化射线下以映象方式曝光，以在该光致介电层的已曝光区引起溶解度的变化;以及
（2）通过溶剂显影除去光致介电层的可溶图象区，从而使下伏的导电图案区暴露出来。
CN87107655A 1986-12-30 1987-12-30 利用嵌入的催化剂受体制造多层电路的叠片 Expired CN1012253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 90108113 CN1021876C (zh) 1986-12-30 1987-12-30 利用嵌入的催化剂受体制造多层电路的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US947,832 1986-12-30
US06/947,832 US4737446A (en) 1986-12-30 1986-12-30 Method for making multilayer circuits using embedded catalyst receptors

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN 90108113 Division CN1021876C (zh) 1986-12-30 1987-12-30 利用嵌入的催化剂受体制造多层电路的方法

Publications (2)

Publication Number Publication Date
CN87107655A CN87107655A (zh) 1988-07-13
CN1012253B true CN1012253B (zh) 1991-03-27

Family

ID=25486855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN87107655A Expired CN1012253B (zh) 1986-12-30 1987-12-30 利用嵌入的催化剂受体制造多层电路的叠片

Country Status (7)

Country Link
US (1) US4737446A (zh)
EP (1) EP0273374A3 (zh)
JP (1) JPS63175497A (zh)
KR (1) KR900006654B1 (zh)
CN (1) CN1012253B (zh)
BR (1) BR8707102A (zh)
CA (1) CA1275740C (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302494A (en) * 1985-06-10 1994-04-12 The Foxboro Company Multilayer circuit board having microporous layers and process for making same
US5246817A (en) * 1985-08-02 1993-09-21 Shipley Company, Inc. Method for manufacture of multilayer circuit board
US4902610A (en) * 1985-08-02 1990-02-20 Shipley Company Inc. Method for manufacture of multilayer circuit board
US5334488A (en) * 1985-08-02 1994-08-02 Shipley Company Inc. Method for manufacture of multilayer circuit board
US4888208A (en) * 1986-10-16 1989-12-19 Toyo Boseki Kabushiki Kaisha Ceramic substrate for printed circuits and production thereof
US4859571A (en) * 1986-12-30 1989-08-22 E. I. Du Pont De Nemours And Company Embedded catalyst receptors for metallization of dielectrics
CA2028710A1 (en) * 1989-10-30 1991-05-01 Paul E. Grandmont Multilayer circuit board having microporous layers and method for making same
JPH03192718A (ja) * 1989-12-22 1991-08-22 Fujitsu Ltd 半導体装置の製造方法
JPH03196691A (ja) * 1989-12-26 1991-08-28 Cmk Corp プリント配線板の絶縁層の形成方法
US5260170A (en) * 1990-01-08 1993-11-09 Motorola, Inc. Dielectric layered sequentially processed circuit board
FI88241C (fi) * 1990-10-30 1993-04-13 Nokia Mobile Phones Ltd Foerfarande foer framstaellning av kretskort
JP2768390B2 (ja) * 1990-12-11 1998-06-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 無電解金属付着のために基体をコンディショニングする方法
DE69324640T2 (de) * 1992-09-23 1999-10-14 Du Pont Photoempfindliches dielektrisches Schichtmaterial und untereinander verbundene Mehrschichtschaltungen
US5310626A (en) * 1993-03-01 1994-05-10 Motorola, Inc. Method for forming a patterned layer using dielectric materials as a light-sensitive material
US5888697A (en) * 1996-07-03 1999-03-30 E. I. Du Pont De Nemours And Company Flexographic printing element having a powder layer
US5795647A (en) * 1996-09-11 1998-08-18 Aluminum Company Of America Printing plate having improved wear resistance
US6430810B1 (en) * 1997-10-28 2002-08-13 Uniax Corporation Mechanical scribing methods of forming a patterned metal layer in an electronic device
US7338908B1 (en) 2003-10-20 2008-03-04 Novellus Systems, Inc. Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage
EP1008909B1 (en) 1998-12-11 2003-08-13 E.I. Dupont De Nemours And Company Composition for a photosensitive silver conductor tape and tape comprising the same
FR2812515B1 (fr) * 2000-07-27 2003-08-01 Kermel Procede de realisation d'une circuiterie comportant pistes, pastilles et microtraversees conductrices et utilisation de ce procede pour la realisation de circuits imprimes et de modules multicouches a haute densite d'integration
FR2819144B1 (fr) * 2000-12-29 2003-06-20 Kermel Procede de fabrication d'une circuiterie a plusieurs niveaux comportant pistes et microtraversees
DE60217477T2 (de) * 2001-01-29 2007-10-11 Jsr Corp. Kompositteilchen für dielektrika, ultrafeine harzkompositteilchen, zusammensetzung zur herstellung von dielektrika und verwendung derselben
US6656314B2 (en) * 2001-05-23 2003-12-02 Hewlett-Packard Development Company, L.P. Method of manufacturing multilayer substrates
US6770976B2 (en) 2002-02-13 2004-08-03 Nikko Materials Usa, Inc. Process for manufacturing copper foil on a metal carrier substrate
US20040091818A1 (en) * 2002-11-12 2004-05-13 Russell Winstead High resolution 3-D circuit formation using selective or continuous catalytic painting
US20040249364A1 (en) * 2003-06-03 2004-12-09 Ilya Kaploun Device and method for dispensing medication to tissue lining a body cavity
US8530359B2 (en) * 2003-10-20 2013-09-10 Novellus Systems, Inc. Modulated metal removal using localized wet etching
US7531463B2 (en) * 2003-10-20 2009-05-12 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
US8372757B2 (en) 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7972970B2 (en) 2003-10-20 2011-07-05 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
US7605082B1 (en) 2005-10-13 2009-10-20 Novellus Systems, Inc. Capping before barrier-removal IC fabrication method
CA2654797A1 (en) * 2006-06-14 2007-12-21 Basf Se Method for producing electrically conductive surfaces on a carrier
CN101902884B (zh) * 2009-05-26 2012-11-07 欣兴电子股份有限公司 形成复合材料电路板结构的方法
KR20120080595A (ko) 2009-09-02 2012-07-17 노벨러스 시스템즈, 인코포레이티드 감소된 등방성 에칭제 물질 소비 및 폐기물 발생
EP3501242A4 (en) * 2016-08-18 2020-04-15 Catlam LLC PLASMA ETCHED CATALYTIC LAMINATE WITH INTERCONNECTION HOLES
CN115976501A (zh) * 2022-12-27 2023-04-18 电子科技大学 绝缘基材表面金属图形及增材制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3031344A (en) * 1957-08-08 1962-04-24 Radio Ind Inc Production of electrical printed circuits
US3330695A (en) * 1962-05-21 1967-07-11 First Safe Deposit Nat Bank Of Method of manufacturing electric circuit structures
US3259559A (en) * 1962-08-22 1966-07-05 Day Company Method for electroless copper plating
GB1095117A (en) * 1963-12-26 1967-12-13 Matsushita Electric Ind Co Ltd Method of making printed circuit board
AT310285B (de) * 1966-02-22 1973-09-25 Photocircuits Corp Verfahren zur Herstellung eines Schichtkörpers für gedruckte Schaltungen
DE1615961A1 (de) * 1967-04-12 1970-06-25 Degussa Verfahren zur Herstellung von gedruckten Schaltungen
US3506482A (en) * 1967-04-25 1970-04-14 Matsushita Electric Ind Co Ltd Method of making printed circuits
US3822128A (en) * 1971-10-22 1974-07-02 Horizons Inc Metal-plated images
US4287253A (en) * 1975-04-08 1981-09-01 Photocircuits Division Of Kollmorgen Corp. Catalytic filler for electroless metallization of hole walls
JPS5288772A (en) * 1976-01-20 1977-07-25 Matsushita Electric Ind Co Ltd Method of producing printed circuit board
US4110147A (en) * 1976-03-24 1978-08-29 Macdermid Incorporated Process of preparing thermoset resin substrates to improve adherence of electrolessly plated metal deposits
US4229518A (en) * 1976-07-08 1980-10-21 E. I. Du Pont De Nemours And Company Photohardenable elements with a non-tacky matte finish
US4054483A (en) * 1976-12-22 1977-10-18 E. I. Du Pont De Nemours And Company Additives process for producing plated holes in printed circuit elements
US4054479A (en) * 1976-12-22 1977-10-18 E. I. Du Pont De Nemours And Company Additive process for producing printed circuit elements using a self-supported photosensitive sheet
US4157407A (en) * 1978-02-13 1979-06-05 E. I. Du Pont De Nemours And Company Toning and solvent washout process for making conductive interconnections
DE2839449A1 (de) * 1978-09-11 1980-03-20 Ipu Ltd Strangbrennschneidmaschine
US4292389A (en) * 1979-01-31 1981-09-29 Konishiroku Photo Industry Co., Ltd. Process for preparing photosensitive plates for printing
US4501810A (en) * 1981-09-30 1985-02-26 Howard A. Fromson Lithographic printing plate with resin reinforced image and process
US4478883A (en) * 1982-07-14 1984-10-23 International Business Machines Corporation Conditioning of a substrate for electroless direct bond plating in holes and on surfaces of a substrate
US4454168A (en) * 1982-09-29 1984-06-12 E. I. Du Pont De Nemours And Company Printed circuits prepared from metallized photoadhesive layers
JPS60102794A (ja) * 1983-11-09 1985-06-06 ブラザー工業株式会社 回路基板の製造方法
US4567062A (en) * 1984-10-26 1986-01-28 E. I. Du Pont De Nemours And Company Process for photoformed plastic multistrate using two layer film

Also Published As

Publication number Publication date
JPS63175497A (ja) 1988-07-19
CA1275740C (en) 1990-10-30
EP0273374A2 (en) 1988-07-06
KR880008725A (ko) 1988-08-31
CN87107655A (zh) 1988-07-13
EP0273374A3 (en) 1989-06-07
BR8707102A (pt) 1988-08-02
KR900006654B1 (ko) 1990-09-15
US4737446A (en) 1988-04-12

Similar Documents

Publication Publication Date Title
CN1012253B (zh) 利用嵌入的催化剂受体制造多层电路的叠片
US5112726A (en) Embedded catalyst receptors for metallization of dielectrics
CN1173231C (zh) 光敏厚膜组合物及形成精细导体线路的方法
CA1131789A (en) Producing printed circuits by conjoining metal powder images
CN1542547A (zh) 光敏树脂组合物和应用该组合物形成树脂图形的方法
CN1575109A (zh) 形成抗焊剂图形的方法
JPH038120B2 (zh)
JP2662083B2 (ja) 照射重合性混合物およびソルダーレジストマスクの製造方法
CN1926930B (zh) 电路板制造方法与电路板
WO1997017824A1 (fr) Carte a circuits imprimes multicouche et sa fabrication
CN1221860C (zh) 感光性树脂组合物、使用它的感光性元件、光刻胶图案的制造方法及印刷电路板的制造方法
CN102224770A (zh) 电路基板的制造方法以及由该制造方法获得的电路基板
JPH0529319B2 (zh)
JPH09507609A (ja) 印刷回路板の製造における結合性の内部層
CN1468383A (zh) 光散射/反射基板用感光性树脂组合物、光散射/反射基板、及其制造方法
JP4348256B2 (ja) 導電性パターン材料の製造方法
CN1021876C (zh) 利用嵌入的催化剂受体制造多层电路的方法
JPH06148877A (ja) フォトビア形成用感光性エレメント及び多層配線板の製造法
JPH08248630A (ja) フォトビア形成用感光性エレメント
JP4325238B2 (ja) 永久レジスト用感光性フィルム、レジストパターンの形成方法及びプリント配線板
JP3592827B2 (ja) 感光性エレメント及び多層配線基板の製造方法
CN1224858A (zh) 可交联的正色性光致成像涂料
JPH11330658A (ja) プリント配線板およびその製造方法
JPH1098267A (ja) 感光性絶縁材料及びこれを用いた配線板の製造方法
CN106941760A (zh) 一种基于感光材料的多层陶瓷电路及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee