CN101231885B - 快闪存储器件和操作该器件的方法 - Google Patents
快闪存储器件和操作该器件的方法 Download PDFInfo
- Publication number
- CN101231885B CN101231885B CN2008100011000A CN200810001100A CN101231885B CN 101231885 B CN101231885 B CN 101231885B CN 2008100011000 A CN2008100011000 A CN 2008100011000A CN 200810001100 A CN200810001100 A CN 200810001100A CN 101231885 B CN101231885 B CN 101231885B
- Authority
- CN
- China
- Prior art keywords
- page
- programmed
- leaf
- false data
- piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
Abstract
公开了一种在快闪存储器件中执行读取操作的方法。快闪存储器具有包括至少一个块的存储单元阵列,所述块具有多个页。该方法包括接收读取命令以从块中的所选择的页读取数据;确定该块是否具有未被编程的页;对确定未被编程的至少一个页执行假数据编程操作;以及在假数据编程操作完成之后执行读取命令以读取所选择页的数据。
Description
相关申请的交叉引用
本申请要求2007年1月23日提交的韩国专利申请第2007-7046号的优先权,其全部内容通过引用包含于此。
技术领域
本发明涉及具有多电平单元(multi-level cell)的快闪存储器件。更具体地,本发明涉及一种用于与特定单元的LSB或MSB编程操作无关地以所设置的电压电平执行读取操作的方法。
背景技术
通常,将快闪存储器分类为NAND或NOR快闪存储器。在此,NOR快闪存储器因为存储单元独立地连接到位线和字线而具有良好的随机存取时间特性。然而,在NAND快闪存储器中,因为存储单元是串联连接的,所以一个单元串只需要一个接触点,因此从集成度来看,NAND快闪存储器具有良好的特性。因此,通常在高度集成的快闪存储器中使用NAND快闪存储器。
近来,为了提高快闪存储器的集成度,对用于在一个存储单元中存储多个数据的多位单元进行了积极的研究。
这种存储单元称为多电平单元(MLC)。用于存储一位的存储单元称为单电平单元(SLC)。
通常,MLC可以用多电平来编程。
图1是示出根据MLC快闪存储器的编程的阈值电压分布图。
图1示出通过可变电平方法编程的用于存储至少两位的MLC的电压分布。
如图1所示,当对最低有效位(LSB,least significant bit)进行了编程时,擦除单元110和编程单元120具有基于电压V1的电压分布。快闪存储器的每一个字线中包括额外的标记单元F,以表示是否只有LSB已被编程(例如第一状态170)或者是否LSB和MSB都已被编程(例如第二状态180)。
当对最高有效位(MSB,most significant bit)的编程结束时,擦除单元110转换成擦除单元130和140,编程单元120转换成编程单元150至160。另外,基于电压V5对标记单元F编程(即,第二状态180),因此,标记单元F用于表示最高有效位和最低有效位都已被编程。
图2A示出MLC快闪存储器中的存储块的图示。
参考图2A,MLC快闪存储器中的存储单元阵列200包括存储单元210和标记单元220。存储单元阵列的每个存储单元212被配置成存储2位或更多位数据。为了便于说明,在图2A中将每个存储单元212表示为能够存储2位数据。标记单元220用于表示连接到同一字线的存储单元即同一页中的存储单元的编程状况。每个字线耦合到多个存储单元和一个标记单元。
标记单元220表示是否对相应的页执行了高编程(high program)操作。如果标记单元220处于第二状态180(见图1),则执行了高编程操作,其中,最低有效位页和最高有效位页均已被编程。例如,当存储单元212被配置成存储2位数据时,字线WL<0>至WL<N>中的每一个可以执行对最低有效位页进行编程的操作和对最高有效位页进行编程的另一操作。如果字线WL<0>已对最低有效位页和最高有效位页进行了编程,则标记单元F被编程为第二状态180以表示执行了高编程操作。
然而,在第(k+1)字线WL<k>仅对最低有效位页进行编程的情况下,与第(k+1)字线WL<k>有关的标记单元F<k>保持没有被编程的擦除单元170的状态以表示只对最低有效位页进行了编程。
图2B是示出图2A中的存储块的编程顺序的视图,其中,以页为单位执行编程。存储块连接到字线WL<0>至WL<N>。每个字线连接到一起限定物理页的多个存储单元和一个标记单元。
多电平单元212被配置成存储N位数据。每个多电平单元212可以通过相应的字线被编程为N个不同的状态。因此,每个物理页提供N个逻辑页。
MLC快闪存储器根据响应于输入的数据而设置的顺序以逻辑页为单位执行编程。在此,MLC快闪存储器在字线WL<0>至WL<N>中的每一个中以从第一逻辑页到第N逻辑页的顺序进行编程,或者根据通过参考周围存储单元间的干扰等而设置的顺序以逻辑页为单位执行编程。
通常使用的方法包括控制编程使得当以逻辑页为单位执行编程时不连续地对相邻页进行编程。
另外,地址计数器(未示出)根据预置的页顺序对地址进行计数以对输入的数据执行编程。
此外,在编程操作期间根据第一至第N逻辑页的编程状态对标记单元F进行编程。其结果是,标记单元F示出关于字线的编程状态的信息。
例如,如果与图2B中的第一字线WL<0>有关的第一至第N逻辑页已全部被编程,则将标记单元F<0>编程为第二状态180。在此,通常使用的标记单元F是SLC。
如上所述,如果存储单元存储N位数据,则相应的字线具有N个逻辑页。因此,执行了N次编程操作。
例如,如果存储单元存储四位数据,则相应的字线具有四个逻辑页。其结果是,需要执行四次编程操作以结束对与该字线相关联的所有四个逻辑页的编程。在这种情况下,标记单元F应该具有两个SLC以表示四个编程状态。
在针对上述快闪存储单元的读取操作中,首先读取标记单元F的数据以获得编程状态信息。使用标记单元的编程状态信息来选择合适的阈值电压。然后,使用所选择的阈值电压读取存储在存储单元中的数据。
为了执行上述方法,标记单元F中所包含的SCL的数目应该根据存储单元被配置要存储的位的数目而增加。这可能减少能够用于存储数据的存储单元的数目。
另外,因为在通过读取标记单元F验证了编程状态之后确定用于读取存储在存储单元中的数据的电压电平,所以如果标记单元F中的数据有错误,则难以读取存储在存储单元中的数据。此外,读取操作所需的时间可能随着标记单元F的数目的增加而增加。
发明内容
本发明涉及一种可以在没有标记单元的情况下工作的MLC非易失性存储器件,其中标记单元表示存储单元的编程状态。非易失性存储器件可以是NAND或NOR快闪存储器件。
在一个实施例中,一种快闪存储器件包括:存储单元阵列,该存储单元阵列被配置成具有至少一个包括多个页的块;以及控制器,该控制器被配置成:在允许执行读取命令之前,在选择的块中存在至少一个未被编程的页的情况下进行假数据编程操作,其中,通过进行所述假数据编程操作,假数据被存储在未被编程的页中。
在一个实施例中,快闪存储器件包括存储单元阵列,存储单元阵列被配置成具有至少一个包括多个物理页的块,每个物理页限定多个逻辑页。控制器被配置成在允许执行读取命令之前启动假数据编程操作以对未被编程的块的逻辑页进行编程。控制器具有存储部,存储部用于存储在假数据编程操作中使用的假数据。控制器被配置成随机产生在假数据编程操作中使用的假数据,其中,块不包括标记单元。存储单元阵列具有至少一个冗余页以在假数据编程操作期间存储假数据。
一个实施例涉及一种在具有存储单元阵列的快闪存储器件中执行读取操作的方法,该存储单元阵列包括至少一个块,块具有多个页。该方法包括:接收读取命令以从块中所选择的页中读取数据;确定步骤,确定块是否具有未被编程的页;对确定未被编程的至少一个页执行假数据编程操作;以及在假数据编程操作完成之后,执行读取命令以读取所选择的页的数据。
在一个实施例中,假数据编程操作将假数据编程到确定还未被编程的所有页。块包括多个物理页,每个物理页限定多个逻辑页,其中,确定步骤包括确定块中所有的逻辑页是否已被编程。假数据编程操作将假数据编程到冗余页。
另一实施例涉及一种将数据编程到具有存储单元阵列的快闪存储器件中的方法,存储单元阵列包括至少一个块,块包括多个页。该方法包括:接收编程命令以对块中的多个页进行编程;以预先定义的顺序对所述多个页进行编程;以及存储与所述多个页中最后被编程的页相对应的地址。以递增的顺序对所述多个页进行编程。
又一实施例涉及一种在具有存储单元阵列的快闪存储器件中执行读取操作的方法,存储单元阵列包括至少一个块,块具有多个页。该方法包括:接收读取命令以读取块中所选择的页;确定步骤,确定块中所有的页是否已被编程;对确定未被编程的块中的页执行假数据编程操作;以及在执行假数据编程操作之后执行读取命令以读取所选择的页。假数据编程操作将假数据编程到确定未被编程的页。可选地,假数据编程操作将假数据编程到块中的冗余页。
在又一实施例中,快闪存储器件包括存储单元阵列、控制器、页缓冲器、X解码器和Y解码器。存储单元阵列具有至少一个包括多个页的块。控制器辨别是否根据读取命令对块的每个页进行了编程,根据辨别结果对未被编程的页执行假数据编程,并输出控制信号以根据读取命令执行读取操作。页缓冲器在控制器的控制下对存储单元阵列进行数据编程或读取。X解码器响应于控制器的编程命令或读取命令对页的地址进行解码,并通过激活根据解码结果所选择的页来输出编程电压或读取电压。Y解码器响应于控制器的编程命令或读取命令对列地址进行解码,并根据解码结果输出页缓冲器控制信号和数据输入/输出控制信号。
如上所述,在本发明的快闪存储器件和操作该器件的方法中,在没有用于示出编程状态的标记单元的情况下执行读取操作。因此,可以减小与快闪存储器件有关的芯片的尺寸。
附图说明
图1是示出根据MLC快闪存储器的编程的阈值电压分布图;
图2A示出MLC快闪存储器中的存储块的图示;
图2B是示出图2A中的块按页的编程顺序的视图;
图3A是示出根据本发明的一个实施例的快闪存储器件的编程操作的流程图;以及
图3B示出根据本发明的一个实施例的存储块和控制器。
具体实施方式
图3A是示出根据本发明的一个实施例的非易失性存储器件(例如快闪存储器件)的编程操作的流程图。图3B示出根据一个实施例的存储块和控制器。
参考图3B,本实施例的快闪存储器件包括具有至少一个块320的存储单元阵列(未示出)和控制器310,控制器310控制外围(surrounding)电路370,使得通过将响应于与预定字线相对应的页的地址而输入的数据传送到块320来执行编程操作。在美国专利No.7,193,911中更详细地描述了存储单元阵列(或块320)的配置,其通过引用包含于此。专利‘911中描述的存储单元阵列涉及NAND快闪存储器件。然而,存储单元阵列(或存储块)不限于本实施例中的NAND配置,其可以包括其它配置,例如NOR配置。
存储块320连接到多个字线WL<0>至WL<N>。每个字线连接到一起限定物理页的多个存储单元312。存储单元312是被配置成存储N位数据的多电平单元。可以通过相应的字线将每个多电平单元312编程到N个不同的状态。因此,取决于物理页被编程了多少次,每个物理页可以限定N个以下的逻辑页。根据所接收的读取命令读取存储单元312(或块320)中的数据。
控制器310根据从外围电路370传送的数据和编程命令设置的顺序来控制编程操作。在一个实施例中,控制器310存储最后被编程的页的地址。所存储的地址可以包括关于物理页和逻辑页的信息。编程操作通常从第一字线WL<0>开始。以逻辑页为单位执行编程操作,使得每次对所选择的逻辑页进行编程。控制器310可以被配置成以预定顺序对逻辑页进行编程。
例如,编程操作可以以从给定字线(例如WL<0>)的第一逻辑页到第N逻辑页的序列对逻辑页进行编程。在对该字线的所有逻辑页编程之后,依次对下一字线的逻辑页进行编程(例如,从下一字线WL<1>的第一页到第N页)。可选地,可以以预先定义的不依次进行的顺序执行编程操作。
通常,使用使数据存储效率最大化的算法预先设置编程顺序。在这种方法中,不连续对相邻的逻辑页进行编程以减小相邻的逻辑页之间的干扰。
例如,依次对每个字线WL<0>至WL<N>的第一页进行编程,然后对每个字线WL<0>到WL<N>的第二页进行编程。换句话说,每次对不同的物理页进行编程,使得不依次对相邻的逻辑页进行编程。
控制器310在外围电路370比如页缓冲器、X解码器、Y解码器和电压源电路的协助下控制如何执行编程操作。在一个实施例中,控制器310存储在给定编程操作中被编程的最后一页的地址。在一个实施方式中,只存储物理页(即字线)地址。在另一实施方式中,存储物理和逻辑页地址。控制器310使用所存储的页地址来确定在随后的编程操作中要编程的页。
在本实施例中,控制器310被配置成如图3A所示处理读取命令。如果外围电路370接收到读取命令(步骤S301),则控制器310访问存储在控制器中的页地址以确定要在下一个编程操作中被编程的下一个页(步骤S303)。因此,根据实施方式,所存储的页地址可以指向最后被编程的页或者接下来要被编程的页。此外,根据实施方式,所存储的页地址可以表示物理页、逻辑页或两者。
在步骤S305,确定是否对块中所有的逻辑页进行了编程。确定这一点的一种方式是使用存储在控制器中的页地址。例如,如果页地址指向块中作为最后被编程的页的最后一个物理页的最后一个逻辑页,则确定对块中的所有逻辑页进行了编程。
在步骤S309,如果确定对块中所有的页进行了编程,则控制器310控制外围电路370以执行读取命令。在此,因为当对块320的每个页进行编程时用于存储N位数据的存储单元具有2N个电压电平,所以控制器310控制读取操作使得通过使用与设置的电压电平相对应的读取电压来执行读取操作。
在步骤S307,如果确定还未对块中所有的页进行编程,则控制器310执行假(dummy)数据编程以对未编程的逻辑页执行“假编程”。即,假数据编程操作将数据编程到块320中未被编程的剩余页。假数据编程操作从与存储在控制器310中的地址相对应的页到块320的最后一页依次对假数据进行编程。当执行假数据编程时,对所有字线WL<0>至WL<N>进行编程,因此将字线WL<0>至WL<N>转换成最终的电压电平,即转换成可读取的状态。
该假编程操作使先前未编程的存储单元的阈值电压偏移。其结果是,控制器可以针对读取操作选择适当的设置的电压电平而不使用标记单元的编程状态信息。
下面,参考图3B详细描述上述操作。当控制器310接收到编程命令时,编程操作开始。根据编程命令执行编程操作直到第(N+1)字线的第K逻辑页。因为第一字线是WL<0>,所以第(N+1)字线是最后的字线WL<N>。在对第K逻辑页进行编程之后,编程操作结束。
控制器310存储要在随后的编程操作中被编程的下一个逻辑页是WL<N>的第(k+1)逻辑页的信息。根据实施方式,这可以通过存储第(k+1)页或第k页的地址来实现。如果存储第k页的地址,则控制器需要被相应地配置,以便可以理解为所存储的地址指向最后被编程的页,而不是下一个要被编程的页。
在本示例中,对WL<N>的第K逻辑页330执行了编程。即,除了WL<N>中的一组逻辑页340(从第(K+1)到第N)以外,块320中的所有逻辑页已被编程。如果在步骤S301中外围电路370接收到用于读取第一字线WL<0>的第K逻辑页350中的数据的读取命令,则控制器310访问在最后的编程操作之后所存储的地址以确定最后被编程的页。取决于实施方式,所存储的地址可以是下一个要被编程的页。控制器可以使用所存储的地址以确定块中所有的逻辑页是否已被编程。
在这种情况下,控制器310确定该组逻辑页340(即,WL<N>的第(K+1)至第N逻辑页)未被编程。控制器310控制外围电路370以将假数据编程到冗余页,以便根据假数据编程对WL<N>的第(K+1)至第N逻辑页进行编程。在此,预先将假数据存储在控制器310所包含的存储部360中。在另一实施例中,假数据中的每个数据可以是“1”或者“0”,即假数据是无意义的数据。
在假数据编程结束了对WL<N>的第N逻辑页的“假编程”之后,控制器310允许读取WL<0>的第K逻辑页的数据。在此,因为所有的页已被编程,所以读取操作使用与2N个电压电平相对应的读取电压。
本说明书中的称谓“一个实施例”、“实施例”、“示例实施例”等意为结合实施例所描述的特定特征、结构或特性包含在本发明的至少一个实施例中。在说明书中的不同位置出现的这种表述不是必然全指同一实施例。此外,当结合任意实施例说明特定特征、结构或特性时,本领域技术人员应当明白结合其它实施例也能实现该特征、结构或特性。
虽然参考本发明的多个说明性实施例说明了实施方案,但是应当理解,本领域技术人员可以设计大量落入本公开的原理的精神和范围之内的其它变形例和实施例。更具体地,在本公开、附图和所附权利要求的范围内可以对本组合配置的组成部件和/或设置进行各种变化和变形。除了组成部件和/或设置的变化和变形之外,替代用途对于本领域技术人员也是显然的。
Claims (16)
1.一种快闪存储器件,包括:
存储单元阵列,其被配置成具有至少一个包括多个页的块;以及
控制器,其被配置成:在允许执行读取命令之前,在选择的块中存在至少一个未被编程的页的情况下进行假数据编程操作,其中,通过进行所述假数据编程操作,假数据被存储在未被编程的页中。
2.根据权利要求1所述的快闪存储器件,其中,所述控制器具有存储部,所述存储部用于存储在假数据编程操作中使用的假数据。
3.根据权利要求1所述的快闪存储器件,其中,所述控制器被配置成随机产生在假数据编程操作中使用的假数据,其中,块不包括标记单元。
4.根据权利要求1所述的快闪存储器件,其中,所述存储单元阵列具有至少一个冗余页以在假数据编程操作期间存储假数据。
5.一种在具有存储单元阵列的快闪存储器件中执行读取操作的方法,所述存储单元阵列包括至少一个块,所述块具有多个页,所述方法包括:
接收读取命令以从块中所选择的页中读取数据;
确定步骤,确定块是否具有未被编程的页;
对确定未被编程的至少一个页执行假数据编程操作;以及
在假数据编程操作完成之后,执行读取命令以读取所选择的页的数据。
6.根据权利要求5所述的方法,还包括:
编程步骤,以使得数据存储效率最大化的顺序或者根据页在块中的排列次序而按照顺序对所述块中的页进行编程;以及
存储步骤,存储与最后被编程的页相对应的地址,
其中,在执行读取命令之前执行所述编程步骤和所述存储步骤。
7.根据权利要求6所述的方法,其中,所述确定步骤包括:
确定所存储的地址是否表示块的最后一页已被编程。
8.根据权利要求5所述的方法,其中,假数据编程操作将假数据编程到确定还未被编程的所有页。
9.根据权利要求5所述的方法,其中,块包括多个物理页,每个物理页限定多个逻辑页,其中,所述确定步骤包括确定块中所有的逻辑页是否已被编程。
10.根据权利要求5所述的方法,其中,假数据编程操作将假数据编程到冗余页。
11.一种在具有存储单元阵列的快闪存储器件中执行读取操作的方法,所述存储单元阵列包括至少一个块,所述块具有多个页,所述方法包括:
接收读取命令以读取块中所选择的页;
确定步骤,确定块中所有的页是否已被编程;
对确定未被编程的块中的页执行假数据编程操作;以及
在执行假数据编程操作之后执行读取命令以读取所选择的页。
12.根据权利要求11所述的方法,其中,假数据编程操作将假数据编程到确定未被编程的页。
13.根据权利要求11所述的方法,其中,假数据编程操作将假数据编程到块中的冗余页。
14.根据权利要求11所述的方法,其中,所述确定步骤包括访问所存储的地址,所述地址对应于在接收到读取命令之前执行的编程操作中最后被编程的页。
15.根据权利要求14所述的方法,其中,所存储的地址是在接收到读取命令之前执行的编程操作中最后被编程的页的地址。
16.根据权利要求14所述的方法,其中,所存储的地址是在随后的编程操作中下一个要被编程的页的地址。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070007046 | 2007-01-23 | ||
KR10-2007-0007046 | 2007-01-23 | ||
KR1020070007046A KR100885783B1 (ko) | 2007-01-23 | 2007-01-23 | 플래시 메모리 장치 및 동작 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101231885A CN101231885A (zh) | 2008-07-30 |
CN101231885B true CN101231885B (zh) | 2011-08-17 |
Family
ID=39564109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100011000A Expired - Fee Related CN101231885B (zh) | 2007-01-23 | 2008-01-22 | 快闪存储器件和操作该器件的方法 |
Country Status (6)
Country | Link |
---|---|
US (4) | US7660160B2 (zh) |
JP (1) | JP2008181642A (zh) |
KR (1) | KR100885783B1 (zh) |
CN (1) | CN101231885B (zh) |
DE (1) | DE102008003055A1 (zh) |
TW (2) | TWI485716B (zh) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3935139B2 (ja) * | 2002-11-29 | 2007-06-20 | 株式会社東芝 | 半導体記憶装置 |
KR100885783B1 (ko) * | 2007-01-23 | 2009-02-26 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 동작 방법 |
US7545673B2 (en) * | 2007-09-25 | 2009-06-09 | Sandisk Il Ltd. | Using MLC flash as SLC by writing dummy data |
US7949821B2 (en) * | 2008-06-12 | 2011-05-24 | Micron Technology, Inc. | Method of storing data on a flash memory device |
US7941592B2 (en) * | 2008-08-14 | 2011-05-10 | Bonella Randy M | Method and apparatus for high reliability data storage and retrieval operations in multi-level flash cells |
KR101005120B1 (ko) * | 2009-02-04 | 2011-01-04 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 프로그램 방법 |
US8451662B2 (en) | 2011-03-03 | 2013-05-28 | Micron Technology, Inc. | Reading memory cell history during program operation for adaptive programming |
JP2013089271A (ja) * | 2011-10-18 | 2013-05-13 | Toshiba Corp | 半導体記憶装置 |
KR20130060749A (ko) * | 2011-11-30 | 2013-06-10 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치, 그것의 읽기 방법 및 그것을 포함하는 데이터 저장 장치 |
DE102013100596B4 (de) | 2012-01-27 | 2023-09-07 | Samsung Electronics Co. Ltd. | Nichtflüchtiges Speichersystem mit Programmier- und Löschverfahren und Blockverwaltungsverfahren |
KR101916192B1 (ko) | 2012-04-19 | 2018-11-07 | 삼성전자주식회사 | 플래그 셀을 포함하는 불휘발성 메모리 장치 및 그것의 사용자 장치 |
KR20130136734A (ko) * | 2012-06-05 | 2013-12-13 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치 |
KR102005888B1 (ko) | 2012-07-06 | 2019-07-31 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 읽기 방법 |
KR102025251B1 (ko) | 2012-10-31 | 2019-09-25 | 삼성전자주식회사 | 메모리 시스템 및 그것의 프로그램 방법 |
CN103279402B (zh) * | 2013-05-13 | 2016-08-10 | 记忆科技(深圳)有限公司 | 基于多层单元固态硬盘的数据恢复方法及固态硬盘 |
KR20140144989A (ko) * | 2013-06-12 | 2014-12-22 | 에스케이하이닉스 주식회사 | 메모리 시스템, 반도체 메모리 장치 및 그것들의 동작 방법 |
KR102190399B1 (ko) | 2013-10-11 | 2020-12-11 | 삼성전자주식회사 | 신뢰성을 보장할 수 있는 불휘발성 메모리 장치의 동작 방법 및 상기 방법을 수행하는 메모리 시스템 |
KR102065665B1 (ko) | 2013-10-17 | 2020-01-13 | 삼성전자 주식회사 | 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법 |
KR102117919B1 (ko) | 2013-10-24 | 2020-06-02 | 삼성전자주식회사 | 저장 장치 및 그것의 프로그램 방법 |
US9690515B2 (en) | 2013-10-25 | 2017-06-27 | Sandisk Technologies Llc | Delayed automation to maximize the utilization of read and write cache |
KR102195298B1 (ko) | 2014-02-13 | 2020-12-24 | 삼성전자주식회사 | 비휘발성 메모리 장치의 부분 페이지 프로그램 방법 |
KR102292183B1 (ko) | 2014-11-07 | 2021-08-25 | 삼성전자주식회사 | 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 포함하는 스토리지 장치의 동작 방법 |
KR102211868B1 (ko) | 2014-12-15 | 2021-02-04 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
KR102512448B1 (ko) | 2016-03-28 | 2023-03-22 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작 방법 |
US10032489B1 (en) * | 2017-03-15 | 2018-07-24 | Sandisk Technologies Llc | Sensing amplifier to detect the memory cell current transition |
US11100996B2 (en) | 2017-08-30 | 2021-08-24 | Micron Technology, Inc. | Log data storage for flash memory |
CN108536475B (zh) * | 2017-12-27 | 2023-08-15 | 贵阳忆芯科技有限公司 | 完整编程命令处理方法与装置 |
KR20190100782A (ko) * | 2018-02-21 | 2019-08-29 | 에스케이하이닉스 주식회사 | 스토리지 장치 및 그 동작 방법 |
KR20210034274A (ko) | 2019-09-20 | 2021-03-30 | 삼성전자주식회사 | 비휘발성 메모리 장치의 구동 방법 및 이를 수행하는 비휘발성 메모리 장치 |
CN112687315B (zh) * | 2021-01-04 | 2022-11-22 | 长江存储科技有限责任公司 | 三维存储器及其控制方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5986957A (en) * | 1997-01-28 | 1999-11-16 | Kabushiki Kaisha Toshiba | Semiconductor device and applied system device thereof |
CN1362708A (zh) * | 2001-01-02 | 2002-08-07 | 吴秀林 | 一种闪存芯片的读写方法 |
US7139201B2 (en) * | 1991-12-19 | 2006-11-21 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and memory system using the same |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5297029A (en) * | 1991-12-19 | 1994-03-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
GB9205257D0 (en) * | 1992-03-11 | 1992-04-22 | British Nuclear Fuels Plc | A lifting device |
US6417844B1 (en) * | 1996-06-25 | 2002-07-09 | Seiko Epson Corporation | Data processing apparatus and data processing method |
JPH11203191A (ja) * | 1997-11-13 | 1999-07-30 | Seiko Epson Corp | 不揮発性記憶装置、不揮発性記憶装置の制御方法、および、不揮発性記憶装置を制御するプログラムを記録した情報記録媒体 |
FR2777672B1 (fr) * | 1998-04-15 | 2000-05-19 | Bull Sa | Procede pour acceder indifferemment en mode d'adressage physique et en mode d'adressage virtuel a une meme zone memoire de machine de traitement numerique et machine mettant en oeuvre ce procede |
KR100284696B1 (ko) * | 1998-06-29 | 2001-03-15 | 윤종용 | Mpeg 복호 블럭에서의 수평/수직 주파수 변환장치 |
JP2000298917A (ja) | 1999-04-12 | 2000-10-24 | Fujitsu Ltd | 記憶装置 |
JP3524428B2 (ja) * | 1999-04-20 | 2004-05-10 | 東京エレクトロンデバイス株式会社 | 記憶装置、記憶システム、メモリ管理方法及び記録媒体 |
US7628622B2 (en) * | 1999-08-04 | 2009-12-08 | Super Talent Electronics, Inc. | Multi-level cell (MLC) slide flash memory |
TW476066B (en) * | 1999-11-09 | 2002-02-11 | Winbond Electronics Corp | OSD generation method and structure using dynamic random access memory |
EP1192589B1 (en) * | 2000-03-21 | 2004-06-02 | Koninklijke Philips Electronics N.V. | Communication device for rapidly and simultaneously writing onto a plurality of data carriers, and data carrier for such a communication device |
US7486790B1 (en) * | 2000-06-30 | 2009-02-03 | Verification Technologies, Inc. | Method and apparatus for controlling access to storage media |
US7865528B2 (en) * | 2001-01-09 | 2011-01-04 | Nextair Corporation | Software, devices and methods facilitating execution of server-side applications at mobile devices |
FR2827673B1 (fr) * | 2001-07-18 | 2003-12-12 | Somfy | Procede de mesure de la lumiere exterieure pour la commande d'un moyen de protection solaire ou d'eclairage |
US6799241B2 (en) * | 2002-01-03 | 2004-09-28 | Intel Corporation | Method for dynamically adjusting a memory page closing policy |
WO2003085677A1 (fr) * | 2002-04-05 | 2003-10-16 | Renesas Technology Corp. | Memoire non volatile |
JP4050555B2 (ja) | 2002-05-29 | 2008-02-20 | 株式会社東芝 | 不揮発性半導体記憶装置およびそのデータ書き込み方法 |
US6961839B2 (en) * | 2003-02-13 | 2005-11-01 | Sun Microsystems, Inc. | Generation of native code to enable page table access |
GB0401579D0 (en) | 2004-01-24 | 2004-02-25 | Koninkl Philips Electronics Nv | Transistor manufacture |
JP4256307B2 (ja) * | 2004-06-21 | 2009-04-22 | 株式会社東芝 | メモリカード |
US7421446B1 (en) * | 2004-08-25 | 2008-09-02 | Unisys Corporation | Allocation of storage for a database |
JP3942612B2 (ja) * | 2004-09-10 | 2007-07-11 | 東京エレクトロンデバイス株式会社 | 記憶装置、メモリ管理方法及びプログラム |
JP4192129B2 (ja) * | 2004-09-13 | 2008-12-03 | 株式会社東芝 | メモリ管理装置 |
KR100668828B1 (ko) | 2004-09-13 | 2007-01-16 | 주식회사 하이닉스반도체 | 메모리 장치의 어드레스 버퍼 회로 |
JP4410188B2 (ja) * | 2004-11-12 | 2010-02-03 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法 |
KR100672147B1 (ko) | 2005-03-15 | 2007-01-19 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 체크 보드 프로그램 시에 프로그램페일을 방지하기 위한 페이지 버퍼 |
JP4768298B2 (ja) * | 2005-03-28 | 2011-09-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7403433B2 (en) * | 2005-12-30 | 2008-07-22 | Stmicroelectronics Pvt. Ltd. | Self timing write architecture for semiconductor memory and method for providing the same |
KR100841336B1 (ko) * | 2006-01-24 | 2008-06-26 | 삼성전자주식회사 | 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리를 구비한 메모리 시스템 |
TW200805394A (en) * | 2006-07-07 | 2008-01-16 | Alcor Micro Corp | Memory storage device and the read/write method thereof |
US7561482B2 (en) * | 2006-09-07 | 2009-07-14 | Sandisk Corporation | Defective block isolation in a non-volatile memory system |
KR100885783B1 (ko) * | 2007-01-23 | 2009-02-26 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 동작 방법 |
JP2008251138A (ja) * | 2007-03-30 | 2008-10-16 | Toshiba Corp | 不揮発性半導体メモリ、不揮発性半導体メモリの制御方法、不揮発性半導体メモリシステム、及びメモリカード |
US7545673B2 (en) * | 2007-09-25 | 2009-06-09 | Sandisk Il Ltd. | Using MLC flash as SLC by writing dummy data |
JP2009104729A (ja) * | 2007-10-24 | 2009-05-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR101434401B1 (ko) * | 2007-12-17 | 2014-08-27 | 삼성전자주식회사 | 집적 회로 메모리 장치 |
US7848144B2 (en) * | 2008-06-16 | 2010-12-07 | Sandisk Corporation | Reverse order page writing in flash memories |
-
2007
- 2007-01-23 KR KR1020070007046A patent/KR100885783B1/ko active IP Right Grant
- 2007-12-20 US US11/962,060 patent/US7660160B2/en active Active
- 2007-12-31 TW TW100143096A patent/TWI485716B/zh not_active IP Right Cessation
- 2007-12-31 TW TW096151388A patent/TWI371759B/zh not_active IP Right Cessation
-
2008
- 2008-01-03 DE DE102008003055A patent/DE102008003055A1/de not_active Withdrawn
- 2008-01-15 JP JP2008006107A patent/JP2008181642A/ja active Pending
- 2008-01-22 CN CN2008100011000A patent/CN101231885B/zh not_active Expired - Fee Related
-
2010
- 2010-02-08 US US12/702,205 patent/US8107291B2/en not_active Expired - Fee Related
- 2010-02-08 US US12/702,213 patent/US8199583B2/en active Active
- 2010-02-08 US US12/702,199 patent/US8068368B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7139201B2 (en) * | 1991-12-19 | 2006-11-21 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and memory system using the same |
US5986957A (en) * | 1997-01-28 | 1999-11-16 | Kabushiki Kaisha Toshiba | Semiconductor device and applied system device thereof |
CN1362708A (zh) * | 2001-01-02 | 2002-08-07 | 吴秀林 | 一种闪存芯片的读写方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102008003055A1 (de) | 2008-07-31 |
US8068368B2 (en) | 2011-11-29 |
US8199583B2 (en) | 2012-06-12 |
US20100135077A1 (en) | 2010-06-03 |
TWI485716B (zh) | 2015-05-21 |
CN101231885A (zh) | 2008-07-30 |
US20080175059A1 (en) | 2008-07-24 |
US8107291B2 (en) | 2012-01-31 |
TWI371759B (en) | 2012-09-01 |
KR100885783B1 (ko) | 2009-02-26 |
TW201216293A (en) | 2012-04-16 |
US20100135076A1 (en) | 2010-06-03 |
TW200839781A (en) | 2008-10-01 |
US7660160B2 (en) | 2010-02-09 |
KR20080069389A (ko) | 2008-07-28 |
JP2008181642A (ja) | 2008-08-07 |
US20100142282A1 (en) | 2010-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101231885B (zh) | 快闪存储器件和操作该器件的方法 | |
CN1905070B (zh) | 能够存储多比特数据和单比特数据的闪存设备 | |
CN100468575C (zh) | 多面型闪存以及控制其程序和读取操作的方法 | |
CN101533671B (zh) | 非易失性存储装置及其操作方法 | |
CN101595528B (zh) | 存储器装置架构和操作 | |
KR100933859B1 (ko) | 플래시 메모리 소자 및 그것의 프로그램 방법 | |
US7463520B2 (en) | Memory device with variable trim settings | |
US7965553B2 (en) | Method of verifying a program operation in a non-volatile memory device | |
CN101847443B (zh) | 非易失性存储器器件和相关的编程方法 | |
KR101660985B1 (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
US20090213655A1 (en) | Memory system with user configurable density/performance option | |
JP2015156251A (ja) | ダイナミックマルチモード動作を有する不揮発性メモリ | |
KR101544607B1 (ko) | 메모리 장치 및 그 프로그램 방법 | |
JP2011165305A (ja) | 不揮発性メモリ装置及びそれを含むメモリシステム | |
CN101833996A (zh) | 非易失性存储设备及其读取方法 | |
US20090225597A1 (en) | Nonvolatile memory device and method of operating the same and control device for controlling the same | |
JP2007004892A (ja) | 半導体集積回路装置 | |
KR20110078752A (ko) | 반도체 메모리 장치의 동작 방법 | |
US8243519B2 (en) | Writing method of a nonvolatile memory device | |
JP2011044200A (ja) | 不揮発性半導体記憶装置 | |
US9396769B1 (en) | Memory device and operating method of same | |
KR100953062B1 (ko) | 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법 | |
KR20100022229A (ko) | 불휘발성 메모리 소자 및 그 동작 방법 | |
CN105575428A (zh) | 半导体器件及其操作方法 | |
JP2011198408A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110817 Termination date: 20170122 |