CN101243545A - 减小厚绝缘体层的粗糙度的方法 - Google Patents

减小厚绝缘体层的粗糙度的方法 Download PDF

Info

Publication number
CN101243545A
CN101243545A CNA2006800303900A CN200680030390A CN101243545A CN 101243545 A CN101243545 A CN 101243545A CN A2006800303900 A CNA2006800303900 A CN A2006800303900A CN 200680030390 A CN200680030390 A CN 200680030390A CN 101243545 A CN101243545 A CN 101243545A
Authority
CN
China
Prior art keywords
plasma
insulator layer
substrate
layer
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800303900A
Other languages
English (en)
Other versions
CN100576462C (zh
Inventor
尼古拉斯·达瓦尔
塞巴斯蒂安·凯尔迪勒
塞西尔·奥尔耐特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101243545A publication Critical patent/CN101243545A/zh
Application granted granted Critical
Publication of CN100576462C publication Critical patent/CN100576462C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Abstract

本发明涉及适用于电子学、光电子学和光学领域的衬底的制造方法，其特征在于，该方法至少包括以下顺序步骤：a)在第一所谓的“施主”衬底(1)上沉积厚度大于或等于20nm的绝缘体层(2)，该绝缘体层在2μm×2μm的扫描宽度内粗糙度大于或等于3埃RMS；b)利用内部气压大于0.25Pa的室体内所形成的气体等离子体对该绝缘体层(2)的自由表面(20)进行平滑处理(SP)，该等离子体由在一定功率下工作的射频RF发生器产生，其能将大于0.6W/cm2的功率密度施加于所述绝缘体层(2)，这种平滑处理的持续时间至少为10秒；以及c)通过注入原子类组分在所述施主衬底(1)内部形成脆化区域(10)，从而划分所谓的“活性”层(11)和剩余部分(12)。

Description

减小厚绝缘体层的粗糙度的方法
技术领域
本发明涉及用于制造旨在电子学、光电子学和光学领域使用的衬底的方法，该方法包括使厚绝缘体层平滑的步骤，换句话说是减小该厚绝缘体层的粗糙度的步骤。
本发明还涉及包括前述平滑方法以及结合和层转移步骤的制造方法。
背景技术
本发明用于制造复合“SOI”和“sSOI”型衬底的具体应用场合。
已知的是，称为“SOI”(绝缘体上硅)衬底的衬底对应于如下衬底，其中绝缘体层更确切地说是二氧化硅(SiO2)被插入支撑硅层和表面硅层之间。在“sSOI”衬底中，表面硅层进行了应变(绝缘体上应变硅)。
用于获得这种类型衬底的方法包括在绝缘体层上结合所谓的“支撑”或“接受”衬底的步骤以及层转移步骤。
在该描述中，“结合”应该被理解为两个完全平坦的表面不使用粘胶剂彼此进行结合的分子键合，这在室温下就可以实现。
所得到的结合质量由结合能来具体表征，该结合能定义为存在于结合在一起的两个层之间的结合力。
该质量可以通过对待结合表面施加适当处理而得到改善。
前述复合衬底所用的绝缘材料具体为氧化物、氮化物或氧-氮化物。
用于获得这些各种绝缘体的技术包括本领域技术人员所公知的、沉积二氧化硅层的称为“TEOS LPCVD”(“原硅酸四乙酯”“低压化学气相沉积”)的技术。
该技术包括：利用原硅酸四乙酯作为源材料以及本领域技术人员所公知的称为LPCVD的低压气相沉积技术来沉积二氧化硅膜。
该方法在所获得的氧化层的均匀性和密度方面有很多优点，特别是避免消耗上面支撑有相应形成的二氧化硅的衬底层，而在利用热氧化方法形成氧化物的过程中并非如此。
然而，利用“TEOS LPCVD”技术沉积的二氧化硅层的粗糙度远高于热氧化形成的层的粗糙度。这样，在1μm×1μm的扫描宽度内，150nm厚的TEOS氧化物的表面粗糙度大于5埃()RMS，而在相同的扫描宽度下，热氧化物的粗糙度大约接近1.50埃RMS。
已知的还有其它沉积技术，例如由利用硅烷(SiH4)作为前体的LPCVD进行沉积，以及等离子体增强化学气相沉积(PECVD)。进而，与此相关的信息可以参见Wolf和Tauber的名称为“Chemical Vapour deposition ofamorphous and polycrystalline films”的文章，该文章收录在《ProcessTechnology》的《Silicon processing for the VLSI ERA》第1卷、第189-207页。
然而，这些沉积技术导致了具有很高粗糙度的绝缘体层。
此外，粗糙度会随着沉积层厚度的增加而增加。
从而，厚绝缘体层(例如氧化物)、换句话说大于20nm厚度的绝缘体层(在制造SOI型产品时通常是这种情况)通常伴随有一定的粗糙度而形成，该粗糙度与高质量的分子键合所强加的约束相矛盾。在这种情况下，优选的是，对于商业名称为“Smart Cut”的层转移应用情况，在1μm×1μm的扫描宽度内，该厚度应该小于5埃RMS以实现结合，或者甚至小于2埃RMS。
上述技术已经包括对衬底进行等离子体处理的可能性。
待结合表面的“等离子体处理”被定义为将该表面暴露于气体等离子体，特别是可以在真空或大气压下(在使所述待结合表面相接触之前)进行。
该处理通过控制各种暴露参数来进行，所述参数例如供给至内部进行操作的室体的气体性质、流量或压力以及功率密度。
其效果在于改变进行相应处理的衬底的表面层的结构。
两种类型的处理之间存在区别，下文称为“活化等离子体”的第一种处理用于增强两层之间的结合能，下文称为“平滑等离子体”的第二种处理旨在减小进行相应处理的层的表面粗糙度。
在这两种情况下，等离子体应用参数尤其是能量可以有所不同。
D.M Hansen等人的题为“Chemical role of oxygen plasma in waterbonding using borosilicate glasses”的文章描述了一种由LPCVD沉积的硼硅酸盐薄层的活化等离子体方法，该文章收录于2001年11月19日的《AppliedPhysics Letters》的第79卷，21号。
硼硅酸盐型玻璃是三氧化硼(B2O3)和二氧化硅(SiO2)合金。
该文章所描述的实验涉及在30mTorr(1mTorr＝1.33×10-1Pa)的室体内压力下，利用RIE(活性离子刻蚀)模式下的氧等离子体以0.6W/cm2对大约30埃厚(3nm)的硼硅酸盐层进行5分钟的处理。
所获得的结果显示出结合有所增强，并表明所处理表面的粗糙度未受到这种活化等离子体处理的影响。
在D.Pasquariello等人的题为“Surface energy as a function of self-biasvoltage in oxygen plasma wafer bonding”的文章中研究了氧等离子体的离子动能对进行相应处理的硅晶片的结合能的影响，该文章收录于《Sensors andActuators》82(2000)239-244。
测试表明在1μm×1μm的扫描宽度内，初始粗糙度为0.9埃RMS的硅晶片具有大约0.6埃RMS的粗糙度。
该作者还推论出，等离子体中的离子动能对进行相应处理的衬底的平滑质量没有任何影响。
此外，Moriceau等人的题为“Interest of a short plasma treatment to achievehigh quality Si-SiO2-Sibonded structures”文章表明等离子体对SiO2热氧化物的平滑影响，该文章见摘要No.1006，ECS2003。然而，该文章只涉及初始粗糙度相当低(在0.5μm×0.5μm到20μm×20μm的扫描中，为2.3埃RMS)的氧化物。该文章没有提到在用于支撑氧化物的衬底中利用Smart Cut型注入有可能形成脆化区，从而没有提到在随后的层转移中所观测到的平滑等离子体的可能的有利影响。
最后，文献US-2004/0124416描述了一种利用等离子体处理来减小介电材料层的粗糙度的方法。
但是，该文献没有提到在平滑等离子体处理和在层转移之后的结合处理之间注入原子类组分的Smart Cut型处理的可能性。对在被转移层观测到的缺陷数目的减小的有利影响则完全没有展望。
发明内容
因此，本发明的目的在于显著减小厚绝缘体层的粗糙度，该厚绝缘体层是不需要的或不能由氧化形成在第一衬底上，且初始粗糙度高。
为了此处描述的目的，“粗糙”层指的是针对2μm×2μm的扫描宽度粗糙度大于或等于3埃RMS的层，较佳地，该粗糙度大约在3到20埃RMS之间。
本发明的另一个目的在于提供一种制造中间衬底的方法，该中间衬底包括通过注入原子类组分获得的脆化区域，并且由粗糙度高的厚绝缘体层覆盖，该中间衬底可能随后用于结合及层转移方法，从而获得其中的被转移层几乎不包含缺陷的衬底。
为了实现以上所述目的，本发明涉及一种制造能在电子学、光电子学和光学领域使用的衬底的方法，其特征在于，该方法至少包括按以下顺序实施的步骤：
a)在第一所谓的“施主”衬底上沉积厚度大于或等于20nm的绝缘体层，该绝缘体层在2μm×2μm的扫描宽度内粗糙度大于或等于3埃RMS；
b)利用内部气压大于0.25Pa的室体内所形成的气体等离子体对该绝缘体层的自由表面进行平滑处理，该等离子体由在一定功率下工作的射频发生器产生，其能将大于0.6W/cm2的功率密度施加于所述绝缘体层，这种平滑处理的持续时间至少为10秒；以及
c)通过注入原子类组分(atomic species)在所述施主衬底内部形成脆化区域，从而划分所谓的“活性”层和剩余部分。
根据本发明的其它优越和非限制性的特性，单独地或组合地包括如下特征。
该方法包括在步骤c)之后实施的以下步骤：
d)在所述绝缘体层的自由表面上分子键合称为“接受体”的第二衬底；以及
e)除去所述剩余部分。
该方法包括对步骤a)中沉积的绝缘材料的稠化退火步骤，这种退火在氧化或中性气氛中、700到1000℃之间的温度下持续几分钟到几小时来实施。
在所述平滑等离子体步骤b)之后并在所述原子类组分注入步骤c)之前实施所述稠化退火处理。
在0.6到10W/cm2之间的功率密度下、0.25到30Pa之间的室体内气压下以及10到200秒之间的处理持续时间内实施该平滑等离子体处理。
所述室体内气压在3到13Pa之间，优选约为7Pa。
所述平滑等离子体处理步骤b)中的持续时间在大约30到120秒之间。
用于形成所述平滑等离子体的气体选自氧气(O2)、氩气(Ar)、氮气(N2)和这些气体的混合物。
选择用于形成所述平滑等离子体(SP)的气体，使得构成该气体的原子的性质与形成所述待处理的绝缘体层(2)的原子中的至少一种相同。
在步骤c)和步骤d)之间，利用内部的气压约为7Pa的室体内所形成的气体等离子体实施所述绝缘体层的活化等离子体处理，该等离子体由在一定功率下工作的射频RF发生器产生，其将大于0.2W/cm2的功率密度施加于所述绝缘体层，这种平滑处理的持续时间至少为5秒。
在0.2到3W/cm2之间的功率密度下、以及5到60秒之间的处理持续时间内实施所述活化等离子体处理。
所述绝缘体层的厚度大于或等于200nm。
利用低压化学气相沉积LPCVD技术获得所述绝缘材料。
所述绝缘材料是氧化物。
所述氧化物是利用低压化学气相沉积技术由原硅酸四乙酯(TEOSLPCVD)获得的二氧化硅。
在40到200Pa之间的压力下沉积所述二氧化硅(SiO2)。
所述绝缘材料是氮化物或氧-氮化物。
所述活性层包含硅。
所述活性层包含应变硅。
附图说明
通过阅读下文中参照附图所给出的描述，本发明的其它特性和优点将变得明显，所述描述只表示作为引导的一种可能实施例，而并不以任何方式进行限制。
这些图中：
图1A到1F是例示根据本发明方法的第一实施例的不同连续步骤的示图；
图2A到2H是例示根据本发明方法的第二实施例的不同步骤的示图；
图3是在不同的应用时间下，将根据本发明的等离子体处理之后的二氧化硅层的边缘粗糙度R表示成施加功率的函数的图表；
图4是在不同的等离子体功率范围下，将根据本发明的等离子体处理之后的二氧化硅层的边缘粗糙度R表示成时间的函数的图表；
图5和图6是在二氧化硅层的中心所测得的、分别与图3和图4类似的图表；
图7是示出在根据本发明的平滑等离子体处理之前和之后不同类型缺陷的数目N的图表；
图8和图9是分别对于受到以及未受到平滑等离子体处理影响的绝缘体层(SiO2)，将用秒表示的结合波的持续时间t表示成结合波在该结合时刻的数目No的函数的图表；以及
图10是表示完成根据本发明的方法之后或者比较方法之后，在所获得的衬底上观测到的不同类型缺陷的数目的图表。
具体实施方式
参照图1，该图示出了根据本发明方法的第一实施例的不同步骤。
图1A和1B分别示出了通过厚绝缘体层2的沉积被覆盖之前和之后的施主衬底1。施主衬底1的与在上面沉积有绝缘体层2的表面相对的表面被称为“背面”，并由附图标记13标出。
施主衬底1可以是单层或多层。它通常由诸如硅之类的半导体材料制成。
施主衬底1也可以包括诸如应变硅之类的应变材料。在后种情况下，衬底通常是多层，然后在支撑材料层上通过外延附生而获得应变材料层。
例如，绝缘材料2可以是氮化物或氧-氮化物层，或者优选为氧化物层。
绝缘体层的厚度大于或等于20nm，优选为200nm或更大。在2μm×2μm的扫描宽度下，绝缘体层的粗糙度大于或等于3埃RMS。
根据本发明，下一步骤是平滑等离子体步骤，采用的方法将在后面描述。该步骤示出在图1C中。附图标记SP对应于术语“平滑等离子体”。
最后，实施如图1D中所示的原子类组分注入步骤。
该注入提供了在施主衬底1内形成脆化区域10的方法，从而划分上部薄层11和衬底的剩余部分12。
短语“薄层”指的是几十或几百nm厚的层。
参见《Materials to VLSI》第二版(Jean-Pierre Colinge)的名为“Siliconon Insulator Technologies”的书本或者有关“Smart Cut”型(注册商标)方法的文献，全面地描述了这些注入方法。
根据本发明，在图1B、图1C和图1D中分别示出的、刚刚已经描述的三个步骤，即绝缘材料沉积、平滑等离子体SP处理和原子类组分注入，必须按照此顺序实施。然而，如后面将要描述的，可以在这三个步骤之间插入补充步骤。
注入步骤结束时，获得了称为“中间衬底”的衬底4，该衬底可于在电子学、光电子学和光学领域中所使用的结合和层转移方法。
这些步骤例示在图1E和图1F中。
如图1E所示，该方法可以通过在中间衬底4的绝缘体层2的自由表面20上结合受体衬底3而继续进行。
受体衬底3由半导体材料制成。
下一步骤是沿着脆化区域10分离施主衬底1的剩余部分12。
这样，得到了图1F所示的最终复合衬底5，其中绝缘体层2被插在半导体材料3、11这两层之间。
尽管在图中未示出，不过受体衬底3可以是多层。
图2例示了前述工艺的变形例。相同的元件用相同的附图标记标出。
该变形例与前述实施例的区别在于，它包括两个附加步骤，一个是图2D所示的稠化热处理，另一个是图2F所示的活化等离子体处理。
该工艺中的其它步骤与以上图1中所述的相同，并具有相同的附图标记。
沉积在衬底1上的绝缘体层2的稠化退火步骤是可选的，不过推荐使用。
该稠化退火步骤在原子类组分注入步骤之前实施。
还优选在平滑等离子体(SP)步骤之后实施该稠化退火步骤。然而，尽管未在图中示出，也可以在绝缘材料沉积之后、但在平滑等离子体步骤之前实施该稠化退火步骤。
活化等离子体(AP)处理是可选的。该活化等离子体处理可以在进行平滑等离子体(SP)处理的表面上实施，换句话说是在图2F所示的表面20上实施。也可以在衬底3的待结合到表面20上的表面30上实施。还可以在两个表面20和30上实施。
附图标记AP代表活化等离子体，用于表示活化等离子体处理。
最后，尽管未在图中示出，在注入原子类组分之后且活化等离子体之前或者在活化等离子体之后且结合受体衬底3之前，可以按照后面描述的方法实施预活化和/或后活化等离子体(AP)清洁处理。
现在将更详细地描述实施前面提到的不同步骤的方法。
沉积绝缘体层的方法：
通过沉积尤其是通过气相化学沉积，优选在低压下即称为LPCVD，在施主衬底1上形成绝缘体层2。
也可以利用另一种技术，例如利用称为PECVD的等离子体增强型化学气相沉积。有关于此的更多信息在前述Wolff和Tauber的文章中给出。
所述方法的该步骤可以利用化学气相沉积所用的反应器来实施。其包括内部包含衬底的处理室。然后，不同的化学试剂以高温、高压下气流的形式被导入室体内，从而在不同气体组分之间的化学反应后形成绝缘体层2。
本发明所针对的一种应用场合包括制造SOI型衬底。
在这种情况下，二氧化硅(SiO2)的优选变形例包括在前述利用原硅酸四乙酯(TEOS)的TEOS LPCVD下，按照以下化学反应式进行沉积：
Si(OC2H5)4(气体)-＞SiO2(固体)+2C2H4(气态)+2CH3CH2OH(气态)
LPCVD反应室内的压力在300mTorr到1.5Torr之间(也就是在40到200Pa之间)，并优选接近750mTorr(也就是接近100Pa)。
二氧化硅的厚度被调整为至少20nm，也就是大于或等于200nm并直到几微米。
稠化退火：
在氧化或中性气氛中、在700到1000℃之间的温度下持续几分钟到几小时，通过热处理实施稠化退火。
其目的在于使得绝缘材料更致密并且除去含碳物质。
实施平滑处理或活化等离子体处理的单元配置：
该处理由包括等离子体室的单元来实施，在该等离子体室体内部，压力和气氛的成分被控制。存在若干类型的这些单元。
这样，本发明可以利用缩写为“RIE”的“反应离子刻蚀”单元来实现。该单元包含单个RF(射频)发生器，其通过电容耦合提供位于室体内的电极，该室体支持覆盖以待活化和/或平滑绝缘体层2的衬底1。
该单个RF发生器可产生等离子体(即激发其核素)。
本文所用的术语“功率”是一个活化参数，更精确地说，其对应于该发生器的功率。
控制该发生器的功率既可以激发出等离子体，又可以控制等离子体的轰击待活化绝缘体层2表面的离子的动能。
等离子室还包括未连接到待活化衬底上的第二电极。该第二电极被接地。
在另外的变形中，也可以利用与前述单元相似的单元来实现本发明，但是第二电极被与第二RF发生器连接。
在这种情况下，第二RF发生器(连接到与待处理的绝缘体层不接触的电极)产生和保持等离子体。然后，对该第二发生器被编程以控制等离子体的密度。控制第一发生器的功率只能调节等离子体的轰击待处理层表面的离子动能。
平滑等离子体参数：
等离子体的RF功率很高。对于直径为200mm(毫米)的衬底，从200W到3000W，功率密度至少为0.6W/cm2，优选在0.6W/cm2到10W/cm2之间。实际应用表明等离子体处理中的RF功率越高，绝缘体层的粗糙度就越低。
进一步地，等离子体处理的周期最好至少为10秒，优选在10到200秒的范围内，特别优选在30到60秒的范围内。实际应用还表明等离子体处理周期越长，绝缘体层表面就越平滑。
形成等离子体所用的气体可以是氧气、氮气、氩气或这些气体的组合(Ar+O2；Ar+N2；O2+N2；Ar+O2+N2)。平滑处理还可以分两个步骤实施，即，例如在高功率下的氩等离子体中60s，然后在更适中功率的氧等离子体中30s。
优选利用与形成所处理绝缘体层的原子中的至少一种原子具有相同性质的气体原子来实施平滑等离子体处理。例如，该结果可以是利用氧等离子体平滑处理来平滑氧化硅层，以及利用氮等离子体来平滑氮化硅层。
优选在该类型的等离子体处理过程中，不改变化学计量，从而不改变所处理材料的化学性质。
通常所用的压力值大于2mTorr，优选在2mTorr到200mTorr之间，更优选在20mTorr到100mTorr之间，进一步优选接近于50mTorr(即，大于0.25Pa，优选在0.25Pa到30Pa的范围内，更优选在3Pa到13Pa的范围内，进一步优选接近于7Pa)。
在特别长周期内以高能量实施平滑等离子体处理，并无需与获得的强结合相一致时，不能排除这样的情况，其中待注入表面的初始粗糙度及选择可以允许采用方法的既用于平滑又用于活化的参数，尤其是在上述两个步骤中实施平滑处理的情况。
当初始表面在其边缘(或分别在中心)更粗糙时，平滑等离子体处理还可以在晶片边缘(或分别在中心)有意地加强，从而获得最终均匀的粗糙度。本领域技术人员知道产生这类差异(中心/边缘)校正所需要的参数，从而改变等离子体的均匀性(压力、中心/边缘功率密度差以及中心和边缘之间的不同流速等)。
预活化和/或后活化等离子体清洁：
例如使用称为“RCA”的化学处理，可以实施待活化表面的深度清洁，从而避免任何污染。
“RCA”处理包括按以下列顺序处理所述表面：
-缩写为“SC1”(标准清洁1)的第一溶液浴，其包括氢氧化铵(NH4OH)、过氧化氢(H2O2)和去离子水的混合物；以及
-缩写为“SC2”(标准清洁2)的第二溶液浴，其包括盐酸(HCl)、过氧化氢(H2O2)和去离子水的混合物。
活化等离子体参数：
这最好以比平滑等离子体的更低的功率进行，例如RF功率密度在0.2到3W/cm2之间，优选约为0.6W/cm2，从而进一步增加与受体衬底的结合能。
优选所用的处理持续时间在5到60秒之间，并且室体内的气压大约为7Pa(50mTorr)。
实施不同的测试以验证根据本发明的方法的有效性。
测试1：
通过改变不同的平滑等离子体(SP)处理参数，在多个衬底上实施测试，从而研究所处理的绝缘体层在中心和边缘的粗糙度。
利用原子力显微镜方法(AFM)进行粗糙度测量。
在由利用TEOS LPCVD沉积所获得的二氧化硅构成的绝缘体层上实施测试。SiO2绝缘体层的厚度是145nm，并且在2μm×2μm的扫描宽度内，平滑等离子体处理之前的初始粗糙度为4到4.5埃RMS。
250W、600W和1000W的等离子体功率被分别使用10秒、30秒和60秒的时间。针对200mm直径的晶片，在下表中提供氧等离子体的结果。
                           表1
所用功率 处理持续时间 测量位置   2μm×2μm
  RMS[埃]
250W 10S   中心   3.64
  边缘   3.77
30S   中心   3.53
  边缘   3.29
60S   中心   3.07
  边缘   3.04
600W 10S   中心   3.64
  边缘   3.66
30S   中心   2.62
  边缘   2.89
60S   中心   2.37
  边缘   2.39
1000W 10S   中心   3.29
  边缘   3.63
30S   中心   2.43
  边缘   2.55
60S   中心   2.07
  边缘   2.07
粗糙度值在2μm×2μm扫描宽度下以埃RMS来表示。
这些结果示出在图3到6图中的图表上。
这些结果还示出在图3到图6的图表中。
上述图表示出了粗糙度的初始改进，这种改进通过利用高功率平滑等离子体(优选至少为600W，或更优选为1000W)和长周期被加强。
在等离子体处理结束时，申请人还观测到二氧化硅保持了良好的均匀性。
事实上在低温下减小了粗糙度，并避免了随后的化学-机械抛光步骤。
为此，处理过的绝缘体层可以用于在受体衬底上产生出非常高质量的结合，并且随后通过分离也产生高质量的转移层，从而避免气泡、排斥区域(“环”)、凹陷或形成不转移区域的问题。
测试2：
在绝缘体上应变硅(sSOI)衬底上实施另一补充测试，该衬底包括插入薄应变硅层和硅支持层之间的平滑TEOS氧化物。在这种情况下，对于200mm直径的晶片，在大约60s内平滑功率约为1000W，这对应于功率密度为3W/cm2。平滑处理中所用的气压为50mTorr(约7Pa)。
所得到的结果示出在下表中。
                         表2
稠化处理 处理性质 测量位置   2μm×2μm
  RMS[埃]
  否   控制   中心   4.94
  边缘   5.23
  在60秒内以1000W平滑等离子体   中心   2.29
  边缘   2.33
是 注入控制   中心   5.37
  边缘   6.3
  在注入之后在60秒内以1000W平滑等离子体   中心   2.36
边缘 -
此外，还在前述sSOI型衬底上实施对比测试，在薄应变硅层11转移之后，这些衬底中的一些在其制造中被进行前述平滑等离子体处理，而其它衬底未进行该处理。
所得到的结果示出在图7中，其中N表示缺陷数目，而0和1分别表明不存在和存在平滑等离子体处理。
附图标记a到f具有以下意思：
a：大的未转移区域(直径大于1.5mm)
b：小的未转移区域(直径在0.5mm到1.5mm之间)
c：微小的未转移区域(直径小于0.5mm)
d：气泡
e：微小气泡
f：凹陷(晶片边缘处的未转移区域)
因此，由于根据本发明的平滑等离子体处理，每个晶片的缺陷数目从大约一百减至大约十或甚至更小。
测试3：
为了研究平滑等离子体对结合时间的影响，实施另外的测试。
所进行的测量包括测量结合时间，换句话说是覆盖有通过LPCVD沉积和TEOS所获得的SiO2层的由硅制成的衬底与同样由硅制成的受体衬底之间的结合波的持续时间。
所述测试针对不同批次的具有200mm直径的衬底实施，其中氧化物在2μm×2μm的扫描宽度内具有从3到6埃RMS的不同表面粗糙度。在1000W到1500W之间的功率下，即在3.2W/cm2到4.7W/cm2之间的功率密度下，200mm直径的这些氧化物被进行平滑等离子体处理，持续时间在60到120秒之间变化。
室体内的气压是50mTorr(约7Pa)。
图8示出了上面未实施平滑等离子体处理的氧化物所得到的结果。其将以秒表示的结合波的持续时间t表示成结合波数目NO与该结合持续时间的函数。
图9示出了上面实施按照本发明的平滑等离子体处理的氧化物所得到的结果。
可以观测到在不实施平滑等离子体处理时，结合波的平均持续时间或结合时间为43.7秒，其标准差为33秒，而在平滑等离子体处理之后，结合时间减小到8.6秒，其标准差为0.5秒。
因此，平滑等离子体处理具有减小结合时间，从而增加使该结合更加均匀且可再生的结合能的效果。
测试4：
所测试的衬底是直径为200mm的sSOI晶片。它们由施主衬底制成，该施主衬底包括具有上面通过TEOS LPCVD沉积而沉积有1650埃(165nm)厚(在1600到1700埃之间，即在160到170nm之间)的氧化硅层的强表面拓朴结构的应变硅层。
应该对拓朴概念和粗糙度概念进行区分。粗糙度以微观尺度进行评估。另一方面，拓朴概念以宏观尺度进行评估并表示出区域约为1cm2的表面的最高峰值和最低峰值(峰-谷)之间的区别。
施主的强应变硅拓朴结构对沉积到其上的绝缘体层拓朴结构具有影响。
二氧化硅的初始粗糙度在2μm×2μm的扫描宽度内为4到6埃RMS。
后面描述的不同处理被施加到不同批次的这种施主衬底上，然后硅受体衬底被施加到其每一个氧化物层上，并且应变硅层从施主衬底中分离出来以转移到受体衬底之上并形成最终衬底。
  测试A   测试B   测试C   测试D   测试E
  标准平滑   轻度平滑   氧化物稠化n   氧化物稠化n   氧化物稠化n
氧化物稠化n 氧化物稠化n 标准平滑   注入原子类组分   注入原子类组分
  注入原子类组分   注入原子类组分   注入原子类组分   轻度平滑   轻度平滑
  受体衬底的活化等离子体(AP)   受体衬底的活化等离子体(AP)   受体衬底的活化等离子体(AP)   受体衬底的活化等离子体(AP)   受体衬底的非活化等离子体
利用在内部气压为50mT(即7Pa)的室体内所形成的氧等离子体来获得标准平滑。该等离子体利用射频RF发生器产生，该RF发生器以3W/cm2的功率密度进行工作，处理持续时间为60秒。氧气流为75sccm。
利用在内部气压为150mT(即约20Pa)的室体内所形成的氧等离子体可来获得轻度平滑。该等离子体利用射频RF发生器产生，该RF发生器以1.5W/cm2的功率密度进行工作，处理持续时间为60秒。氧气流为200sccm。
由热退火进行的氧化物稠化采用约850℃、2小时的热处理来实现。
通过约30keV即6.1016H+/cm2剂量的离子注入，来注入原子类组分。
在75sccm(标准立方厘米)的氧气流的情况下，以50mTorrs(约7Pa)的压力以及250W的功率实施受体衬底的活化等离子体(AP)处理大约10秒。
在该层转移之后所获得的结果示出在图10中。
该图示出了在相同类型的测试下，对不同衬底观测缺陷类型所得到的缺陷数目。
对该图说明如下：
+：μZNT(微小的转移区域；尺寸＜0.5mm)
●：gZNT(大的转移区域；尺寸＞0.5mm)
■：pZNT(小的转移区域；0.5mm＜尺寸＜1.5mm)
×：刮痕(可忽略)。
在看到第一结果后，特别是对于测试A到C，可以得出如下结论：假定在注入原子类组分之前实施平滑等离子体处理，不管所施加的等离子体处理(标准或轻度)如何，也不管是在稠化之前还是在稠化之后施加，针对小数目缺陷可以获得良好的结果。
在看到测试D和E后，可以观测到的是，在注入原子类组分后实施平滑处理时，所得到的结果明显不好。
更进一步地，测试D和测试E之间的比较表明，受体衬底的活化等离子体(AP)可以减少分离后所观测到的缺陷数目。
可以推出的是，由于在平滑等离子体处理之后实施不同连续的处理，因在应变硅型施主衬底的注入之前实施的平滑处理而间接产生的活化被减小或甚至消除。
所实施的不同测试显示出了本发明的优点。
平滑等离子体(SP)处理的效果在于减小了厚绝缘体层的粗糙度，并且其Smart Cut型注入跟随其后的事实可以消除另外会在绝缘材料上出现的化学活化效应。
根据本发明的方法还特别适合于具有高“峰-谷”值的强拓朴结构的衬底，这是由于已经表明这类衬底的粗糙度也可以利用这种方法进行减小。
更进一步地，利用这种类型的衬底，如果衬底被活化，则强拓朴区域通常位于边缘，并且这些边缘是在层转移中出现缺陷的地方。因此，根据本发明的方法中能防止活化的步骤链是相当适合的。

Claims (20)

1、一种用于电子学、光电子学和光学领域的衬底的制造方法，其特征在于，该方法至少包括按以下顺序实施的步骤：
a)在第一所谓的“施主”衬底(1)上沉积厚度大于或等于20nm的绝缘体层(2)，该绝缘体层在2μm×2μm的扫描宽度内粗糙度大于或等于3埃RMS；
b)利用内部气压大于0.25Pa的室体内所形成的气体等离子体对该绝缘体层(2)的自由表面(20)进行平滑处理(SP)，该等离子体由在一定功率下工作的射频RF发生器产生，其能将大于0.6W/cm2的功率密度施加于所述绝缘体层(2)，这种平滑处理的持续时间至少为10秒；以及
c)通过注入原子类组分在所述施主衬底(1)内部形成脆化区域(10)，从而划分所谓的“活性”层(11)和剩余部分(12)。
2、根据权利要求1所述的方法，其特征在于，该方法包括在步骤c)之后实施的以下步骤：
d)在所述绝缘体层(2)的自由表面(20)上分子键合称为“接受体”的第二衬底(3)；以及
e)除去所述剩余部分(12)。
3、根据权利要求1或2所述的方法，其特征在于，该方法包括对步骤a)中沉积的绝缘体层(2)的稠化退火步骤，这种退火在氧化或中性气氛中、700到1000℃之间的温度下持续几分钟到几小时来实施。
4、根据权利要求3所述的方法，其特征在于，在所述平滑等离子体(SP)步骤b)之后并在所述原子类组分注入步骤c)之前实施所述稠化退火处理。
5、根据前述任一权利要求所述的方法，其特征在于，在0.6到10W/cm2之间的功率密度下、0.25到30Pa之间的室体内气压下以及10到200秒之间的处理持续时间内实施该平滑等离子体(SP)处理。
6、根据权利要求5所述的方法，其特征在于，所述室体内的气压在3到13Pa之间。
7、根据权利要求6所述的方法，其特征在于，所述气压约为7Pa。
8、根据前述任一权利要求所述的方法，其特征在于，所述平滑等离子体(SP)处理步骤b)的持续时间约在30到120秒之间。
9、根据前述任一权利要求所述的方法，其特征在于，用于形成所述平滑等离子体(SP)的气体选自氧气(O2)、氩气(Ar)、氮气(N2)和这些气体的混合物中。
10、根据前述任一权利要求所述的方法，其特征在于，选择用于形成所述平滑等离子体(SP)的气体，使得构成该气体的原子的性质与形成待处理的所述绝缘体层(2)的原子中的至少一种相同。
11、根据权利要求2到10中的任一权利要求所述的方法，其特征在于，在步骤c)和步骤d)之间，利用内部的气压约为7Pa的室体内所形成的气体等离子体实施所述绝缘体层(2)的活化等离子体(AP)处理，该等离子体由在一定功率下工作的射频RF发生器产生，其将大于0.2W/cm2的功率密度施加于所述绝缘体层(2)，这种平滑处理的持续时间至少为5秒。
12、根据权利要求11所述的方法，其特征在于，在0.2到3W/cm2之间的功率密度下以及5到60秒之间的处理持续时间内实施所述活化等离子体(AP)处理。
13、根据前述任一权利要求所述的方法，其特征在于，所述绝缘体层(2)的厚度大于或等于200nm。
14、根据前述任一权利要求所述的方法，其特征在于，利用低压化学气相沉积LPCVD技术获得所述绝缘体层(2)。
15、根据前述任一权利要求所述的方法，其特征在于，所述绝缘体层(2)是氧化物。
16、根据权利要求15所述的方法，其特征在于，所述氧化物是利用低压化学气相沉积技术由原硅酸四乙酯(TEOS LPCVD)获得的二氧化硅(SiO2)。
17、根据权利要求16所述的方法，其特征在于，在40到200Pa的压力下沉积所述二氧化硅(SiO2)。
18、根据权利要求1到14中的任一权利要求所述的方法，其特征在于，所述绝缘体层(2)是氮化物或氧-氮化物。
19、根据前述任一权利要求所述的方法，其特征在于，所述活性层(11)包含硅。
20、根据前述任一权利要求所述的方法，其特征在于，所述活性层(11)包含应变硅。
CN200680030390A 2005-07-13 2006-07-12 减小厚绝缘体层的粗糙度的方法 Active CN100576462C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0507573A FR2888663B1 (fr) 2005-07-13 2005-07-13 Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR05/07573 2005-07-13

Publications (2)

Publication Number Publication Date
CN101243545A true CN101243545A (zh) 2008-08-13
CN100576462C CN100576462C (zh) 2009-12-30

Family

ID=36090950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680030390A Active CN100576462C (zh) 2005-07-13 2006-07-12 减小厚绝缘体层的粗糙度的方法

Country Status (9)

Country Link
US (2) US7446019B2 (zh)
EP (1) EP1902463B1 (zh)
JP (1) JP4927080B2 (zh)
KR (1) KR100958467B1 (zh)
CN (1) CN100576462C (zh)
AT (1) ATE524828T1 (zh)
FR (1) FR2888663B1 (zh)
SG (1) SG151287A1 (zh)
WO (1) WO2007006803A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681408A (zh) * 2013-11-26 2015-06-03 三星电子株式会社 进行表面处理工艺的方法和半导体器件及其制造方法
CN111919285A (zh) * 2018-03-26 2020-11-10 Soitec公司 制造用于射频器件的衬底的工艺
CN114688950A (zh) * 2022-05-31 2022-07-01 陕西建工第一建设集团有限公司 一种建筑施工用铝合金板平整检测装置

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115530B2 (en) * 2003-12-03 2006-10-03 Texas Instruments Incorporated Top surface roughness reduction of high-k dielectric materials using plasma based processes
EP1789999B1 (en) * 2004-09-16 2017-06-07 Soitec Method of manufacturing a silicon dioxide layer
FR2911598B1 (fr) * 2007-01-22 2009-04-17 Soitec Silicon On Insulator Procede de rugosification de surface.
FR2911597B1 (fr) * 2007-01-22 2009-05-01 Soitec Silicon On Insulator Procede de formation et de controle d'interfaces rugueuses.
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
SG178762A1 (en) * 2007-04-13 2012-03-29 Semiconductor Energy Lab Display device, method for manufacturing display device, and soi substrate
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US8513678B2 (en) * 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
FR2923079B1 (fr) * 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
US8093136B2 (en) * 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5354900B2 (ja) * 2007-12-28 2013-11-27 株式会社半導体エネルギー研究所 半導体基板の作製方法
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8119490B2 (en) * 2008-02-04 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP4577382B2 (ja) 2008-03-06 2010-11-10 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5433567B2 (ja) 2008-04-01 2014-03-05 信越化学工業株式会社 Ｓｏｉ基板の製造方法
FR2931585B1 (fr) * 2008-05-26 2010-09-03 Commissariat Energie Atomique Traitement de surface par plasma d'azote dans un procede de collage direct
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP5663150B2 (ja) * 2008-07-22 2015-02-04 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
SG160295A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor device
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5496598B2 (ja) * 2008-10-31 2014-05-21 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
FR2942911B1 (fr) * 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
FR2951023B1 (fr) 2009-10-01 2012-03-09 St Microelectronics Sa Procede de fabrication d'oscillateurs monolithiques a resonateurs baw
FR2951024B1 (fr) 2009-10-01 2012-03-23 St Microelectronics Sa Procede de fabrication de resonateur baw a facteur de qualite eleve
FR2951026B1 (fr) 2009-10-01 2011-12-02 St Microelectronics Sa Procede de fabrication de resonateurs baw sur une tranche semiconductrice
JP5917036B2 (ja) 2010-08-05 2016-05-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
KR102353489B1 (ko) 2011-01-25 2022-01-19 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
SG192180A1 (en) 2011-04-08 2013-08-30 Ev Group E Thallner Gmbh Method for permanent bonding of wafer
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
EP3100275B1 (en) * 2014-01-29 2018-08-22 Palvannanathan Ganesan Floating nuclear power reactor with a self-cooling containment structure and an emergency heat exchange system
WO2016007088A1 (en) * 2014-07-08 2016-01-14 Massachusetts Institute Of Technology Method of manufacturing a substrate
FR3036200B1 (fr) * 2015-05-13 2017-05-05 Soitec Silicon On Insulator Methode de calibration pour equipements de traitement thermique
WO2017102383A1 (en) * 2015-12-18 2017-06-22 Asml Netherlands B.V. A method of manufacturing a membrane assembly for euv lithography, a membrane assembly, a lithographic apparatus, and a device manufacturing method
FR3045939B1 (fr) 2015-12-22 2018-03-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct entre deux structures
CN117293018A (zh) * 2017-07-24 2023-12-26 应用材料公司 改善在氧化硅上的超薄非晶硅膜的连续性的预处理方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489255B1 (en) * 1995-06-05 2002-12-03 International Business Machines Corporation Low temperature/low dopant oxide glass film
US6051478A (en) * 1997-12-18 2000-04-18 Advanced Micro Devices, Inc. Method of enhancing trench edge oxide quality
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US7749910B2 (en) * 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
JP4086272B2 (ja) * 2001-07-26 2008-05-14 株式会社東芝 半導体装置
FR2835095B1 (fr) * 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
US6869821B2 (en) * 2002-12-30 2005-03-22 Xerox Corporation Method for producing organic electronic devices on deposited dielectric materials
DE602004020181D1 (de) * 2003-01-07 2009-05-07 Soitec Silicon On Insulator Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dünnen schicht
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US6723666B1 (en) * 2003-03-06 2004-04-20 Advanced Micro Devices, Inc. Method for reducing gate oxide surface irregularities
US6982210B2 (en) * 2003-07-10 2006-01-03 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for manufacturing a multilayer semiconductor structure that includes an irregular layer
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
JP2005150686A (ja) * 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法
US20050250346A1 (en) * 2004-05-06 2005-11-10 Applied Materials, Inc. Process and apparatus for post deposition treatment of low k dielectric materials
US7349140B2 (en) * 2005-05-31 2008-03-25 Miradia Inc. Triple alignment substrate method and structure for packaging devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681408A (zh) * 2013-11-26 2015-06-03 三星电子株式会社 进行表面处理工艺的方法和半导体器件及其制造方法
CN104681408B (zh) * 2013-11-26 2019-07-30 三星电子株式会社 进行表面处理工艺的方法和半导体器件及其制造方法
CN111919285A (zh) * 2018-03-26 2020-11-10 Soitec公司 制造用于射频器件的衬底的工艺
CN111919285B (zh) * 2018-03-26 2024-03-29 Soitec公司 制造用于射频器件的衬底的工艺
CN114688950A (zh) * 2022-05-31 2022-07-01 陕西建工第一建设集团有限公司 一种建筑施工用铝合金板平整检测装置
CN114688950B (zh) * 2022-05-31 2022-08-23 陕西建工第一建设集团有限公司 一种建筑施工用铝合金板平整检测装置

Also Published As

Publication number Publication date
CN100576462C (zh) 2009-12-30
FR2888663A1 (fr) 2007-01-19
EP1902463A1 (fr) 2008-03-26
EP1902463B1 (fr) 2011-09-14
US8183128B2 (en) 2012-05-22
JP2009501440A (ja) 2009-01-15
WO2007006803A1 (fr) 2007-01-18
FR2888663B1 (fr) 2008-04-18
SG151287A1 (en) 2009-04-30
US20090023267A1 (en) 2009-01-22
US7446019B2 (en) 2008-11-04
JP4927080B2 (ja) 2012-05-09
US20070020947A1 (en) 2007-01-25
KR20080031747A (ko) 2008-04-10
KR100958467B1 (ko) 2010-05-17
ATE524828T1 (de) 2011-09-15

Similar Documents

Publication Publication Date Title
CN100576462C (zh) 减小厚绝缘体层的粗糙度的方法
KR102120509B1 (ko) 복합 기판의 제조 방법 및 복합 기판
CN102047410B (zh) 直接结合方法中的氮-等离子体表面处理
US8530331B2 (en) Process for assembling substrates with low-temperature heat treatments
US6596654B1 (en) Gap fill for high aspect ratio structures
CN1331199C (zh) 用于生成四氮化三硅薄膜的超薄氧氮化物的uv预处理方法
US7892951B2 (en) SOI substrates with a fine buried insulating layer
US7622400B1 (en) Method for improving mechanical properties of low dielectric constant materials
EP2104132A2 (en) Glass-based soi structures
JP5980309B2 (ja) ウェーハを永久的に結合する方法
EP2657363A1 (en) Method of depositing silicon dioxide films
TW201139723A (en) PECVD multi-step processing with continuous plasma
US8466039B2 (en) Pressurized treatment of substrates to enhance cleaving process
CN109690735A (zh) 用于高纵横比结构的剥离方法
US8343850B2 (en) Process for fabricating a substrate comprising a deposited buried oxide layer
CN101188190B (zh) Soq基板以及soq基板的制造方法
US8389380B2 (en) Method for making a substrate of the semiconductor on insulator type with an integrated ground plane
KR20090042139A (ko) 반도체 기판의 제조 방법
US9646818B2 (en) Method of forming planar carbon layer by applying plasma power to a combination of hydrocarbon precursor and hydrogen-containing precursor
CN116779417A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SUTAIKE INC.

Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR

CP01 Change in the name or title of a patent holder

Address after: Benin, France

Patentee after: SOITEC

Address before: Benin, France

Patentee before: Soitec Silicon On Insulator