CN101258592B - 平面背栅极cmos中的高性能电容器 - Google Patents

平面背栅极cmos中的高性能电容器 Download PDF

Info

Publication number
CN101258592B
CN101258592B CN2006800264272A CN200680026427A CN101258592B CN 101258592 B CN101258592 B CN 101258592B CN 2006800264272 A CN2006800264272 A CN 2006800264272A CN 200680026427 A CN200680026427 A CN 200680026427A CN 101258592 B CN101258592 B CN 101258592B
Authority
CN
China
Prior art keywords
terminal
plate
gate
insulating barrier
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800264272A
Other languages
English (en)
Other versions
CN101258592A (zh
Inventor
A·布赖恩特
E·J·诺瓦克
R·Q·威廉姆斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101258592A publication Critical patent/CN101258592A/zh
Application granted granted Critical
Publication of CN101258592B publication Critical patent/CN101258592B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0811—MIS diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/23—Carbon containing
    • Y10T436/235—In an aqueous solution [e.g., TOC, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/25—Chemistry: analytical and immunological testing including sample preparation
    • Y10T436/25125—Digestion or removing interfering materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/25—Chemistry: analytical and immunological testing including sample preparation
    • Y10T436/2525—Stabilizing or preserving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/25—Chemistry: analytical and immunological testing including sample preparation
    • Y10T436/25375—Liberation or purification of sample or separation of material from a sample [e.g., filtering, centrifuging, etc.]

Abstract

一种用于双栅极CMOS结构的制造方法和器件。所述结构包括在绝缘层(100)中的第一板(106a-d)和在所述绝缘层之上电对应所述第一板的第二板(110a-d)。隔离结构(108a-d)在所述第一板与所述第二板之间。

Description

平面背栅极CMOS中的高性能电容器
技术领域
本发明涉及半导体器件，更具体而言，涉及基于超薄SOI的双栅极CMOS电容器以及制造方法。
背景技术
可以将常规MOS(金属-氧化物半导体)电容器建模为平行板电容器。在该类型的结构中，可以由金属或重掺杂的多晶硅(“多晶”)制造一个板，以及由半导体制造一个板(例如，当MOS电容器在高正向偏置下时形成的反型层)。使用绝缘体例如SiO2或“氧化物”分离该两个板。在深缩放超薄SOI(绝缘体上硅)器件中，在源极和漏极区域之下的绝缘层，例如，氧化物，被制造的较薄以提高MOS晶体管的性能。虽然这导致更快的晶体管，但是较薄的沟道区域和掺杂剂固体溶解度限制了可以在沟道中设置的激活的掺杂剂的量。这导致电容器中的有效串联电阻变得相当大。从电路的观点，这可以造成很多问题。
更具体而言，在超薄SOI MOS器件中，由p型硅制造nMOS晶体管的n沟道FET，并由n型硅制造pMOS晶体管的p沟道FET。重掺杂的源极和漏极区域提供电极以接触之前提及的沟道区域。在SOI MOS器件中，在沟道区域之下创建氧化物区域。氧化物区域电隔离器件的源极、漏极、以及沟道区域与衬底。通过例如栅极的功函数、任何的沟道掺杂剂、以及晶体管结构的尺寸等因素确定沟道的MOS阈值电压，即当电荷载流子以显著的量从源极流动通过沟道到漏极时的栅极电势。然而，在SOIMOS器件中的低移动沟道电荷可以在一定的条件下具有大的有效电阻(等价串联电阻(ESR))。该大的ESR对电容器的性能具有很大的影响。例如，电容器有效电阻的增加将导致劣化电容器的频率特性。
MOS结构的更详细的模型将垂直栅极-介质-衬底栅极“叠层”分解为串联的两个电容器，例如，线性氧化物电容和非线性沟道电容。通过实例，如果在N型MOS结构上的栅极上的电压为强负，空穴被吸引到介质-衬底界面并在该处堆积。在该堆积状态，MOS电容器约为线性电容器。另一方面，如果将N型MOS结构上的栅极电压设置为正，耗尽表面的移动空穴，产生具有暴露的掺杂剂离子的耗尽区域。由于耗尽电荷约平方根依赖于栅极介质下的电势，所以耗尽电容器是非线性的。但是，随着进一步地提高栅极电压，在源极端子与沟道之间的电势势垒静电降低，从而沟道被来自源极的移动电子所充斥。沟道中存在电子指示了表面附近的硅的反型，例如，NFET沟道变为n型以及类似地PFET沟道变为p型。
在超薄SOI器件中，归因于晶体管缩放规则，将栅极叠层之下的硅区域的厚度制造得非常薄，其中通过掩埋氧化物约束在栅极之下的硅区域的底部。即使在接近固体溶解度限制的沟道掺杂水平处，栅极诱导的耗尽区域可以从栅极延伸到背氧化物产生耗尽了移动载流子的(即，“完全耗尽的”)区域。
当移动电子(反型电荷)的数量远低于耗尽区域中暴露的掺杂剂离子(耗尽电荷)的数量时，产生弱反型。另一方面，当反型电荷极大地超过耗尽电荷时，产生强反型。此外，当反型电荷与耗尽电荷可比较时，可以将强反型到中等反型之间的过渡限定为条件。当强反型栅极之下的沟道区域时，栅极电荷基本通过反型层电荷平衡。反型层电荷占优势时的电压称为阈值电压Vt并且Vt0表示当源极电压等于0时的阈值电压。
在SOI MOS技术中，依赖于施加到SOI沟道区域(也称为硅体)的外部偏置而存在几种工作模式。硅体通过掩埋的背氧化物与衬底分离。该情况下，浮体情况，由多个物理因素，其包括来自源极和漏极的二极管结电流、漏极附近的碰撞电离、栅极泄漏、双极效应、以及耦合到器件的电端子栅极、漏极、以及体的电容，来控制体中的电势。可以相对于源极电势限定SOI体电势并可以在正常操作期间相对于源极电势显著地正向偏置体电势。如果将外部电势施加到SOI体(称为体接触)，通过外部电势和外部体接触与SOI体之间的电阻来约束体电势。然而，注意，在超薄SOI器件具有这样的硅体的情况下，该硅体已被缩放至其中硅体是完全耗尽的情况，外部电阻如此之高以致体接触是无效的。
上述的超薄SOI MOS器件的扩展是双栅极SOI MOS晶体管。在该结构中，背氧化物已经被减薄至这样的情况，在背氧化物之下的区域可以对体施加不可忽略的电场并可以邻近背氧化物形成反型层或堆积层。当在背氧化物中或之下设置第二栅极电极时，便形成了双栅极器件SOI MOS晶体管。此外，典型地隔离第二栅极电极(背栅极)与其它导电单元例如衬底、源极、漏极、以及顶栅极(前栅极)。
在常规MOS工艺技术例如SOI或体(非SOI)中，可以通过使用被偏置为反型或堆积状态的常规MOS晶体管产生故意(intentional)电容器电路单元而没有显著的额外工艺步骤。归因于使用常规MOS栅极氧化物，这产生了相对恒定的高值电容器。这些电容器可以在模拟应用中作为解藕电容器或作为电抗元件。然而在双栅极超薄SOI中，以该方式形成的故意电容单元可以包含寄生电阻，其中该寄生电阻在操作的某些范围中由完全耗尽的体所支配，减小了其作为电流设计单元的有效性。然而，由于双栅极SOI具有超越超薄单栅极SOI技术的某些性能优点，所以传统和前沿电路设计技术仍然需要故意电容单元。因此，希望将寄生电阻低、具有高电容、以及易于制造的故意电容电路单元引入到双栅极技术中。
发明内容
在本发明的第一方面中，一种制造双栅极CMOS结构的方法包括：在绝缘层中形成第一板，和在所述绝缘层之上形成电对应所述第一板的第二板。所述方法还包括在所述第一板与所述第二板之间提供隔离结构。
在本发明的另一方面中，制造双栅极CMOS结构的所述方法，包括：在绝缘层中形成至少一个背板，和在所述绝缘层之上形成对应所述至少一个背板的至少一个前板。所述方法还包括在所述至少一个背板与所述前板之间提供介质。
在本发明的又一方面中，一种在具有掩埋的绝缘层和在所述绝缘层上的器件层的衬底上形成的电容器包括在掩埋的绝缘层中形成的下板。将所述掩埋的绝缘层的一部分形成在所述下板之上以提供第一电容器介质。将器件层的一部分形成在所述第一电容器介质上，以及将第二电容器介质形成在所述器件层的所述部分上。将上板形成在所述第二电容器介质上。
在另一方面中，本分明包括一种双栅极电容器，所述双栅极电容器具有在掩埋的绝缘层中形成的至少一个背栅极，和在所述掩埋的绝缘层之上形成的至少一个前栅极。在所述至少一个前栅极与背栅极之间形成介质层。邻近所述至少一个背栅极掺杂扩散区域。
附图说明
图1根据本发明示例了制造器件的步骤；
图2根据本发明示例了制造器件的附加的步骤；
图3根据本发明示例了制造器件的附加的步骤；
图4根据本发明示例了制造器件的附加的步骤；
图5根据本发明示例了制造器件的附加的步骤；
图6a-6d示出了根据本发明的步骤制造的本发明的不同结构的顶视图或布线示意图；以及
图7示出了图6a-6d的各自的结构的侧视图。
具体实施方式
本发明旨在CMOS结构，更具体而言，旨在缩放的双栅极SOI中的低电阻、高值电容器以及制造方法。通过使用双栅极器件以及本发明的制造方法，获得具有增强的功能的超薄SOI电容器。通过实例，在一个应用中可以对于高频操作降低串联电阻；然而，在其它应用中，可以获得每单位面积的高电容。
根据本发明，如果需要，基于缩放的双栅极SOI技术，可以同时制造四种不同的COMS电容器结构；即，可以用基本上相同的工艺形成初始的结构，用不同的布线结构以获得希望的结果。在一个应用中，设计两种结构以直接在前和背栅极之间提供高电容，伴随着可忽略的串联电阻的降低。在另一结构中，例如，通过使用电连接到一起的两个前和背栅极来提供具有减小的串联电阻的较高电容，使用不反型或堆积的有源硅，由此提供垂直位于两板之间并且通过完全耗尽的沟道区域的电容单元。
图1示出了根据本发明的初始结构。在该结构中，使用任何的常规方法，在衬底102上形成氧化物或介质层100。一种这样的常规方法可以包括晶片接合，其中通过van der Waals力将具有氧化物层100的另一晶片(未示出)接合到衬底上。衬底晶片102包括硅、锗、或其它易于了解的材料，并且为了制造工艺的目的，厚度优选为约500微米。在氧化物层100的表面上设置薄硅层104。在一个实施例中，硅层104的厚度为约
Figure G2006800264272D00051
到
Figure G2006800264272D00052
本发明还涵盖其它的厚度。图1示出了紧密相邻的所有实施例，然而对于应用而言不需要这样，可以在芯片区域周围的任意位置中设置一个或多个实施例。
在接合层100、102之前，在氧化物层中形成一个或多个背栅极106a-106d(也称为板)。应该理解，依赖于特定的应用所希望的布线结构，可以使用每一个背栅极106a-106d形成相似或不同的电容器。例如，在图1中示出的实施例中，四个背栅极106a-106d分别在区域a-d形成结构。此外，同样依赖于希望的应用，还可以形成多于或少于四个的背栅极。因此，应该理解，背栅极106a-106d的讨论是示例性的并且不应该将其考虑为本发明的限制特征。
在形成背栅极106a-106d时，可以利用包括常规标准光刻和蚀刻工艺的工艺步骤，这对于本领域的技术人员是公知的。例如，在某些应用中，工艺可以包括结合反应离子蚀刻(RIE)使用的阻挡掩模。在实施中，背栅极106a-106d可以为多晶硅并被常规掺杂，例如使用磷、硼或砷。同样，在实施例中，背栅极106a-106d的截面具有这样的尺寸，其可以最小化任何的显著的栅极电阻。例如，背栅极106a-106d的高度可以为约
Figure G2006800264272D00053
到
Figure G2006800264272D00054
虽然本发明还涵盖其它的临界尺寸。在氧化物层100的顶表面与背栅极106a-106d之间设置约到
Figure G2006800264272D00062
的间隔。该距离标定了称为背栅极氧化物或介质层的区域，可以设计其尺寸以最小化任何的电势寄生效应例如直接隧穿电流。
图2代表根据本发明的进一步的处理步骤。在图2中，使用常规工艺，蚀刻掉硅层104。例如，图2是用于限定每个隔离的电容器单元的有源区域掩模的示例，该有源区域包括沟道、漏极、以及源极区域。在一个应用中，在被表示为“a”、“b”以及“c”的区域之上设置有源区域掩模。然后以硅隔离工艺蚀刻该结构，产生硅体或岛104a、104b以及104c。在区域“d”中将硅层104完全蚀刻。
然后分别在硅体104a、104b以及104c上热生长或淀积栅极氧化物或介质层108a、108b、108c。在一个实施例中，将栅极氧化物层108a、108b、108c形成至约
Figure G2006800264272D00063
到的厚度，与在背栅极106a-106b与硅体104之间的氧化物层100的间隔相似。可以使用该氧化物层形成本发明的实际的电容器。
图3表示在图2的结构上淀积的栅极材料110(例如，多晶硅)。使用下面描述的随后的步骤，使用该材料110形成前栅极。重掺杂(例如，1020cm-3)栅极材料110，然而不必使用与背栅极106a-106b相同的掺杂剂种(species)。使用种例如磷、硼或砷的高掺杂剂水平以最小化多晶硅耗尽效应。对于多晶硅材料110的尺寸的考虑也基本上与背栅极106a-106b的相同。例如，多晶硅材料110的截面具有可以最小化任何的显著的栅极电阻的尺寸，例如，约
Figure G2006800264272D00065
到
Figure G2006800264272D00066
虽然本发明还涵盖其它的临界尺寸。
图4表示形成前栅极110a-110d的示例性构图和蚀刻工艺。在一个工艺中，可以独力地形成截面“d”的前栅极与剩余的前栅极110a-110c。这归因于前栅极110d被更深地蚀刻，因为没有在该区域之上设置硅层104和随后的氧化物层。在一个实例中，在形成前栅极110a-110c的工艺期间，可以在区域“d”之上设置保护掩模。同样，在形成前栅极110d期间，可以在区域“a”、“b”、以及“c”之上设置保护掩模。这些工艺对于本领域的技术人员中是公知的，从而这里不需要为了完全理解本发明的进一步讨论。
图5示例了包括形成间隔物、源极和漏极区域以及硅化物的几个工艺步骤。在图5的示例中，仅示出了区域“a”的CMOS结构；然而，应该理解参考截面“a”讨论的工艺可以同样地应用于形成区域“b”、“c”以及“d”中的结构。因此，图5的示例性示例可以用于在图6a-7中示出的任何结构上形成源极、漏极、侧壁以及硅化物形成。
通过实例，参考区域“a”，以任何的常规的方法在硅体中形成源极和漏极区域1121和1122。绝缘区域105邻近源极和漏极区域1121和1122。在前栅极110a和前氧化物层108a的侧壁上分别形成延伸到掺杂的源极和漏极区域1121和1122的间隔物114。可以使用磷、硼或砷掺杂这些区域，优选产生用于源极和漏极的1×1020粒子/cm3的范围，但是对于其它的掺杂的区域是典型的较低水平，例如作为其中包括双栅极MOS电容器的常规晶体管工艺的一部分的晕圈或扩展(extension)注入。除前栅极110a的顶表面外，还分别在掺杂的源极和漏极区域1121和1122处的暴露的硅层上形成硅化物层116。本领域的技术人员在本领域中公知硅化物和间隔物的形成。
图6a-6d示出了参考图1-5讨论的不同结构“a”到“d”的布线示意图的顶视图。在图6a中，示出了双栅极FET电容器，其对应于用于截面“a”的描述的制造工艺。在图6a的FET电容器中，第一线路“A”接触前栅极110a并形成电容器的第一端子。第二线路“B”接触背栅极106a，以及硅层的两个相对的侧部(side)，形成电容器的第二端子。因此，在该结构中，从“A”电极通过结构到“B”电极形成电容器，这导致源极和漏极被短路到一起。可选地，可以颠倒背栅极和前栅极的角色，“B”电极包括背栅极并且“A”端子包括连接到前栅极的扩散区域。
图6b是使用在图1-5的区域“b”中形成的结构的双栅极电容器，具有这里示出的布线示意图。在图6b的高密度电容器中，第一线路“A”接触硅层扩散区域的两侧，形成电容器的第一端子。第二线路“B”接触前栅极110b以及背栅极106b并形成电容器的第二端子。这样，在该结构中，线路“A”将硅的两端连接到一起，同时线路“B”将前栅极110b以及背栅极106b连接到一起。由于前和背沟道电荷区域一起电运作，所以图6b的器件提供了相比于图6a的器件的增加的电容。
在图6a和6b的电容器结构中，高电容器是可能的，因为薄介质层(包括这些双栅极电容器的常规MOS晶体管工艺潜在地共享的工艺步骤)分别地直接位于前和背栅极106a和110a之间。而且，由于硅的外部边缘(扩散)被线路“B”连接到一起，结构的顶部分变得与常规MOSFET相似。以及，在该情况下，可以在顶氧化物层108a之下形成反型层。也就是，双栅极结构还允许两个器件具有形成在氧化物层108a之下的反型沟道。
此外，由于在硅之上形成前栅极和存在被连接到与前栅极不同的电势的两个扩散，堆积或扩散效应可以发生。因此，通过该布线示意图应该理解，如果“B”线路的电势相对于扩散变得超过前或背栅极阈值电压，将形成反型层；然而，如果线路“B”的电势具有关于扩散电势的足够低的偏置，将在一个或两个电容器氧化物之下产生堆积层。应该认识到，在p型或n型器件中产生相反的偏置结果。
图6c是使用在图1-5的区域“c”中形成的结构的双栅极电容器，具有这里示出的布线示意图。在图6c的布线结构中，第一线路“A”接触前栅极110c并形成电容器的第一端子。第二线路“B”接触背栅极106c并形成电容器的第二端子。高电势(例如Vdd)接触硅层的两个侧部(扩散)。从电的观点看，图6c的薄体结构是完全耗尽的并具有从“A”到“B”基本上穿过该结构的场线，例如，前栅极110c到背栅极106c。图6c的双栅极电容器对于高频操作提供了低串联电阻(与图6d的电容器相似)。
在图6c的器件中，因为栅极上的电势不会超过扩散的电势，所以不会形成反型层。当相对于外部扩散电势中的一个的栅极电势超过MOS FET阈值并且在周围存在载流子的源时，其中该载流子的源为源极和漏极，便可以形成反型层。但是，归因于电阻问题这是不希望的。在图6c的器件中消除了该现象，因为扩散上的电势高并且将在“A”和“B”上的电势操作在该电势之下。此外，如果栅极端子变得太低，变可以发生堆积；然而，假设操作图6c的器件，因为高扩散电势与将发生堆积的偏置之间存在约1.2伏特(或带隙电势)，所以这不会发生。
图6d是使用在图1-5的区域“c”中形成的结构的双栅极电容器，具有这里示出的布线示意图。在图6d的电容器中，第一线路“A”接触前栅极110d并形成电容器的第一端子。第二线路“B”接触背栅极106d并形成电容器的第二端子。图6d的器件对于高频操作提供了低串联电阻以及基于背氧化物厚度的缩放的每单位面积的高电容。
图7示出了图6a-6d的各自的结构的侧视图。第一线路“A”和第二线路“B”表示在图6a-6d中示出的器件的各自的端子。图7还清楚的示例了分别代表图6a-6d中示出和描述的器件的区域“a”、“b”、“c”以及“d”。在该示例中，两个介质或氧化物层将前栅极110a-110c与背栅极106a-106c分离。通过选择适宜的氧化物厚度来控制对于寄生电阻、通过前栅极或背栅极的直接隧穿的贡献，以便最小化泄漏电流。
虽然根据示例性的实施例描述了本发明，但本领域的技术人员将认识到可以修改地并在所附权利要求的精神和范围内实施本发明。

Claims (39)

1.一种制造双栅极CMOS结构的方法，包括以下步骤：
在绝缘层中形成掩埋的第一板；
在所述绝缘层之上形成电对应所述第一板的第二板；以及
在所述第一板与所述第二板之间提供隔离结构，
其中所述隔离结构包括介质层和硅岛，所述介质层包围硅岛并且与所述绝缘层接触，以及所述绝缘层形成所述第一板与所述硅岛之间的背板绝缘结构。
2.根据权利要求1的方法，其中所述隔离结构在所述第一板之上形成第一介质层。
3.根据权利要求1的方法，还包括掺杂所述隔离结构以在所述第一板与所述第二板之间形成扩散区域。
4.根据权利要求1的方法，其中所述隔离结构厚度为
Figure F2006800264272C00011
至
Figure F2006800264272C00012
5.根据权利要求3的方法，其中所述第一板和所述第二板中的任何一个的高度为
Figure F2006800264272C00013
至
Figure F2006800264272C00014
6.根据权利要求1的方法，其中在所述硅岛上热生长所述介质层。
7.根据权利要求1的方法，其中所述介质层和所述背板绝缘结构每一个的厚度为
Figure F2006800264272C00015
到
Figure F2006800264272C00016
8.根据权利要求1的方法，还包括：
形成第一端子，所述第一端子被连接至所述第一板和所述硅岛的相对的侧部，其中使用在所述硅岛上形成的扩散区域将所述第一端子连接至所述硅岛的相对的侧部；以及
形成连接至所述第二板的第二端子。
9.根据权利要求1的方法，还包括：
形成第一端子，所述第一端子被连接至在扩散区域处的所述硅岛的相对的侧部；以及
形成连接至所述第一板和所述第二板的第二端子。
10.根据权利要求1的方法，还包括：
形成连接至所述硅岛的第一端子；
形成连接至所述第一板的第二端子；和
形成连接至所述第二板的第三端子；以及
将比所述第二端子或所述第三端子高的电势提供到所述第一端子。
11.根据权利要求1的方法，还包括：在所述第一板与第二板之间的所述隔离结构中形成硅层；以及蚀刻部分所述硅层以形成所述硅岛。
12.根据权利要求11的方法，其中将所述第一板与所述第二板之间的的硅层完全蚀刻掉，以便直接在所述绝缘层上形成所述第二板，以及还包括：
形成连接至所述第一板的第一端子；以及
形成连接至所述第二板的第二端子。
13.根据权利要求1的方法，还包括当所述板之间的所述硅岛完全耗尽时直接在所述第一板与所述第二板之间提供电容。
14.根据权利要求3的方法，还包括：
当相对于所述扩散区域中的一个扩散区域的短路在所述隔离结构上形成的扩散区域的线路的电势使沟道反型时，在所述绝缘层的顶部之下形成反型层；以及
当所述线路的所述电势相对于所述一个扩散区域为高时，在所述绝缘层的所述顶部之下形成堆积层。
15.根据权利要求1的方法，还包括：
在所述绝缘层中形成至少另一板；
对应于所述绝缘层中的所述另一板在所述绝缘层之上形成至少另一板；以及
在所述绝缘层中的所述至少另一板与在所述绝缘层之上的所述至少另一板之间提供隔离岛和介质结构。
16.一种制造双栅极CMOS结构的方法，包括以下步骤：
在绝缘层中形成至少一个背板；
在所述绝缘层之上形成对应所述至少一个背板的至少一个前板；以及
在所述至少一个背板与所述前板之间提供介质结构，
其中所述介质结构为背栅极介质层和前栅极介质层，所述前栅极介质层形成在硅岛与所述至少一个前板之间并且与所述背栅介质层接触，以及所述介质结构包围所述硅岛并且所述绝缘层形成所述背板与所述硅岛之间的背栅极介质层。
17.根据权利要求16的方法，还包括掺杂在所述介质结构中形成的隔离岛以形成扩散区域。
18.根据权利要求16的方法，还包括：
在所述至少一个背板与所述前板之间的所述介质结构中形成硅层；
蚀刻部分所述硅层以形成对应于所述至少一个背板和所述至少一个前板的隔离的岛；以及
掺杂部分所述隔离的岛以形成扩散区域，
其中所述介质结构为在所述背板与所述隔离的岛之间设置的背栅极介质层，和在所述隔离的岛与所述前板之间形成的前栅极介质。
19.根据权利要求16的方法，还包括掺杂与所述至少一个背板和前板相关的扩散区域。
20.根据权利要求19的方法，其中所述介质结构为通过扩散区域分离的前板介质和背板介质。
21.根据权利要求20的方法，还包括：
形成第一端子，所述第一端子被连接至所述背板和所述扩散区域的相对侧部以短路所述扩散区域；以及
形成连接至所述前板的第二端子。
22.根据权利要求20的方法，还包括：
形成连接至所述扩散区域第一端子；以及
形成连接至所述前板和所述背板第二端子。
23.根据权利要求20的方法，还包括：
形成连接至所述扩散区域中的所述一个扩散区域的第一端子；
形成连接至所述前板的第二端子；和
形成连接至所述背板的第三端子；以及
将比所述第二端子或所述第三端子高的电势提供到所述第一端子。
24.根据权利要求16的方法，其中：
所述介质是厚度为
Figure F2006800264272C00041
至
Figure F2006800264272C00042
的第一介质和第二介质；以及
所述前板和所述背板具有
Figure F2006800264272C00043
至
Figure F2006800264272C00044
的临界尺寸。
25.根据权利要求16的方法，其中：
所述至少一个背板是至少两个背板；
所述至少一个前板是至少两个前板；
所述介质结构包含第一介质和第二介质。
26.根据权利要求25的方法，其中所述两个前栅极为至少第一前栅极和第二前栅极，以相同的工艺同时形成所述第一和第二前栅极。
27.根据权利要求25的方法，其中所述两个或多个前栅极为第一前栅极和第二前栅极，单独地形成所述第一和第二前栅极。
28.一种在衬底上形成的电容器，其中所述衬底具有掩埋的绝缘层和在所述绝缘层上的器件层，所述电容器包括：
下板，形成在掩埋的绝缘层中；
所述掩埋的绝缘层的一部分，形成在所述下板之上以提供第一电容器介质；
器件层的一部分，形成在所述第一电容器介质上；
第二电容器介质，形成在所述器件层的所述部分上；以及
上板，形成在所述第二电容器介质上。
29.根据权利要求28的电容器，其中所述器件层的所述部分具有电耦合至第一电压水平的至少一个端子。
30.根据权利要求28的电容器，其中所述上板被电耦合至第二电压水平。
31.根据权利要求30的电容器，其中所述下板被电耦合至所述第一电压水平。
32.根据权利要求30的电容器，其中所述下板被电耦合至所述第二电压水平。
33.根据权利要求30的电容器，其中所述下板被电耦合至第三电压水平。
34.根据权利要求33的电容器，其中所述第一电压水平包括足够高以阻止MOS沟道反型的电压源。
35.一种双栅极电容器，包括：
至少一个背栅极，形成在掩埋的绝缘层中；
至少一个前栅极，形成在所述掩埋的绝缘层之上；
介质层，形成在所述至少一个前栅极与背栅极之间；以及
掺杂的扩散区域，邻近所述至少一个背栅极，
其中所述介质层为背栅极介质层和前栅极介质层，所述前栅极介质层形成在硅岛与所述至少一个前板之间并且与所述背栅介质层接触，以及所述前栅极介质层包围所述硅岛并且所述绝缘层形成所述背栅极与所述硅岛之间的背栅极介质层。
36.根据权利要求35的双栅极电容器，以及所述介质层为第二电容器介质。
37.根据权利要求35的双栅极电容器，还包括：
第一端子，被连接至所述至少背栅极和所述扩散区域以短路所述扩散区域；以及
第二端子，被连接至所述至少前栅极。
38.根据权利要求35的双栅极电容器，还包括：
第一端子，被连接至所述扩散区域；以及
第二端子，被连接至所述至少一个前栅极和背栅极。
39.根据权利要求35的双栅极电容器，还包括：
第一端子，被连接至所述扩散区域中的所述一个扩散区域；
第二端子，被连接至所述至少前栅极；以及
第三端子，被连接至所述至少背栅极。
CN2006800264272A 2005-07-19 2006-06-26 平面背栅极cmos中的高性能电容器 Expired - Fee Related CN101258592B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/160,999 US7709313B2 (en) 2005-07-19 2005-07-19 High performance capacitors in planar back gates CMOS
US11/160,999 2005-07-19
PCT/US2006/024701 WO2007011496A2 (en) 2005-07-19 2006-06-26 High performance capacitors in planar back gates cmos

Publications (2)

Publication Number Publication Date
CN101258592A CN101258592A (zh) 2008-09-03
CN101258592B true CN101258592B (zh) 2010-06-09

Family

ID=37669313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800264272A Expired - Fee Related CN101258592B (zh) 2005-07-19 2006-06-26 平面背栅极cmos中的高性能电容器

Country Status (7)

Country Link
US (2) US7709313B2 (zh)
EP (1) EP1905074A4 (zh)
JP (1) JP5172671B2 (zh)
KR (1) KR101055710B1 (zh)
CN (1) CN101258592B (zh)
TW (1) TWI392059B (zh)
WO (1) WO2007011496A2 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070791B2 (en) * 2006-11-15 2015-06-30 International Business Machines Corporation Tunable capacitor
US7821053B2 (en) * 2006-11-15 2010-10-26 International Business Machines Corporation Tunable capacitor
US8513106B2 (en) 2010-12-09 2013-08-20 International Business Machines Corporation Pseudo butted junction structure for back plane connection
CN103377946B (zh) * 2012-04-28 2016-03-02 中国科学院微电子研究所 一种半导体结构及其制造方法
US9093304B2 (en) * 2012-10-12 2015-07-28 Finscale Inc. Vertical super-thin body semiconductor on dielectric wall devices and methods of their fabrication
CN103139499B (zh) * 2013-03-21 2016-08-31 北京思比科微电子技术股份有限公司 具有可变转换增益的图像传感器有源像素及图像传感器
US9281198B2 (en) * 2013-05-23 2016-03-08 GlobalFoundries, Inc. Method of fabricating a semiconductor device including embedded crystalline back-gate bias planes
US9654094B2 (en) 2014-03-12 2017-05-16 Kabushiki Kaisha Toshiba Semiconductor switch circuit and semiconductor substrate
US10062680B2 (en) * 2014-05-08 2018-08-28 Qualcomm Incorporated Silicon-on-insulator (SOI) complementary metal oxide semiconductor (CMOS) standard library cell circuits having a gate back-bias rail(s), and related systems and methods
US9634697B2 (en) 2015-09-09 2017-04-25 Qualcomm Incorporated Antenna selection and tuning
US9536788B1 (en) * 2015-10-19 2017-01-03 International Business Machines Corporation Complementary SOI lateral bipolar transistors with backplate bias
US9601513B1 (en) 2015-12-22 2017-03-21 Globalfoundries Inc. Subsurface wires of integrated chip and methods of forming
US10083991B2 (en) 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP6870926B2 (ja) * 2016-06-22 2021-05-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
US10348243B2 (en) * 2016-07-19 2019-07-09 Globalfoundries Inc. Switched capacitor circuit structure with method of controlling source-drain resistance across same
US9847293B1 (en) 2016-08-18 2017-12-19 Qualcomm Incorporated Utilization of backside silicidation to form dual side contacted capacitor
FR3062517B1 (fr) 2017-02-02 2019-03-15 Soitec Structure pour application radiofrequence
JPWO2018185587A1 (ja) * 2017-04-03 2020-02-13 株式会社半導体エネルギー研究所 撮像装置および電子機器
CN111564420B (zh) 2018-09-21 2022-09-27 联华电子股份有限公司 具有散热结构的高电阻晶片及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383904B1 (en) * 2000-10-16 2002-05-07 Advanced Micro Devices, Inc. Fabrication of self-aligned front gate and back gate of a field effect transistor in semiconductor on insulator
US6596570B2 (en) * 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance
CN1184698C (zh) * 2000-04-17 2005-01-12 国际商业机器公司 制作多晶硅－多晶硅/mos叠层电容器的方法

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5660065A (en) * 1979-10-23 1981-05-23 Fujitsu Ltd Semiconductor device
JPS59224165A (ja) * 1983-06-03 1984-12-17 Agency Of Ind Science & Technol 半導体装置
US4902641A (en) * 1987-07-31 1990-02-20 Motorola, Inc. Process for making an inverted silicon-on-insulator semiconductor device having a pedestal structure
JPS6445166A (en) * 1987-08-14 1989-02-17 Toshiba Corp Manufacture of semiconductor device
JPH04246862A (ja) 1991-02-01 1992-09-02 Mitsubishi Electric Corp 半導体集積回路及び半導体集積回路製造方法
JP2603886B2 (ja) * 1991-05-09 1997-04-23 日本電信電話株式会社 薄層ｓｏｉ型絶縁ゲート型電界効果トランジスタの製造方法
JPH05218326A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体装置及び液晶表示装置
US5441899A (en) * 1992-02-18 1995-08-15 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing substrate having semiconductor on insulator
JP3254007B2 (ja) * 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
US5283454A (en) * 1992-09-11 1994-02-01 Motorola, Inc. Semiconductor device including very low sheet resistivity buried layer
JP3321899B2 (ja) * 1992-12-04 2002-09-09 株式会社デンソー 半導体装置
JPH06181312A (ja) * 1992-12-15 1994-06-28 Fujitsu Ltd 半導体装置及びその製造方法
FR2700003B1 (fr) * 1992-12-28 1995-02-10 Commissariat Energie Atomique Procédé de fabrication d'un capteur de pression utilisant la technologie silicium sur isolant et capteur obtenu.
JPH06275826A (ja) * 1993-03-24 1994-09-30 Fujitsu Ltd 半導体装置
US5413952A (en) * 1994-02-02 1995-05-09 Motorola, Inc. Direct wafer bonded structure method of making
US5497019A (en) * 1994-09-22 1996-03-05 The Aerospace Corporation Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods
US5705405A (en) * 1994-09-30 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of making the film transistor with all-around gate electrode
JPH08222701A (ja) 1995-02-17 1996-08-30 Asahi Chem Ind Co Ltd キャパシタを有する半導体装置およびその製造方法
US5736435A (en) * 1995-07-03 1998-04-07 Motorola, Inc. Process for fabricating a fully self-aligned soi mosfet
US5578841A (en) * 1995-12-18 1996-11-26 Motorola, Inc. Vertical MOSFET device having frontside and backside contacts
KR100205442B1 (ko) * 1995-12-26 1999-07-01 구본준 박막트랜지스터 및 그의 제조방법
US5741737A (en) * 1996-06-27 1998-04-21 Cypress Semiconductor Corporation MOS transistor with ramped gate oxide thickness and method for making same
US5770881A (en) * 1996-09-12 1998-06-23 International Business Machines Coproration SOI FET design to reduce transient bipolar current
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US5982004A (en) * 1997-06-20 1999-11-09 Hong Kong University Of Science & Technology Polysilicon devices and a method for fabrication thereof
US5943581A (en) * 1997-11-05 1999-08-24 Vanguard International Semiconductor Corporation Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits
US5880030A (en) * 1997-11-25 1999-03-09 Intel Corporation Unlanded via structure and method for making same
JPH11213698A (ja) * 1998-01-21 1999-08-06 Mitsubishi Electric Corp メモリセル評価用半導体装置及びその製造方法並びにメモリセル評価方法
US6004837A (en) * 1998-02-18 1999-12-21 International Business Machines Corporation Dual-gate SOI transistor
US6445032B1 (en) * 1998-05-04 2002-09-03 International Business Machines Corporation Floating back gate electrically erasable programmable read-only memory(EEPROM)
KR100267013B1 (ko) * 1998-05-27 2000-09-15 윤종용 반도체 장치 및 그의 제조 방법
US6346446B1 (en) * 1998-06-01 2002-02-12 Massachusetts Institute Of Technology Methods of forming features of integrated circuits using modified buried layers
US6207530B1 (en) * 1998-06-19 2001-03-27 International Business Machines Corporation Dual gate FET and process
US6215158B1 (en) * 1998-09-10 2001-04-10 Lucent Technologies Inc. Device and method for forming semiconductor interconnections in an integrated circuit substrate
JP4332925B2 (ja) * 1999-02-25 2009-09-16 ソニー株式会社 半導体装置およびその製造方法
US6069819A (en) * 1999-09-09 2000-05-30 International Business Machines Corp. Variable threshold voltage DRAM cell
JP3437132B2 (ja) * 1999-09-14 2003-08-18 シャープ株式会社 半導体装置
DE60131334T2 (de) * 2000-02-29 2008-09-11 Nxp B.V. Halbleiterbauelement mit zweifachem gate und dessen herstellungsverfahren
US6391695B1 (en) * 2000-08-07 2002-05-21 Advanced Micro Devices, Inc. Double-gate transistor formed in a thermal process
US6403981B1 (en) * 2000-08-07 2002-06-11 Advanced Micro Devices, Inc. Double gate transistor having a silicon/germanium channel region
US6583440B2 (en) 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
TW472387B (en) 2001-02-06 2002-01-11 United Microelectronics Corp Manufacturing method of SRAM
JP3982218B2 (ja) * 2001-02-07 2007-09-26 ソニー株式会社 半導体装置およびその製造方法
US6686630B2 (en) * 2001-02-07 2004-02-03 International Business Machines Corporation Damascene double-gate MOSFET structure and its fabrication method
JP4216483B2 (ja) * 2001-02-15 2009-01-28 株式会社東芝 半導体メモリ装置
JP3884266B2 (ja) * 2001-02-19 2007-02-21 株式会社東芝 半導体メモリ装置及びその製造方法
US6548848B2 (en) * 2001-03-15 2003-04-15 Kabushiki Kaisha Toshiba Semiconductor memory device
EP1244142A1 (en) * 2001-03-23 2002-09-25 Universite Catholique De Louvain Fabrication method of SOI semiconductor devices
US6423599B1 (en) * 2001-05-01 2002-07-23 Advanced Micro Devices, Inc. Method for fabricating a field effect transistor having dual gates in SOI (semiconductor on insulator) technology
JP3501793B2 (ja) * 2001-05-16 2004-03-02 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
TWI230392B (en) * 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
EP1306898A1 (en) * 2001-10-29 2003-05-02 Dialog Semiconductor GmbH Sub-milliohm on-chip interconnection
US6703872B2 (en) * 2001-12-10 2004-03-09 Texas Instruments Incorporated High speed, high common mode range, low delay comparator input stage
US6828654B2 (en) * 2001-12-27 2004-12-07 Broadcom Corporation Thick oxide P-gate NMOS capacitor for use in a phase-locked loop circuit and method of making same
US6661042B2 (en) * 2002-03-11 2003-12-09 Monolithic System Technology, Inc. One-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region
JP3764401B2 (ja) * 2002-04-18 2006-04-05 株式会社東芝 半導体装置の製造方法
EP1357603A3 (en) * 2002-04-18 2004-01-14 Innovative Silicon SA Semiconductor device
JP2003332582A (ja) * 2002-05-13 2003-11-21 Toshiba Corp 半導体装置及びその製造方法
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
JP3621695B2 (ja) * 2002-07-29 2005-02-16 株式会社東芝 半導体装置及び素子形成用基板
US6919238B2 (en) * 2002-07-29 2005-07-19 Intel Corporation Silicon on insulator (SOI) transistor and methods of fabrication
KR100813833B1 (ko) * 2002-08-23 2008-03-17 삼성에스디아이 주식회사 전자 발광 소자와 그 제조방법
US7042027B2 (en) * 2002-08-30 2006-05-09 Micron Technology, Inc. Gated lateral thyristor-based random access memory cell (GLTRAM)
US6888200B2 (en) * 2002-08-30 2005-05-03 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
US6664598B1 (en) * 2002-09-05 2003-12-16 International Business Machines Corporation Polysilicon back-gated SOI MOSFET for dynamic threshold voltage control
US6812527B2 (en) * 2002-09-05 2004-11-02 International Business Machines Corporation Method to control device threshold of SOI MOSFET's
JP2004111826A (ja) * 2002-09-20 2004-04-08 Renesas Technology Corp 半導体装置およびその製造方法
US7710771B2 (en) * 2002-11-20 2010-05-04 The Regents Of The University Of California Method and apparatus for capacitorless double-gate storage
US6833569B2 (en) * 2002-12-23 2004-12-21 International Business Machines Corporation Self-aligned planar double-gate process by amorphization
US6800518B2 (en) * 2002-12-30 2004-10-05 International Business Machines Corporation Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering
KR100451459B1 (ko) 2003-02-10 2004-10-07 삼성전자주식회사 더블 게이트 전극 형성 방법 및 더블 게이트 전극을포함하는 반도체 장치의 제조 방법
JP4257971B2 (ja) * 2003-03-27 2009-04-30 独立行政法人産業技術総合研究所 二重ゲート電界効果トランジスタのゲート信号印加方法
JP4000087B2 (ja) * 2003-05-07 2007-10-31 株式会社東芝 半導体装置およびその製造方法
EP1480266A3 (fr) * 2003-05-20 2006-03-15 STMicroelectronics S.A. Procédé de réalisation d'un circuit électronique intégré comprenant des composants superposés et circuit électronique intégré ainsi obtenu
US7015547B2 (en) * 2003-07-03 2006-03-21 American Semiconductor, Inc. Multi-configurable independently multi-gated MOSFET
US7018873B2 (en) * 2003-08-13 2006-03-28 International Business Machines Corporation Method of making a device threshold control of front-gate silicon-on-insulator MOSFET using a self-aligned back-gate
JP4554180B2 (ja) * 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法
JP2005158952A (ja) * 2003-11-25 2005-06-16 Toshiba Corp 半導体装置及びその製造方法
US7375410B2 (en) * 2004-02-25 2008-05-20 International Business Machines Corporation Ultra-thin SOI vertical bipolar transistors with an inversion collector on thin-buried oxide (BOX) for low substrate-bias operation and methods thereof
KR100625177B1 (ko) * 2004-05-25 2006-09-20 삼성전자주식회사 멀티-브리지 채널형 모오스 트랜지스터의 제조 방법
US20060022264A1 (en) * 2004-07-30 2006-02-02 Leo Mathew Method of making a double gate semiconductor device with self-aligned gates and structure thereof
US7115965B2 (en) * 2004-09-01 2006-10-03 International Business Machines Corporation Vertical bipolar transistor with a majority carrier accumulation layer as a subcollector for SOI BiCMOS with reduced buried oxide thickness for low-substrate bias operation
JP4083160B2 (ja) * 2004-10-04 2008-04-30 株式会社東芝 半導体記憶装置およびｆｂｃメモリセルの駆動方法
KR100615096B1 (ko) * 2004-11-15 2006-08-22 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 제조방법
DE102005017072A1 (de) * 2004-12-29 2006-07-13 Hynix Semiconductor Inc., Ichon Ladungsfalle- bzw. Ladung-Trap-Isolator-Speichereinrichtung
US7129138B1 (en) * 2005-04-14 2006-10-31 International Business Machines Corporation Methods of implementing and enhanced silicon-on-insulator (SOI) box structures
US7335932B2 (en) * 2005-04-14 2008-02-26 International Business Machines Corporation Planar dual-gate field effect transistors (FETs)
US7102181B1 (en) * 2005-04-22 2006-09-05 International Business Machines Corporation Structure and method for dual-gate FET with SOI substrate
US7141727B1 (en) * 2005-05-16 2006-11-28 International Business Machines Corporation Method and apparatus for fabricating a carbon nanotube transistor having unipolar characteristics
US7402850B2 (en) * 2005-06-21 2008-07-22 Micron Technology, Inc. Back-side trapped non-volatile memory device
KR100711000B1 (ko) * 2005-11-28 2007-04-24 동부일렉트로닉스 주식회사 이중 게이트를 구비한 모스트랜지스터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1184698C (zh) * 2000-04-17 2005-01-12 国际商业机器公司 制作多晶硅－多晶硅/mos叠层电容器的方法
US6383904B1 (en) * 2000-10-16 2002-05-07 Advanced Micro Devices, Inc. Fabrication of self-aligned front gate and back gate of a field effect transistor in semiconductor on insulator
US6596570B2 (en) * 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance

Also Published As

Publication number Publication date
TWI392059B (zh) 2013-04-01
US20070020837A1 (en) 2007-01-25
TW200709343A (en) 2007-03-01
KR20080026182A (ko) 2008-03-24
US8119474B2 (en) 2012-02-21
CN101258592A (zh) 2008-09-03
JP2009502042A (ja) 2009-01-22
EP1905074A2 (en) 2008-04-02
KR101055710B1 (ko) 2011-08-11
EP1905074A4 (en) 2012-06-27
US7709313B2 (en) 2010-05-04
JP5172671B2 (ja) 2013-03-27
WO2007011496A3 (en) 2008-05-29
US20100117130A1 (en) 2010-05-13
WO2007011496A2 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
CN101258592B (zh) 平面背栅极cmos中的高性能电容器
JP3462301B2 (ja) 半導体装置及びその製造方法
US6995412B2 (en) Integrated circuit with capacitors having a fin structure
CN103872132B (zh) 金属氧化物半导体(mos)晶体管及其制作方法
KR20020062200A (ko) 반도체 장치 및 그 제조 방법
JP3383219B2 (ja) Ｓｏｉ半導体装置及びその製造方法
KR20070080583A (ko) 반도체 장치 및 그 제조 방법
KR100279264B1 (ko) 더블 게이트 구조를 갖는 에스·오·아이 트랜지스터 및 그의제조방법
JP2003332583A (ja) 半導体装置およびその製造方法
JP2013191760A (ja) 半導体装置
US9905707B1 (en) MOS capacitive structure of reduced capacitance variability
US6285052B1 (en) Integrated capacitor
US20110115030A1 (en) Semiconductor device
US9917087B2 (en) Integrated circuits with a partially-depleted region formed over a bulk silicon substrate and methods for fabricating the same
JPH0653513A (ja) 半導体装置および半導体集積回路装置
JPH02203566A (ja) Ｍｏｓ型半導体装置
US10128331B1 (en) High-voltage semiconductor device and method for manufacturing the same
US6727534B1 (en) Electrically programmed MOS transistor source/drain series resistance
CN101320681A (zh) 一种电容器及半导体结构的制造方法
CN112054061B (zh) 一种部分耗尽绝缘体上硅的体接触结构及其制作方法
KR100405450B1 (ko) 포켓형 접합층 구조를 가지는 dmos 트랜지스터 및그 제조 방법
KR20050000001A (ko) 반도체소자 및 그 제조방법
JPH0697447A (ja) 絶縁ゲート半導体装置
CN113594161A (zh) 半导体器件及其制作方法
JPH0766407A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171103

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171103

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20190626

CF01 Termination of patent right due to non-payment of annual fee