CN101261949A - 评估键合晶片的方法 - Google Patents

评估键合晶片的方法 Download PDF

Info

Publication number
CN101261949A
CN101261949A CNA2008100856030A CN200810085603A CN101261949A CN 101261949 A CN101261949 A CN 101261949A CN A2008100856030 A CNA2008100856030 A CN A2008100856030A CN 200810085603 A CN200810085603 A CN 200810085603A CN 101261949 A CN101261949 A CN 101261949A
Authority
CN
China
Prior art keywords
wafer
active layer
etching
oxide
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100856030A
Other languages
English (en)
Other versions
CN100592489C (zh
Inventor
村上贤史
森本信之
本山民雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN101261949A publication Critical patent/CN101261949A/zh
Application granted granted Critical
Publication of CN100592489C publication Critical patent/CN100592489C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Abstract

一种无需绝缘膜而通过直接键合活化层晶片和支持衬底晶片并减薄活化层晶片所形成的键合晶片用包含下列步骤的方法进行评估：从键合晶片中的活化层表面上除去自生氧化物；用对构成晶片的材料的蚀刻速率快于对所述材料氧化物的蚀刻速率的蚀刻液体使键合晶片经受蚀刻以除去至少整个活化层；并检测通过蚀刻露出的岛状氧化物以测得岛状氧化物的数量和尺寸，其中进行所述蚀刻以满足T≤X≤T+500nm的关系，其中T是活化层厚度(nm)，X是蚀刻深度(nm)。

Description

评估键合晶片的方法
技术领域
[0001]本发明涉及一种评估键合晶片(bonded wafer)的方法，所述键合晶片无需使用绝缘膜而通过直接键合活化层晶片(wafer for active layer)和支持衬底晶片(wafer for support substrate)并减薄活化层晶片形成。
背景技术
[0002]近来，具有通过在氧化物膜上形成硅层或所谓的活化层的SOI结构的半导体衬底适用于器件加速运行且能耗低、耐压性好、环境耐性优异等等，以致于它们用作电子器件中高性能LSI用的晶片。特别是需要生产具有与半导体器件的高集成化相适应的更高品质键合晶片，因此，相对于常规的SOI晶片，越来越需要通过减薄隐埋氧化物膜厚度(例如，厚度约为20nm)来生产键合晶片。
[0003]此外，作为用于后代低能耗器件的晶片，述及了一种新型键合晶片，其通过使用HF液体等从活化层晶片和支持衬底晶片的表面除去氧化物膜，并且无需使用该氧化物膜而直接键合这些晶片，然后减薄用作活化层的晶片来形成，如同例如在JP-A-H05-211128中公开的那样。注意到这种键合晶片在生产过程的简化和混合晶体取向衬底的性能提高方面是有益的晶片。
[0004]然而，如上所述无需绝缘膜而通过直接键合所形成的键合晶片存在以下问题，即在键合晶片的生产步骤中，晶片表面上的自生氧化物(nativeoxide)或水会局部聚合形成岛状氧化物，所述岛状氧化物部分保留在键合界面中。这种氧化物的存在导致器件特性劣化并形成在器件生产步骤中引起缺陷的晶核以降低芯片产率等。
[0005]因此，当无需绝缘膜而通过直接键合生产键合晶片时，需要尽可能地抑制氧化物在键合界面中形成，而且，研发检测易于在键合晶片的键合界面中产生的岛状氧化物的方法也是重要的主题。
发明内容
[0006]因此，本发明的目的之一是提供评估键合晶片的方法，其中易于在键合界面中产生的岛状氧化物的数量和尺寸能够在键合晶片的缺陷评估中加以检测，所述键合晶片是无需绝缘膜而通过直接键合活化层晶片和支持衬底晶片并减薄活化层晶片形成的。
[0007]本发明人为解决上述问题已经做了各种研究并发现，在无需绝缘膜而通过直接键合活化层晶片和支持衬底晶片所形成的键合晶片中，通过用对构成晶片的材料的蚀刻速度快于对所述材料氧化物的蚀刻速度的蚀刻液体进行蚀刻，将自生氧化物从键合晶片中的活化层表面除去，然后至少整个活化层被除去，由此构成晶片的材料被首先除去以使岛状氧化物的轮廓清楚，因此能够检测出该岛状氧化物存在或不存在，此外，可以在表面上所暴露的岛状氧化物通过过度蚀刻而微型化之前调整蚀刻深度到一定程度而精确地检测岛状氧化物的数量和尺寸，因此完成本发明。
[0008]为了实现上述目的，本发明的概述和如下：
(1)一种评估通过无需绝缘膜直接键合活化层晶片和支持衬底晶片并减薄活化层晶片所形成的键合晶片的方法，包括以下步骤：从键合晶片中的活化层表面上除去自生氧化物；用对构成晶片的材料的蚀刻速率快于对所述材料氧化物的蚀刻速率的蚀刻液体使键合晶片经受蚀刻以除去至少整个的活化层；检测通过蚀刻露出的岛状氧化物以测得岛状氧化物的数量和尺寸，其中进行所述蚀刻以满足T≤X≤T+500nm的关系，其中T是活化层厚度(nm)，X是蚀刻深度(nm)。
[0009](2)一种根据条款(1)的评估键合晶片的方法，其中蚀刻步骤的进行是通过预先掌握用于蚀刻的蚀刻液体的种类、浓度和温度，然后根据对构成晶片材料和其氧化物的蚀刻速率计算出合适的蚀刻时间以使得蚀刻深度X在T≤X≤T+500nm的范围内。
[0010](3)一种根据条款(1)或(2)评估键合晶片的方法，其中蚀刻液体是氢氧化四甲铵、KOH或NaOH的碱性液体。
[0011]根据本发明，评估通过无需绝缘膜直接键合活化层晶片和支持衬底晶片并减薄活化层晶片所形成的键合晶片的方法包括以下步骤：从键合晶片中的活化层表面上除去自生氧化物；用对构成晶片的材料的蚀刻速率快于对所述材料氧化物的蚀刻速率的蚀刻液体使键合晶片经受蚀刻以除去至少整个活化层；检测通过蚀刻露出的岛状氧化物，其中进行蚀刻以满足T≤X≤T+500nm的关系，其中T是活化层厚度(nm)，X是蚀刻深度(nm)，由此能够检测出键合界面处岛状氧化物的数量和尺寸。
附图说明
[0012]图1是例示本发明的评估键合晶片方法的步骤的流程图。
图2图示了当氢氧化四甲铵用作蚀刻液体时浓度和蚀刻速率之间的关系，其中图2(a)显示了氢氧化四甲铵的浓度和硅的蚀刻速率之间的关系，图2(b)显示了氢氧化四甲铵的浓度和氧化物的蚀刻速率之间的关系，图2(c)显示氢氧化四甲铵的温度和硅的蚀刻速率之间的关系，图2(d)显示了氢氧化四甲铵的温度和氧化物的蚀刻速率之间的关系。
图3图示了在蚀刻具有150nm厚度活化层的键合晶片中蚀刻深度和岛状氧化物尺寸之间的关系。
图4是在聚光灯(collecting lamp)下观察到的用本发明的蚀刻方法除去活化层后露出的岛状氧化物的光学显微照片。
图5图示了实施例1中测得的蚀刻深度和岛状氧化物尺寸之间的关系。
图6图示了实施例2中测得的蚀刻深度和岛状氧化物尺寸之间的关系。
具体实施方式
[0013]结合附图对本发明的评估键合晶片的方法加以说明。
[0014]图1是例示本发明的评估键合晶片方法中步骤的流程图。
[0015]本发明的评估方法是用于评估键合晶片的方法，所述键合晶片通过无需绝缘膜直接键合活化层晶片和支持衬底晶片并减薄活化层晶片形成。具体如图1所示，该评估方法包括：用例如0.5％HF液体(图1(b))从键合晶片(图1(a))的活化层2的表面上除去自生氧化物(native oxide)3的步骤(自生氧化物去除步骤)；用对构成晶片的材料如硅的蚀刻速率快于对所述材料氧化物如SiO2的蚀刻速率的蚀刻液体使键合晶片经受蚀刻以除去至少整个活化层(图1(c))的步骤(除去活化层的蚀刻步骤)；以及检测通过蚀刻暴露出的岛状氧化物的步骤(图1(d))(岛状氧化物检测步骤)。
[0016](自生氧化物去除步骤)
如图1(b)所示，自生氧化物去除步骤是用例如0.5％HF液体通过蚀刻除去形成在键合晶片1(图1(a))的活化层2的表面上的自生氧化物3的步骤。用于蚀刻的HF液体的浓度不用特别限制，但优选0.5-5％。此外，处理时间取决于自生氧化物的厚度和HF液体的浓度，但优选0.5-10分钟。
[0017](除去活化层的蚀刻步骤)
如图1(c)所示，除去活化层的蚀刻步骤是用对构成晶片的材料例如硅的蚀刻速率快于对所述材料氧化物例如SiO2的蚀刻速率的蚀刻液体进行蚀刻以除去至少整个活化层2的步骤。图2图示了当氢氧化四甲铵(TMAH)用作蚀刻液体实例时的蚀刻速率，其中图2(a)表示在液体温度为70℃时氢氧化四甲铵(TMAH)的浓度和硅的蚀刻速率之间的关系，图2(b)表示在液体温度为70℃时氢氧化四甲铵的浓度和二氧化硅的蚀刻速率之间的关系，图2(c)表示当TMAH的浓度为8％时蚀刻温度和硅的蚀刻速率之间的关系，图2(d)表示当TMAH的浓度为8％时蚀刻温度和二氧化硅的蚀刻速率之间的关系。由图2(a)-(d)可以理解，硅的蚀刻速率是二氧化硅的蚀刻速率的数千倍大。事实上，当用蚀刻液体例如氢氧化四甲铵蚀刻键合晶片时，均由硅构成的活化层2和支持衬底5以较快的蚀刻速率除去，而岛状氧化物4以较慢的蚀刻速率蚀刻，以致如图2(c)所示该氧化物基本上没有被蚀刻除去而保留下来。因此，在后面的岛状氧化物检测步骤中检测分散的岛状氧化物变得容易。
[0018]此外，需要进行活化层的蚀刻以满足T≤X≤T+500nm的关系，其中T是活化层厚度(nm)，X是蚀刻深度(nm)。因为已知的是，无需绝缘膜而通过直接键合活化层和支持衬底所形成的键合晶片中的键合界面处存在的岛状氧化物对器件有不利影响，所以发明人已经注意到，确认岛状氧化物存在或不存在是必要的，且进一步地重要的是，就掌握器件受影响的区域而言不但要确定岛状氧化物的数量而且要确定其尺寸，以及对能检测岛状氧化物尺寸的方法进行各种研究。因而，已经明白，产生在键合界面的岛状氧化物的精确数量和尺寸能通过调整蚀刻深度以满足T≤X≤T+500nm关系来确定，其中T是活化层厚度(nm)，X是蚀刻深度(nm)。
[0019]将蚀刻深度限制到范围T≤X≤T+500nm的理由是如下事实：如果蚀刻深度小于活化层厚度(X＜T)，蚀刻就不能达到键合界面，要确定的岛状氧化物就不能暴露出来，而如果蚀刻深度超过活化层厚度加上500nm的总厚度(X＞T+500)，那么岛状氧化物则通过蚀刻而微型化，从而不能确定精确的尺寸。图3图示了当厚度150nm的键合晶片用含8％羟化四甲铵的蚀刻液体蚀刻时，蚀刻深度和存在于键合界面的一种岛状氧化物的尺寸之间的关系，从中可以理解，当蚀刻深度低于150nm时，活化层仍然被蚀刻，而岛状氧化物还没有暴露出来，因此不能确定该氧化物的尺寸，而当蚀刻深度超过650nm时，岛状氧化物的尺寸变小，但是岛状氧化物的尺寸在蚀刻深度为150nm至650nm之间时不变。
[0020]进一步地，蚀刻步骤的进行优选通过预先掌握用于蚀刻的蚀刻液体的种类、浓度和温度，然后根据对构成晶片的材料和其氧化物的蚀刻速率来计算合适的蚀刻时间，以使得蚀刻深度X在T≤X≤T+500nm的范围内。因为蚀刻时间由蚀刻液体的种类、浓度和温度决定，所以预先存储各种液体在各种浓度和温度下的蚀刻速率数据，在实际蚀刻中所需的蚀刻时间通过反复核对实际蚀刻条件与储存的数据来计算。当用这种方法进行蚀刻时，所需的蚀刻量可以用时间来控制，因此蚀刻深度可以很容易地调整到T≤X≤T+500nm的范围。此外，当与构成晶片的材料相同的材料被同时蚀刻以作为指示器来确定该指示器的蚀刻深度在合适范围内时，蚀刻量能进一步稳妥地掌握。
[0021]此外，作为用于蚀刻步骤供除去活化层的蚀刻液体优选是氢氧化四甲铵、KOH或NaOH的碱溶液。在使用不同于上述液体的蚀刻溶液时，岛状氧化物的检测是困难的，因为硅和氧化物的蚀刻速率没有差别，或者因为对硅的蚀刻速率太快而使得硅部分被过度蚀刻，以致不能进行合适的评估。
[0022](岛状氧化物检测步骤)
如图1(d)所示，岛状氧化物的检测步骤是检测通过蚀刻产生的岛状氧化物4的步骤。检测手段没有特别地限定，只要它能确定岛状氧化物的数量和尺寸即可。一般说来，岛状氧化物的数量通过在聚光灯下目视观察、用光学显微镜观察、或用表面杂质检查装置(surface foreign inspecting device)等观察键合晶片的外观而测得，而岛状氧化物的尺寸通过用光学显微镜或电子显微镜观察而测得。观察结果示于图4中。其他可用的检测手段是电子探针微观分析器(EPMA)、和扫描分析电子显微镜(SEM-EDX)等。
[0023]虽然上述仅对本发明的实施方案进行了说明，但在本发明的范围内可添加各种改变。
[0024]实施例1
在本实施例中，两个300mm尺寸、晶体取向(100)的硅晶片分别用作活化层晶片和支持衬底晶片。离子注入层通过注入氢离子在活化层晶片的内侧形成。之后，活化层晶片在离子注入表面处直接键合到支持衬底晶片上而无需采用氧化物膜，使其经受剥落热处理以在充当剥落面的离子注入层处部分剥落活化层晶片。剥落之后，活化层表面上的损坏部分的除去和平面化通过热处理进行，以制备用于评估具有150nm活化层厚度的无绝缘膜键合晶片的样品。
[0025]实施例2
在本实施例中，具有300mm尺寸和晶体取向(110)的硅晶片作为活化层晶片直接键合到作为支持衬底晶片的具有300mm尺寸和晶体取向(100)的硅晶片上而无需使用氧化物膜，然后使其经受1200℃热处理以提高键合力。之后，活化层晶片通过研磨、抛光和蚀刻减薄，进一步地，活化层表面上损坏部分的除去和平面化是通过热处理进行以制备供评估具有1000nm活化层厚度的无绝缘膜键合晶片的样品。
[0026](评估方法)
因此得到的评估样品用5％的HF水溶液清洗10分钟以自其表面上除去自生氧化物膜，然后在活化层的表面用8％的氢氧化四甲铵(TMAH)水溶液进行蚀刻处理。在实施例1的样品中，从活化层表面往下蚀刻每50nm深度，以用光学显微镜(20-1000倍率)测量岛状氧化物的数量和尺寸。在实施例2的样品中，从800nm的位置(对应于先前从活化层表面蚀刻掉的深度)蚀刻每100nm深度，以用光学显微镜(20-1000倍率)测量岛状氧化物的数量和尺寸。针对实施例1和2的样品，蚀刻深度和岛状氧化物的数量和尺寸所测量的结果分别显示于表1和2中，这种结果的图形显示于图5和6中。
[0027]表1实施例1的测量结果(岛状氧化物的数量和尺寸)
  蚀刻深度(nm)  岛状氧化物的数量(氧化物/cm2)   岛状氧化物的平均尺寸(μm)
  1   0  -   -
  2   50  -   -
  3   100  -   -
  4   150  17.5   720
  5   200  17.5   720
  6   250  17.5   720
  7   300  17.5   720
  8   350  17.5   720
  9   400  17.5   720
  10   450  17.5   720
  11   500  17.5   720
  12   550  17.5   720
  13   600  17.5   720
  14   650  17.5   720
  15   700  17.5   720
  16   750  17.5   715
  17   800  17.5   715
  18   850  17.5   715
  19   900  17.5   710
  20   950  17.5   710
  21   1000  17.5   700
[0028]表2实施例2的测量结果(岛状氧化物的数量和尺寸)
蚀刻深度(nm)  岛状氧化物的数量(氧化物/cm2)   岛状氧化物的平均尺寸(μm)
  1 0  -   -
  2 800  -   -
  3 900  -   -
  4 1000  7.7   100
  5 1100  7.7   100
  6 1200  7.7   100
  7 1300  7.7   100
  8 1400  7.7   100
  9 1500  7.7   100
  10 1600  7.7   100
  11 1700  7.7   95
  12 1800  7.7   95
  13 1900  7.7   90
  14 2000  7.7   85
  15 2100  7.5   80
  16 2200  7.2   75
[0029]如表1和2的结果所见，当蚀刻深度变得与活化层厚度相同时，能够确认存在于键合晶片的键合界面中的岛状氧化物是否存在和其尺寸。此外，可以明白，岛状氧化物的数量和尺寸是不变的且为常数，直到在实施例1中蚀刻深度达到活化层厚度加550nm和在实施例2中达到活化层厚度加600nm，但是当蚀刻深度超过上述总值时，岛状氧化物的数量和尺寸变小。
[0030]根据本发明，能通过评估键合晶片的方法来检测在键合界面处岛状氧化物的数量和尺寸，所述晶片无需绝缘膜而通过直接键合活化层晶片和支持衬底晶片并随后减薄活化层晶片形成，该方法包括以下步骤：从键合晶片中的活化层表面上除去自生氧化物；用对构成晶片的材料的蚀刻速率快于对所述材料氧化物的蚀刻速率的蚀刻液体使键合晶片经受蚀刻以除去至少整个活化层；检测通过蚀刻露出的岛状氧化物，其中进行蚀刻以满足T≤X≤T+500nm的关系，其中T是活化层厚度(nm)，X是蚀刻深度(nm)。

Claims (3)

1、一种评估无需绝缘膜而通过直接键合活化层晶片和支持衬底晶片并减薄活化层晶片所形成的键合晶片的方法，包括以下步骤：从键合晶片中的活化层表面上除去自生氧化物；用对构成晶片的材料的蚀刻速率快于对所述材料氧化物的蚀刻速率的蚀刻液体使键合晶片经受蚀刻以除去至少整个活化层；并检测通过蚀刻露出的岛状氧化物以测得岛状氧化物的数量和尺寸，其中进行所述蚀刻以满足T≤X≤T+500nm的关系，其中T是活化层厚度(nm)，X是蚀刻深度(nm)。
2、根据权利要求1所述的评估键合晶片的方法，其中所述蚀刻步骤是通过预先掌握用于蚀刻的蚀刻液体的种类、浓度和温度，然后根据对构成晶片的材料和其氧化物的蚀刻速率计算出合适的蚀刻时间来进行，以使得蚀刻深度X在T≤X≤T+500nm的范围内。
3、根据权利要求1或2所述的评估键合晶片的方法，其中所述蚀刻液体是氢氧化四甲铵、KOH或NaOH的碱性液体。
CN200810085603A 2007-03-05 2008-03-05 评估键合晶片的方法 Active CN100592489C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007054480 2007-03-05
JP2007054480A JP5256625B2 (ja) 2007-03-05 2007-03-05 貼り合わせウェーハの評価方法

Publications (2)

Publication Number Publication Date
CN101261949A true CN101261949A (zh) 2008-09-10
CN100592489C CN100592489C (zh) 2010-02-24

Family

ID=39472492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810085603A Active CN100592489C (zh) 2007-03-05 2008-03-05 评估键合晶片的方法

Country Status (7)

Country Link
US (1) US7799655B2 (zh)
EP (1) EP1968102B1 (zh)
JP (1) JP5256625B2 (zh)
KR (1) KR100969190B1 (zh)
CN (1) CN100592489C (zh)
SG (1) SG145662A1 (zh)
TW (1) TWI390593B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105651582A (zh) * 2015-12-30 2016-06-08 芜湖东旭光电装备技术有限公司 一种玻璃针状缺陷反射电镜样品的制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3916760A1 (en) * 2020-05-28 2021-12-01 Imec VZW A method for producing an undercut in a 300 mm silicon-on-insulator platform

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
JPH0719738B2 (ja) * 1990-09-06 1995-03-06 信越半導体株式会社 接合ウェーハ及びその製造方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH0878298A (ja) * 1994-09-09 1996-03-22 Mitsubishi Materials Corp シリコン半導体ウェーハ及びその製造方法
US5888906A (en) * 1996-09-16 1999-03-30 Micron Technology, Inc. Plasmaless dry contact cleaning method using interhalogen compounds
JPH1154579A (ja) * 1997-07-31 1999-02-26 Sumitomo Metal Ind Ltd 半導体基板の評価方法
JP2000031225A (ja) * 1998-07-13 2000-01-28 Sumitomo Metal Ind Ltd 半導体基板の欠陥評価方法
US7111629B2 (en) * 2001-01-08 2006-09-26 Apl Co., Ltd. Method for cleaning substrate surface
US20030119278A1 (en) * 2001-12-20 2003-06-26 Mckinnell James C. Substrates bonded with oxide affinity agent and bonding method
JP3760468B2 (ja) * 2002-04-23 2006-03-29 信越半導体株式会社 シリコン基板の評価方法
WO2004006303A2 (en) * 2002-07-02 2004-01-15 Applied Materials, Inc. Method for fabricating an ultra shallow junction of a field effect transistor
US7153757B2 (en) * 2002-08-29 2006-12-26 Analog Devices, Inc. Method for direct bonding two silicon wafers for minimising interfacial oxide and stresses at the bond interface, and an SOI structure
US6818565B1 (en) * 2002-09-24 2004-11-16 Taiwan Semiconductor Manufacturing Company Gate insulator pre-clean procedure
JP2004327595A (ja) * 2003-04-23 2004-11-18 Sumitomo Mitsubishi Silicon Corp ピンホール欠陥の評価方法
TWI228789B (en) * 2004-01-20 2005-03-01 Ind Tech Res Inst Method for producing dielectric layer of high-k gate in MOST
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
JP4977999B2 (ja) * 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
KR20080073584A (ko) * 2007-02-06 2008-08-11 주식회사 하이닉스반도체 실리콘 웨이퍼의 표면 검사 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105651582A (zh) * 2015-12-30 2016-06-08 芜湖东旭光电装备技术有限公司 一种玻璃针状缺陷反射电镜样品的制作方法
CN105651582B (zh) * 2015-12-30 2018-09-14 芜湖东旭光电装备技术有限公司 一种玻璃针状缺陷反射电镜样品的制作方法

Also Published As

Publication number Publication date
EP1968102B1 (en) 2011-07-27
EP1968102A2 (en) 2008-09-10
SG145662A1 (en) 2008-09-29
US7799655B2 (en) 2010-09-21
TW200842935A (en) 2008-11-01
JP2008218739A (ja) 2008-09-18
JP5256625B2 (ja) 2013-08-07
US20080220589A1 (en) 2008-09-11
TWI390593B (zh) 2013-03-21
CN100592489C (zh) 2010-02-24
KR20080081860A (ko) 2008-09-10
KR100969190B1 (ko) 2010-07-14
EP1968102A3 (en) 2009-09-09

Similar Documents

Publication Publication Date Title
CN101996911B (zh) 对栅氧化层进行失效分析的方法
US8143078B2 (en) Methods for monitoring the amount of contamination imparted into semiconductor wafers during wafer processing
US6716722B1 (en) Method of producing a bonded wafer and the bonded wafer
US4238275A (en) Pyrocatechol-amine-water solution for the determination of defects
CN102496632B (zh) 基于键合基片的超薄硅pin高能粒子探测器及制备方法
CN100592489C (zh) 评估键合晶片的方法
JPH10335402A (ja) 半導体ウェーハの評価方法及び半導体装置の製造方法及びその方法により製造された半導体装置
JP2002076080A (ja) 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法
CN102403248B (zh) 硅抛光片或外延片层错及位错缺陷的无损检测方法
CN112834300A (zh) 金属材料透射电镜薄片样品的制备方法
JP6536502B2 (ja) パーティクルカウンタ校正用ウェーハの作製方法
JPH0862122A (ja) シリコンウェーハの酸素析出欠陥密度評価方法
JPH11145088A (ja) シリコンウェーハを用いた半導体ウェーハ研磨加工の良否評価方法
JP4087345B2 (ja) Ｓｏｉウェーハの結晶欠陥の評価方法
JP4370812B2 (ja) Ｓｏｉウェーハの検査方法
JP5347309B2 (ja) Ｓｏｉウェーハの評価方法およびｓｏｉウェーハの製造方法
JPH1174493A (ja) Ｓｏｉウエーハの欠陥検査方法
TW559978B (en) Determining method of removal thickness and removal rate for wafer
Korchnoy Investigation of choline hydroxide for selective silicon etch from a gate oxide failure analysis standpoint
JP2006080339A (ja) 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置
JP2004327595A (ja) ピンホール欠陥の評価方法
KR101000252B1 (ko) 웨이퍼의 표면손상 평가방법
CN117497405A (zh) 用于检测硅片损伤层的检测液及其应用
JPH10112486A (ja) 半導体ウェハの酸化膜耐圧特性の測定方法
KR100571571B1 (ko) 초음파 현미경을 이용한 에스오아이 웨이퍼의 결함 평가방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant