CN101277379A - 影像信号处理装置和影像信号处理方法 - Google Patents
影像信号处理装置和影像信号处理方法 Download PDFInfo
- Publication number
- CN101277379A CN101277379A CNA2007101691774A CN200710169177A CN101277379A CN 101277379 A CN101277379 A CN 101277379A CN A2007101691774 A CNA2007101691774 A CN A2007101691774A CN 200710169177 A CN200710169177 A CN 200710169177A CN 101277379 A CN101277379 A CN 101277379A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- pixel
- related side
- correlation
- symmetrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0229—De-interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
Abstract
本发明提供影像信号处理装置和影像信号处理方法,该装置包括第1相关检测部,对于分别位于输入影像信号的2根实线上的像素对的每个,求出将内插到2根实线间的内插行上的内插像素作为中心、点对称配置的对称像素对的相关值;第2相关检测部,对分别位于输入影像信号的2根实线上的像素对的每个,求出位于与对称像素对的方向平行的方向上的1个以上的各平行像素对以及各对称像素对的相关值;相关方向判定部,判定出基于来自第1相关检测部的相关值的相关方向和基于来自第2相关检测部的相关值的相关方向中某个作为生成内插像素时采用的像素对的方向即相关方向;内插像素生成部,采用相关方向判定部的判定结果的像素对生成内插像素的像素信号。
Description
相关申请的交叉参考
本申请基于2006年9月27日提交的在先的日本专利申请号2006-263197,并且要求其优先权,在此以参考的方式包含其全部内容。
技术领域
本发明涉及在用于将隔行扫描方式的影像信号向逐行扫描方式的影像信号进行扫描线变换的扫描线内插电路等中适用的影像信号处理装置以及影像信号处理方法。
背景技术
在等离子体显示装置和液晶显示装置等中,构成与多根扫描线和数据线的交点相对应矩阵状地设置像素的矩阵显示装置。在矩阵显示装置中,通过按照每根扫描线依次显示以像素为单位的影像信息来进行图像显示。
在这样的矩阵显示装置中,具有分辨率比输入影像信号的分辨率高的显示画面。此时,采用通过在基于输入的影像信号的扫描线之间设定内插行,在内插行上生成内插像素,从而实现画质提高的扫描线内插电路。
作为扫描线内插电路,根据内插行的上下行的像素的平均值,生成内插像素。但是,在这种内插方法中,有时因图样缘故,生成斜线看起来呈锯齿状的、所谓边缘不整齐明显的图像。
因此,在特开2003-230109号公报中,提出了下述行扫描线内插电路,其为了防止倾斜边缘的分辨率劣化,对相关高的倾斜方向像素值进行平均化。在该提案中,在内插行的上下行的各像素中,将内插行的内插像素作为中心,将位于点对称的位置上的像素对用于内插。对于这些各个像素对检测相关,将相关最高的像素对的方向判定为是相对于内插像素相关高的像素的方向(相关方向)。然后,利用位于相关方向的2个像素生成内插像素。
但是,有时对于较细的倾斜线状图样部分等,不能正确地确定相关方向。例如,用于确定相关方向的像素对位于跨越线状图样的两侧的背景部分。此时,认为如果背景部分的亮度基本相同,则对线状图样内的内插像素求出的相关方向不是线的方向,而是被确定为位于背景上的像素对的方向。于是,线状图样内的内插像素是采用背景的2个像素来进行内插,在线状图样中产生切断、模糊和边缘不整齐。
发明内容
本发明的一种形态的影像信号处理装置的特征在于,具备:第1相关检测部,对于作为分别位于输入影像信号的2根实线上的像素对的、以内插到上述2根实线之间的内插行上的内插像素为中心且点对称地配置的对称像素对的相关值,按照各对称像素对来求取;第2相关检测部,对于作为分别位于上述输入影像信号的2根实线上的像素对的、位于与上述对称像素对的方向平行的方向上的1个以上的平行像素对以及上述对称像素对的相关值,按照各像素对来求取;相关方向判定部,将基于来自上述第1相关检测部的相关值的相关方向和基于来自上述第2相关检测部的相关值的相关方向中的某一个判定为作为在生成上述内插像素时采用的像素对的方向、即相关方向;以及内插像素生成部,使用基于上述相关方向判定部的判定结果的像素对,生成上述内插像素的像素信号。
附图说明
图1是表示本发明的第1实施方式的影像信号处理装置的方框图。
图2是用于说明第1相关检测部20的说明图。
图3是用于说明第2相关检测部30的说明图。
图4是用于说明第2相关检测部30的说明图。
图5是用于说明第2相关检测部30的说明图。
图6是表示本发明的第2实施方式的方框图。
图7是用于说明第2实施方式的动作的说明图。
图8是表示本发明的第3实施方式的方框图。
图9是表示本发明的第4实施方式的方框图。
图10是表示第4实施方式的动作的流程图。
具体实施方式
以下,参考附图,对本发明的实施方式进行详细说明。
<第1实施方式>
图1是表示本发明的第1实施方式的影像信号处理装置的方框图。本实施方式是用于扫描线内插电路的例子。
在图1中,将影像信号输入至输入端子1。将该输入影像信号给予线存储器12。线存储器12存储输入的1行(水平周期)大小的影像信号。线存储器12的输入输出是1行前后的影像信号。将来自输入端子11的输入影像信号和来自线存储器12的影像信号提供给第1和第2相关检测部20、30以及水平高频检测电路35。
为了选择生成内插行上的内插对象的像素(内插像素)时使用的像素对,第1相关检测部20检测和内插像素的相关高的像素对。即第1相关检测部20求出在内插行的上下行(实线)的各像素中,将内插像素作为中心,位于点对称的位置上的各像素对的相关。
对称像素选择电路21具有未图示的存储器,保持在输入的2行的各像素的影像信号(像素信号)中,关于内插像素点对称的位置上的像素信号,输出至相关值计算电路22。
图2是用于说明第1相关检测部20的说明图。在图2中,水平线A、B表示图像的邻接的2行。标记o表示像素位置。水平线P表示内插行,内插行P上的像素P0表示想要生成的内插像素。
第1相关检测部20将内插像素P0作为中心,设定规定的相关方向候补。图2示出的例子是,采用7个像素×2行的像素,将7个方向(L1~L7)作为相关方向候补。第1相关检测部20的对称像素选择电路21保持相关方向检测范围内的各像素信号,将内插像素P0作为中心,分别选择点对称的像素对(A1,B7),(A2,B6),…(A7,B1),将各像素对的像素信号输出至相关值计算电路22。相关值计算电路22分别计算各像素对的相关值。相关值计算电路22将求出的相关值输出至相关方向判定部40。
以往,在由第1相关检测部20求出的各相关值中,将基于给予了最高相关值的像素对的相关方向候补判定为相关方向,利用位于该相关方向的2个像素生成内插像素。
与此相对的是,在本实施方式中,相关方向判定部40不仅利用第1相关检测部20的输出,还利用第2相关检测部30的输出。第2相关检测部30利用位于和第1相关检测部20使用的各像素对的方向平行的方向上的像素对,执行相关方向的检测。
图3至图5是用于说明第2相关检测部30的说明图。在图3至图5中,水平线A、B、P以及各像素表示和图2相同的行以及像素。
第2相关检测部30的对称以及平行像素选择电路31,与对称像素选择电路21同样地选择关于内插像素点对称的位置上的像素对,作为用于求取相关方向的像素对。而且,对称以及平行像素选择电路31选择在与选择出的点对称的位置上的像素对的方向平行的方向上所处的1个以上的像素对。即,对称以及平行像素选择电路31将相对于关于内插像素点对称的位置上的各像素分别在同一方向上偏离同一距离大小的像素作为相关方向检测时使用的像素对。
此时,第2相关检测部30设定数量比第1相关检测部20少的相关方向候补,作为设定的相关方向候补。图3至图5示出的例子是,利用5个像素×2行的像素,从3个相关方向候补中检测出1个。
在图3至图5的例子中,对称以及平行像素选择电路31设定3个方向作为相关方向候补,选择设定的3个方向的相关判定时采用的像素对。即如图3所示,对称以及平行像素选择电路31在选择对称像素对(A4,B4)作为用于检测垂直的相关方向候补的像素对的同时,相对于该像素对的方向L4,设定平行的2个方向M4,N4,选择这些方向上的像素对(A3,B3),(A5,B5)作为平行像素对。另外,如图4所示,对称以及平行像素选择电路31在选择对称像素对(A3,B5)作为用于检测左倾斜的相关方向候补的像素对的同时,相对于该像素对的方向L3,设定平行的2个方向M3,N3,选择这些方向上的像素对(A2,B4),(A4,B6)作为平行像素对。进而,如图5所示,对称以及平行像素选择电路31在选择对称像素对(A5,B3)作为用于检测右倾斜的相关方向候补的像素对的同时,相对于该像素对的方向L5,设定平行的2个方向M5,N5,选择这些方向上的像素对(A4,B2),(A6,B4)作为平行像素对。
而且,在图3至图5的例子中,对称以及平行像素选择电路31设定3个像素对,作为检测的相关方向候补,但显然也可以设定4个以上的像素对。对称以及平行像素选择电路31将选择出的各像素对的像素信号输出至相关值计算电路32。相关值计算电路32分别计算各像素对的相关值。相关值计算电路22将求出的相关值输出至相关方向判定部40。
相关方向判定部40具有保存来自相关值计算电路22、32的各像素对的相关值的存储部。相关方向判定部40比较来自相关值计算电路22的各相关值之间,将基于相关值最小的像素对的相关方向候补判定为是由第1相关检测部20求出的相关方向。而且,相关方向判定部40针对各相关方向候补的每一个,求基于来自相关值计算电路32的相关值中的同一相关方向候补的3个像素对的相关值之和,将相关值之和最小的相关方向候补判定为由第2相关检测部30求出的相关方向。相关方向判定部40将由第1相关检测部20求出的相关方向和由第2相关检测部30求出的相关方向中的任何一个作为相关方向的判定结果输出至相关方向决定部41。
由第1相关检测部20求出的相关方向是从多个相关方向候补中选择出来的,具有高精度。另一方面,由第2相关检测部30求出的相关方向是从很少的相关方向候补中,通过对于1个相关方向候补利用多个像素对的计算求出的,误判定少。即,本实施方式的相关方向判定部40能够选择是高精度地还是没有误判定地求出相关方向。
例如,相关方向判定部40能够根据水平高频检测电路35的检测结果,选择由第1相关检测部20求出的相关方向和由第2相关检测部30求出的相关方向并输出。
在水平高频检测电路35中,输入内插行的前后的影像信号。水平高频检测电路35检测内插行前后的行的水平高频分量。水平高频检测电路35关于在第1和第2相关检测部20、30中为了相关方向检测而选择的像素,求出水平高频分量。水平高频检测电路35将求出的各水平高频分量和规定的阈值相比较,根据规定阈值以上的水平高频分量的个数,判定相关方向候补的像素是否包含在水平高频分量区域中。水平高频检测电路35将判定结果供给相关方向判定部40。
而且,水平高品分量区域是水平频率高的区域,例如,象叶片茂的图样和细枝的图样部分等,在仅仅采用对称像素对的相关值计算时,容易产生相关方向的误判定。
相关方向判定部40被提供水平高频检测电路35的判定结果,在由第1相关检测部20求出的相关方向的像素对包含在水平高频分量区域中时,选择基于第2相关检测部30的相关方向,并输出至相关方向决定部41。另外,在由第1相关检测部20求出的相关方向的像素对不包含在水平高频分量区域中时,相关方向判定部40选择基于第1相关检测部20的相关方向,输出至相关方向决定部41。
相关方向决定部41根据基于相关方向判定部40的相关方向的判定结果,决定生成内插像素时采用的像素对。即、相关方向决定部41将相关方向上的像素对决定为生成内插象素时采用的像素对。相关方向决定部41对内插像素生成电路42指定生成内插象素时采用的像素对。内插像素生成电路42具有存储内插行的前后行的影像信号的未图示的存储部。内插像素生成电路42通过采用被指定的象素对的规定的运算、例如平均运算,生成内插象素。内插像素生成电路42将生成的内插象素作为内插信号输出至输出端子43。
下面,对这样构成的实施方式的动作进行说明。
经由输入端子11被输入,输入影像信号在线存储器12中延迟1个水平周期。将来自输入端子11的影像信号和线存储器12的输出供给第1和第2相关检测部20、30。
第1相关检测部20的对称象素选择电路21选择内插象素的对称象素对,将该象素信号输出至相关值计算电路22。第1相关检测部20选择例如图2的7个相关方向候补的象素对。相关值计算电路22对各相关方向候补的象素对的每个求相关值,将计算结果输出至相关方向判定部40。相关方向判定部40使给予来自相关值计算电路22的相关值中最小的相关值的相关方向候补为基于第1相关检测部20的相关方向。
第2相关检测部30的对称以及平行象素选择电路31选择内插象素的对称象素对,并且从选择出的象素对的各象素中选择在同一方向上离开同一距离的象素,作为平行象素对。例如,如图3至图5所示,对称以及平行象素选择电路34选择3个相关方向候补上的3个象素对。对称以及平行象素选择电路34将选择出的各象素对的象素信号输出至相关值计算电路32。相关值计算电路32为各相关方向候补的象素对的每个求相关值,将计算结果输出至相关方向判定部40。相关方向判定部40对每个相关方向候补将来自相关值计算电路32的相关值相加,将和最小的相关方向候补作为基于第2相关检测部30的相关方向。
另一方面,也将内插行前后的行的影像信号供给水平高频检测电路35。水平高频检测电路35对于第1和第2相关检测部20、30为了检测相关方向而选择出的各象素对检测水平高频分量。水平高频检测电路35将求出的各水平高频分量和规定的阈值相比较,根据规定的阈值以上的水平高频分量的个数,判定相关方向候补的象素是否包含在水平高频分量区域中。水平高频检测电路35将判定结果供给相关方向判定部40。
相关方向判定部40根据水平高频检测电路35的判定结果,判定由第1相关检测部20求出的相关方向的像素对是否包含在水平高频分量区域中。在由第1相关检测部20求出的相关方向的像素对包含在水平高频分量区域中时,相关方向判定部40选择基于第2相关检测部30的相关方向,在除此以外的情况下,选择基于第1相关检测部20的相关方向。
如上所述,在内插象素是细枝的图样内的象素时,如果在相关方向判定中仅仅采用第1相关检测部20的检测结果,则存在下述情况、即选择基于背景的图样部分的象素对的相关方向候补作为相关方向。此时,因为该图样部分被判定为高频分量区域,所以相关方向判定部40选择第2相关检测部30的相关方向。即、能够防止根据背景部分的象素对生成内插象素。
第2相关检测部30根据包含内插象素的线上的象素以及与包含内插象素的线平行的线上的象素检测各相关方向候补的相关。因此,在内插象素是枝的图样内的象素的场合,从枝延伸的方向极大地偏离的方向的相关方向候补的相关值之和变小的可能性低,和图样的枝延伸的方向接近的方向的相关方向候补的相关值之和变小的可能性高。即,相关方向判定部40利用水平高频检测电路35的判定结果,选择基于第2相关检测部30的相关方向,从而可以进行误判定少的相关方向的检测。
相关方向决定部41根据基于相关方向判定部40的相关方向的判定结果,决定生成内插象素时使用的象素对。相关方向决定部41指定在内插象素生成电路42中生成内插象素时采用的象素对。内插象素生成电路42通过采用被指定象素对的规定的运算、例如平均运算,生成内插象素。而且,在选择基于第2相关检测部30的相关方向时,内插像素生成电路42也根据相关方向指定对称象素对的象素对。内插象素生成电路42将生成的内插象素作为内插信号输出。
这样,在本实施方式中,由第1相关检测部高精度地求出生成内插象素时使用的象素对的方向即相关方向,由第2相关检测部没有误判定地求出相关方向。通过由水平高频检测电路判定水平高频分量区域,选择基于第1和第2相关检测部的相关方向中的一个,防止误判定,并且可以生成高精度的内插象素。从而可以利用同一图样内的象素进行内插,在细线状的图样部分等中,也能够不产生切断、模糊、边缘不整齐等地执行内插。
<第2实施方式>
图6是表示本发明的第2实施方式的方框图。在图6中,和图1相同的构成要素采用同一符号,省略说明。
在本实施方式中也采用第1和第2相关检测部20、30。在本实施方式中,通过判定生成的内插信号的可靠性,确定采用第1或者第2相关检测部中的哪个的输出。
取代水平高频检测电路35,本实施方式采用周边象素选择电路55,并且取代相关方向判定部40,采用相关方向判定部50。周边象素选择电路55选择在内插行前后的行的象素中,内插象素周边的象素,将该象素信号输出至相关方向判定部50中。
将第1和第2相关检测部20、30的输出给予相关方向判定部50。相关方向判定部50首先利用第1相关检测部20的输出求出相关方向。相关方向判定部50将依据第1相关判定部20的相关方向的判定结果输出至相关方向决定部41。相关方向决定部41根据相关方向判定部50的判定结果,将基于依据第1相关判定部20的相关方向的象素对指示给内插象素生成电路42。内插象素生成电路42利用所指示的象素对,通过例如平均计算求出象素信号。
在本实施方式中,内插象素生成电路42将这样求出的象素信号作为临时内插象素信号,输出至相关方向判定部50中。相关方向判定部50具有最大值最小值判定部51。将来自周边象素选择电路55的象素信号和临时内插象素信号供给最大值最小值判定部51。最大值最小值判定部51比较内插象素周边的象素信号和临时内插象素信号,判定临时内插象素信号是否是周边象素的象素信号的最大值或者最小值。
在相关方向的判定结果中没有误判定的场合,临时内插象素信号是和周边象素的象素信号较近似的值的可能性高。相反,在临时内插象素信号是较为偏离周边象素的象素信号的值的场合,相关方向的判定结果中存在误判定的可能性高。
基于这一理由,在临时内插象素信号是周边象素的象素信号的最大值或者最小值的场合,相关方向判定部50将基于第2相关检测部30的相关方向作为判定结果输出。另外,在临时内插象素信号不是周边象素的象素信号的最大值或者最小值的场合,相关方向判定部50对内插象素生成电路42给予指示,以将临时内插象素信号作为内插信号输出。
在给予基于第2相关检测部30的相关方向的判定结果的场合,相关方向决定部41将根据该判定结果的象素对输出至内插象素生成电路42。此时,内插象素生成电路42利用新设定的象素对,生成内插象素的象素信号,作为内插信号输出。
接下来,参照图7说明这样构成的实施方式的动作。图7是用于说明周边象素选择电路的选择范围的说明图。在图7中,水平线A,B,P以及各象素表示和图2相同的线和象素。
将各相关方向候补的象素对的相关值从第1和第2相关检测部20、30供给相关方向判定部50。第1相关检测部20的相关方向候补是基于对称象素对的,第2相关检测部30的候补相关方向是基于对称象素对和平行象素对的。
首先,相关方向判定部50从依据第1相关检测部20的相关方向候补中选择1个,作为相关方向的判定结果输出至相关方向决定部41。相关方向决定部41将基于输入的判定结果的象素对输出至内插象素生成电路42。利用内插象素生成电路42中指定的象素对生成象素信号,作为临时内插象素信号输出至相关方向判定部50。
另一方面,也将内插行前后的行的影像信号提供给周边象素选择电路55。周边象素选择电路55选择内插象素的周边象素。图7表示周边象素选择电路55的选择范围。在图7的例子中示出设定以内插象素为中心的5个象素×2行的周边象素选择范围的例子。周边象素选择电路55将周边象素的象素信号输出至相关方向判定部50。
相关方向判定部50比较临时内插象素信号和周边象素的象素信号,判定临时内插象素信号是否是周边象素的象素信号的最大值或者最小值。在临时内插象素信号不是周边象素的象素信号的最大值或者最小值的场合,相关方向判定部50向内插象素生成电路42给予指示,以将临时内插象素信号作为内插信号输出。从而,在这一场合,内插象素生成电路42利用依据基于第1相关检测部20的相关方向的象素对,得到高精度地生成的内插象素。
另一方面,在临时内插象素信号是周边象素的象素信号的最大值或者最小值的场合,相关方向判定部50将基于第2相关检测部30的相关方向的判定结果输出至相关方向决定部41。从而,相关方向决定部41将基于判定结果的象素对指示给内插象素生成电路42,内插象素生成电路42利用指定的对称象素对,生成内插象素的象素信号。这样,在该场合,内插象素生成电路42利用依据基于第2相关检测部30的误判定少的相关方向的象素对,生成内插象素。
这样,本实施方式中,利用依据基于第1相关检测部20的相关方向的象素对生成的临时内插象素信号和周边象素的象素信号相比,选择基于第1和第2相关检测部的相关方向中的一个,能够防止误判定,并且可以生成高精度的内插象素。
而且,相关方向判定部50根据临时内插象素信号是否是周边象素的象素信号的最大值或者最小值,判定在基于第1相关检测部20的相关方向中是否存在误判定,在临时内插象素信号相对于周边象素的象素信号距离规定阈值以上的值的场合,也可以判定为存在误判定。
<第3实施方式>
图8是表示本发明的第3实施方式的方框图。在图8中,和图1相同的构成要素采用同一符号,省略说明。
在本实施方式中也采用第1和第2相关检测部20、30。在本实施方式中,通过判定相关方向的判定结果的可靠性,决定采用第1或者第2相关检测部中的某一个的输出。
取代水平高频检测电路35,本实施方式采用阈值设定电路65,并且取代相关方向判定部40,采用相关方向判定部60。阈值设定电路65设定相对于来自第1和第2相关检测部20、30的相关值的阈值。阈值设定电路65将设定的阈值给予相关方向判定部60。阈值设定电路65作为阈值能够设定多个阈值。例如,阈值设定电路65设定相互不同的第1和第2阈值。
在根据来自的第1和第2相关检测部20、30的相关值求出的相关方向的可靠性高的场合,认为用于决定相关方向的相关值的值非常小。即使是由第1和第2相关检测部20、30求出的最小的相关值,在值较大的场合,也有可能在基于最小的相关值的相关方向上存在误判定。
因此,在本实施方式中,在来自第1和第2相关检测部20、30的最小的相关值为由阈值设定电路65设定的阈值以上的场合,相关方向判定部60使基于该相关值的相关方向的判定结果无效。
例如,阈值设定电路65设定的2个阈值具有第1阈值<第2阈值的关系。此时,在例如来自第1相关检测部20的最小相关值为设定的第1阈值以上的场合,相关方向判定部60将基于第2相关检测部30的相关方向作为判定结果来输出,而且,在来自第2相关检测部30的最小相关值为设定的第2阈值以上的场合,将水平方向同一位置(上下方向(垂直方向))的象素对作为内插象素中设定的判定结果输出。
另外,阈值设定电路65也可以仅仅输出1个阈值。此时,例如在来自第1相关检测部20的最小相关值为设定的阈值以上的场合,相关方向判定部60将基于第2相关检测部30的相关方向作为判定结果输出,相反,在来自第2相关检测部30的最小相关值为设定的阈值以上的场合,将基于第1相关检测部20的相关方向作为判定结果输出。
而且,在来自第1和第2相关检测部20、30的最小的相关值为任何一个设定的阈值以上的场合,相关方向判定部60也可以输出表示基于第1和第2相关检测部20、30的相关方向的判定结果无效的判定结果。此时,相关方向决定部41可以指定内插象素的水平方向同一位置(上下方向(垂直方向))的象素对,作为生成内插象素时使用的对象象素。
另外,在来自第1和第2相关检测部20、30的最小的相关值比任何一个设定的阈值都小的场合,相关方向判定部60将基于第1相关检测部20的相关方向作为判定结果输出。
接下来,对这样构成的实施方式的动作进行说明。
将各相关方向候补的象素对的相关值从第1和第2相关检测部20、30供给至相关方向判定部60。从阈值设定电路65将相对于最小的相关值设定的阈值给予相关方向判定部60。这里,从阈值设定电路65输出第1阈值<第2阈值的2个阈值。
相关方向判定部60判定基于第1和第2相关检测部20、30的最小的相关值是否在第1阈值以上。在最小的相关值小于第1阈值的场合,相关方向判定部60将基于第1相关检测部20得到的相关方向作为判定结果输出。从而,内插象素生成电路42利用根据基于第1相关检测部20的相关方向的象素对,高精度地生成内插象素。
另外,在来自第1和第2相关检测部20、30的相关值中,来自第1相关检测部20的最小的相关值为第1阈值以上且小于第2阈值的场合,相关方向判定部60将基于第2相关检测部30的相关方向的判定结果输出至相关方向决定部41。由此,相关方向决定部41将依据判定结果的象素对指示给内插象素生成电路42,内插象素生成电路42利用指定的对称象素对生成内插象素的象素信号。这样,在这种情况下,内插象素生成电路42利用依据基于第2相关检测部30的误判定少的相关方向的象素对,生成内插象素。
另外,在来自第1和第2相关检测部20、30的最小的相关值中任何一个都在第2阈值以上的场合,相关方向判定部60将表示基于第1和第2相关检测部20、30的相关方向无效的判定结果输出至相关方向决定部41。此时,内插象素生成电路42利用例如和内插象素在同一水平位置的对称象素对,输出内插信号。
这样,在本实施方式中,在来自第1和第2相关检测部20、30的最小的相关值在阈值以上的场合,判定出基于第1和第2相关检测部20、30的相关方向无效。由此,在防止误判定的同时,可以生成高精度的内插象素。
<第4实施方式>
图9是表示本发明的第4实施方式的方框图。在图9中,与图1、图6以及图8相同的构成要件采用同一符号,省略说明。
本实施方式是第1至第3实施方式组合而成的。即,在本实施方式中,具有水平高频检测电路35、周边象素选择电路55以及阈值设定电路65。将来自第1和第2相关检测部20、30的相关值给予相关方向判定部70,利用水平高频检测电路35、周边象素选择电路55以及阈值设定电路65的输出,判定相关方向。
下面,参照图10对这样构成的实施方式的动作进行说明。图10是表示基于相关方向判定部70的相关方向判定处理的一个例子的流程图。
从第1和第2相关检测部20、30将各相关方向候补的象素对的相关值供给至相关方向判定部70。而且,也将水平高频检测电路35的判定结果、来自周边象素选择电路55的象素信号、来自阈值设定电路65的阈值以及来自内插象素生成电路42的临时内插象素信号输入至相关方向判定部70。
相关方向判定部70根据水平高频分量的判定结果、周边象素的象素信号、相对于最小相关值的阈值以及临时内插象素信号中的至少一个判定相关方向。这里,说明的是将第1阈值<第2阈值的2个阈值从阈值设定电路65给予相关方向判定部70。
在来自第1和第2相关检测部20、30的相关值的最小值在第2阈值以上的场合,将从图10的步骤S1~S3中的某一个处理转移到步骤S4。此时,相关方向判定部70判定出依据第1和第2相关检测部20、30的相关判定的可靠性都低,在步骤S5中,输出用于生成依据水平同一位置(上下方向(垂直方向))的对称象素对的内插象素的相关方向的判定结果。
在来自第1和第2相关检测部20、30的相关值的最小值比第2阈值小的场合,在步骤S1~S3中得到相关方向的判定结果。即在步骤S1中,相关方向判定部70判定相关方向候补的象素对是否包含在水平高频分量区域中。在相关方向候补的象素对包含在水平高频分量区域中的场合,相关方向判定部70将处理从步骤S1通过步骤S4转移到步骤S6,将基于第2相关检测部30的相关方向作为判定结果输出。即,此时即使在细的图样部分,也能够没有误判定地生成内插象素。
在相关方向候补的象素对不包含在水平高频分量区域中的场合,在步骤S2中,相关方向判定部70判定临时内插象素信号是否是周边象素的象素信号的最大值或者最小值。在临时内插象素信号是周边象素的象素信号的最大值或者最小值时,处理从步骤S1通过步骤S4转移到步骤S6,将基于第2相关检测部30的相关方向作为判定结果输出。即,此时依据第1相关检测部20的临时内插象素信号的可靠性低,另一方面,因为来自第2相关检测部30的相关值的可靠性较高,所以通过根据第2相关检测部30生成内插象素,生成可靠性高的内插象素。
在步骤S2中,相关方向判定部70判定出临时内插象素信号不是周边象素的象素信号的最大值或者最小值的场合,将处理转移到下面的步骤S3,判定来自第1相关检测部20的相关值是否小于第1阈值。在来自第1相关检测部20的相关值为第1阈值以上的场合,相关方向判定部70将处理从步骤S1通过步骤S4转移到步骤S6,将基于第2相关检测部30的相关方向作为判定结果输出。
另外,在步骤S3中,判定出来自第1相关检测部20的相关值小于第1阈值的场合,在下面的步骤S7中,将基于第1相关检测部20的相关方向作为判定结果输出。即,此时可以生成高精度的内插象素。
这样,在本实施方式中,能够得到和上述各实施方式相同的效果。
根据上述实施方式,即使是细线状的图样部分,也具有能够不发生切断、模糊、边缘不整齐等地执行内插的效果。
已经参考附图对本发明的实施例进行了说明,应该理解的是,本发明不局限于这些实施例,在不脱离由附加的权利要求限定的本发明的精神和范围的情况下,可以由本领域技术人员作出各种改变和修改。
Claims (20)
1.一种影像信号处理装置,特征在于,具备:
第1相关检测部,对于作为分别位于输入影像信号的2根实线上的像素对的、以内插到上述2根实线之间的内插行上的内插像素为中心且点对称地配置的对称像素对的相关值,按照各对称像素对来求取;
第2相关检测部,对于作为分别位于上述输入影像信号的2根实线上的像素对的、位于与上述对称像素对的方向平行的方向上的1个以上的平行像素对以及上述对称像素对的相关值,按照各像素对来求取;
相关方向判定部,将基于来自上述第1相关检测部的相关值的相关方向和基于来自上述第2相关检测部的相关值的相关方向中的某一个判定为作为在生成上述内插像素时采用的像素对的方向、即相关方向;以及
内插像素生成部,使用基于上述相关方向判定部的判定结果的像素对,生成上述内插像素的像素信号。
2.如权利要求1记载的影像信号处理装置,其特征在于:由上述第2相关方向检测部求取相关值的上述对称象素对的数量比由上述第1相关方向检测部求取相关值的上述对称象素对的数量少。
3.如权利要求1记载的影像信号处理装置,其特征在于,具备:水平高频分量检测部,检测分别位于上述输入影像信号的2根实线上的象素对的水平高频分量;
在上述相关方向判定部根据上述水平高频分量检测部的检测结果,判定出上述对称象素对是水平高频分量区域内的象素的场合,将基于来自上述第2相关检测部的相关值的相关方向作为判定结果。
4.如权利要求3记载的影像信号处理装置,其特征在于:由上述第2相关方向检测部求取相关值的上述对称象素对的数量比由上述第1相关方向检测部求取相关值的上述对称象素对的数量少。
5.如权利要求3记载的影像信号处理装置,其特征在于:在上述相关方向判定部根据上述水平高频分量检测部的检测结果,判定出上述对称象素对是水平高频分量区域内的象素的场合,对于每个上述对称像素对,计算来自上述第2相关检测部的上述对称象素对的相关值和位于与上述对称象素对的方向平行的方向上的1个以上的上述平行象素对的相关值之和,将表示上述相关值之和为最小的上述对称象素对的相关方向作为判定结果。
6.如权利要求1记载的影像信号处理装置,其特征在于,具备:
临时内插象素生成部,使用基于来自上述第1相关检测部的相关值的相关方向的象素对,生成临时内插象素信号;以及
周边象素选择部,输出分别位于上述输入影像信号的2根实线上的、上述内插象素周边的象素对的象素信号,
在上述临时内插象素信号是来自上述周边象素选择部的象素信号的最大值或者最小值的场合,上述相关方向判定部将基于来自上述第2相关检测部的相关值的相关方向作为判定结果。
7.如权利要求6记载的影像信号处理装置,其特征在于:由上述第2相关方向检测部求取相关值的上述对称象素对的数量比由上述第1相关方向检测部求取相关值的上述对称象素对的数量少。
8.如权利要求6记载的影像信号处理装置,其特征在于:在上述临时内插象素信号是来自上述周边象素选择部的象素信号的最大值或者最小值的场合,上述相关方向判定部对于上述每个对称象素对,计算来自上述第2相关检测部的上述对称像素对的相关值和位于与上述对称象素对的方向平行的方向上的1个以上的上述平行象素对的相关值之和,将表示上述相关值之和为最小的上述对称象素对的相关方向作为判定结果。
9.如权利要求1记载的影像信号处理装置,其特征在于:在来自上述第1相关检测部的上述相关值的最小值为第1阈值以上的场合,上述相关方向判定部使基于来自上述第1相关检测部的相关值的相关方向无效,在来自上述第2相关检测部的上述相关值的最小值为与上述第1阈值不同的第2阈值以上的场合,使基于来自上述第2相关检测部的相关值的相关方向无效。
10.如权利要求9记载的影像信号处理装置,其特征在于:由上述第2相关方向检测部求取相关值的上述对称象素对的数量比由上述第1相关方向检测部求取相关值的上述对称象素对的数量少。
11.如权利要求9记载的影像信号处理装置,其特征在于:在来自上述第1相关检测部的上述相关值的最小值为第1阈值以上、且来自上述第2相关检测部的上述相关值的最小值为与上述第1阈值不同的第2阈值以上的场合,上述相关方向判定部将表示上述内插象素的同一水平位置的对称象素对的相关方向作为判定结果。
12.如权利要求1记载的影像信号处理装置,其特征在于,具备:
水平高频分量检测部,检测分别位于上述输入影像信号的2根实线上的象素对的水平高频分量;
临时内插象素生成部,使用基于来自上述第1相关检测部的相关值的相关方向的象素对,生成临时内插象素信号;以及
周边象素选择部,输出分别位于上述输入影像信号的2根实线上的上述内插象素周边的象素对的象素信号;
在上述相关方向判定部根据上述水平高频分量检测部的检测结果,判定出上述对称象素对是水平高频分量区域内的象素的场合,以及在上述临时内插象素信号是来自上述周边象素选择部的象素信号的最大值或者最小值、且来自上述第2相关检测部的上述相关值的最小值比规定阈值小的场合,将基于来自上述第2相关检测部的相关值的相关方向作为判定结果,而在上述临时内插象素信号是来自上述周边象素选择部的象素信号的最大值或者最小值、且来自上述第2相关检测部的上述相关值的最小值为规定阈值以上的场合,将表示上述内插象素的同一水平位置的对称象素对的相关方向作为判定结果,在其它场合,将基于来自上述第1相关检测部的相关值的相关方向作为判定结果。
13.如权利要求12记载的影像信号处理装置,其特征在于:由上述第2相关方向检测部求取相关值的上述对称象素对的数量比由上述第1相关方向检测部求取相关值的上述对称象素对的数量少。
14.权利要求12记载的影像信号处理装置,其特征在于:在将基于来自上述第2相关检测部的相关值的相关方向作为判定结果的场合,对于上述每个对称象素对,计算来自第2相关检测部的上述对称像素对的相关值和位于与上述对称象素对的方向平行的方向上的1个以上的上述平行象素对的相关值之和,将表示上述相关值之和最小的上述对称象素对的相关方向作为判定结果。
15.一种影像信号处理装置,其特征在于,具备:
第1相关检测部,对于作为分别位于输入影像信号的2根实线上的像素对的、以内插到上述2根实线之间的内插行上的内插像素为中心且点对称地配置的对称像素对的相关值,按照各对称像素对来求取,并检测相关值为最小的上述对称象素对表示的方向,作为第1相关方向候补;
第2相关检测部,对于作为分别位于输入影像信号的2根实线上的像素对的、位于与上述对称像素对的方向平行的方向上的1个以上的平行像素对以及上述对称像素对的相关值,按照各像素对来求取,针对每个上述对称像素对计算上述对称象素对的相关值和位于与上述对称象素对的方向平行的方向上的1个以上的上述平行象素对的相关值之和,检测表示上述相关值之和为最小的上述对称象素对的相关方向,作为第2相关方向候补;
相关方向判定部,将上述第1相关方向候补和上述第2相关方向候补中的某一个判定为作为在生成上述内插像素时使用的像素对的方向、即相关方向;以及
内插像素生成部,使用基于上述相关方向判定部的判定结果的像素对,生成上述内插像素的像素信号。
16.一种影像信号处理方法,其特征在于:
对于作为分别位于输入影像信号的2根实线上的像素对的、以内插到2根实线之间的内插行上的内插像素为中心且点对称地配置的对称像素对的相关值,按照各对称像素对求取,并作为第1相关值组输出;
对于作为分别位于上述输入影像信号的2根实线上的像素对的、位于和上述对称像素对的方向平行的方向上的1个以上的各平行像素对以及上述各对称像素对的相关值,按照各像素对求取,并作为第2相关值组输出;
将基于上述第1相关值组的相关方向和基于上述第2相关值组的相关方向中的某一个判定为作为在生成上述内插像素时使用的像素对的方向、即相关方向;
使用基于上述判定结果的像素对,生成上述内插像素的像素信号。
17.如权利要求16记载的影像信号处理方法,其特征在于:检测分别位于上述输入影像信号的2根实线上的象素对的水平高频分量,在判定为基于上述第1相关值组的相关方向中包含的上述对称象素对是水平高频分量区域内的象素的场合,将基于上述第2相关值组的相关方向作为判定结果。
18.如权利要求16记载的影像信号处理方法,其特征在于:使用基于上述第1相关值组的相关方向的象素对,生成临时内插象素信号,
在上述临时内插象素信号是分别位于上述输入影像信号的2根实线上的上述内插象素周边的象素对的象素信号的最大值或者最小值的场合,将基于上述第2相关值组的相关方向作为判定结果。
19.如权利要求16记载的影像信号处理方法,其特征在于:在判定上述相关方向时,在上述第1相关值组的最小值为第1阈值以上的场合,使基于上述第1相关值组的相关方向无效,在上述第2相关值组的最小值为与第1阈值不同的第2阈值以上的场合,使基于上述第2相关值组的相关方向无效。
20.如权利要求16记载的影像信号处理方法,其特征在于:检测分别位于上述输入影像信号的2根实线上的象素对的水平高频分量,在基于上述第1相关值组的相关方向中包含的上述对称象素对是水平高频分量区域内的象素的场合,以及利用基于上述第1相关值组的相关方向的象素对来生成的临时内插象素信号是分别位于上述输入影像信号的2根实线上的上述内插像素周边的像素对的象素信号的最大值或者最小值、且上述第2相关检测值组的最小值比规定阈值小的场合,根据来自上述第2相关检测部的相关值判定相关方向,而在上述临时内插象素信号是分别位于上述输入影像信号的2根实线上的上述内插象素周边的象素对的象素信号的最大值或者最小值、且上述第2相关值组的最小值为规定阈值以上的场合,将表示上述内插像素的同一水平位置的对称像素对的方向判定为相关方向,在其它场合,将基于上述第1相关值组的相关方向作为判定结果。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006-263197 | 2006-09-27 | ||
JP2006263197A JP4861114B2 (ja) | 2006-09-27 | 2006-09-27 | 映像信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101277379A true CN101277379A (zh) | 2008-10-01 |
Family
ID=39261283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101691774A Pending CN101277379A (zh) | 2006-09-27 | 2007-09-27 | 影像信号处理装置和影像信号处理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8107773B2 (zh) |
JP (1) | JP4861114B2 (zh) |
CN (1) | CN101277379A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106340047A (zh) * | 2016-09-07 | 2017-01-18 | 北京市商汤科技开发有限公司 | 图像生成方法、装置和系统 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4358055B2 (ja) * | 2004-07-21 | 2009-11-04 | 株式会社東芝 | 補間画素生成回路 |
TW200811758A (en) * | 2006-08-24 | 2008-03-01 | Realtek Semiconductor Corp | Method for edge detection, method for motion detection, method for pixel interpolation utilizing up-sampling, and apparatuses thereof |
US8494297B2 (en) * | 2007-04-05 | 2013-07-23 | Adobe Systems Incorporated | Automatic detection and mapping of symmetries in an image |
WO2009116595A1 (ja) * | 2008-03-21 | 2009-09-24 | 日本電気株式会社 | 画像処理方法、画像処理装置及び画像処理プログラム |
CN102138323A (zh) * | 2008-09-01 | 2011-07-27 | 三菱数字电子美国公司 | 画面改善系统 |
US9031344B2 (en) * | 2012-04-18 | 2015-05-12 | Hewlett-Packard Industrial Printing Ltd. | Mobile device for measuring image quality |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02131689A (ja) | 1988-07-22 | 1990-05-21 | Toshiba Corp | フィールド内補間回路 |
JPH02177683A (ja) | 1988-09-29 | 1990-07-10 | Toshiba Corp | 画素信号の相関判定および補間データ作成装置 |
GB2231460B (en) * | 1989-05-04 | 1993-06-30 | Sony Corp | Spatial interpolation of digital video signals |
US5991463A (en) * | 1995-11-08 | 1999-11-23 | Genesis Microchip Inc. | Source data interpolation method and apparatus |
MY117289A (en) * | 1996-01-17 | 2004-06-30 | Sharp Kk | Image data interpolating apparatus |
US6262773B1 (en) * | 1997-09-15 | 2001-07-17 | Sharp Laboratories Of America, Inc. | System for conversion of interlaced video to progressive video using edge correlation |
JP2001094951A (ja) * | 1999-09-21 | 2001-04-06 | Sanyo Electric Co Ltd | 走査線補間方法 |
US6965705B1 (en) * | 2001-08-09 | 2005-11-15 | Ndsp, Inc. | Method and system for dynamic angle interpolation in image processing |
KR100403364B1 (ko) * | 2001-12-14 | 2003-10-30 | 매크로영상기술(주) | 영상 신호의 디인터레이스 방법 및 장치 |
JP2003230109A (ja) | 2002-02-05 | 2003-08-15 | Mitsubishi Electric Corp | 走査線補間方法ならびに走査線変換装置および画像表示装置 |
JP3717863B2 (ja) | 2002-03-27 | 2005-11-16 | 三洋電機株式会社 | 画像補間方法 |
US7218354B2 (en) | 2002-08-19 | 2007-05-15 | Sony Corporation | Image processing device and method, video display device, and recorded information reproduction device |
US7242819B2 (en) | 2002-12-13 | 2007-07-10 | Trident Microsystems, Inc. | Method and system for advanced edge-adaptive interpolation for interlace-to-progressive conversion |
JP3789442B2 (ja) * | 2002-12-25 | 2006-06-21 | 三菱電機株式会社 | 走査線補間装置、画像処理装置、画像表示装置及び走査線補間方法 |
KR100506086B1 (ko) * | 2002-12-26 | 2005-08-03 | 삼성전자주식회사 | 영상의 재현 품질 향상 장치 및 그 방법 |
KR100563866B1 (ko) | 2003-05-19 | 2006-03-23 | 매크로영상기술(주) | 영상 신호의 디인터레이스 방법 및 장치 |
JP2005293361A (ja) * | 2004-04-01 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 画像処理装置 |
JP4358055B2 (ja) | 2004-07-21 | 2009-11-04 | 株式会社東芝 | 補間画素生成回路 |
-
2006
- 2006-09-27 JP JP2006263197A patent/JP4861114B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-26 US US11/861,543 patent/US8107773B2/en not_active Expired - Fee Related
- 2007-09-27 CN CNA2007101691774A patent/CN101277379A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106340047A (zh) * | 2016-09-07 | 2017-01-18 | 北京市商汤科技开发有限公司 | 图像生成方法、装置和系统 |
Also Published As
Publication number | Publication date |
---|---|
US20080080790A1 (en) | 2008-04-03 |
US8107773B2 (en) | 2012-01-31 |
JP2008085648A (ja) | 2008-04-10 |
JP4861114B2 (ja) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101277379A (zh) | 影像信号处理装置和影像信号处理方法 | |
CN100334888C (zh) | 用于人类视觉系统模型的自适应时空滤波器 | |
JP4553481B2 (ja) | 走査線補間装置 | |
JP4869045B2 (ja) | 補間フレーム作成方法および補間フレーム作成装置 | |
EP3101892A1 (en) | Image processing apparatus and method | |
CN100542212C (zh) | 图像处理设备和方法 | |
JP2003018619A (ja) | 立体映像評価装置およびそれを用いた表示装置 | |
US20090278991A1 (en) | Method for interpolating a previous and subsequent image of an input image sequence | |
CN107621932B (zh) | 显示图像的局部放大方法和装置 | |
US20110170600A1 (en) | Image processing apparatus, image processing method and image processing program | |
JP3308617B2 (ja) | 動きベクトル検出装置及びその方法 | |
TW200935874A (en) | Systems and methods of motion and edge adaptive processing including motion compensation features | |
CN110418065A (zh) | 高动态范围图像运动补偿方法、装置及电子设备 | |
US20130083993A1 (en) | Image processing device, image processing method, and program | |
CN101146203A (zh) | 扫描转换装置 | |
US8385430B2 (en) | Video signal processing apparatus and video signal processing method | |
TWI230010B (en) | Adaptive interpolation method based on edge detection | |
KR100616755B1 (ko) | 화상 처리 장치, 화상 처리 방법 및 저장 매체 | |
JP2009060377A (ja) | 補間フレーム生成装置及び補間フレーム生成方法 | |
US20060050990A1 (en) | Pixel interpolation circuit, pixel interpolation method and image reader | |
CN103096009B (zh) | 图像处理装置和方法以及图像显示装置和方法 | |
CN109740409A (zh) | 信息处理装置及方法、摄像装置、照相机系统和存储介质 | |
US20060197868A1 (en) | Apparatus for interpolating scanning line and method thereof | |
JP2009017214A (ja) | フリッカ検出装置及びフリッカ検出方法 | |
JP5636993B2 (ja) | 画像処理方法、画像処理装置および表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20081001 |