CN101288350B - 多层印刷线路板及其制造方法 - Google Patents

多层印刷线路板及其制造方法 Download PDF

Info

Publication number
CN101288350B
CN101288350B CN2006800382122A CN200680038212A CN101288350B CN 101288350 B CN101288350 B CN 101288350B CN 2006800382122 A CN2006800382122 A CN 2006800382122A CN 200680038212 A CN200680038212 A CN 200680038212A CN 101288350 B CN101288350 B CN 101288350B
Authority
CN
China
Prior art keywords
semiconductor element
mentioned
recess
conductor circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800382122A
Other languages
English (en)
Other versions
CN101288350A (zh
Inventor
伊藤宗太郎
高桥通昌
三门幸信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101288350A publication Critical patent/CN101288350A/zh
Application granted granted Critical
Publication of CN101288350B publication Critical patent/CN101288350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Abstract

本发明提供一种多层印刷线路板及其制造方法，该多层印刷线路板或半导体元件安装基板为：在收容有半导体元件的树脂绝缘层上依次形成其他树脂绝缘层和导体电路，且上述半导体元件与导体电路之间通过导通孔电连接，其中，将半导体元件收容在设置在树脂绝缘层的凹部内，且在该凹部的底面形成有用于载置半导体元件的金属层。由此，得到内置的半导体元件通过导通孔进行电连接的多层印刷线路板。

Description

多层印刷线路板及其制造方法
技术领域
本发明涉及内置有IC等电子部件(半导体元件)的多层印刷线路板，更加详细来说，涉及使半导体元件的焊盘与多层印刷线路板的导体电路的电连接性、连接可靠性难以降低的多层印刷线路板及其制造方法。 
背景技术
作为内置半导体元件的多层印刷线路板，例如有日本特开2001-339165号公报或日本特开2002-050874号公报等中公开的多层印刷线路板。这些文献中公开的多层印刷线路板由基板、半导体元件、绝缘层、导体电路与导通孔构成，该基板形成有用于埋入半导体元件的凹部，该半导体元件埋入该基板的凹部内，该绝缘层以覆盖该半导体元件的方式形成在基板上，该导体电路形成在绝缘层的表面，该导通孔设置在绝缘层中来将该导体电路与半导体元件电连接的焊盘。 
在这样的以往的多层印刷线路板中，使在多层印刷线路板最外层表面上设置外部连接端子(例如：PGA、BGA等)、并内置在基板中的半导体元件通过这些外部连接端子进行与外部的电连接。 
但是，在上述那样的以往技术中，在埋入基板的半导体元件的焊盘与导体电路的电连接性、连接可靠性上存在问题。特别是在半导体元件的焊盘或在与该焊盘连接的导通孔的附近容易引起连接不良。即，形成用于收容半导体元件的凹部的树脂基板主要是由将环氧树脂等浸渗于玻璃布等增强材料中而成的树脂材料形成，因此，在由锪孔加工等形成的凹部的底面会因 位置不同而形成不规则凹凸，其结果，容易使得凹部的深度不均匀。特别是在将截面形成为大致矩形的凹部的四角附近，与其他部分相比凹部的深度容易变浅。其结果，在凹部内收容了半导体元件时，有时不是将整个半导体元件充分地保持在水平状态，而是保持在某种程度的倾斜状态。在这样的状态下，半导体元件的焊盘也成为某种程度的倾斜状态，因此，连接该焊盘与导体电路的导通孔难以形成所期望的形状，容易引起连接不良。其结果，有时电连接性、连接可靠性会降低。 
另外，在半导体元件与凹部底面之间设置粘接剂层，将该半导体元件粘接固定在凹部底面时，在凹部底面的表面状态不均匀，粘接剂层难以均匀扩展，因此，半导体元件向凹部的紧密附着性也容易变得不均匀。因此，使得难以确保半导体元件的紧密附着力。 
另外，若进行在热循环条件下的可靠性试验，有时会导致半导体元件向凹部的紧密附着性显著降低。 
发明内容
因此，本发明的目的是解决以往技术中存在的上述问题点，提供一种如下的多层印刷线路板及其制造方法：即使收容半导体元件的基板为树脂制，也能确保电连接性、连接可靠性，特别是，可以使得在可靠性试验中难以降低半导体元件焊盘和导体电路的连接可靠性，该导体电路包括与该半导体元件焊盘连接的导通孔。 
本发明人们为了实现上述目的而进行深入研究，结果发现：在树脂基板上设置的收容半导体元件用的凹部的深度有某种程度的不均匀时，容易降低内置在基板中的半导体元件的焊盘与连接在该焊盘上的导体电路之间的电连接性、连接可靠性，基 于这样的发现，完成了以如下内容为主要构成的本发明。 
即，(1)一种多层印刷线路板，在该多层印刷线路板中，在收容有半导体元件的双面覆铜层叠板上形成有树脂绝缘层与导体电路，上述半导体元件与导体电路之间通过导通孔而电连接，其中， 
将上述半导体元件收容在设于上述双面覆铜层叠板的凹部内，在该凹部的底面形成有载置上述半导体元件的金属层， 
上述金属层是贴附在上述双面覆铜层叠板的一面上的铜箔。 
另外，优选上述树脂绝缘层具有纤维基材。 
另外，优选是使在收容半导体元件的双面覆铜层叠板上形成导体电路，使该导体电路通过导通孔与形成在上述树脂绝缘层上的导体电路电连接。 
另外，优选是使在收容半导体元件的双面覆铜层叠板上形成导体电路，使该导体电路通过填充了金属的导通孔与形成在上述树脂绝缘层上的导体电路电连接。 
另外，收容半导体元件的双面覆铜层叠板的厚度优选是比上述树脂绝缘层的厚度厚。由此，使得难以产生有在收容半导体元件的双面覆铜层叠板的热等所引起的翘曲等。因此，可以确保半导体元件与所连接的导通孔的连接性、可靠性。 
另外，还可以越过半导体元件与收容该半导体元件的双面覆铜层叠板的交界地延伸设置上述树脂绝缘层上的导体电路。由此，增加与半导体元件连接的导体电路的布线自由度。另外，推测是：由于外部连接的焊锡焊盘和与半导体元件连接的导通孔相分离，因此难以受到由焊锡焊盘、即外部所受到的热等引 起的应力的影响，确保了连接性、可靠性。 
另外，在本发明的实施方式中，也可构成为：形成与金属层连接的导通孔，通过该导通孔对由半导体元件所产生的热进行散热。即，也可以形成与金属层连接的散热孔，由此，将在金属层受到半导体元件的热释放到外部。 
另外，优选上述金属层的面积大于上述凹部的底面面积。 
通过这样构成，容易确保半导体元件的收纳性。另外，也允许在基板形成凹部时的校准错位。因此，可容易使设置在双面覆铜层叠板的凹部的深度均匀，难以受到其他因素(例如，不会引起在形成凹部时的凹凸的影响或在形成金属层时的影响等)的影响。 
在本发明中，优选是使上述金属层表面平坦化。这是因为：容易使形成在半导体元件与金属层之间的粘接剂层的厚度均匀，因此使半导体元件的紧密附着性均等，即使反复进行在热循环条件下的可靠性试验，也可容易地确保该紧密附着性。 
另外，优选是上述金属层由轧制铜箔形成。若由轧制铜箔形成上述金属层，则容易确保金属层的平坦性。另外，还容易确保半导体元件的收纳性、半导体元件的紧密附着性。 
另外，优选是使上述双面覆铜层叠板凹部的壁面露出。即，在收纳半导体元件时露出凹部的壁面。由此，确保半导体元件的收纳性。另外，在凹部的壁面上可以填充粘接剂或其他树脂绝缘层，从而容易确保半导体元件的接合性、半导体元件的电连接性。 
另外，优选是通过激光处理使上述金属层露出。由此，容易使凹部的深度均匀。 
另外，优选是在上述凹部内露出的金属层的厚度比未露出金属层的部分的厚度薄。由此，推测是由于在收纳半导体元件的区域形成凹下，因此容易确保半导体元件的收纳性。 
另外，在上述凹部内露出的金属层的表层优选是光泽面。这是因为：若为光泽面，则容易确保金属层与半导体元件的紧密附着性，容易确保半导体元件的连接性、可靠性。另外，容易使形成在半导体元件与金属层之间的粘接剂层厚度均匀，因此，使半导体元件的紧密附着性均等，即使反复进行在热循环条件下的可靠性试验，也可容易地确保该紧密附着性。 
另外，上述金属层的与向上述凹部内的露出表面相反一侧的表面优选是粗糙面，这是为了确保与树脂绝缘层的紧密附着性。 
另外，上述金属层优选是隔着粘接剂层与半导体元件接合。在金属层上形成粘接剂层，因此容易使粘接剂层均匀，容易确保半导体元件的接合性。另外还容易确保半导体元件和与其连接的导通孔的连接性、可靠性。 
另外，优选是上述粘接剂层与半导体元件的底面和侧面底部周缘接触。通过使粘接剂层与半导体元件的底面和侧面底部周缘接触，从而容易确保半导体元件的紧密附着性。 
另外，优选是上述金属层预先内置于收容半导体元件的基板内。通过内置于基板内，从而减少由其他因素引起的有损金属层平坦性。因此，容易确保与半导体元件的紧密附着性。 
另外，优选是将该金属层预先内置于基板内、或使该金属层为大致平坦。由此，容易使设置在双面覆铜层叠板上的凹部深度均匀，使得难以受到其他因素(例如，不会引起在形成凹 部时的凹凸的影响或形成金属层时的影响等。)的影响。 
因此，在将半导体元件收容在凹部时，抑制半导体元件发生倾斜，因此，将与收容的半导体元件焊盘连接的导通孔形成在树脂绝缘层时，也可以做成所期望的导通孔形状。通过使金属层为大致平坦，使配置于半导体元件表面的电极焊盘也大致平坦，从而可以确保采用导通孔的连接性。 
另外，通过将用于收容上述半导体元件的凹部的侧面形成为锥形形状，从而收容在凹部内的半导体元件即使受到侧面方向的应力(例如，热应力、外部应力等)，也可以缓和该应力。 
另外，在固定半导体元件的粘接剂中，不使粘接剂沿凹部的侧面扩散，从而难以降低半导体元件向凹部底部的紧密附着性。 
另外，在本发明中，也可以在上述半导体元件的焊盘上形成柱状电极或中间层。从而可以容易进行半导体元件的焊盘与导通孔的电连接。 
半导体元件的焊盘一般由铝等制造，特别是在没有形成中间层的铝制等的焊盘的状态下，通过光刻在层间绝缘层上形成了导通孔时，在曝光、显影后，在焊盘的表层容易残留树脂，而且，除此之外，有时会由显影液的附着而引起焊盘变色。 
另一方面，由激光形成导通孔时，存在烧毁损坏铝制等的焊盘的危险。另外，若在不烧毁损坏的条件下进行激光照射，则有时会在焊盘上产生树脂残余。另外，若经过后工序(是指例如，在酸、氧化剂或蚀刻液中的浸渍工序、各种退火工序等)，也有时会产生半导体元件的焊盘的变色或溶化。另外，半导体元件的焊盘做成直径40μm左右，导通孔的直径大于该焊盘直 径，因此，容易引起错位等，并容易产生焊盘与导通孔的未连接等不良情况。 
对此，通过在半导体元件的焊盘上设置由铜等形成的中间层来消除形成导通孔的不良情况，可以使用溶剂，因此，可以防止在焊盘上的树脂残余，并且，即使经过后工序也不会产生焊盘的变色与溶化。由此，难以降低焊盘与导通孔的电连接、连接可靠性。另外，通过夹设直径比半导体元件的芯片焊盘(diepad)大的中间层，可以可靠地连接焊盘与导通孔。 
另外，通过设置中间层，在将半导体元件埋入印刷线路板中来加以收容、以及在收容前或收容后也可容易地进行半导体元件的动作确认、电气检查。其理由是因为：形成有比半导体元件焊盘大的中间层，因此，检查用探针容易接触。由此，可以预先判定制品是否合格，可以使在生产效率、成本方面得到改善。另外，难以产生由探针引起的焊盘的损失或损伤等。因此，通过在半导体元件的焊盘上形成中间层，可以很好地进行将半导体元件埋入印刷线路板中来加以收容。 
另外，优选上述凹部的壁面露出。 
在本发明中，优选是在由凹部的壁面与半导体元件的侧面构成的间隙中填充树脂层。通过填充树脂使半导体元件稳定，因此可容易确保半导体元件的连接性、可靠性。 
另外，优选是在由凹部的壁面与半导体元件的侧面构成的间隙中填充树脂绝缘层、且与树脂绝缘层一体化。由此，形成导通孔的树脂绝缘层、和在由凹部的壁面与半导体元件的侧面构成的间隙中的树脂绝缘层为同一材料，因此，可抑制由于材料之间的热膨胀系数之差等而产生由热引起的应力，半导体元 件稳定，因此，容易确保半导体元件的连接性、可靠性。 
另外，设置在基板的凹部的侧面可以形成为从底面向上方去逐渐扩展那样的锥形形状。 
另外，可以在半导体元件的焊盘上形成柱状电极或中间层，可以通过该柱状电极或中间层将半导体元件的焊盘与导通孔电连接。 
另外，优选在形成上述导通孔的开口填充导电性物质。 
在本发明中，导通孔为所谓的填充导通孔，因此，容易使与半导体元件连接的电特性稳定。因此，推定连接性容易稳定。而且，在导通孔上层设置绝缘层或导体层时，难以引起起伏等，容易确保电连接性。另外，作为导电性物质，可以电镀或使用导电性膏等。 
另外，优选是导通孔的截面为鼓形形状，即在厚度方向上向内侧凹的形状。由此，推测是由于树脂绝缘层与导通孔嵌合，因此容易得到导通孔的接合性。 
另外，优选是焊锡焊盘配置在上述半导体元件的上方。从而容易使与半导体元件的距离变为最短，容易获得电特性。 
另外，优选是在上述树脂绝缘层上层叠一层以上的树脂绝缘层，形成与导体电路连接的导通孔。由此，可以进一步布线。还推测是可容易得到在半导体元件与外部连接都可以错位等情况下的连接性、可靠性。 
另外，优选是在上述半导体元件的焊盘上形成柱状电极或中间层，通过该柱状电极或中间层电连接上述焊盘与导通孔。 
另外，优选用于收容半导体元件的凹部是其侧壁面随着从底面向上方去逐渐扩口的锥形状。 
在本发明中，凹部的锥形状优选是侧面与底面所成角度中的较小方的角度为60度以上且小于90度。从而可以缓和半导体元件侧面的应力，可以抑制半导体元件的位移。 
另外，优选是使上述凹部的壁面露出。由此，确保凹部形状稳定和半导体元件的收容性。 
另外，优选是在由上述凹部的壁面与半导体元件的侧面构成的间隙中填充树脂层。通过填充树脂，使半导体元件稳定，因此可容易确保半导体元件的连接性、可靠性。 
另外，优选是在由上述凹部的壁面与半导体元件的侧面构成的间隙中填充树脂绝缘层、且与树脂绝缘层一体化。由此，形成导通孔的树脂绝缘层、和在由凹部的壁面与半导体元件的侧面构成的间隙中的树脂绝缘层为同一材料，因此，可抑制由于材料之间的热膨胀系数之差等而产生由热引起的应力，半导体元件稳定，因此容易确保半导体元件的连接性、可靠性。 
另外，(2)一种多层印刷线路板的制造方法，制造这样的多层印刷线路板：在收容、固定有半导体元件的双面覆铜层叠板上形成树脂绝缘层与导体电路，上述半导体元件与导体电路之间通过导通孔而电连接，其中， 
该制造工序中至少包含如下工序： 
在上述双面覆铜层叠板的一面上至少形成导体电路和金属层，并在另一面上至少形成导体电路、和在该另一面的与上述金属层相对的位置形成具有与半导体元件尺寸相关的规定面积的非形成导体电路区域，而且，形成将上述一面的导体电路与上述另一面的导体电路电连接的导通孔，上述金属层具有与所收容的半导体元件尺寸相关的规定面积，并且上述金属层是贴 附在上述双面覆铜层叠板的上述一面上的铜箔； 
将在树脂绝缘层的一面上贴附有铜箔的第2绝缘性树脂基材压接在上述双面覆铜层叠板的上述一面上并使其一体化； 
在上述第2绝缘性树脂基材的一面上形成导体电路，并形成将该导体电路与形成于上述双面覆铜层叠板的上述一面上的导体电路电连接的导通孔； 
在上述双面覆铜层叠板的非形成导体电路区域形成从双面覆铜层叠板表面延伸到金属层表面的凹部，露出金属层表面； 
将半导体元件收容在上述凹部内，使用粘接剂将半导体元件粘接并固定在上述凹部内露出的金属层表面上； 
在上述双面覆铜层叠板的上述另一面上覆盖上述半导体元件地形成树脂绝缘层与导体电路，然后，形成将该导体电路与上述半导体元件之间电连接的导通孔。 
在本发明的制造方法中，优选是上述凹部由激光照射形成。 
另外，优选是上述凹部的侧面为从底面向上方逐渐扩展那样的锥形形状。 
另外，上述半导体元件预先在其焊盘上形成柱状电极或中间层，则可以通过该柱状电极或中间层将上述焊盘与导通孔电连接。 
另外，使用本发明的制造方法，通过在设置在双面覆铜层叠板的凹部的底面上形成金属层，容易使凹部的深度均匀。特别是在凹部截面为矩形时，容易使在四角附近的凹部深度也均匀。 
另外，优选是预先内置该金属层且使该金属层为大致平坦。由此，容易使设置在双面覆铜层叠板的凹部的深度均匀，难以 受到其他因素(例如，不会引起在形成凹部时的凹凸的影响或形成金属层时的影响等。)的影响。 
另外，金属层形成在双面覆铜层叠板内，因此，可以减少由热应力或外部应力等影响而产生的翘曲。其结果，例如，难以引起半导体元件的连接焊盘与导通孔等导体电路的连接不良，因此，容易确保电连接性、可靠性。 
通过使上述金属层为大致平坦，使得更容易确保电连接性、可靠性。 
附图说明
图1是用于说明本发明的收容、埋入了半导体元件的多层印刷线路板的概略剖视图。 
图2是表示本发明的具有形成在半导体元件焊盘上的柱状电极的多层印刷线路板的概略剖视图。 
图3是表示本发明的具有形成在半导体元件焊盘上的中间层的多层印刷线路板的概略剖视图。 
图4A～图4G是表示制造本发明的实施例1-1的多层印刷线路板的工序的一部分的概略剖视图。 
图5A～图5D是表示制造本发明的实施例1-1的多层印刷线路板的工序的一部分的概略剖视图。 
图6A～图6D是表示制造本发明的实施例1-1的多层印刷线路板的工序的一部分的概略剖视图。 
图7是表示本发明的实施例2-2的多层印刷线路板的要部剖面的SEM照片。 
图8是表示本发明的实施例1-1的变化例的概略剖视图。 
图9是表示本发明的实施例1-1的另一变化例的概略剖视图。 
图10A～图10D是表示制造以往技术的收容、埋入了半导体元件的多层印刷线路板的工序的一部分的概略剖视图。 
图11是表示用于说明以往技术的多层印刷线路板的概略剖视图。 
具体实施方式
本发明的多层印刷线路板的一实施方式，在如下这样的多层印刷线路板中，即，在收容有半导体元件的树脂绝缘层上依次形成其他树脂绝缘层和导体电路，且在上述半导体元件与导体电路之间、及上下导体电路之间通过导通孔电连接，其中，半导体元件收容在设置在树脂绝缘层的凹部内，在该凹部的底面形成有用于载置半导体元件的金属层。 
即，本发明的特征在于，通过在收容半导体元件的树脂绝缘层的凹部底部形成金属层，可以使凹部的深度均匀，由此，半导体元件不会以在凹部内倾斜的状态被收容、内置，即使收容半导体元件的基板为树脂制，也可以确保半导体元件的连接焊盘与导体电路的电连接性、连接可靠性，该导体电路包括与该半导体元件的连接焊盘连接的导通孔。 
另外，优选是该金属层预先内置于基板内且为大致平坦。由此，使得容易使设置在树脂绝缘层的凹部深度均匀，难以受到其他因素(例如，不会引起在形成凹部时的凹凸的影响或形成金属层时的影响等。)的影响。 
作为在本发明的实施方式中所使用的收容半导体元件的树脂绝缘层，可以使用从玻璃布环氧树脂基材、酚醛树脂基材、 玻璃布双马来酰亚胺三嗪树脂基材、玻璃布聚亚苯基甲醚树脂基材、芳香族聚酰胺无纺布-环氧树脂基材、芳香族聚酰胺无纺布-聚酰亚胺树脂基材等中选择的硬质积层基材。在这些基材中，优选是浸渗有玻璃环氧树脂、预浸树脂布或芯材等树脂材料、即纤维基材。除此之外，也可以是通常的印刷线路板所使用的材料。例如，可以使用双面或单面覆铜层叠板、或不具有金属膜的树脂板、树脂膜或他们的复合材料。 
上述树脂基材的厚度优选是在20～350μm的范围。其理由是因为：厚度在这样的范围内，容易确保层间绝缘层的绝缘性，并且容易形成用于进行层间连接的导通孔，而且，很少会降低电连接性。 
在本发明的实施方式中，作为用于形成导体电路的金属层和在树脂绝缘层的凹部底面设置的金属层优选是使用铜。其理由是因为：容易通过蚀刻进行加工。因此，可以任意改变金属层的大小。另外，还因为在使形成于凹部底面的金属层具有电连接性的情况下，电特性优良。 
用于形成上述导体电路的铜箔的厚度优选是在5～20μm的范围。其理由是因为：若铜箔的厚度在这样的范围内，则使用如后述那样的激光加工，在绝缘性树脂基材上形成导通孔形成用开口时，开口周边的铜箔不会变形，并且，容易形成导体电路。另外还因为，容易通过蚀刻形成微细线宽的导体电路图案。 
在本发明的实施方式中所使用的铜箔可以是通过半蚀刻处理调整其厚度的铜箔。在该情况下，贴附在树脂绝缘层上的铜箔的厚度使用比上述数值大的数值，蚀刻后的铜箔的厚度优选是调整为5～20μm。 
另外，在为双面覆铜层叠板时，铜箔厚度在上述范围内，但铜箔在两面的厚度也可以不同。由此，可以做成确保强度、 不阻碍后工序。 
另外，作为形成在上述凹部底面的金属层的铜箔厚度优选为5～20μm。其理由是，若铜箔的厚度在这样的范围内，则在进行空腔加工时，贯通该铜箔的情况较少，因此，不会抵消形成金属层的效果。而且，还容易通过蚀刻形成金属层。 
作为设置在上述凹部底面的金属层，除了可以使用铜之外，还可使用镍、铁、钴等金属。另外，也可以是含有这些金属的合金或含有两种以上的合金。 
另外，作为上述绝缘性树脂基材与铜箔，特别优选是使用通过层叠预浸树脂布与铜箔并对其加热加压而得到的单面或双面覆铜层叠板，该预浸树脂布是将环氧树脂浸渗在玻璃布中并做成B阶(B-stager)而成的。其理由是因为：在蚀刻铜箔后的处理中，布线图案或导通孔位置不会偏移，位置精度优良。 
在本发明的实施方式中，为收容半导体元件而设置于树脂绝缘层上的凹部可以通过激光加工、锪孔加工或冲压形成，特别优选是通过激光加工形成凹部。 
在通过激光加工形成上述凹部时，与锪孔加工相比，容易得到深度的均匀性，特别是在到金属层的深度的均匀性方面优良。因此，可抑制在收纳半导体元件时的倾斜等不良情况。另外，可以准确地进行后述那样的锥形状的加工。 
另外，通过锪孔加工形成凹部时，形成在凹部底面的金属层起到止挡件的作用，因此，可以使凹部深度均匀。 
上述凹部的深度，取决于所收容的半导体元件自身的厚度与柱状电极或中间层的厚度，该柱状电极或中间层有时形成在该半导体元件的连接焊盘上。而且，在凹部底部形成整面大致平坦的金属层，因此，容易使设置在半导体元件与树脂绝缘层之间的粘接剂层的厚度均匀。 
其结果，可以保持半导体元件与树脂绝缘层的紧密附着性均匀。因此，使得即使在热循环条件下反复进行可靠性试验，也可容易确保该紧密附着性。 
在以往技术中，通过在仅由树脂绝缘层形成的绝缘基板上进行机械加工，形成收纳半导体元件用的凹部，例如，在图10A～图10D中表示了这样的印刷线路板的制造工序的一个例子。如图10A所示，首先准备由树脂绝缘层形成的绝缘基板100，然后，如图10B所示，通过对绝缘基板100施加机械加工(例如，冲压、锪孔加工)，形成凹部102。如图10C和图10D所示，在凹部102底部形成粘接剂层104，收纳半导体元件106。由此，得到将半导体元件106收容在绝缘基板100中的印刷线路板(参照图11)。 
此时，作为绝缘材料仅由树脂形成。例如可以使用层叠了在芯材上浸渗有树脂的材料而成的绝缘层。此时，若进行上述的机械加工，则有时凹部难以变得平坦。这样，由于在机械加工中形成凹部时使深度不同、或者树脂的状况(在树脂中编入芯材，因此，随着位置不同，有的位置有芯材有的位置则没有芯材。)等而形成凹凸。该凹凸有时在收容半导体元件时由于半导体元件的倾斜而难以确保电极焊盘与导通孔的连接。 
另外，由于形成导通孔的绝缘层使用不含有芯材等的树脂，因此难以确保导通孔的连接。 
因此，在本发明中，优选是用于收容半导体元件的凹部形成为其侧面随着从底面向上方去逐渐扩展那样的锥形形状。通过做成这样的形状，收容在凹部内的半导体元件即使受到侧面方向的应力(例如：热应力、外部应力等)，也可缓和该应力。而且，为了固定半导体元件而设置在半导体元件底面的粘接剂由于毛细管现象沿着凹部侧面流动的情况变少，因此，容易确保半导体元件向凹部底部的紧密附着性。 
如图1所示，在本发明的实施方式中，以凹部的侧面与底面所成的角度来定义上述锥形角度，该锥形角度优选是60度以下小于90度，更为优选是60度～85度的范围。其理由是，若角度在这样的范围内，则可以缓和在半导体元件侧面的应力，抑制半导体元件的位移。因此，即使进行可靠性试验，也难以在早期引起在导通孔部的连接不良。 
在本发明的实施方式中，作为收容半导体元件的树脂绝缘层的一实施方式，使用2片如上述的绝缘性树脂基材，即，由第1绝缘性树脂基材与第2绝缘性树脂基材形成，该第1绝缘性树脂基材在一表面上形成有金属层，该金属层的尺寸与半导体元件的尺寸相关，该第2绝缘性树脂基材层叠在该第1绝缘性树脂基材的形成有金属层一侧的表面上，对第1绝缘性树脂基材另一表面通过激光加工形成到达金属层的收容半导体元件用凹部，从而形成从该凹部露出金属层的收容半导体元件用基板。另外，露出了的金属层被预先内置且为大致平坦。 
另外，作为另一实施方式，也可以层叠第1绝缘性树脂基材与第2绝缘性树脂基材，该第1绝缘性树脂基材在一表面上形成有金属层，该金属的尺寸层与半导体元件尺寸相关，该第2绝缘性树脂基材在与金属层对应的区域预先形成有开口，形成封闭了一端开口而成的凹部，从而形成从该凹部露出金属层的收容半导体元件用基板。 
在这样的实施方式中，优选是第1绝缘性树脂基材和第2绝缘性树脂基材的厚度为20～250μm。其理由是因为：若厚度在这样的范围内，则容易确保层间绝缘层的绝缘性，并且，容易形成进行层间连接的导通孔，而且，容易确保电连接性。 
另外，作为各绝缘性树脂基材可以使用由单层形成的树脂基材，也可以使用多层化为2层以上的多层树脂基材。 
在上述收容半导体元件基板的凹部中埋入、收容了半导体元件之后，在收容半导体元件用基板的单面或双面形成层间树脂绝缘层，接着，在该层间树脂绝缘层上形成导体电路之后，再通过交替层叠其他层间树脂绝缘层与导体电路，从而可以制造本发明的多层印刷线路板，上述导体电路包括与半导体元件进行电连接的导通孔。 
作为埋入上述收容半导体元件基板的凹部内的半导体元件，可以使用在半导体元件的连接焊盘上预先形成有柱状电极的半导体元件、或形成有覆盖连接焊盘的中间层的半导体元件的任何一种。优选是这些半导体元件通过柱状电极或中间层与设置在层间树脂绝缘层中的导通孔电连接。 
以下，对(1)具有柱状电极的半导体元件与(2)具有中间层的半导体元件的制造方法进行说明。 
(1)具有柱状电极的半导体元件的制造方法 
在本发明的实施方式中所使用的具有柱状电极的半导体元件是指具有柱状电极或再布线的半导体元件。 
如图2所示，准备下述材料：在晶圆状态的半导体元件1(硅基板)上形成由铝等形成的连接焊盘2，且在其上表面的除了连接焊盘2中央部之外的部分形成有保护膜3(保护膜)。在该状态下，连接焊盘2的表面露出未由保护膜3覆盖的中央部。 
接着，半导体元件1的整个上表面形成底层金属层4。作为底层金属层可以使用铬、铜、镍等。 
接着，底层金属层4上表面形成由液状阻镀剂形成的阻镀层，在阻镀层的与半导体元件连接焊盘对应的部分形成开口部。 
接着，通过以底层金属层4作为电镀电流路进行电解电镀，在阻镀层开口部内的底层金属层的上表面形成柱状电极5。然后，剥离阻镀层，并以柱状电极5作为掩模蚀刻除去底层金属 层的不需要部分，仅残留在柱状电极下的底层金属层4。 
进一步在半导体元件1的上表面侧形成由环氧树脂或聚酰亚胺等形成的封闭膜6。在该状态下，由封闭膜6覆盖柱状电极5的上表面时，通过适当研磨表面，露出柱状电极5的上表面。接着，经过切割工序，可得到各个半导体芯片(具有柱状电极的半导体元件)。 
(2)具有中间层的半导体元件的制造方法 
在本发明的实施方式中所使用的中间层是指设置在半导体元件焊盘上的用于与导通孔进行电连接的中间层。 
如图3所示，对内置的半导体元件10的整面进行蒸镀、溅镀等，在整面上形成导电性金属层12(第1薄膜层)。作为该金属可以是锡、铬、钛、镍、锌、钴、金、铜等。作为厚度可以形成在0.001～2.0μm的范围内。其理由是因为：若厚度在这样的范围内，容易在整面上形成均匀膜厚的金属层，在膜厚上产生参差不齐的情况较少。在该金属为铬时，优选是0.1μm左右的厚度。 
由上述第1薄膜层12覆盖连接焊盘14，可以提高中间层20与半导体元件连接焊盘14的分界面的紧密附着性。另外，通过用这些金属覆盖半导体元件10的连接焊盘14，可以防止湿气向分界面侵入，防止焊盘的溶化、腐蚀，难以使可靠性降低。 
作为上述第1薄膜层12的金属优选是使用铬、镍、钛中的任何一种金属。其理由是因为：连接焊盘14与金属层12的紧密附着性较好，而且，容易防止湿气向分界面侵入。 
在上述第1薄膜层12上通过溅镀、蒸镀或无电解电镀形成第2薄膜层17。作为该金属可为镍、铜、金、银等。从电气特性、经济性或在后工序形成的具有厚度的层主要由铜形成方面来考虑，优选是第2薄膜层17也使用铜形成。 
在此，设置第2薄膜层17的理由是因为，若仅是第1薄膜层12，难以取得用于形成后述的加厚层的电解电镀用的引线。第2薄膜层17用作加厚的引线。 
第2薄膜层17的厚度优选是在0.01～5.0μm的范围。其理由是因为：若厚度在这样的范围内，则可以起到作为引线的作用，并且在蚀刻时，下层的第1薄膜1切削较多而形成间隙的情况较少，湿气难以侵入，因此容易确保可靠性。 
在上述第2薄膜层17上通过无电解电镀或电解电镀加厚。作为形成加厚的金属的种类有镍、铜、金、银、锌、铁等。从电气特性、经济性、作为中间层的强度或结构上的耐性、或在后工序中形成的积层式布线层的导体层主要是由铜形成这些方面来考虑，优选是通过电解镀铜形成。 
加厚电解镀铜层18的厚度优选是在1～20μm的范围。其理由是，若厚度在这样的范围内，则降低与上层导通孔的连接可靠性的情况较少，而且，蚀刻时产生凹坑(undercut)的情况较少，因此，可以抑制在形成的中间层与导通孔的分界面产生间隙。另外，也可以根据情况，在第1薄膜层上直接电镀加厚，而且，也可以层叠为多层。 
然后，形成抗蚀层，进行曝光、显影，使中间层以外部分的金属露出来进行蚀刻，在半导体元件的焊盘上形成由第1薄膜层12、第2薄膜层17、加厚层18形成的中间层20。 
除了上述的中间层的制造方法之外，也可以在基板的凹部内内置了半导体元件之后形成中间层，也可以在形成在半导体元件与芯基板上的金属膜上形成干膜抗蚀剂，除去该与中间层相当的部分，由电解电镀加厚后，剥离抗蚀剂，由蚀刻液同样在半导体元件的芯片焊盘上形成中间层。 
接着，对制造本发明的多层印刷线路板的方法的一个例子 进行具体说明。 
A、制作收容半导体元件用基板 
当制造本发明的多层印刷线路板时，作为构成多层印刷线路板的收容半导体元件用基板使用下述形态的基板，即，层叠了在绝缘性树脂基材的单面或双面贴附有铜箔的第1绝缘性树脂基材与第2绝缘性树脂基材而成的基板。 
(1)上述第1绝缘性树脂基材例如可以由双面覆铜层叠板形成。在这样的双面覆铜层叠板的一表面进行激光照射，形成形成导通孔用开口，该导通孔用开口贯通第1绝缘性树脂基材的一铜箔表面和树脂绝缘层而到达另一铜箔(或导体电路图案)。 
上述激光照射使用脉冲振荡型二氧化碳气体激光加工装置来进行，其加工条件优选是：脉冲能量为0.5～100mJ，脉冲宽度为1～100μs，脉冲间隔为0.5ms以上，频率为2000～3000Hz，射击次数在1～5的范围内。 
在这样的加工条件下形成得到的形成导通孔用开口的口径优选是50～250μm。 
另外，通过激光照射在覆铜层叠板上形成形成导通孔用开口的方法有：照射激光以使在铜箔与绝缘性树脂基材上同时形成开口的直接激光(direct laser)法，和在预先通过蚀刻除去该与形成导通孔用开口相当的铜箔部分之后、在绝缘性树脂基材上进行光束照射的保形法，可以使用其中任何一种方法。 
(2)为了除去在上述工序中形成的开口内残留的树脂残渣，优选是进行去污处理(desmear)。 
该去污处理通过酸或氧化剂(例如：铬酸、高锰酸)的药液处理等湿式处理、或氧等离子放电处理、电晕放电处理、紫外线激光处理或受激准分子激光器处理等干式处理来进行。 
选择这些去污处理的方法为根据由绝缘性树脂基材的种类、厚度、导通孔的开口直径、激光条件等预计残留的污垢量来选择。 
(3)对上述去污处理后的基板的铜箔面实施以铜箔作为电镀引线的电解镀铜处理，在开口内完全填充电解镀铜，形成填充导通孔。 
另外，也可以根据情况，在电解镀铜处理后，通过砂带研磨机研磨、抛光研磨、蚀刻等除去在基板的导通孔开口的上部隆起的电解镀铜，并使其平坦化。 
(4)上述第1绝缘性树脂基材的两面上形成抗蚀层，经过曝光、显影工序，对没有形成抗蚀层的部分通过由氯化铜等形成的蚀刻液进行蚀刻处理。其后，通过剥离抗蚀层，在第1绝缘性树脂基材的一表面上形成包含导通孔连接盘的导体电路、对位用的定位掩模等，在另一表面上形成具有与半导体元件相关的尺寸的金属层、包含导通孔连接盘的导体电路、对位用的定位掩模等。 
(5)在上述第1绝缘性树脂基材的形成了金属层一侧的表面上层叠第2绝缘性树脂基材。 
例如，通过在作为粘接剂层的预浸树脂布上叠合铜箔来形成第2绝缘性树脂基材，通过将第2绝缘性树脂基材加热压接在第1绝缘性树脂基材的单面上进行层叠，从而形成层叠体。 
(6)在构成上述层叠体的第1绝缘性树脂基材的设置了金属层的面上与上述(1)同样地进行激光照射，形成形成导通孔用开口，该形成导通孔用开口贯通第2绝缘性树脂基材的铜箔表面并且穿通树脂层、到达导体电路，该导体电路包含形成在第1绝缘性树脂基材上的导通孔连接盘。 
该形成导通孔用开口的加工条件优选是：脉冲能量为 0.5～100mJ，脉冲宽度为1～100μs，脉冲间隔为0.5ms以上，频率为2000～3000Hz，射击次数在1～10的范围内。 
另外，在上述加工条件下形成得到的形成导通孔用开口的口径优选是50～150μm。这是因为：若开口直径在这样的范围内，容易取得确保层间连接性与布线的高密度化。 
(7)为了除去在上述工序(6)中形成了的形成导通孔用开口内残留的树脂残渣，与上述(2)同样地进行去污处理。 
(8)接着，在由保护膜覆盖上述第1绝缘性树脂基材的表面的状态下，对上述去污处理后的基板的铜箔面实施以该铜箔为电镀引线的电解镀铜，在开口内完全填充电解镀铜，形成填充导通孔。 
另外，也可以根据情况，在电解镀铜处理后，通过砂带研磨机研磨、抛光研磨、蚀刻等除去在基板的形成导通孔用开口的上部隆起的电解镀铜，并使其平坦化。 
另外，也可以经过无电解电镀，形成电解电镀膜。此时，无电解电镀膜也可以使用铜、镍、银等金属。 
(9)在上述电解镀铜膜上形成抗蚀层。抗蚀层可以用涂布或预先做成膜状再贴附的任何一种方法来形成。在该抗蚀层上载置预先描绘有电路的掩模，进行曝光、显影处理，形成抗蚀层，蚀刻未形成抗蚀层的部分的金属层，形成包含导通孔连接盘在内的导体电路，然后，剥离在上述工序(8)中贴附的保护膜。 
作为该蚀刻液优选是从硫酸-过氧化氢、过硫酸盐、氯化铜、氯化亚铁的水溶液中选择至少1种水溶液。 
作为蚀刻上述铜箔而形成导体电路的前处理，为了容易形成精细图案，也可以预先蚀刻铜箔的整个表面来调整厚度。 
作为上述导体电路的一部分的导通孔连接盘优选是：其内 径与导通孔口径大致相同，但将其外径大于导通孔直径，连接盘的直径形成在75～350μm的范围。 
(10)接着，在第1绝缘性树脂基材的与设置了金属层的面相反一侧的表面区域(收容半导体元件区域)，例如，通过激光加工形成开口，该开口贯通树脂层到达金属层表面，形成从该开口露出金属层表面那样的凹部，做成收容半导体元件用基板。也可以根据需要，经过抗蚀层形成工序、蚀刻处理工序，来形成露出金属层表面那样的凹部。 
例如，在上述第1绝缘性树脂基材与第2绝缘性树脂基材的层叠体上，通过使用脉冲振荡型二氧化碳气体激光加工装置进行激光照射而形成开口，从而形成收容或内置半导体元件的凹部，该开口从第1绝缘性树脂基材的表面贯通树脂层到达金属层表面。 
收容上述半导体元件的凹部的加工条件优选是：脉冲能量为0.5～100mJ，脉冲宽度为1～100μs，脉冲间隔为0.5ms以上，频率为2000～3000Hz，射击次数在1～10的范围内。 
通过这样的激光加工，形成用于内置半导体元件的凹部，在该凹部底面露出金属层(此时指铜箔)。此时，金属层为光泽面。而且，使金属层为大致平坦。另外，也可以根据需要，对金属层的表面例如通过黑化处理进行某种程度的粗糙化。由此，也可确保与粘接剂层的紧密附着性。 
B、半导体元件的收容、埋入 
(11)在由上述A的工序(1)～(10)得到的收容半导体元件用基板中埋入半导体元件。 
如上述，作为该埋入的半导体元件可以使用预先在连接焊盘上形成有柱状电极的半导体元件、或形成有覆盖连接焊盘的中间层的半导体元件的任何一种，在此对使用后者的情况进行 说明。 
该中间层是为了直接连接半导体元件焊盘与印刷线路板的包括导通孔的导体电路而设置的中间层。优选是由通过在芯片焊盘上设置薄膜层、再在该薄膜层上设置加厚层形成该中间层，由至少两层以上的金属层形成该中间层。 
另外，该中间层优选是形成为比半导体元件的芯片焊盘大的尺寸。通过做成这样的尺寸，可使与芯片焊盘的对位变得容易，其结果，提高与芯片焊盘的电连接性，并且可以不对芯片焊盘产生损伤地通过激光照射或光刻进行导通孔加工。因此，可以准确地进行半导体元件向印刷线路板埋入、收容与电连接。 
另外，可以在中间层上直接形成成为印刷线路板导体电路的金属层。 
另外，除了上述的制造方法之外，也可以这样形成中间层：在半导体元件的连接焊盘的整个表面或金属膜上形成由干膜形成的抗蚀层，该金属膜形成在埋入了半导体元件的收容半导体元件用基板上，在除去了该与中间层相当的部分后，通过电解电镀加厚，其后，剥离抗蚀层，由蚀刻液同样地在在半导体元件的连接焊盘上形成中间层。 
(12)在设置了绝缘树脂层后，在收容、内置了半导体元件的基板上进行与上述A的(1)～(4)同样的处理，由此，可以形成与在内置的半导体元件的连接焊盘上形成的中间层电连接的导通孔、与包括形成在半导体收容用基板上的导通孔在内的导体电路电连接的导通孔、以及外侧的导体电路。此时，也可以在基板上的导体电路和金属层上进行粗糙化处理。该粗糙化处理可以使用对通过蚀刻加工、通过电镀加工、氧化还原处理、黑化处理等对金属层进行粗糙化处理来形成粗糙面的技术。 
另外，层叠绝缘树脂层和铜箔，通过重复进行与上述A的 (1)～(4)同样的处理，进一步可得到多层化的印刷线路板。 
上述方法是通过逐次层叠绝缘树脂层的层叠体来进行绝缘树脂层的多层化，但是也可以根据需要，通过将绝缘树脂层为1单位的电路基板层叠到2层以上，并一起加热压接，从而做成使绝缘树脂层多层化那样的多层印刷线路板。 
(13)接着，分别在最外侧的电路基板的表面形成阻焊层。此时，在电路基板的整个外表面涂布阻焊层组成物，使该涂膜干燥后，通过在该涂漠上载置描绘有焊锡焊盘开口部的光掩模薄膜，进行曝光、显影处理，分别形成焊锡焊盘开口，该焊锡焊盘开口使位于导体电路的导通孔正上方的导电性焊盘部分露出。此时，也可以贴附使抗蚀层为干膜的构件，通过曝光、显影处理或激光加工来形成开口。 
在从在没有形成上述掩模层的部分露出的焊锡焊盘上，形成镍-金等耐腐蚀层。此时，镍层的厚度优选是1～7μm，金属层的厚度优选是0.01～0.1μm。 
除此之外，也可形成镍-钯-金、金(单层)、银(单层)等。形成了耐腐蚀层后，剥离掩模层。由此，成为形成有耐腐蚀层的焊锡焊盘与没有形成耐腐蚀层的焊锡焊盘混合存在的印刷线路板。 
(14)在从在上述工序(13)中得到的阻焊层开口露出到导通孔正上方的焊锡焊盘部分供给焊锡体，通过该焊锡体的熔融与固化形成了焊锡层，从而形成多层印刷线路板。或者也可以使用导电性粘接剂或焊锡层而使焊锡凸块、导电性球或导电性销与焊盘部接合。 
在此，焊锡转印法是指：在预浸树脂布上贴合焊锡箔，通过仅留下与开口部分相当的部位地蚀刻该焊锡箔，从而形成焊锡图案，做成焊锡载体膜，在基板的阻焊层开口部分涂布了焊 剂后，层叠该焊锡载体膜，使焊锡图案与焊盘接触，对其进行加热进行转印。 
另一方面，印刷法是指在基板上载置下述印刷掩模(金属掩模)，印刷焊锡膏并进行加热处理的方法，上述印刷掩模在与焊盘相当的部位设有开口。作为形成这样的焊锡层的焊锡可以使用Sn/Ag焊锡、Sn/In焊锡、Sn/Zn焊锡、Sn/Bi焊锡等。 
实施例1-1
(1)准备基材 
首先，制作构成收容半导体元件用基板的印刷基板。该印刷基板由第1绝缘性基材30与第2绝缘性基材40形成，并层叠这些基材而形成该印刷基板。作为印刷基板的材质的一个例子，使用双面覆铜层叠板作为初始材料，该双面覆铜层叠板是通过层叠预浸树脂布与铜箔并进行加热加压而得到的，该预浸树脂布是将环氧树脂浸渗在玻璃布中做成B阶而成的。 
作为上述第1绝缘性基材30使用双面覆铜层叠板，该双面覆铜层叠板是在厚度为100μm的树脂绝缘层32的两面上贴附有厚度为15μm的铜箔34而成的。该层叠板的铜箔34可以使用比15μm厚的铜箔，通过蚀刻处理，将铜箔的厚度调整到15μm(参照图4A)。 
另外，在第1绝缘性基材的与第2绝缘性基材接触的面上，经过抗蚀、蚀刻处理，形成内置半导体元件的凹部底面的金属层和导体电路等。也可以根据需要，形成激光开孔对位用的定位掩模等。 
(2)形成形成导通孔用开口 
在上述第1绝缘性基材30的一铜箔表面上进行二氧化碳气体激光照射，形成贯通铜箔34及树脂绝缘层32而到达另一铜箔表面的形成导通孔用开口36(参照图4B)。并进一步用高锰酸 的药液处理对该开口内进行去污处理。 
在该实施例中，形成导通孔用开口36的形成使用日立via社制的高峰值短脉冲振荡型二氧化碳气体激光加工机，对基材厚度60μm的玻璃布环氧树脂基材、铜箔直接以如下照射条件照射激光束，以100孔/秒的速度形成直径75μm的形成导通孔用开口。 
照射条件
脉冲能量： 75mJ 
脉冲宽度： 80μs 
脉冲间隔： 0.7ms 
频率：     2000Hz 
(3)形成电解镀铜膜 
在去污处理结束后的第1绝缘性基材30的设置了形成导通孔用开口36的铜箔面上，以如下条件施加以铜箔为电镀引线的电解镀铜处理。 
电解电镀液
硫酸                2.24mol/l 
硫酸铜              0.26mol/l 
添加剂A(促进反应剂) 11.0ml/l 
添加剂B(抑制反应剂) 10.0ml/l 
电解电镀条件
电流密度            1A/dm2
时间性              65分钟 
温度                22±2℃ 
通过这样的电镀处理，由添加剂A促进形成开口内的电解镀铜膜38，相反，由添加剂B主要附着在铜箔部分而抑制形成电镀膜。另外，若用电解镀铜填充开口内，并使其与铜箔大致 高度相同，则由于附着添加剂B，因此与铜箔部分同样地抑制形成电镀膜。由此，在开口内完全填充电解镀铜，并且，大致平坦地形成从开口露出的电解镀铜膜38与铜箔34(参照图4C)。 
另外，也可以通过对由铜箔34、电解镀铜膜38形成的导体层进行蚀刻来调整厚度。也可以根据情况，通过砂带研磨机研磨和抛光研磨的物理方法来调整导体层的厚度。 
(4)形成导体电路、填充导通孔及金属层 
在经过上述工序(3)的第1绝缘性基材30的铜箔34和镀铜膜38上，使用感光性干膜形成抗蚀层(省略图示)。即，第1绝缘性基材30的两面铜箔面上形成抗蚀层。该抗蚀层的厚度为15～20μm范围，使用描绘有导体电路及金属层的掩模，经过曝光、显影，在铜箔上形成不形成抗蚀层的部分，该导体电路包含填充导通孔的连接盘，该金属层的尺寸与半导体元件的尺寸相关。 
接着，用由过氧化氢水/硫酸形成的蚀刻液对不形成抗蚀层的部分进行蚀刻，除去该与不形成抗蚀层的部分相当的镀铜膜及铜箔。 
然后，通过用碱液剥离抗蚀层，形成导体电路41和金属层42，该金属层42与半导体元件接触，该导体电路41包含填充导通孔39的连接盘。也可以根据需要，形成虚设图案或校准掩模、制品识别标记等。 
由此，在第1绝缘性基材30的正面与反面形成导体电路41，并且，形成与这些导体电路41电连接的填充导通孔39。进而得到形成有用于载置半导体元件的金属层42的电路基板。 
另外，如图1所示，形成在该电路基板上的金属层42形成在第1绝缘性基材的反面，通过蚀刻除去与形成用于收容半导体元件的凹部的区域相当的电路基板表面的铜箔部分(参照图 4D)。 
(5)层叠第1绝缘性基材与第2绝缘性基材 
作为层叠在上述第1绝缘性基材30上的第2绝缘性基材40使用单面覆铜层叠板，该单面覆铜层叠板是在厚度为60μm的树脂绝缘层43的单面上贴附有厚度为15μm的铜箔44而成的。 
这样的第2绝缘性基材40在未形成铜箔一侧的表面在与第1绝缘性基材30的形成有金属层42的表面接触的状态下层叠(金属层42成为用于载置半导体元件的金属层)。第1绝缘性基材30与第2绝缘性基材40的层叠通过在如下的条件上热压接两者来进行(参照图4E)。此时，在导体层41和金属层42上也可以进行形成粗糙面的处理(例如：通过蚀刻处理形成粗糙面等) 
压接条件 
温度：     180℃ 
加压压力： 150kgf/cm2
压接时间： 15分钟 
另外，在该实施方式中，以单层形成第1绝缘性基材30和第2绝缘性基材40，但是，也可以形成为2层以上的多层。 
(6)形成形成导通孔用开口 
对上述第2绝缘性基材40的铜箔形成面进行二氧化碳气体激光照射，形成贯通铜箔44并穿过树脂绝缘层43而到达导体电路41表面的形成导通孔用开口46(参照图4F)，该导体电路41包含设置在上述第1绝缘性基材30的填充导通孔39的导通孔连接盘。另外，通过高锰酸的药液处理对这些开口内进行去污处理。 
在该实施例中，在第2绝缘性基材40上形成形成导通孔用开口46，使用日立via社制的高峰值短脉冲振荡型二氧化碳气体激光加工机。对贴附在第2绝缘性基材40的基材厚度为60μm 的玻璃布环氧树脂基材43上的铜箔44以如下照射条件直接照射激光束，以100孔/秒的速度形成直径75μm的形成导通孔用开口46。 
照射条件
脉冲能量： 75mJ 
脉冲宽度： 80μs 
脉冲间隔： 0.7ms 
频率：     2000Hz 
(7)形成电解镀铜膜 
在贴附保护膜48来覆盖了上述第1绝缘性基材30的表面之后，在结束了对开口内的去污处理的第2绝缘性基材40的铜箔面上，以如下电镀条件实施以铜箔为电镀引线的电解镀铜处理。 
电解电镀液
硫酸                 2.24mol/l 
硫酸铜               0.26mol/l 
添加剂A(促进反应剂)  11.0ml/l 
添加剂B(抑制反应剂)  10.0ml/l 
电解电镀条件
电流密度             1A/dm2
时间性               65分钟 
温度                 22±2℃ 
在这样的电镀处理中，由添加剂A促进形成开口内的电解镀铜膜，与此相反，由添加剂B主要附着在铜箔部分而抑制形成电镀膜。另外，若用电解镀铜填充开口内，并使其与铜箔大致高度相同，则由于附着添加剂B，因此与铜箔部分同样地抑制形成电镀膜。由此，在开口内完全填充电解镀铜，并且，大致平坦地形成从开口露出的电解镀铜膜与铜箔。 
另外，也可以通过对由铜箔、电解镀铜膜形成的导体层进行蚀刻来调整厚度。也可以根据情况，通过砂带研磨机研磨和抛光研磨的物理方法来调整导体层的厚度。 
(8)形成导体电路和填充导通孔 
在经过上述工序(7)的第2绝缘性基材40的铜箔44和镀铜膜上，使用感光性干膜形成抗蚀层(省略图示)。该抗蚀层的厚度为15～20μm范围，使用描绘有导体电路的掩模，经过曝光、显影，在铜箔上形成不形成抗蚀层的部分，该导体电路包含填充导通孔的连接盘。 
接着，用由过氧化氢水/硫酸形成的蚀刻液对不形成抗蚀层的部分进行蚀刻，除去该与不形成抗蚀层的部分相当的镀铜膜及铜箔。 
然后，通过用碱液剥离抗蚀层，再通过剥离由上述工序(7)贴附在第1绝缘性基材30表面上的保护膜48，从而在第2绝缘性基材40的单面上形成导体电路50，并且形成填充导通孔52(参照图4G)，该填充导通孔52使这些导体电路与设置在第1绝缘性基材30的填充导通孔39的连接盘41电连接。也可以根据需要，形成虚设图案或校准掩模、制品识别标记等。 
(9)形成收容半导体元件用凹部 
在上述工序(4)中，对通过蚀刻除去了铜箔部分的树脂部分进行二氧化碳气体激光照射，形成贯通树脂层而到达金属层表面的开口。使在该开口内露出金属层，形成凹部54(参照图5A)，该凹部54用于利用该开口的侧面与金属层表面(底面)内置半导体元件55。 
在该实施例中，在第1绝缘性基材30中形成收容半导体元件用凹部54、使用日立via社制的高峰值短脉冲振荡型二氧化碳气体激光加工机，相对于第1绝缘性基材表面的除去了铜箔 的区域，对基材厚度60μm的玻璃布环氧树脂基材以如下照射条件照射激光束，以比应收容的半导体元件的尺寸稍大的尺寸形成深度为100μm那样的收容半导体元件用凹部54。 
照射条件
脉冲能量： 100mJ 
脉冲宽度： 90μs 
脉冲间隔： 0.7ms 
频率：     2000Hz 
另外，通过激光加工形成的收容半导体元件用凹部54为在其底面露出金属层42的状态，凹部54的深度大致均匀，四角的形状也没有成为圆弧状。此时，金属层的用于载置半导体元件的面为光泽面。但是，也可以根据需要，例如，通过黑化处理等对金属层的表面进行某种程度的粗糙化，确保与粘接剂层的紧密附着性。另外，使上述凹部的面积比金属层的面积小。因此，容易确保凹部深度的均匀性。 
(10)收容具有柱状电极的半导体元件 
作为收容、内置在按照上述工序(1)～(9)制作出的收容半导体元件用凹部54中的半导体元件55，使用通过以下工序(a)～(d)制作的具有柱状电极的半导体元件。 
(a)准备硅基板 
准备如下这样的硅基板：在晶圆状态的硅基板(半导体基板)上形成连接焊盘，在其上表面的除了连接焊盘中央部以外的部分形成了保护膜(保护膜)，通过形成在保护膜上的开口部露出连接焊盘的中央部。 
(b)形成底层金属层 
在硅基板的整个上表面通过溅镀形成由厚度为2μm的铜形成的底层金属层。 
(c)形成柱状电极 
接着，在底层金属层的上表面层压由碱系树脂等感光性树脂形成的干膜阻镀层，形成厚度为110μm的阻镀层。设定需形成的柱状电极的高度为100μm左右。 
接着，在阻镀层的与焊盘对应的部分使用描绘有开口的掩模，经过曝光、显影，在阻镀层上形成开口部。 
另外，通过以底层金属层作为电镀电流路来进行电解镀铜，从而在阻镀层开口部内的底层铜层的上表面形成由铜形成的柱状电极。 
最后，剥离阻镀层，以柱状电极为掩模蚀刻除去底层金属层的不需要部分，仅残留在柱状电极下的底层金属层。 
(d)形成封闭膜 
在上述(c)中得到的硅基板的上表面侧形成由环氧树脂或聚酰亚胺等形成的绝缘树脂的封闭膜。在该状态下，在柱状电极的上表面由封闭膜覆盖时，通过对表面进行适当研磨，使柱状电极的上表面露出。 
接着，通过切割工序得到各个半导体芯片(半导体器件)。此时，具有柱状电极的半导体元件的厚度形成为100μm。 
在通过上述工序(a)～(d)制作的半导体元件55的下表面侧施加热固型粘接剂，作为其一例子，由使环氧树脂的一部分碱化而成的热固型树脂形成的粘接剂，形成厚度为30～50μm的粘接剂层56。 
然后，在收容于收容半导体元件用凹部54之后，在100～200度之间进行热处理，使粘接剂层56固化。由此，得到内置了半导体元件55的基板60(参照图5B)。 
此时，半导体元件的柱状电极58的前端和基板的上表面处于大致相同平面上。即，半导体元件55没有倾斜，电极焊盘也 为大致平坦。 
(11)层叠工序 
在上述(10)中得到的基板60上夹持预浸树脂布等粘接层62，在其上层叠在厚度为60μm的树脂绝缘层64的单面上贴附有厚度为15μm的同箔66而成的单面覆铜层叠板(参照图5C)，以如下条件沿箭头方向进行加热加压而进行多层化(参照5D)。 
加压条件
温度：     190℃ 
压力：     3.0kgf/cm2 
加压时间： 35分钟 
(12)形成形成导通孔用开口 
与上述工序(6)相同地进行，形成贯通铜箔66并穿过树脂绝缘层64而分别到达导体电路41和柱状电极58的形成导通孔用开口70、72(参照图6A)，该导体电路41包括形成在成为收容半导体元件用基板的第1绝缘性基材上的导通孔，该柱状电极58设置在半导体元件上的焊盘上。此时的激光照射条件与上述工序(6)相同。另外，用高锰酸的药液处理对这些开口内进行去污处理。 
(13)形成电解镀铜膜 
在对结束了开口内的去污处理的铜箔面，以如下电镀条件，实施以铜箔作为电镀引线的电解镀铜处理。 
电解电镀液
硫酸                2.24mol/l 
硫酸铜              0.26mol/l 
添加剂A(促进反应剂) 10.0ml/l     
添加剂B(抑制反应剂) 10.0ml/l 
电解电镀条件
电流密度   1A/dm2
时间性     65分钟 
温度       22±2℃ 
在这样的电镀处理中，由添加剂A促进形成开口内的电解镀铜膜，与此相反，由添加剂B主要附着在铜箔部分来抑制形成电镀膜。另外，若用电解镀铜填充开口内，并使其与铜箔大致高度相同，则因为附着添加剂B，因此与铜箔部分同样地抑制形成电镀膜。由此，在开口内完全填充电解镀铜，并大致平坦地形成从开口露出的电解镀铜膜与铜箔。 
另外，也可以通过对由铜箔、电解镀铜膜形成的导体层进行蚀刻来调整厚度。也可以根据情况，通过砂带研磨机研磨和抛光研磨的物理方法来调整导体层的厚度。 
由此，在开口内完全填充电解镀铜而形成连接导体电路的导通孔、和与半导体元件主机连接的导通孔。 
(14)形成导体电路 
在经过了上述工序(13)的铜箔和镀铜膜上使用感光性干膜而形成抗蚀层。该抗蚀层的厚度为15～20μm范围，使用描绘有导体电路的掩模，经过曝光、显影，在铜箔上形成不形成抗蚀层的部分，该导体电路包括填充导通孔的连接盘。 
接着，用由过氧化氢水/硫酸形成的蚀刻液对不形成抗蚀层的部分进行蚀刻，除去该与不形成抗蚀层的部分相当的镀铜膜及铜箔。 
然后，通过用碱液剥离抗蚀层，在覆盖收容半导体元件用基板地设置的树脂绝缘层46上形成导体电路74，并且，分别形成填充导通孔76与填充导通孔78，该填充导通孔76使上述导体电路74与设置在内置了半导体元件55的基板60上的导通孔的连接盘41电连接，该填充导通孔78与设置在半导体元件55的焊 盘上的柱状电极58电连接。另外，也可以根据需要，形成虚设图案或校准掩模、制品识别标记等。 
另外，根据需要，重复进行上述工序(11)～(14)，可得到更多层化了的印刷线路板。 
另外，在这样的积层化中，可以层叠为导通孔的朝向呈相同方向，也可层叠为导通孔的朝向呈相反方向。另外，也可通过除这些之外的组合来进行多层化。 
(15)形成阻焊层 
在位于由上述工序(1)～(14)得到的多层化基板的最上层和最下层的电路基板的表面上形成阻焊层80。通过贴附薄膜化了的阻焊层、或通过涂布预先调整了粘度的清漆而在基板上形成厚度为20～30μm的阻焊层80。 
接着，在进行了70℃下20分钟、100℃下30分钟的干燥处理之后，对钠玻璃基板以使形成有铬层的一侧紧密附着在阻焊层的方式用1000mJ/cm2的紫外线进行曝光、DMTG显影处理，该钠玻璃基板厚度为5mm、由铬层描绘有阻焊层开口部的圆图案(掩模图案)。进而，在120℃下1小时、150℃下3小时的条件下进行加热处理，形成阻焊层80(厚度为20μm)，该阻焊层80具有与焊盘部分对应的开口82(开口直径200μm)。 
另外，在位于多层化基板的最上层和最下层的电路基板的表面上形成阻焊层之前，也可以根据需要设置粗糙层。 
在该情况下，在阻焊层上形成由感光性树脂形成的干膜状掩模层。贴附薄膜化了的掩模层，或涂布由预先调整了粘度的清漆而在阻焊层上形成厚度为10～20μm的掩模层。 
接着，在进行了80℃下30分钟的干燥处理之后，对钠玻璃基板以使形成有铬层的一侧紧密附着在阻焊层的方式用800mJ/cm2的紫外线进行曝光、DMTG显影处理，该钠玻璃基 板厚度为5mm、由铬层描绘有阻焊层开口部的圆图案(掩模图案)。进而，在120℃下1小时的条件下进行加热处理，形成阻焊层(厚度为20μm)。 
(16)形成耐腐蚀层 
接着，将形成了阻焊层80的基板浸渍在无电解镀镍液中20分钟，在开口部形成厚度为5μm的镀镍层，该无电解镀镍液由氯化镍30g/1、次亚磷酸钠10g/l、柠檬酸钠10g/l形成，其pH＝5。 
另外，将该基板在93℃的条件下浸渍在无电解镀金液中23秒，在镀镍层上形成厚度为0.03μm左右的镀金层，形成由镀镍层与镀金层形成的覆盖金属层(省略图示)，该无电解镀金液由氰化金钾2g/l、氯化铵75g/l、柠檬酸钠50g/l、次亚磷酸钠10g/l形成。 
(17)形成焊锡层 
然后，对于从最上层的覆盖多层电路基板的阻焊层80的开口82露出的焊锡焊盘印刷由熔点为183℃的Sn/Pb焊锡或Sn/Ag/Cu形成的焊锡膏，在183℃进行回流焊，从而形成焊锡层84。 
实施例1-2
除了将由以下工序(a)～(c)制作的具有中间层的半导体元件55埋入收容半导体元件用凹部42之外，其余与实施例1-1进行同样的处理，制造多层印刷线路板。 
(a)通过溅镀在半导体元件的整面范围在真空室内连续形成铬薄膜与该铬薄膜铜之上的薄膜层这两层膜，该半导体元件在连接焊盘和布线图案上形成有保护膜，该铬薄膜的厚度为0.1μm，该铜薄膜层的厚度为0.5μm。 
(b)然后，在薄膜层上形成使用了干膜的阻镀层。将描绘有用于形成中间层的部分的掩模载置在该阻镀层上，经过曝 光、显影，形成不形成阻镀层的部分。实施电解镀铜而在不形成阻镀层的部分设置厚度为10μm左右的加厚层(电解镀铜膜)。 
(c)用碱溶液等除去了阻镀层之后，通过由蚀刻液除去阻镀层下的金属膜，从而在半导体元件的焊盘上形成中间层。 
由此，得到纵向5mm×横向5mm、厚度为100μm的半导体元件。 
实施例2-1
除了在上述A的工序(6)中、在收容半导体元件用凹部的侧面形成85度的锥形之外，进行与实施例1-1同样的处理，制造多层印刷线路板。 
实施例2-2
除了在上述A的工序(6)中、在收容半导体元件用凹部的侧面形成75度的锥形之外，进行与实施例1-1同样的处理，制造多层印刷线路板。 
此时，树脂绝缘层的一部分填充于半导体元件的侧面与凹部的壁部之间的间隙，该树脂绝缘层与将半导体元件固定在凹部底面的粘接剂层一体化，上述树脂绝缘层包括预浸树脂布、覆盖收容在凹部了的半导体元件。 
图7是表示这样的多层印刷线路板的要部剖面的SEM照片，收容在凹部的半导体元件使用虚设元件(dummy part) 
实施例2-3
除了在上述A的工序(6)中、在收容半导体元件用凹部的侧面形成60度的锥形之外，进行与实施例1-1同样的处理，制造多层印刷线路板。 
实施例2-4
除了在上述A的工序(6)中、收容半导体元件用凹部的侧面形成85度的锥形，且作为收容在该凹部的半导体元件使用具 有中间层的半导体元件之外，进行与实施例1-1同样的处理，制造多层印刷线路板。 
实施例2-5
除了在上述A的工序(6)中、收容半导体元件用凹部的侧面形成75度的锥形，且作为收容在该凹部的半导体元件使用具有中间层的半导体元件之外，进行与实施例1-1同样的处理，制造多层印刷线路板。 
实施例2-6
除了在上述A的工序(6)中、收容半导体元件用凹部的侧面形成60度的锥形，且作为收容在该凹部的半导体元件使用具有中间层的半导体元件之外，进行与实施例1-1同样的处理，制造多层印刷线路板。 
实施例3
除了使用下述基板作为收容半导体元件用基板之外，进行与实施例1-1同样的处理，制造多层印刷线路板，上述基板形成为：层叠第1绝缘性树脂基材与第2绝缘性树脂基材，形成堵塞了一方开口而成的凹部，从该凹部露出金属层，该第1绝缘性树脂基材在一表面上形成有尺寸与半导体元件的尺寸相关的金属层，该第2绝缘性树脂基材在与金属层对应的区域预先形成有开口。 
参考例1-1
除了在上述A的工序(6)中、在收容半导体元件用凹部的侧面形成55度的锥形，进行与实施例1-1同样的处理，制造多层印刷线路板。 
参考例1-2
除了在上述A的工序(6)中、在收容半导体元件用凹部的侧面形成55度的锥形，且作为收容在该凹部的半导体元件使用 具有中间层的半导体元件之外，进行与实施例1-1同样的处理，制造多层印刷线路板。 
比较例1-1
在第1绝缘性树脂基材上没有形成金属层，由锪孔加工形成设置在第1绝缘性树脂基材中的凹部，该凹部底面做成为没有到达第2绝缘性树脂基材那样的形状，除此之外，进行与实施例1-1同样的处理，制造多层印刷线路板。 
比较例1-2
在第1绝缘性树脂基材上没有形成金属层，由锪孔加工形成设置在第1绝缘性树脂基材中的凹部，该凹部底面做成为没有到达第2绝缘性树脂基材那样的形状，除此之外，进行与实施例1-2同样的处理，制造多层印刷线路板。 
对下述基板进行项目A的评价试验，另外对按照上述各实施例和比较例制作成的多层印刷线路板进行项目B和C的评价试验。上述基板为：在按照上述各实施例、参考例和比较例制作的收容半导体元件用凹部中，埋入作为半导体元件的厚度为250μm的虚设半导体元件(硅制)，使用在实施例1-1中使用的粘接剂将该虚设半导体元件固定在凹部底部。各评价试验的结果如表1所示。 
A、拉伸强度试验 
在收容半导体元件用凹部中埋入虚设半导体元件、并由粘接剂进行固定的状态下，使用瞬间粘接剂(例如：商品名“アロンアルフア”)将带有拉手的4mm□的金属片粘接、固定在虚设半导体元件的上表面中央部，在该拉手处，放入弹簧称的前端，向铅直方向拉伸弹簧，测定剥离虚设半导体元件时的力。 
B、测定电阻试验 
在10个部位测定与埋入多层印刷线路板的半导体元件连 接的导体电路是否导通，比较其导通部位数量。 
C、可靠性试验 
以130℃/3分钟 
Figure S2006800382122D00411
-55℃/3分钟作为一个循环，进行这样循环的热循环试验到2000次。在1000次循环之后每200次循环时，在试验结束后放置了2小时，然后进行导通试验，测定有无电阻变化率超过20％的电路，比较超过了20％的循环次数。 
表1 
    金属层   凹部锥形  角度(度)   拉伸试验  (kgf)   导通试验  (部位数)   可靠性试验  (循环次数)
  实施例1-1   有   90   4.2   9   1800
  实施例1-2   有   90   4.1   10   1800
  实施例2-1   有   85   4.9   10   1800
  实施例2-2   有   85   4.3   10   2000
  实施例2-3   有   75   4.2   10   1800
  实施例2-4   有   75   4.7   9   2000
  实施例2-5   有   60   4.5   10   2000
  实施例2-6   有   60   4.3   10   2000
  参考例1-1   有   55   4.0   9   1600
  参考例1-2   有   55   4.1   10   1800
  比较例1-1   无   -   2.3   3   1000
  比较例1-2   无   -   2.0   4   1000
从以上的试验结果可以确认到：各实施例的多层印刷线路板与比较例的多层印刷线路板相比，在紧密附着性、电连接性、连接可靠性及热循环性方面特别优良；该各实施例的多层印刷线路板是将收容半导体元件的凹部形成在树脂绝缘层内，且在凹部底部形成了与半导体元件接触的金属层；该比较例的多层 印刷线路板是在凹部底部没有形成与半导体元件接触的金属层。 
另外，可确认到：在对凹部侧面赋予锥形角时，即使所收容的半导体元件受到侧面方向的热应力、外部应力等，也可以缓和该应力，因此，在耐热循环性上优良，以及，在用于固定半导体元件的粘接剂中，粘接剂不会沿着凹部侧面扩散，半导体元件向凹部底部的紧密附着性难以降低。特别是在锥形角度为60度以上小于90度时很有效。 
另外，在本发明的各实施方式中，可以做成如下结构：在收容有半导体元件的树脂绝缘层上，形成多层的导体电路和其他树脂绝缘层(例如：如图8所示，在收容有半导体元件的树脂绝缘层上形成另外2层树脂绝缘层)，形成用于进行半导体元件和各导体电路之间的电连接的导通孔。 
另外，在本发明的各实施方式中，也可以如图9所示那样，在树脂绝缘层内形成与金属层连接的导通孔，形成通过该导通孔将由半导体元件产生的热释放到基板外部的那样方式的散热孔。 
产业上的可应用性
如以上说明，本发明的多层印刷线路板，将用于收容半导体元件的凹部形成在基板内，将金属层形成在该凹部底面，因此，可以维持凹部深度的均匀，抑制所收容的半导体元件的倾斜。其结果是提供一种如下的半导体元件安装基板，可抑制半导体元件相对于基板的紧密附着性的降低，而且，金属层难以受到热应力、外部应力等影响，产生翘曲的情况变少，因此，能抑制半导体元件的连接焊盘与导通孔等导体电路发生连接不良，还能经受得住在热循环试验等过于严苛的条件下的评价试验，难以招致电连接性、连接可靠性的降低。 

Claims (3)

1.一种多层印刷线路板的制造方法，制造这样的多层印刷线路板：在收容、固定有半导体元件的双面覆铜层叠板上形成树脂绝缘层与导体电路，上述半导体元件与导体电路之间通过导通孔而电连接，其特征在于，
该制造工序中至少包含如下工序：
在上述双面覆铜层叠板的一面上至少形成导体电路和金属层，并在另一面上至少形成导体电路、和在该另一面的与上述金属层相对的位置形成具有与半导体元件尺寸相关的规定面积的非形成导体电路区域，而且，形成将上述一面的导体电路与上述另一面的导体电路电连接的导通孔，上述金属层具有与所收容的半导体元件尺寸相关的规定面积，并且上述金属层是贴附在上述双面覆铜层叠板的上述一面上的铜箔；
将在树脂绝缘层的一面上贴附有铜箔的第2绝缘性树脂基材压接在上述双面覆铜层叠板的上述一面上并使其一体化；
在上述第2绝缘性树脂基材的一面上形成导体电路，并形成将该导体电路与形成于上述双面覆铜层叠板的上述一面上的导体电路电连接的导通孔；
在上述双面覆铜层叠板的非形成导体电路区域形成从上述双面覆铜层叠板表面延伸到金属层表面的凹部，露出金属层表面；
将半导体元件收容在上述凹部内，使用粘接剂将半导体元件粘接并固定在上述凹部内露出的金属层表面上；以及
在上述双面覆铜层叠板的上述另一面上覆盖上述半导体元件地形成树脂绝缘层与导体电路，然后，形成将该导体电路与上述半导体元件之间电连接的导通孔。
2.根据权利要求1所述的多层印刷线路板的制造方法，其特征在于，通过激光照射形成上述凹部，该凹部侧面形成为从底面向上方去逐渐扩口的锥形形状。
3.根据权利要求1所述的多层印刷线路板的制造方法，其特征在于，上述半导体元件预先在其焊盘上形成柱状电极或中间层，可以通过该柱状电极或中间层将上述焊盘与导通孔电连接。
CN2006800382122A 2005-10-14 2006-10-16 多层印刷线路板及其制造方法 Active CN101288350B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005300349 2005-10-14
JP300349/2005 2005-10-14
PCT/JP2006/320988 WO2007043714A1 (ja) 2005-10-14 2006-10-16 多層プリント配線板およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210236274.1A Division CN102752958B (zh) 2005-10-14 2006-10-16 多层印刷线路板

Publications (2)

Publication Number Publication Date
CN101288350A CN101288350A (zh) 2008-10-15
CN101288350B true CN101288350B (zh) 2012-11-07

Family

ID=37942925

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210236274.1A Active CN102752958B (zh) 2005-10-14 2006-10-16 多层印刷线路板
CN2006800382122A Active CN101288350B (zh) 2005-10-14 2006-10-16 多层印刷线路板及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210236274.1A Active CN102752958B (zh) 2005-10-14 2006-10-16 多层印刷线路板

Country Status (7)

Country Link
US (5) US8101868B2 (zh)
EP (1) EP1945013A4 (zh)
JP (1) JP5188809B2 (zh)
KR (1) KR20080046275A (zh)
CN (2) CN102752958B (zh)
TW (2) TW200731908A (zh)
WO (1) WO2007043714A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9788433B2 (en) 2012-12-31 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same

Families Citing this family (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100539106C (zh) * 2000-09-25 2009-09-09 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US7957154B2 (en) * 2005-12-16 2011-06-07 Ibiden Co., Ltd. Multilayer printed circuit board
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US20080123335A1 (en) * 2006-11-08 2008-05-29 Jong Kun Yoo Printed circuit board assembly and display having the same
JP4962228B2 (ja) * 2006-12-26 2012-06-27 株式会社ジェイテクト 多層回路基板およびモータ駆動回路基板
JP4380718B2 (ja) 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
KR100861619B1 (ko) * 2007-05-07 2008-10-07 삼성전기주식회사 방열 인쇄회로기판 및 그 제조방법
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
TWI548318B (zh) * 2007-09-11 2016-09-01 Ajinomoto Kk Manufacturing method of multilayer printed circuit board
US8084692B2 (en) * 2007-10-25 2011-12-27 International Business Machines Corporation Reducing noise coupling in high speed digital systems
WO2009093343A1 (ja) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
AT10247U8 (de) * 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
WO2009147547A1 (en) * 2008-06-02 2009-12-10 Nxp B.V. Electronic device and method of manufacturing an electronic device
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP5203108B2 (ja) 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
DE102008063863A1 (de) * 2008-12-19 2010-07-01 Martin Schneider Elektronisches Bauteil mit aufgenommenem elektronischen Bauelement
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
US9299661B2 (en) * 2009-03-24 2016-03-29 General Electric Company Integrated circuit package and method of making same
JP5280945B2 (ja) * 2009-06-19 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
JP5515450B2 (ja) * 2009-06-24 2014-06-11 富士通株式会社 プリント基板の製造方法
TWI418272B (zh) * 2009-08-25 2013-12-01 Samsung Electro Mech 處理核心基板之空腔的方法
JP5588137B2 (ja) * 2009-09-14 2014-09-10 新光電気工業株式会社 半導体装置の製造方法
JP5272999B2 (ja) * 2009-09-30 2013-08-28 凸版印刷株式会社 光基板の製造方法
JP2011146547A (ja) * 2010-01-15 2011-07-28 Murata Mfg Co Ltd 回路モジュール
JP5436259B2 (ja) * 2010-02-16 2014-03-05 日本特殊陶業株式会社 多層配線基板の製造方法及び多層配線基板
US8633597B2 (en) * 2010-03-01 2014-01-21 Qualcomm Incorporated Thermal vias in an integrated circuit package with an embedded die
US8541693B2 (en) * 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2011233854A (ja) * 2010-04-26 2011-11-17 Nepes Corp ウェハレベル半導体パッケージ及びその製造方法
KR101085727B1 (ko) 2010-05-25 2011-11-21 삼성전기주식회사 임베디드 인쇄회로기판 및 이의 제조 방법
KR101085733B1 (ko) 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR101117155B1 (ko) * 2010-07-01 2012-03-07 삼성전기주식회사 임베디드 기판 제조방법
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
JP2013038374A (ja) 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
TW201240169A (en) * 2011-03-18 2012-10-01 Lextar Electronics Corp Semiconductor devices
TWI435205B (zh) * 2011-05-12 2014-04-21 Subtron Technology Co Ltd 蓋板結構及其製作方法
KR101231286B1 (ko) * 2011-06-01 2013-02-07 엘지이노텍 주식회사 부품 내장형 인쇄회로기판 및 그 제조 방법
US20130000968A1 (en) * 2011-06-30 2013-01-03 Broadcom Corporation 1-Layer Interposer Substrate With Through-Substrate Posts
JP2013030593A (ja) * 2011-07-28 2013-02-07 J Devices:Kk 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
JP5754333B2 (ja) * 2011-09-30 2015-07-29 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
JP5100878B1 (ja) * 2011-09-30 2012-12-19 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
KR20130051708A (ko) * 2011-11-10 2013-05-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8963313B2 (en) * 2011-12-22 2015-02-24 Raytheon Company Heterogeneous chip integration with low loss interconnection through adaptive patterning
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
CN102623426B (zh) * 2012-03-31 2015-04-22 苏州晶方半导体科技股份有限公司 半导体封装方法
CN102686029B (zh) * 2012-04-24 2015-09-02 宜兴硅谷电子科技有限公司 电路板盲槽的制作方法
WO2013187117A1 (ja) * 2012-06-14 2013-12-19 株式会社村田製作所 高周波モジュール
JP6353184B2 (ja) * 2012-07-26 2018-07-04 味の素株式会社 保護フィルム付き接着シート、積層体の製造方法、及びプリント配線板の製造方法
CN103579008B (zh) * 2012-07-26 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种焊盘结构及其制备方法
US9721878B2 (en) * 2012-09-28 2017-08-01 Intel Corporation High density second level interconnection for bumpless build up layer (BBUL) packaging technology
US9484621B2 (en) * 2012-11-02 2016-11-01 Nokia Technologies Oy Portable electronic device body having laser perforation apertures and associated fabrication method
KR20140068653A (ko) * 2012-11-28 2014-06-09 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
JP2014116548A (ja) * 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
EP2775523A1 (en) * 2013-03-04 2014-09-10 Dialog Semiconductor GmbH Chip on chip attach (passive IPD and PMIC) flip chip BGA using new cavity BGA substrate
US9461025B2 (en) * 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9763317B2 (en) * 2013-03-14 2017-09-12 Cisco Technology, Inc. Method and apparatus for providing a ground and a heat transfer interface on a printed circuit board
CN105027692B (zh) * 2013-05-17 2018-01-30 株式会社村田制作所 元器件内置多层基板的制造方法以及元器件内置多层基板
JP2015032649A (ja) * 2013-08-01 2015-02-16 イビデン株式会社 配線板の製造方法および配線板
JP6373642B2 (ja) * 2013-08-05 2018-08-15 ローム株式会社 半導体装置
CN104470211B (zh) * 2013-09-24 2018-02-27 深南电路股份有限公司 Pcb板加工方法及pcb板
JP6133432B2 (ja) * 2013-10-30 2017-05-24 京セラ株式会社 配線基板およびこれを用いた実装構造体
CN105934823A (zh) 2013-11-27 2016-09-07 At&S奥地利科技与系统技术股份公司 印刷电路板结构
JP6303443B2 (ja) * 2013-11-27 2018-04-04 Tdk株式会社 Ｉｃ内蔵基板の製造方法
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US9522514B2 (en) 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US9434135B2 (en) 2013-12-19 2016-09-06 Intel Corporation Panel with releasable core
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US9806051B2 (en) * 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
JP2015185564A (ja) * 2014-03-20 2015-10-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015220281A (ja) * 2014-05-15 2015-12-07 イビデン株式会社 プリント配線板
JP6317629B2 (ja) 2014-06-02 2018-04-25 株式会社東芝 半導体装置
TWI660476B (zh) * 2014-07-11 2019-05-21 矽品精密工業股份有限公司 封裝結構及其製法
JP2016082163A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板
US9578744B2 (en) 2014-12-22 2017-02-21 Stmicroelectronics, Inc. Leadframe package with pre-applied filler material
JP6473619B2 (ja) * 2014-12-25 2019-02-20 イビデン株式会社 キャビティ付き配線板の製造方法
JP2016143727A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
JP2016143725A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
DE102015104641A1 (de) * 2015-03-26 2016-09-29 At & S Austria Technologie & Systemtechnik Ag Träger mit passiver Kühlfunktion für ein Halbleiterbauelement
CN104779216B (zh) * 2015-04-09 2018-03-23 无锡中感微电子股份有限公司 一种电池保护板和电子设备
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
CN108028233B (zh) 2015-09-23 2023-02-24 英特尔公司 用于实现多芯片倒装芯片封装的衬底、组件和技术
KR101933409B1 (ko) * 2015-12-16 2019-04-05 삼성전기 주식회사 전자 부품 패키지 및 그 제조방법
EP3211976A1 (en) * 2016-02-29 2017-08-30 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Printed circuit board with antenna structure and method for its production
JP6771308B2 (ja) * 2016-05-02 2020-10-21 三菱電機株式会社 回路基板および半導体集積回路の実装構造
CN107404804B (zh) * 2016-05-20 2020-05-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
JP6819682B2 (ja) * 2016-06-06 2021-01-27 昭和電工マテリアルズ株式会社 多層配線板の製造方法
DE102016111914A1 (de) * 2016-06-29 2018-01-04 Snaptrack, Inc. Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung
KR101942727B1 (ko) * 2016-09-12 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
EP3349247B1 (en) * 2017-01-13 2020-12-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Patterned cover layer on base structure defining cavity and alignment marker
US10777503B2 (en) 2017-05-11 2020-09-15 Schweizer Electronic Ag Method for contacting a metallic contact pad in a printed circuit board and printed circuit board
KR101901713B1 (ko) * 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101942744B1 (ko) 2017-11-03 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
TWI645195B (zh) * 2017-11-14 2018-12-21 旺矽科技股份有限公司 Probe card
JP7007882B2 (ja) * 2017-12-08 2022-01-25 新光電気工業株式会社 配線基板及びその製造方法
KR20190075647A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 팬-아웃 반도체 패키지
CN117577589A (zh) * 2017-12-27 2024-02-20 株式会社村田制作所 半导体复合装置及其所使用的封装基板
JP2019121774A (ja) * 2017-12-28 2019-07-22 株式会社フジクラ 金属片付き配線基板および金属片付き配線基板の製造方法
JP6978335B2 (ja) * 2018-02-02 2021-12-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
US10748831B2 (en) * 2018-05-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages having thermal through vias (TTV)
KR102513087B1 (ko) * 2018-11-20 2023-03-23 삼성전자주식회사 팬-아웃 반도체 패키지
CN216531888U (zh) * 2019-02-05 2022-05-13 株式会社村田制作所 树脂多层基板
TWI686108B (zh) 2019-02-26 2020-02-21 嘉聯益科技股份有限公司 線路板模組及其散熱板結構
JP2020150026A (ja) * 2019-03-11 2020-09-17 株式会社村田製作所 多層配線基板
US11121076B2 (en) * 2019-06-27 2021-09-14 Texas Instruments Incorporated Semiconductor die with conversion coating
CN110416248B (zh) 2019-08-06 2022-11-04 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
JP7379511B2 (ja) * 2019-09-25 2023-11-14 京セラ株式会社 印刷配線板および印刷配線板の製造方法
KR20210046978A (ko) * 2019-10-21 2021-04-29 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
CN111554676B (zh) * 2020-05-19 2022-03-29 上海先方半导体有限公司 一种局部带宽增强的转接板封装结构及制作方法
KR20220037713A (ko) * 2020-09-18 2022-03-25 엘지이노텍 주식회사 회로기판, 패키지 기판 및 이의 제조 방법
CN114521041A (zh) * 2020-11-18 2022-05-20 深南电路股份有限公司 一种线路板及其制造方法
CN112616259B (zh) * 2021-02-25 2021-06-08 四川英创力电子科技股份有限公司 含有台阶插件孔的印制电路板及其制作方法
TWI787777B (zh) * 2021-04-01 2022-12-21 歆熾電氣技術股份有限公司 基板及電路基板
TWI777741B (zh) * 2021-08-23 2022-09-11 欣興電子股份有限公司 內埋元件基板及其製作方法
CN115295502A (zh) * 2022-07-21 2022-11-04 深南电路股份有限公司 立体封装结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312063A (ja) * 1999-04-28 2000-11-07 Kyocera Corp 配線基板及びその製造方法
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2002016327A (ja) * 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
WO2003105222A1 (de) * 2002-06-07 2003-12-18 Siemens Dematic Ag Verfahren zur anschlusskontaktierung von elektronischen bauelementen auf einem isolierenden substrat und nach dem verfahren hergestelltes bauelement-modul
CN1601736A (zh) * 2003-09-22 2005-03-30 罗姆股份有限公司 半导体集成电路装置及电子设备

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946051A (ja) * 1982-09-09 1984-03-15 Hitachi Ltd 絶縁型半導体装置
US4640010A (en) 1985-04-29 1987-02-03 Advanced Micro Devices, Inc. Method of making a package utilizing a self-aligning photoexposure process
JPH05175407A (ja) * 1991-12-25 1993-07-13 Sumitomo Bakelite Co Ltd 半導体搭載基板
US5506755A (en) 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JPH0823149A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
EP0774888B1 (en) * 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
JP3588230B2 (ja) 1997-07-31 2004-11-10 京セラ株式会社 配線基板の製造方法
US6239980B1 (en) 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
WO2000063970A1 (fr) 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Composant modulaire et son procede de production
JP4592891B2 (ja) 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板および半導体装置
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP4854847B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
KR20080031522A (ko) * 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
JP4854845B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
US6292366B1 (en) * 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
CN100539106C (zh) * 2000-09-25 2009-09-09 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
JP4248157B2 (ja) * 2000-12-15 2009-04-02 イビデン株式会社 多層プリント配線板
US6621012B2 (en) 2001-02-01 2003-09-16 International Business Machines Corporation Insertion of electrical component within a via of a printed circuit board
JP2002353633A (ja) * 2001-05-25 2002-12-06 Shin Kobe Electric Mach Co Ltd 多層プリント配線板の製造法及び多層プリント配線板
JP2003100937A (ja) 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
JP3937840B2 (ja) 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
US7260890B2 (en) 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
JP2004064052A (ja) 2002-07-27 2004-02-26 Samsung Electro Mech Co Ltd ノイズ遮蔽型積層基板とその製造方法
CN1210789C (zh) 2002-09-19 2005-07-13 威盛电子股份有限公司 具有散热结构的半导体封装元件
JP4103549B2 (ja) 2002-10-31 2008-06-18 株式会社デンソー 多層配線基板の製造方法及び多層配線基板
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
EP1601017A4 (en) * 2003-02-26 2009-04-29 Ibiden Co Ltd MULTILAYER PRINTED PCB
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
JP2005072328A (ja) 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板
TWI221330B (en) * 2003-08-28 2004-09-21 Phoenix Prec Technology Corp Method for fabricating thermally enhanced semiconductor device
TWI283155B (en) 2004-02-02 2007-06-21 Phoenix Prec Technology Corp Substrate structure integrated with passive component
JP2005183466A (ja) 2003-12-16 2005-07-07 Ibiden Co Ltd 多層プリント配線板
JP4298559B2 (ja) 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
KR100645643B1 (ko) 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2006073763A (ja) 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US7957154B2 (en) 2005-12-16 2011-06-07 Ibiden Co., Ltd. Multilayer printed circuit board
TWI334747B (en) 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
WO2009093343A1 (ja) 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
US7884461B2 (en) 2008-06-30 2011-02-08 Advanced Clip Engineering Technology Inc. System-in-package and manufacturing method of the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312063A (ja) * 1999-04-28 2000-11-07 Kyocera Corp 配線基板及びその製造方法
JP2001274034A (ja) * 2000-01-20 2001-10-05 Shinko Electric Ind Co Ltd 電子部品パッケージ
JP2002016327A (ja) * 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
WO2003105222A1 (de) * 2002-06-07 2003-12-18 Siemens Dematic Ag Verfahren zur anschlusskontaktierung von elektronischen bauelementen auf einem isolierenden substrat und nach dem verfahren hergestelltes bauelement-modul
CN1601736A (zh) * 2003-09-22 2005-03-30 罗姆股份有限公司 半导体集成电路装置及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9788433B2 (en) 2012-12-31 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
US8973259B2 (en) 2015-03-10
TW200731908A (en) 2007-08-16
US8692132B2 (en) 2014-04-08
JPWO2007043714A1 (ja) 2009-04-23
US8912451B2 (en) 2014-12-16
US20070095471A1 (en) 2007-05-03
US8101868B2 (en) 2012-01-24
KR20080046275A (ko) 2008-05-26
US20110314668A1 (en) 2011-12-29
TW201125458A (en) 2011-07-16
TWI373999B (zh) 2012-10-01
EP1945013A4 (en) 2010-08-18
EP1945013A1 (en) 2008-07-16
JP5188809B2 (ja) 2013-04-24
CN101288350A (zh) 2008-10-15
US20120106108A1 (en) 2012-05-03
US9027238B2 (en) 2015-05-12
CN102752958A (zh) 2012-10-24
TWI373996B (zh) 2012-10-01
US20120077317A1 (en) 2012-03-29
CN102752958B (zh) 2014-11-12
WO2007043714A1 (ja) 2007-04-19
WO2007043714A9 (ja) 2007-06-28
US20120006587A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
CN101288350B (zh) 多层印刷线路板及其制造方法
CN101331814B (zh) 多层印刷线路板及其制造方法
CN100550355C (zh) 半导体芯片安装用基板及其制造方法和半导体模块
JP4682294B2 (ja) 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法
CN101049057B (zh) 多层印刷电路板及多层印刷电路板的制造方法
CN101112141B (zh) 多层印刷线路板
KR101551898B1 (ko) 배선 기판, 반도체 장치 및 이들의 제조 방법
KR101199807B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
CN107112297A (zh) 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法
JPH07283538A (ja) 多層プリント配線板の製造方法
US6666964B2 (en) Method of manufacturing a circuit board
KR19990005679A (ko) 플립칩 실장용 패키지의 제조방법
JP3863534B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP2007059951A (ja) 半導体チップ実装用回路基板
JP2005093930A (ja) 多層基板とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant