CN101295541A - 非挥发性存储器的操作方法 - Google Patents
非挥发性存储器的操作方法 Download PDFInfo
- Publication number
- CN101295541A CN101295541A CNA2007101458214A CN200710145821A CN101295541A CN 101295541 A CN101295541 A CN 101295541A CN A2007101458214 A CNA2007101458214 A CN A2007101458214A CN 200710145821 A CN200710145821 A CN 200710145821A CN 101295541 A CN101295541 A CN 101295541A
- Authority
- CN
- China
- Prior art keywords
- storage element
- operating
- volatility memorizer
- layer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Abstract
一种非挥发性存储器的操作方法，其为对选定的氮化物储存单元进行读取操作，且对相邻选定的储存单元一侧的字线施加第一正电压，以及对其另一侧的字线施加第二正电压。此操作方法，不仅可有效抑制耦合干扰的问题，而且可获得较大的操作窗口。
Description
技术领域
本发明是有关于一种存储器的操作方法，且特别是有关于一种非挥发性存储器的操作方法。
背景技术
典型的非挥发性储存单元主要是以掺杂的多晶硅制作浮置栅极(floating gate)与控制栅极(controlgate)。其中，浮置栅极位于控制栅极和衬底之间，且处于浮置状态，没有和任何电路相连接，是做为储存电荷(charge)之用，而控制栅极则是用来控制数据存取。此种浮置栅极结构的储存单元可为一种单储存单元一位(1bit/cell)、单储存单元二位(2bits/cell)或多位阶(multi-level cell，MLC)储存的储存单元，且制作为NAND型阵列结构。
除了上述的浮置栅极结构的储存单元外，利用氮化硅取代多晶硅浮置栅极作为电荷陷入层(chargetrapping layer)的氮化物结构的储存单元(nitride-based memory cell)，已成为另一主流的非挥发性储存单元。氮化物结构的储存单元较浮置栅极结构的储存单元优异之处在于，其制作工艺可易于整合，且具有二位或多位储存容量。而且，氮化物结构的储存单元往往被认为是不会有耦合干扰(coupling interference)的问题发生。而此耦合干扰的问题，在浮置栅极结构的储存单元的各元件间的距离过近时会发生，而导致阀值电压偏移(thresholdvoltage shift，Vt shift)，且正是上述的浮置栅极结构的储存单元在元件尺寸持续微缩时最主要的限制因素之一。
然而，目前本案的申请人首次揭露出，氮化物结构的存储器会存在上述的类似的耦合干扰问题。请参照图1，其为当二不同尺寸的储存单元进行读取(read)操作时，于储存单元两侧的字线上施加负偏压，而测量出的电流-电压关系图。在图1中，-●-是表示以较大尺寸的储存单元D 1所进行的电流-电压测量，-■-是表示以微缩后的较小尺寸的储存单元D2所进行的电流-电压测量，而X轴是表示栅极电压(VG)，Y轴是表示读取电流(read current)。如图1所示，储存单元的尺寸微缩后，即各字线(word line，WL)的间距(spacing)较为缩短时，会使得读取电流对储存单元两侧的字线的电位变化更为敏感，读取电流降低的幅度在字线的间距微缩后，会大大的增加。
请再参照图2A与图2B，其分别是位线的布局的上视图，以及不同位线的位数(bit count)与阀值电压偏移值的关系图。在图2A中，绘示出关键尺寸为60nm的8条字线WL0～WL7，其呈平行排列。在图2B中，-○-是表示整体的电压分布曲线，而-●-、-▲-、
-◆-分别是表示字线WL1、WL3、WL5、WL7的电压分布曲线。如图2A与图2B所示，当字线WL0、WL2、WL4、WL6的位被程序化而到达“0”状态时，则会造成相邻的字线WL1、WL3、WL5、WL7的阀值电压偏移增加。
由上述本案的申请人所提出的实验结果可推知，当储存单元尺寸微缩时，字线之间的距离过近亦会使氮化物结构的储存单元产生耦合干扰的问题。而且，由图2A与图2B可知，受到二侧干扰的字线WL1、WL3、WL5的阀值电压偏移值较大，而受到一侧干扰的字线WL7的阀值电压偏移值较小。
另外，请参照图3A与图3B，其分别为未考虑耦合干扰的问题以及考虑到耦合干扰的问题的氮化物结构的储存单元的阀值电压(Vt)分布图。如图3A所示，标号310为储存“1”数据状态时的阀值电压分布曲线，标号320为储存“0”数据状态时的阀值电压分布曲线，而储存单元的操作窗口(operationwindow)W1为二不同储存数据状态的阀值电压的差。如图3B所示，元件间的耦合干扰问题会使储存“1”数据状态的阀值电压偏移为如标号312所示，而会使储存“0”数据状态的阀值电压偏移为如标号322所示。耦合干扰的问题会对氮化物结构的存储器的不同储存数据状态造成不同的影响。此时，操作窗口W2，与操作窗口W1相比，则会变的相对较窄。
由于，本案的申请人研究发现氮化物结构的存储器存在耦合干扰问题，而导致储存单元的阀值电压提高，使得操作窗口变小。因此，本案的申请人亦积极寻找改善此问题的方式，以使非挥发性储存单元的技术发展可更为往前迈进。
发明内容
有鉴于此，本发明的目的就是在提供非挥发性存储器的操作方法，能够有效改善氮化物结构的存储器的耦合干扰，及其所衍生的种种问题。
本发明提出一种非挥发性存储器的操作方法，适用于由多个具有氮化物电荷陷入层的储存单元构成的在行方向上平行排列的多个埋入式位线，及在列方向上平行排列的多个字线的储存单元阵列，其特征在于，该操作方法包括：
选定该储存单元；以及
对相邻选定的该储存单元一侧的该字线施加一第一正电压，以及对相邻选定的该储存单元另一侧的该字线施加一第二正电压。
依照本发明的实施例所述的非挥发性存储器的操作方法，其中选定该储存单元的方法包括对选定的该储存单元的一控制栅极施加一栅极电压，对二掺杂区分别施加一第一源极/漏极电压与一第二源极/漏极电压，以及对一衬底施加一衬底电压，以读取选定的该储存单元。
依照本发明的实施例所述的非挥发性存储器的操作方法，其中该第一正电压或该第二正电压为0.5～2伏。
依照本发明的实施例所述的非挥发性存储器的操作方法，其中该栅极电压为3～5伏或该衬底电压为0伏。
依照本发明的实施例所述的非挥发性存储器的操作方法，其中该第一源极/漏极电压为1～2伏或该第二源极/漏极电压为0伏。
依照本发明的实施例所述的非挥发性存储器的操作方法，其中各该储存单元包括：
一控制栅极，设置在一衬底上；
二掺杂区，设置于该控制栅极两侧的该衬底中；
一氮化物电荷陷入层，设置在该控制栅极与该衬底之间；
一电荷阻挡层，设置在该氮化物电荷陷入层与该控制栅极之间；以及
一电荷隧穿层，设置在该氮化物电荷陷入层与该衬底之间。
依照本发明的实施例所述的非挥发性存储器的操作方法，其中该电荷隧穿层包括一氧化物层或复合层。
依照本发明的实施例所述的非挥发性存储器的操作方法，其中该复合层包括由该衬底起依序是一第一氧化物层、一氮化物层与一第二氧化物层。
依照本发明的实施例所述的非挥发性存储器的操作方法，其中该第一氧化物层的厚度小于等于2nm，介于0.5nm至2nm之间，或小于等于1.5nm。
依照本发明的实施例所述的非挥发性存储器的操作方法，其中该氮化物层的厚度小于等于2nm，或介于1nm至2nm之间。
依照本发明的实施例所述的非挥发性存储器的操作方法，其中该第二氧化物层的厚度小于等于2nm，或介于1.5nm至2nm之间。
附图说明
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下，其中：
图1为在二不同尺寸的储存单元进行读取操作时，于储存单元两侧的字线上施加负偏压，而测量出的电流-电压关系图。
图2A为位线的布局的上视图。
图2B为不同位线的位数与阀值电压偏移值的关系图。
图3A为未考虑耦合干扰的问题的氮化物结构的储存单元的阀值电压分布图。
图3B为考虑到耦合干扰的问题的氮化物结构的储存单元的阀值电压分布图。
图4A为依照本发明的一实施例所绘示的非挥发性存储器的阵列结构的上视图。
图4B为绘示图4A的储存单元沿I-I’剖面线的剖面示意图。
图4C为绘示另一种图4A的储存单元沿I-I’剖面线的剖面示意图。
图5为利用本发明的操作方法后所测量的储存单元的阀值电压分布图。
具体实施方式
图4A为依照本发明的一实施例所绘示的非挥发性存储器的阵列结构的上视图。图4B为绘示图4A的储存单元的沿I-I’剖面线的剖面示意图。在图4A中所绘示出的储存单元、字线及位线的数量并非用于限定本发明，其仅为举例说明。
请参照图4A，本实施例的非挥发性存储器主要包括有：衬底400、多条埋入式位线(buried bit line)402、多个储存单元404、以及多条字线(wordline，WL)406。其中，埋入式位线402配置于衬底400中，且在行方向(Y方向)上平行排列，而每一条埋入式位线402例如是一掺杂区。另外，储存单元404位于各埋入式位线402之间的衬底400上，且排列成二维阵列(2D array)。多条字线406在列方向(X方向)上平行排列，且每一字线406串联同一列的储存单元404，而字线406的材质例如是掺杂多晶硅。
请参照图4B，其绘示一个储存单元404的剖面示意图。本实施例的储存单元404为一种氮化物结构的储存单元，其包括电荷隧穿层412、电荷陷入层(charge trapping layer)410、电荷阻挡层408、控制栅极407以及二掺杂区414。其中，控制栅极407设置于衬底400上，其材质例如是掺杂多晶硅。电荷陷入层410设置于控制栅极407与衬底400之间。本实施例的电荷陷入层410例如是氮化物材料层，其材质例如氮化硅、氮氧化硅或能够使电荷陷入于其中的氮化物材料。电荷阻挡层408设置于控制栅极407与电荷陷入层410之间，其材质例如是氧化硅或氧化硅/氮化硅/氧化硅。电荷隧穿层412设置于电荷陷入层410下方的衬底400上。电荷隧穿层412例如是一层氧化物层，其材质例如是氧化硅。另外，二掺杂区114分别作为储存单元404的源极与漏极，其设置于控制栅极407两侧的衬底400中，而此二掺杂区114为埋入式位线402的一部分。
另外，如图4C所示，电荷隧穿层412亦可为一复合层，其例如是由衬底400起依序是第一氧化物层411a、氮化物层411b与第二氧化物层411c。其中，第一氧化物层411a的材质例如是氧化硅，其厚度例如是小于等于2nm，较佳是厚度介于0.5nm至2nm之间，更较佳是小于等于1.5nm。氮化物层411b的材质例如是氮化硅，其厚度例如是小于等于2nm，较佳是厚度介于1nm至2nm之间。第二氧化物层411c的材质例如是氧化硅，其厚度例如是小于等于2nm，较佳是厚度介于1.5nm至2nm之间。
在先前技术中已详细说明，本案的申请人研究发现，储存单元尺寸微缩时，氮化物存储器亦存在着耦合干扰(coupling interference)的问题。为了能够改善此问题，本发明提出一种新颖的操作方法。在下述中，是以图4A与图4B的结构来说明本发明的方法。
请参照图4A与图4B，本实施例的存储器的操作方法为，对所选定的储存单元404进行读取操作(即施加读取操作电压Vread)，且在相邻选定的储存单元404的一侧的字线406施加正电压Vp1，以及在其另一侧的字线406施加正电压Vp2。
上述的读取操作包括，对所选定的储存单元404的控制栅极407施加一栅极电压VG，对二掺杂区414分别施加源极/漏极电压VS/D1与VS/D2，以及对衬底400施加衬底电压Vsub，以读取此储存单元404。其中，栅极电压VG例如为3～5伏。源极/漏极电压VS/D1例如为1～2伏，而源极/漏极电压VS/D2例如为0伏。衬底电压Vsub例如为0伏。
另外，对选定的储存单元404一侧的字线406施加的正电压Vp1例如为0.5～2伏。对选定的储存单元404另一侧的字线406施加的正电压Vp2例如为0.5～2伏。在一实施例中，正电压Vp1可例如是与正电压Vp2相同，其电压例如为0.5～2伏。
特别要说明的，在选定的储存单元进行读取操作时，于相邻的字线施加正电压的操作方法，可以抑制因储存单元尺寸微缩而致使字线之间发生耦合干扰的问题。
图5为利用本发明的操作方法后所测量的储存单元的阀值电压(Vt)分布图。在图5中，一并放上图3B的阀值电压分布图，以做对照比较之用。
如图5所示，利用本发明的方法可使储存“1”数据状态的阀值电压偏移为如标号510所示，而使储存“0”数据状态的阀值电压偏移为如标号520所示。由阀值电压分布曲线510与312，以及阀值电压分布曲线520与322的比较，皆可得知本发明的方法确实对耦合干扰的问题可达抑制的目的。值得一提的是，耦合干扰的问题会对氮化物结构的存储器的不同储存数据状态造成不同的影响，此部分可参见先前技术中的详细说明，于此不再重复叙述。同样地，利用本发明的方法抑制耦合干扰的问题时，亦会使阀值电压偏移较大的储存数据状态(在此实施例中，是指“1”)的抑制效果较大，而阀值电压偏移较小的储存数据状态(在此实施例中，是指“0”)的抑制效果较小。如此一来，利用本发明的方法所获得的操作窗口W3，与受耦合干扰的问题时的操作窗口W2相比，明显较宽。
当然，本发明的方法除了可应用于单储存单元二位储存的氮化物储存单元之外，其亦可应用于单储存单元四位(4bits/cell)储存、单储存单元八位(8bits/cell)储存或其它的多阶位(multi level)储存的氮化物储存单元。
综上所述，本发明的方法可抑制耦合干扰的问题，避免阀值电压被提高而影响元件操作，且可获得较大的操作窗口。而且，还可突破尺寸缩小的限制，使储存单元的制造技术能够往尺寸不断微缩的方向迈进。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定的为准。
Claims (11)
1.一种非挥发性存储器的操作方法，适用于由多个具有氮化物电荷陷入层的储存单元构成的在行方向上平行排列的多个埋入式位线，及在列方向上平行排列的多个字线的储存单元阵列，其特征在于，该操作方法包括：
选定该储存单元；以及
对相邻选定的该储存单元一侧的该字线施加一第一正电压，以及对相邻选定的该储存单元另一侧的该字线施加一第二正电压。
2.如权利要求1所述的非挥发性存储器的操作方法，其特征在于，其中选定该储存单元的方法包括对选定的该储存单元的一控制栅极施加一栅极电压，对二掺杂区分别施加一第一源极/漏极电压与一第二源极/漏极电压，以及对一衬底施加一衬底电压，以读取选定的该储存单元。
3.如权利要求1所述的非挥发性存储器的操作方法，其特征在于，其中该第一正电压或该第二正电压为0.5～2伏。
4.如权利要求2所述的非挥发性存储器的操作方法，其特征在于，其中该栅极电压为3～5伏或该衬底电压为0伏。
5.如权利要求2所述的非挥发性存储器的操作方法，其特征在于，其中该第一源极/漏极电压为1～2伏或该第二源极/漏极电压为0伏。
6.如权利要求1所述的非挥发性存储器的操作方法，其特征在于，其中各该储存单元包括：
一控制栅极，设置在一衬底上；
二掺杂区，设置于该控制栅极两侧的该衬底中；
一氮化物电荷陷入层，设置在该控制栅极与该衬底之间；
一电荷阻挡层，设置在该氮化物电荷陷入层与该控制栅极之间；以及
一电荷隧穿层，设置在该氮化物电荷陷入层与该衬底之间。
7.如权利要求6所述的非挥发性存储器的操作方法，其特征在于，其中该电荷隧穿层包括一氧化物层或复合层。
8.如权利要求7所述的非挥发性存储器的操作方法，其特征在于，其中该复合层包括由该衬底起依序是一第一氧化物层、一氮化物层与一第二氧化物层。
9.如权利要求8所述的非挥发性存储器的操作方法，其特征在于，其中该第一氧化物层的厚度小于等于2nm，介于0.5nm至2nm之间，或小于等于1.5nm。
10.如权利要求8所述的非挥发性存储器的操作方法，其特征在于，其中该氮化物层的厚度小于等于2nm，或介于1nm至2nm之间。
11.如权利要求8所述的非挥发性存储器的操作方法，其特征在于，其中该第二氧化物层的厚度小于等于2nm，或介于1.5nm至2nm之间。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US91381707P | 2007-04-25 | 2007-04-25 | |
| US60/913,817 | 2007-04-25 | ||
| US11/782,149 US7692968B2 (en) | 2007-04-25 | 2007-07-24 | Operation method of non-volatile memory and method of improving coupling interference from nitride-based memory |
| US11/782,149 | 2007-07-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101295541A true CN101295541A (zh) | 2008-10-29 |
| CN101295541B CN101295541B (zh) | 2010-09-15 |
Family
ID=39886790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101458214A Active CN101295541B (zh) | 2007-04-25 | 2007-08-28 | 非挥发性存储器的操作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7692968B2 (zh) |
| CN (1) | CN101295541B (zh) |
| TW (1) | TWI351076B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8009478B2 (en) * | 2009-10-05 | 2011-08-30 | Micron Technology, Inc. | Non-volatile memory apparatus and methods |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100663345B1 (ko) * | 2004-01-27 | 2007-01-02 | 삼성전자주식회사 | 공통의 드레인 라인들을 구비하는 비휘발성 메모리 셀 어레이 |
| CN1674257A (zh) * | 2004-03-26 | 2005-09-28 | 力晶半导体股份有限公司 | 快闪存储器结构及其制作方法 |
| US7106625B2 (en) | 2004-07-06 | 2006-09-12 | Macronix International Co, Td | Charge trapping non-volatile memory with two trapping locations per gate, and method for operating same |
| US7642585B2 (en) | 2005-01-03 | 2010-01-05 | Macronix International Co., Ltd. | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| US7282420B2 (en) | 2005-05-03 | 2007-10-16 | Hynix Semiconductor Inc. | Method of manufacturing a flash memory device |
| KR100680455B1 (ko) | 2005-06-30 | 2007-02-08 | 주식회사 하이닉스반도체 | Ｎａｎｄ형 플래쉬 메모리 소자, 그 제조 방법 및 그 구동방법 |
| US7301818B2 (en) * | 2005-09-12 | 2007-11-27 | Macronix International Co., Ltd. | Hole annealing methods of non-volatile memory cells |
-
2007
- 2007-07-24 US US11/782,149 patent/US7692968B2/en active Active
- 2007-08-14 TW TW096129968A patent/TWI351076B/zh active
- 2007-08-28 CN CN2007101458214A patent/CN101295541B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200843035A (en) | 2008-11-01 |
| CN101295541B (zh) | 2010-09-15 |
| TWI351076B (en) | 2011-10-21 |
| US7692968B2 (en) | 2010-04-06 |
| US20080266966A1 (en) | 2008-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5977003B2 (ja) | メモリストリングにダイオードを有する３次元アレイのメモリアーキテクチャ | |
| KR102300122B1 (ko) | 전하 트랩 불휘발성 메모리소자 및 그 제조방법과, 전하 트랩 불휘발성 메모리소자의 동작방법 | |
| US10410723B2 (en) | Nonvolatile memory cells having lateral coupling structures and nonvolatile memory cell arrays including the same | |
| US7450418B2 (en) | Non-volatile memory and operating method thereof | |
| US7547941B2 (en) | NAND non-volatile two-bit memory and fabrication method | |
| US9177649B2 (en) | Flash memory circuit | |
| JP4004809B2 (ja) | 半導体装置及びその動作方法 | |
| KR20120084268A (ko) | 3차원 메모리 어레이 구조 | |
| US9431109B2 (en) | Parallel bitline nonvolatile memory employing channel-based processing technology | |
| US7898854B2 (en) | Semiconductor memory device and method of preliminary data writing to select memory cell transistors | |
| US7548458B2 (en) | Methods of biasing a multi-level-cell memory | |
| US11114165B2 (en) | Semiconductor devices having increased efficiency in generation of gate-induced drain leakage current without insulation deterioration and methods of operating the same | |
| US6313501B1 (en) | Nonvolatile memory, cell array thereof, and method for sensing data therefrom | |
| CN101483065A (zh) | 操作存储器的方法及其非挥发性存储器 | |
| US7312495B2 (en) | Split gate multi-bit memory cell | |
| US8446771B2 (en) | NAND nonvolatile semiconductor memory device and write method for NAND nonvolatile semiconductor memory device | |
| CN101295541B (zh) | 非挥发性存储器的操作方法 | |
| US20100202197A1 (en) | Operation methods of nonvolatile memory device | |
| US20080057643A1 (en) | Memory and method of reducing floating gate coupling | |
| US8422290B2 (en) | Methods of reading data in a NAND flash memory device with a fringe voltage applied to a conductive layer | |
| JP5801049B2 (ja) | 半導体記憶装置へのデータの書込み方法及び半導体記憶装置 | |
| Micheloni et al. | 3D Stacked NAND Flash Memories | |
| JP2011192346A (ja) | 半導体メモリ | |
| JP4045011B2 (ja) | 半導体記憶装置 | |
| US7420845B2 (en) | High-endurance memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |