CN101297371A - 具有改进的读写容限的电流驱动切换磁性存储单元及采用该单元的磁性存储器 - Google Patents

具有改进的读写容限的电流驱动切换磁性存储单元及采用该单元的磁性存储器 Download PDF

Info

Publication number
CN101297371A
CN101297371A CNA2006800401180A CN200680040118A CN101297371A CN 101297371 A CN101297371 A CN 101297371A CN A2006800401180 A CNA2006800401180 A CN A2006800401180A CN 200680040118 A CN200680040118 A CN 200680040118A CN 101297371 A CN101297371 A CN 101297371A
Authority
CN
China
Prior art keywords
magnetic element
magnetic
standby
write current
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800401180A
Other languages
English (en)
Inventor
陈友君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Grandis Inc
Original Assignee
Grandis Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Grandis Inc filed Critical Grandis Inc
Publication of CN101297371A publication Critical patent/CN101297371A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Abstract

描述了一种用于提供磁性存储器的方法和系统。磁性存储器包括多个磁性存储单元和至少一条位线以及与多个磁性存储单元相对应的多条源线。各磁性存储单元包括磁性元件，其被编程为：由被驱动在第一方向通过磁性元件的第一写电流形成高阻态，由被驱动在第二方向通过磁性元件的第二写电流形成低阻态。位线和源线设置成驱动第一写电流在第一方向通过磁性元件，驱动第二写电流在第二方向通过磁性元件，并驱动至少一个读电流在不会破坏低阻态稳定的第三方向通过磁性元件。

Description

具有改进的读写容限的电流驱动切换磁性存储单元及采用该单元的磁性存储器
技术领域
本发明涉及磁性存储系统，尤其涉及一种提供具有改进的读写容限的存储器、磁性存储单元和/或读与/或写机制的方法和系统。
背景技术
图1示出了现有的磁性随机存取存储器(MRAM)1的一小部分。现有的MRAM 1包括磁性存储单元10，磁性存储单元10包括通常是现有的磁性隧道结(MTJ)12的现有磁性元件12和现有的选择装置14。图中还示出了写字线16、读字线18和位线20。通过对现有的磁性元件12进行编程使之成高阻态或低阻态，将数据存储到现有磁性元件12中。通常通过利用位线20和写字线16两者中流动的电脉冲产生的磁场来进行编程。一般来说，由仅在位线20中或仅在写字线16中流动的电流生成的磁场不足以对现有磁性元件12进行编程。通过采用读字线18启动选择装置14并驱动读电流通过现有磁性元件，对现有磁性元件12进行读操作。
图2示出了现有的MRAM阵列30较大的一部分，其采用诸如图1中所示的现有存储单元10的多个现有存储单元。参照图2，现有磁性存储单元10以行和列设置。现有磁性存储单元10仍包括读字线18、写字线16和位线20。图2还示出了位线选择器32、字线选择器34、第一数位线选择器36、第二数位线选择器38、位线及接地线选择器40、带有电流源的差分电流传感器42、比较器44、包括对应于存储单元10的存储单元10’与对应于位线20的位线22的基准列46、以及开关48、50、52、54、56、和58。读字线18与字线选择器34相连接并由字线选择器34致能。各写字线16，也可被称为数位线，分别与第一数位线选择器36和第二数位线选择器38相连接。读字线18与写字线16水平运行，而也用作数据线的位线20则垂直运行。位线20与第一位线选择器32和第二位线选择器40相连接。位于线16、18、20、22端部的开关48、50、52、54、56与58通常是晶体管，并且将线16、18、20、22连接到诸如电压源之类的电源，或接地。
写操作过程中，位线20被启动，并且其所载电流生成一部分切换磁性元件12所需的磁场(称为切换场)。此外，相应的写字线16被启动，其所载电流生成剩余部分的切换磁场。在大多数现有的MRAM30中，仅由位线20生成的磁场或由仅写字线16生成的磁场都不足以对任何现有的磁性元件12进行编程，或切换其状态。然而，将位线20和写字线16结合可在它们的交叉点处生成切换场。因而，可对被选择的现有磁性元件12进行写操作。
读操作过程中，读字线18和含有要读取的磁性元件的相应位线20被启动。仅在位于启动的位线20和启动的写字线18之间的交点处的现有磁性存储单元10上有电流被驱动通过，并且因此进行读操作。采用差分电流传感器42和比较器44，将被读取的现有的磁性存储单元的阻态与基准单元10’相比较，比较器44比较这两个电流信号，并生成存储状态“1”或“0”的输出Vout。
尽管现有的MRAM30可以操作，但本领域技术人员会意识到现有技术存在一些弊端。编程采用驱动通过相应的线16和线20的电流而生成的磁场。磁场不是局部现象。此外，采用对应于较大磁场的较大电流，对现有磁性存储单元10进行编程。因而，邻近单元可被干扰或随意被写。结果，现有MRAM10的性能受到影响。可采用称为触发写的高级架构来解决此问题。然而，触发写需要高得多的磁场，其使用明显更高的电流。此外，对于利用叠加场进行写的现有磁性元件12，生成切换场所需的电流随着现有磁性元件12的宽度减小而增大。因而，耗电量显著增大，尤其对较高密度存储器中的较小磁性元件12来说。这个增大的耗电量是不想要的。此外，触发写在实际写之前需要进行一个读验证。因此，总存取时间较大。这个较大的存取时间也使触发写对于高速应用来说缺乏吸引力。此外，包括触发写MRAM的现有MRAM的电流生成存储单元的大小接近40f2，其中f为光刻临界尺寸。这个尺寸范围与半导体存储器SRAM的密度相比极具竞争力。然而，MRAM的成本更大，因为制造过程中MRAM所采用的掩膜比SRAM多五至七倍。因而，需要另一种用于提供MRAM的机制。
图3示出了现有的以自旋转移为基础进行切换的随机存取存储器(自旋RAM)70的一小部分。自旋RAM70包括现有的磁性存储单元80，其包括现有的磁性元件82和选择装置84、字线86、位线88和源线90。字线86的方向垂直于位线88。源线90通常平行或垂直于位线88，取决于自旋RAM70所用的特定构架。
现有的磁性元件82设置成可通过驱动自旋极化电流通过现有的磁性元件82，在高阻态和低阻态之间变化。自旋极化电流采用自旋转移效应来改变现有磁性元件82的状态。例如，现有磁性元件82可以是设置成采用自旋转移被写的MTJ。通常通过确保MTJ82具有足够小的横截面面积和MTJ层具有特定厚度来实现。当电流密度足够时，被驱动通过现有磁性元件82的载流子可传递足够力矩，以改变现有磁性元件82的状态。当写电流在一个方向被驱动时，状态可从低阻态变化到高阻态。当写电流在相反方向被驱动时，状态可从高阻态变化到低阻态。
为了对现有存储单元80进行编程，位线88和字线86被启动。电流在源线90和位线88之间被驱动。若电流在一个方向被驱动，例如从源线90到位线88，则现有磁性元件82被编程为两个状态中的一个。若电流在相反方向被驱动，例如从位线88到源线90，则现有磁性元件82被编程为两个状态中的另一个。
对于读操作，位线88和字线86被启动。因而，选择装置84被开启。读电流被驱动通过现有磁性元件82。读电流可由与图2所示的差分电流传感器42相类似的差分电流传感器提供。参照图3，从而将读电流提供给位线88，该位线88已经被钳制在其偏置电压。结果，读出过程中可获得高磁阻信号。在一些现有自旋RAM中，可采用基准单元(图3中未示出)。在这类现有自旋RAM中，一部分读电流被提供给正在被读的现有磁性存储单元80，另一部分电流被提供给基准单元。因而，读操作过程中的读出电流是持续供应的电流和实际流经MTJ元件的电流之间的差值。比较器与图2所示的比较器44类似，比较差分电流传感器的输出以决定现有磁性存储单元80的状态。因而，现有磁性存储单元80可被编程和读取。
因而，现有的自旋RAM70利用被驱动通过磁性元件82的写电流，以对现有磁性存储单元80进行数据编程。因而，现有的自旋RAM70采用较局部的现象来对现有磁性元件82进行编程。因而，不像现有的MRAM1/30，现有的自旋RAM70不会经受半选取写干扰问题。
此外，对于较小的磁性元件82，以及较高的存储密度，现有的自旋RAM70采用较低电流。图4是曲线图92，示出了现有的磁场切换MRAM30的写电流和现有的自旋RAM70的写电流之间的比较。要注意用于触发写MRAM的写电流比图4中的电流高。正如从图4可以看到的，对于宽度大于二百纳米的现有磁性元件12/82，现有的自旋RAM70所需的电流比现有的MRAM30高。对于宽度小于二百纳米的现有磁性元件12/82，现有的自旋RAM70的写电流比现有的MRAM30低。此外，现有的自旋RAM70，写电流随着宽度的减小而减小。因而自旋RAM70具有所需的比例趋势。
虽然现有的自旋RAM70利用较低电流和更为局部化的编程机制，但是现有的自旋RAM70可能会有读干扰的问题。图5是图表94，示出了现有的自旋RAM70写及读电流分布。分布95是具有最小电流I1的写电流分布。分布96是具有最大电流I2的读电流分布，其用于现有磁性元件82的低阻态。分布97是具有最大电流I3的读电流分布，其用于现有磁性元件82的高阻态。分布96中的最大读电流与分布95中的最小写电流之间的差值代表读与写的容限。换句话说，在许多读周期后，即使I2低于I1，诸如电流I2之类的读电流也可随意对现有磁性元件82进行写操作。因而，正如可从分布95和分布96看到的，对于适宜于低阻态的读电流而言，读与写的容限可极小。
对于高速存储器操作，分布96和97中低阻态和高阻态的读电流必须相差很大。也就是说，分布96的电流需要比分布97的电流大得多。例如，可将分布96的中心置于一百二十微安，同时可将分布97的中心置于约六十微安。此外，为了减小选择装置84的尺寸并因而减小现有磁性存储单元80的尺寸，需要写电流尽可能小。例如，可将分布95的中心置于二百微安左右。因而，对于小单元尺寸的高密度存储器，尤其是高速和大的读信号的写和读电流之间的差值，或读与写的容限减小。因为读与写的容限可能很小，采用的读电流会使磁性元件82的状态不稳定。因此，分布96或97中采用的读电流可随意对现有自旋RAM70进行写操作。
此外，诸如会包括现有自旋RAM70的现有自旋RAM存储器模块，包括数百万乃至数十亿个磁性元件82。工艺偏差会使现有自旋RAM70中的磁性元件82的写和读电流具有一个分布范围。因而，分布95、96和97如图所示具有一个宽度。也就是说，磁性元件可具有界于I1和I2之间的写电流。类似地，磁性元件所需的写电流可能界于I1和I2之间、界于I2和I3之间或低于I3。这些被称为尾分布位或异常值。除了工艺偏差引起的分布之外，热效应也可使读与/或写电流产生偏差。磁性切换过程基本是热辅助过程，不论磁性元件82是否通过磁场切换或通过流经自旋力矩转移效应的自旋极化电流切换。由于单个装置芯片中采用大量的磁性存储器元件82，以及在装置产品的整个生命周期中的操作循环数量很大，在特定周期间，热辅助可使磁性元件的切换写电流比其常规值小得多。所需的读电流比这一偶发的低写电流还要小。因而写与读范围甚至可能更小。因而读操作期间受损的数据甚至可能进一步增大。
因此，需要一种用于提供和使用存储器单元的方法和系统，其采用以改进的读写容限进行自旋转移切换，或或减少读电流引发的意外写错误。本发明针对这样一种需求。
发明内容
本发明提供了一种用于提供磁性存储器的方法和系统。磁性存储器包括多个磁性存储单元与至少一条位线和对应于多个磁性存储单元的多条源线。各磁性存储单元包括磁性元件，其被编程为：由被驱动在第一方向通过磁性元件的第一写电流形成高阻态，由被驱动在第二方向通过磁性元件的第二写电流形成低阻态。位线和源线设置成驱动第一写电流在第一方向通过磁性元件，驱动第二写电流在第二方向通过磁性元件，并驱动至少一个读电流在不会破坏低阻态稳定的第三方向通过磁性元件。
根据在此揭示的方法和系统，本发明提供了一种机制，其用于对具有更高读写容限的磁性存储器进行编程和读操作。
附图说明
图1是现有磁性随机存取存储器一部分的简图；
图2是现有磁性随机存取存储器的一部分的简图；
图3是切换时采用自旋转移的磁性存储单元的简图；
图4是示出了现有磁场切换MRAM的写电流和现有自旋RAM的写电流之间关系；
图5示出了现有自旋RAM的写电流分布与读电流分布；
图6示出了根据本发明的磁性存储器采用单一间隔层磁性元件的一个实施例的一部分；
图7示出了根据本发明的磁性存储器采用具有如本发明所述的势垒层和间隔层的磁性元件的另一个实施例的一部分；
图8是示出了根据本发明中的一种方法的一个实施例的流程图，其采用磁性存储器以提供改进的读写容限；
图9是根据本发明包括备用行的MRAM的一个实施例的一部分的简图；
图10是根据本发明包括备用列的MRAM的另一个实施例的一部分的简图；
图11是根据本发明的磁性存储器阵列和电路采用自旋转移切换、具有平均中点基准读信号和增大的读写容限的一个实施例的一部分的简图。
具体实施方式
本发明涉及磁性存储器。以下说明能让任一本领域技术人员使用和利用本发明，并是在专利申请和其要件的文本中提供。在此描述的较佳实施例和一般原则及特征的各种改变对本领域技术人员是显而易见的。因而，本发明并不意欲限于图示的实施例，而应依据与在此描述的原则和特征相一致的最宽范围。
本发明提供了一种用于提供磁性存储器的方法和系统。磁性存储器包括多个磁性存储单元和至少一条位线以及与多个磁性存储单元相对应的多条源线。各磁性存储单元包括磁性元件，磁性元件被编程为：由第一写电流被驱动在第一方向通过磁性元件形成高阻态，由第二写电流被驱动在第二方向通过磁性元件形成低阻态。位线和源线设置成驱动第一写电流在第一方向通过磁性元件，驱动第二写电流在第二方向通过磁性元件，驱动至少一个写电流在不会破坏低阻态稳定的第三方向通过磁性元件。
本发明以具有某些组件的特定磁性存储器为背景描述，这样的磁性存储单元具有磁性元件，磁性元件包括特定组件和特定隔离装置。任一本领域技术人员易于理解本发明与使用具有其它与/或附加组件的磁性存储器的情况一致。此外，本发明是在以与存储器的某一部分相对应的组件为背景描述的。根据本发明的方法和系统也以从单个磁性存储单元读出或写入单个磁性存储单元为背景描述。然而，任一本领域技术人员易于理解方法和系统可被扩展成基本并行地从多个磁性存储单元读出或写入多个磁性存储单元。最终，本发明以某些存储器为背景描述。然而，任一本领域技术人员易于理解本发明与和本发明不一致的存储器和其它装置可兼容。
为了更具体地描述根据本发明的方法和系统，参照图6，示出了根据本发明采用单间隔层磁性元件的磁性存储器100的一个实施例的一部分。磁性存储器100是自旋RAM。磁性存储器100包括磁性存储单元110和金属连通插头(metal via plug)102(其可被认为是磁性存储单元110的一部分)、源线104、位线106和字线108。磁性存储单元110包括设置成采用自旋转移被写的磁性元件112，优选地，并包括选择装置119。优选地，选择装置119是晶体管。图示的磁性元件112至少包括被钉扎层115、间隔层116和自由层117。被钉扎层115和自由层117是磁性的。虽然图示的是单一层，但是被钉扎层115和自由层117的其中一个或两者可为多层，诸如合成的反铁磁层(SAF)，其包括由诸如Ru的非磁性导电间隔层隔开的两个铁磁层。间隔层116位于被钉扎层115和自由层117之间。间隔层116可为导电的或绝缘的。在较佳实施例中，间隔层116是隧穿势垒层。在较佳实施例中，磁性元件112也包括钉扎层114，优选地，其是反铁磁层(AFM)。然而，在另一实施例中，可采用其它机制来钉扎被钉扎层115的磁化。磁性元件112也可分别包括种子层113和覆盖层118。然而，在另一实施例中，磁性元件112可包括符合本发明的不同与/或附加的组件。
利用通过传送电流通过磁性元件112产生的自旋转移效应对磁性元件112进行编程。尤其是可通过在位线106和源线104之间驱动的电流对磁性元件112进行编程。磁性元件112设置成：通过写电流从自由层117流经间隔层116到达被钉扎层115，将磁性元件112编程为低阻态。磁性元件112也设置成：通过写电流从被钉扎层115流经间隔层116到达自由层117，使得磁性元件112处于高阻态。也就是说，通过驱动电流从源线104流到位线106，磁性元件112被编程为高阻态。类似地，通过驱动读电流从位线106流到源线104，磁性元件112被编程为低阻态。
磁性存储器100，尤其是位线106、源线104和磁性存储单元110被设置成：采用的读电流在不会破坏低阻态稳定(优选地，加强低阻态)的方向被驱动。在图示的实施例100中，读电流会被驱动从位线106流到源线104。在较佳实施例中，通过将位线钳位于恒定电压VBL，同时将源线设置在较低电压VSL，诸如接地电压来读取磁性元件112。VBL和VSL之间的电压差分布在磁性元件112和选择装置119之间。金属连通插头102上的电压由Vplug表示。较佳地，选取VBL使得磁性元件上的偏置电压(Vread)，即VBL-Vplug，在使磁性元件112具有最高信号输出的范围内。在一个实施例中，这个范围在一百毫伏至五百毫伏之间。
参照图5和图6，当Vread施加到磁性存储器100实施例时，若磁性元件112处于低阻态，则流经磁性元件的电流处于在分布96中；若磁性元件112处于高阻态，则流经磁性元件的电流处于在分布97中。在较佳实施例中，由于高阻态的最大电阻明显大于低阻态的最小电阻，I2值明显比I3值高。由于至少读电流I2被驱动从位线106流到源线104，读电流I2并不会破坏磁性元件112低阻态的稳定。优选地，由读电流I2生成的自旋力矩强化了最小阻态。也就是说，读电流I2不会倾向于随意写磁性元件112。仅有低得多的、优选以电流I2的相同方向被驱动的读电流I3生成倾向于破坏最大阻态稳定的自旋力矩。。也就是说，读电流I3会产生随意写磁性元件112的自旋力矩。因而，分布95的写电流和读电流分布97的读电流之间的差值就成为读写容限。这个较大差值是读写容限，而非写电流95和分布96的较高读电流之间的差值是读写容限。因而，对于磁性存储器100，写和读电流之间的容限增大。
因而，磁性存储器100具有较大的读写容限。所以，磁性存储器100在读操作期间不太可能被随意写。
图7是根据本发明的采用根据本发明的具有势垒和间隔的磁性元件的磁性存储器120的另一实施例的一部分的简图。磁性存储器120是自旋RAM。磁性存储器120包括磁性存储单元130和金属连通插头122(可认为是磁性存储单元130的一部分)、源线124、位线126和字线128。磁性存储单元130包括磁性元件132，其设置成采用自旋转移，较佳地，并采用选择装置142被写。较佳地，选择装置142是晶体管。图示的磁性元件132至少包括第一被钉扎层135、第一间隔层136(优选地为隧穿势垒层136)、自由层137、第二间隔层138和第二被钉扎层139。被钉扎层135和被钉扎层139及自由层137是磁性的。虽然图示的是单一层，但是被钉扎层135和被钉扎层139及自由层137中之一或两者可以是多层，诸如合成的反铁磁层(SAF)，其包括由诸如Ru的非磁性导电间隔层隔开的两个铁磁层。第二间隔层138可以是导电性的或是另一绝缘隧穿势垒层。第二间隔层138可具有比第一间隔层136低的电阻。因而，在一个实施例中，第二间隔层138是隧穿电阻比隧穿势垒层136的隧穿电阻小的隧穿势垒层。因而，隧穿势垒层136是主隧穿势垒。被钉扎层135和139设置成使得其在较接近自由层137的区域内的磁化是反平行的。磁性元件132也可包括钉扎层134和140，优选地，钉扎层134和140为AFM层。然而，在另一实施例中，可采用其它机制来钉扎被钉扎层135和139的磁化。磁性元件132也可分别包括种子层133和覆盖层141。
利用通过使电流流经磁性元件132产生的自旋转移效应，对磁性元件132进行编程。为了将磁性元件132编程为低阻态，优选地，写电流从自由层137流经主势垒层136，到达被钉扎层135。为了将磁性元件编程为高阻态，写电流从被钉扎层135流经主势垒层136，到达自由层137。因而，在写操作中，字线128启动选择装置142并且写电流在预设方向被驱动。
磁性存储器120，尤其是位线126、源线124和磁性存储单元130被设置成：采用的读电流在不会破坏低阻态稳定(优选地，是强化低阻态)的方向被驱动。在图示的实施例120中，读电流会被驱动从位线126流到源线124。在操作中，将位线126钳制在恒定电压下，同时源线124被设置在诸如接地电压的较低电压。VBL和VSL之间的电压差分布在磁性元件132和晶体管142之间。优选地，选取适当的VBL，使得磁性元件(VBL-Vplug)上的偏置电压(Vread)，在使磁性元件120具有最大信号输出的范围内。优选地，这个范围在一百毫伏至五百毫伏之间。
参照图5和图7，在较佳实施例中，由于高阻态的最大电阻明显大于低阻态的最小电阻，I2值明显比I3值高。由于至少读电流I2被驱动从位线126流到源线124，读电流I2并不会破坏磁性元件132的低阻态的稳定。优选地，由读电流I2生成的自旋力矩强化了最小阻态。也就是说，读电流I2不会倾向于随意写磁性元件132。仅有低得多的、与电流I2相同的方向被驱动的读电流I3生成倾向于破坏最大阻态稳定的自旋力矩。。也就是说，读电流I3会产生随意写磁性元件132的自旋力矩。因而，分布95的写电流和读电流分布97的读电流之间的差值就成为读写容限。这个较大差值是读写容限，而非写电流95和分布96的较高读电流之间的差值是读写容限。因而，对于磁性存储器120，写和读电流之间的范围增大。结果，磁性存储器120不太可能在读过程中随意被写。
图8是流程图，示出了根据本发明的方法150的一个实施例，其利用磁性存储器以提供改进的读写容限。较佳地，该方法150与磁性存储器100、120与/或160和200(以下图示的)配合使用。所以，是以磁性存储器100为背景描述方法150。选择的存储单元110经由步骤152被编程成高阻态或低阻态。编程包括通过驱动写电流在第一方向流经磁性元件112来编程高阻态，通过驱动第二写电流在第二方向流经磁性元件112来编程低阻态。第二方向通常与第一方向反向。
经由步骤154，磁性存储器100被选择性地读。步骤154中的读磁性存储器包括驱动读电流在不会破坏低阻态稳定的方向流经磁性元件112。优选地，此方向与第二方向相同。
因而，采用方法150可对磁性存储器120或100进行编程和读操作。此外，磁性存储器100具有较大的读写容限。所以，在读过程中磁性存储器100不太可能被随意写。
图9是根据本发明的包括备用行的MRAM160的一个实施例的一部分的简图。图9中采用的磁性元件可为磁性元件112和132或可采用自旋转移进行编程其它磁性元件(未示出)并可采用方法150进行操作。优选地，图9所示的这部分MRAM160是一个输入/输出(或I/O)区块。存储器通常包括较多I/O区块，优选地，包括至少八个区块。MRAM160包括位线选择器162和164、源线选择器180和168、字线选择器170、比较器172、带有电流源的差分电流传感器174、具有与单元110和130类似的单元110’/130’的基准列176、优选地为晶体管的开关182、184、186和188。，对磁性存储单元110/130与110’/130’进行如上所述对磁性存储器100和120所进行一样的编程和写操作。
除了在如上所述的数据存储中实际使用和计划使用的存储行之外，还可提供其它的行。例如，在一个实施例中，MRAM160计划包括512行，或1024行，或另一较大的数量。MRAM160在此存储区块中也包括备用行，诸如行190。备用行包括相同的组件，诸如包括磁性元件112/132的磁性存储单元110/130。此外，磁性存储器160被设置成以类似于磁性存储器100和120的方式被写和被读。
采用备用行190是考虑到磁性存储器160的其余行中的单元故障。在晶片级存储裸芯测试中，可对磁性存储器160进行测试。例如，可采用各种写脉冲量级与读操作相结合以确定在预定的最小写电流水平之下被写的磁性存储单元110/130，以及即使以预定的最大写电流水平都不会被写的单元110/130。这些存储单元被认为是写无效。通过启动字线和源线选择器中的闩开关，可用正常的备用行190替代包含这些无效位的行。这样，可提高晶片良率。
图10是根据本发明包括备用列的MRAM200的另一个实施例的一部分的简图。图10中采用的磁性元件可为磁性元件112、132或可采用自旋转移进行编程的其它磁性元件(未示出)，并可采用方法150进行操作。优选地，图10所示的这部分MRAM200是一个输入/输出(或I/O)区块。存储器通常包括较多I/O区块，优选地，至少包括八个区块。MRAM200包括位线选择器202和204、源线选择器206和208、字线选择器210、比较器212、带有电流源的差分电流传感器214、包括基准单元110’/130’的基准列216和优选地为晶体管的开关222、224、226和228。按如上所述对磁性存储器100和120所进行的一样方式对磁性存储单元110/130和110’/130’进行编程和写操作。
磁性存储器200被划分成行和列。通常I/O区块包括8、16、64或别的一般较大数量的列。采用备用列220是考虑到磁性存储器200的其余列的单元故障。在晶片级存储裸芯测试期间，可对磁性存储器200进行测试。例如，可采用各种写脉冲量级与读操作相结合以确定在预定的最小写电流水平之下被写的磁性存储单元110/130，并且即使以预定的最大写电流水平都不会被写的单元110/130。这些存储单元被认为是写无效。通过启动位线选择器中的闩开关，可用正常的备用列220替代包含这些失效位的列。这样，可提高晶片良率。
备用列220也可用于校错。除了如上述采用存储器200补偿已知的坏位之外，额外的列220可被用于在错误码校正机制中存储检测位。错误码可被用来解决磁性存储器200中的随机错误。随机错误可由于许多原因发生，诸如上述的热辅助切换。对于具有读电流和写电流的设计得高到在存储器装置的实际使用过程中可能发生读电流干扰事件，可确定所需的备用列220数量。对于八位存储器，由于“0”和“1”之间状态的组合有2的3次方个，每八列所需的额外列的数目是三。对于十六位存储器，由于“0”和“1”之间状态的组合有2的4次方个，每16列需要的额外列的数量是4。对于六十四位存储器，由于“0”和“1”之间状态的组合有2的6次方个，每64列需要的额外列的数量是6。增加校错功能会增大芯片规模并降低存储器速度，但对生产鲁棒性好且可靠的自旋RAM芯片是必要的。
图11是根据本发明的磁性存储器250和电路的一个实施例的一部分的简图，该实施例采用具有平均中点基准读信号和增大的读写容限的自旋转移切换。磁性存储器250包括两个IO区块260和270，这两个区块彼此邻近互为镜像并共享同一个源线选择器280。此外，也示出了字线选择器282和284、基准列262和272。区块260和270可分别类似于图9的区块160和图10的区块200。因而磁性存储单元110与/或130和方法150可被用于磁性存储器250。虽然图示的是两个字线选择器282和284，对于IO区块260和270两者也可仅采用一个字线选择器(未示出)。优选地，用于基准列262和272的磁性元件110’/130’与上述的磁性元件110和130相同。此外，采用方法150对磁性存储器250进行操作。
如上所述，采用被驱动通过基准单元110’/130’的电流，对基准单元110’/130’进行编程和读操作。在一个实施例中，基准列262或272之一的磁性元件110’/130’可都置于最小阻态，而相应的另一个基准列272或262中的磁性元件110’/130’可都置于最大阻态。由于采用两个基准列262和272，差分电流传感器286和288从基准列262和272传感基准磁性元件的平均电流，基准列262和272由字线和源线启动。由于基准磁性元件110’/130’共享磁性元件100、120、160和200的相同的增大的电流容限，并且采用上述的基准机制，所以磁性单元110’/130’提供读所需的平均电流值。基准列292和272一起向它们的左右两边提供基准信号给两个磁性元件110/130。
因而，可采用避免在编程过程中随意写的更局部化现象，对磁性存储器100、120、160、200和250以及方法150进行写操作。此外，磁性存储器100、120、160、200和250以及方法150可具有提高的、更大的读写容限。因而，也可减少读过程中的随意写。因而，磁性存储器100、120、160、200和250的性能可得到提高。
揭示了一种方法和系统，其提供和使用一种具有改进的读写容限的磁性存储器。根据示出的实施例对本发明进行描述，任一本领域技术人员易于理解可对实施例做各种改变，并且对实施例所做的任何改变都在本发明的精神和范围内。因此，任一本领域技术人员可做多种修改而不脱离附属权利要求的精神和范围。

Claims (42)

1.一种磁性存储器，包括：
多个磁性存储单元，所述多个磁性存储单元各包括磁性元件，所述磁性元件被编程为：由被驱动在第一方向通过所述磁性元件的第一写电流形成高阻态，由被驱动在第二方向通过所述磁性元件的第二写电流形成低阻态；
与所述多个磁性存储单元相对应的至少一条位线；以及
与所述多个磁性存储单元相对应的多条源线；
其中所述至少一条位线和所述多条源线设置成：驱动所述第一写电流在所述第一方向通过所述磁性元件，驱动所述第二写电流在所述第二方向通过所述磁性元件，并驱动至少一个读电流在不会破坏低阻态稳定的第三方向通过所述磁性元件。
2.如权利要求1所述的磁性存储器，其中所述方向与所述第一方向反向，并且所述第二方向与所述第三方向同向。
3.如权利要求1所述的磁性存储器，还包括：
多条字线，所述多条字线各与所述多个磁性存储单元中的一个磁性存储单元相对应，并且其用于允许电流流动通过所述磁性存储单元。
4.如权利要求3所述的磁性存储器，其中所述多个磁性存储单元还各包括：
至少一个选择装置，所述多条字线的一部分选择性地启动所述至少一个选择装置以允许电流流动通过所述磁性元件。
5.如权利要求4所述的磁性存储器，其中所述至少一个选择装置是具有源极、漏极、栅极的选择晶体管，并且其中所述多条字线的所述这部分是与所述选择晶体管的所述栅极耦合的字线，所述磁性元件与所述漏极耦合，所述多条源线的其中一条与所述源极耦合。
6.如权利要求1所述的磁性存储器，其中所述多条源线各与所述多个磁性存储单元中的一对相对应。
7.如权利要求1所述的磁性存储器，其中所述磁性元件包括具有被钉扎在被钉扎方向的第一磁化的被钉扎层、间隔层、具有第二磁化的自由层，所述间隔层位于所述被钉扎层和所述自由层之间，所述自由层设置成使得所述磁性元件被编程为：由被驱动在所述第一方向通过所述磁性元件的所述第一写电流形成高阻态，由被驱动在与所述第一方向反向的第二方向通过所述磁性元件的所述第二写电流形成低阻态。
8.如权利要求7所述的磁性元件，其中所述间隔层是势垒层。
9.如权利要求7所述的磁性元件，其中所述间隔层是导电性的。
10.如权利要求7所述的磁性存储器，其中所述磁性元件还包括附加间隔层和附加被钉扎层，所述自由层位于所述附加分隔层和所述分隔层之间，所述附加分隔层位于所述自由层和所述附加被钉扎层之间。
11.如权利要求10所述的磁性元件，其中所述间隔层是势垒层。
12.如权利要求11所述的磁性元件，其中所述附加间隔层是附加势垒层。
13.如权利要求11所述的磁性元件，其中所述附加间隔层是导电性的。
14.如权利要求10所述的磁性元件，其中所述间隔层是导电性的。
15.如权利要求14所述的磁性元件，其中所述附加间隔层是附加势垒层。
16.如权利要求14所述的磁性元件，其中所述附加间隔层是导电性的。
17.如权利要求1所述的磁性存储器，还包括：
至少一个基准单元；
与所述至少一个基准单元耦合的至少一条附加位线；以及
与所述至少一个基准单元耦合的至少一条源线。
18.如权利要求1所述的磁性存储器，还包括：
与所述位线相对应的至少一个备用磁性存储单元，所述至少一个备用磁性存储单元各包括备用磁性元件，其可被编程为：由被驱动在第一方向通过所述备用磁性元件的第一写电流形成高阻态，由被驱动在与所述第一方向反向的第二方向通过所述备用磁性元件的第二写电流形成低阻态；
与所述至少一个备用磁性存储单元相对应的至少一条备用源线；
其中所述至少一条位线与所述至少一条备用源线设置成：驱动所述第一写电流在所述第一方向通过所述备用磁性元件，驱动所述第二写电流在所述第二方向通过所述备用磁性元件，并驱动至少一个读电流在不会破坏所述低阻态稳定的第三方向通过所述备用磁性元件。
19.如权利要求1所述的磁性存储器，还包括：
与所述多条源线的至少一部分相耦合的至少一个备用磁性存储单元，所述至少一个备用磁性存储单元各包括备用磁性元件，其可被编程为：由被驱动在第一方向通过所述备用磁性元件的第一写电流形成高阻态，由被驱动在与所述第一方向反向的第二方向通过所述备用磁性元件的第二写电流形成低阻态；
与所述至少一个备用磁性存储单元相对应的至少一条备用位线；
其中所述至少一条备用位线与所述至少多条源线设置成：驱动所述第一写电流在所述第一方向通过所述备用磁性元件，驱动所述第二写电流在所述第二方向通过所述备用磁性元件，并驱动所述至少一个读电流在所述第三方向通过所述备用磁性元件。
20.如权利要求1所述的磁性存储器，还包括：
至少一个错误码校正。
21.一种磁性存储器，包括：
多个磁性存储单元，所述多个磁性存储单元各包括磁性元件和选择装置，所述磁性元件被编程为：由被驱动在第一方向通过所述磁性元件的第一写电流形成高阻态，由被驱动在与所述第一方向反向的第二方向通过所述磁性元件的第二写电流形成低阻态；
多条位线，所述多条位线各与所述多个磁性存储单元的第一部分相对应；
多条源线，所述多条源线各与所述多个磁性存储单元的第二部分相对应；以及
多条字线，所述多条字线各与所述多个磁性存储单元的一个磁性存储单元相对应，并且允许电流流动通过所述磁性存储单元；
其中所述多条位线和所述多条源线设置成：驱动所述第一写电流在所述第一方向通过所述磁性元件，驱动所述第二写电流在所述第二方向通过所述磁性元件，并驱动至少一个读电流在所述第二方向通过所述磁性元件。
22.如权利要求21所述的磁性存储器，还包括：
与所述多条字线的至少一部分和所述多条源线的至少一部分相对应的多个基准单元；以及
与所述多个基准单元耦合的至少一条附加位线。
23.如权利要求21所述的磁性存储器，还包括：
与所述多条位线和所述多条源线相对应的多个备用磁性存储单元，所述多个备用磁性存储单元各包括备用磁性元件，其可被编程为：由被驱动在第一方向通过所述备用磁性元件的第一写电流形成高阻态，由被驱动在与所述第一方向反向的第二方向通过所述备用磁性元件的第二写电流形成低阻态；
其中所述至少一条备用位线与所述多条源线设置成：驱动所述第一写电流在所述第一方向通过所述备用磁性元件，驱动所述第二写电流在所述第二方向通过所述备用磁性元件，并驱动至少一个读电流在不会破坏所述低阻态稳定的第三方向通过所述备用磁性元件。
24.如权利要求21所述的磁性存储器，还包括：
多个备用磁性存储单元，所述至少一个备用磁性存储单元各包括备用磁性元件，其可被编程为：由被驱动在第一方向通过所述备用磁性元件的第一写电流形成高阻态，由被驱动在与所述第一方向反向的第二方向通过所述备用磁性元件的第二写电流形成低阻态；
与所述至少一个备用磁性存储单元相对应的至少一条备用位线；
与所述至少一个备用磁性存储单元相对应的至少一条备用源线；
其中所述至少一条备用位线与所述至少一条备用源线设置成：驱动所述第一写电流在所述第一方向通过所述备用磁性元件，驱动所述第二写电流在所述第二方向通过所述备用磁性元件，并驱动至少一个读电流在不会破坏所述低阻态稳定的第三方向通过所述备用磁性元件。
25.一种利用存储器中的至少一个磁性存储单元的方法，所述至少一个磁性存储单元各包括磁性元件，其可采用自旋转移被编程，所述方法包括：
对所述至少一个存储器单元进行编程使之成为高阻态或低阻态，包括通过驱动第一写电流在第一方向通过所述磁性元件编程为所述高阻态，通过驱动第二写电流在第二方向通过所述磁性元件编程为所述低阻态，以及
通过驱动至少一个读电流在不会破坏所述低阻态稳定的第三方向通过所述磁性元件来读所述至少一个磁性存储器单元。
26.如权利要求25所述的方法，其中所述第二方向与所述第一方向反向。
27.如权利要求25所述的方法，其中所述第二方向与所述第三方向同向。
28.如权利要求25所述的方法，其中所述编程包括在至少一条位线和至少一条源线之间驱动所述第一写电流和所述第二写电流。
29.如权利要求25所述的方法，其中所述读包括在至少一条位线和至少一条源线之间驱动所述至少一个写电流。
30.如权利要求25所述的方法，其中至少一个选择装置与所述至少一个磁性存储单元相对应，并且其中所述编程还包括：
利用至少一条字线选择性地启动所述至少一个选择装置，以允许所述第一写电流或所述第二写电流流动通过所述至少一个磁性存储单元。
31.如权利要求25所述的方法，其中至少一个选择装置与所述至少一个磁性存储单元相对应，并且其中所述读操作还包括：
利用至少一条字线选择性地启动所述至少一个选择装置，以允许所述至少一个写电流流动通过所述至少一个磁性存储单元。
32.如权利要求25所述的方法，其中所述磁性元件包括具有被钉扎在被钉扎方向的第一磁化的被钉扎层、间隔层、具有第二磁化的自由层，所述间隔层位于所述被钉扎层和所述自由层之间，所述自由层设置为使得所述磁性元件被编程为：由被驱动在所述第一方向通过所述磁性元件的所述第一写电流形成高阻态，由被驱动在与所述第一方向反向的第二方向通过所述磁性元件的所述第二写电流形成低阻态。
33.如权利要求32所述的方法，其中所述间隔层是势垒层。
34.如权利要求32所述的方法，其中所述间隔层是导电性的。
35.如权利要求32所述的方法，其中所述磁性元件还包括附加间隔层和附加被钉扎层，所述自由层位于所述附加间隔层和所述间隔层之间，所述附加间隔层位于所述自由层和所述附加被钉扎层之间。
36.如权利要求35所述的方法，其中所述间隔层是势垒层。
37.如权利要求36所述的方法，其中所述附加间隔层是附加势垒层。
38.如权利要求36所述的方法，其中所述附加间隔层是导电性的。
39.如权利要求36所述的方法，其中所述间隔层是导电性的。
40.如权利要求39所述的方法，其中所述附加间隔层是附加势垒层。
41.如权利要求39所述的方法，其中所述附加间隔层是导电性的。
42.如权利要求25所述的方法，还包括：
编程至少一个基准单元；以及
提供所述至少一个读电流给所述至少一个基准单元。
CNA2006800401180A 2005-10-27 2006-10-25 具有改进的读写容限的电流驱动切换磁性存储单元及采用该单元的磁性存储器 Pending CN101297371A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/260,778 US7286395B2 (en) 2005-10-27 2005-10-27 Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells
US11/260,778 2005-10-27

Publications (1)

Publication Number Publication Date
CN101297371A true CN101297371A (zh) 2008-10-29

Family

ID=37968518

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800401180A Pending CN101297371A (zh) 2005-10-27 2006-10-25 具有改进的读写容限的电流驱动切换磁性存储单元及采用该单元的磁性存储器

Country Status (6)

Country Link
US (1) US7286395B2 (zh)
EP (1) EP1941511A4 (zh)
JP (1) JP4782206B2 (zh)
KR (1) KR101004910B1 (zh)
CN (1) CN101297371A (zh)
WO (1) WO2007050679A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930792A (zh) * 2009-06-24 2010-12-29 索尼公司 存储器和写入控制方法
CN102290093A (zh) * 2010-06-18 2011-12-21 索尼公司 存储元件的驱动方法和存储装置
CN102326204A (zh) * 2009-02-20 2012-01-18 希捷科技有限公司 自旋转移转矩存储器自基准读取方法
CN102468424A (zh) * 2010-11-05 2012-05-23 格兰迪斯股份有限公司 用于提供改进转换性能的混合磁隧道结元件的方法和系统
CN102804279A (zh) * 2010-03-17 2012-11-28 格兰迪斯股份有限公司 用于提供反向双磁隧道结元件的方法和系统
CN110612582A (zh) * 2018-04-17 2019-12-24 高丽大学校产学协力团 磁装置
CN113419200A (zh) * 2021-07-09 2021-09-21 福州大学 探测Bi2Te3表面态六角翘曲的电流诱导自旋极化的方法
CN114676834A (zh) * 2022-05-26 2022-06-28 中科南京智能技术研究院 一种用于存内计算阵列的位线电压钳制电路

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7606409B2 (en) * 2004-11-19 2009-10-20 Hitachi High-Technologies Corporation Data processing equipment, inspection assistance system, and data processing method
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
JP4883982B2 (ja) * 2005-10-19 2012-02-22 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
US7391641B2 (en) 2005-11-23 2008-06-24 Samsung Electronics Co., Ltd. Multi-layered magnetic memory structures
US7457153B1 (en) * 2005-11-23 2008-11-25 Samsung Electronics Co., Ltd. Integrated circuit memory devices having magnetic memory cells therein that utilize dual-ferromagnetic data layers
JP4284326B2 (ja) * 2006-01-12 2009-06-24 株式会社東芝 磁気抵抗ランダムアクセスメモリおよびその書き込み制御方法
KR100785008B1 (ko) * 2006-02-22 2007-12-11 삼성전자주식회사 자기 메모리 장치와 데이터 기록 방법
US7457149B2 (en) * 2006-05-05 2008-11-25 Macronix International Co., Ltd. Methods and apparatus for thermally assisted programming of a magnetic memory device
JP4935183B2 (ja) * 2006-05-18 2012-05-23 株式会社日立製作所 半導体装置
US7345912B2 (en) 2006-06-01 2008-03-18 Grandis, Inc. Method and system for providing a magnetic memory structure utilizing spin transfer
US7379327B2 (en) * 2006-06-26 2008-05-27 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells having enhanced read and write margins
JP4987616B2 (ja) * 2006-08-31 2012-07-25 株式会社東芝 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ
JP2008091703A (ja) * 2006-10-03 2008-04-17 Toshiba Corp 半導体記憶装置
US7742329B2 (en) * 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
FR2914482B1 (fr) * 2007-03-29 2009-05-29 Commissariat Energie Atomique Memoire magnetique a jonction tunnel magnetique
US7782661B2 (en) * 2007-04-24 2010-08-24 Magic Technologies, Inc. Boosted gate voltage programming for spin-torque MRAM array
US7573736B2 (en) * 2007-05-22 2009-08-11 Taiwan Semiconductor Manufacturing Company Spin torque transfer MRAM device
JP5157268B2 (ja) * 2007-06-13 2013-03-06 株式会社日立製作所 スピン蓄積磁化反転型のメモリ素子及びスピンｒａｍ
US7742328B2 (en) * 2007-06-15 2010-06-22 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors
US7688616B2 (en) * 2007-06-18 2010-03-30 Taiwan Semicondcutor Manufacturing Company, Ltd. Device and method of programming a magnetic memory element
US7957179B2 (en) 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
TW200907964A (en) * 2007-08-09 2009-02-16 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
US7795696B2 (en) * 2007-09-12 2010-09-14 Seagate Technology Llc Modular magnetoresistive memory
US7825445B2 (en) * 2007-11-29 2010-11-02 Seagate Technology Llc Magnetoresistive memory elements with separate read and write current paths
TWI451410B (zh) * 2008-04-18 2014-09-01 Sony Corp Recording method of magnetic memory element
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7760542B2 (en) 2008-04-21 2010-07-20 Seagate Technology Llc Spin-torque memory with unidirectional write scheme
US7852663B2 (en) 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7855911B2 (en) * 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US8144509B2 (en) * 2008-06-27 2012-03-27 Qualcomm Incorporated Write operation for spin transfer torque magnetoresistive random access memory with reduced bit cell size
KR101493868B1 (ko) * 2008-07-10 2015-02-17 삼성전자주식회사 자기 메모리 소자의 구동 방법
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US7804709B2 (en) * 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8233319B2 (en) 2008-07-18 2012-07-31 Seagate Technology Llc Unipolar spin-transfer switching memory unit
US8223532B2 (en) 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US7881095B2 (en) * 2008-08-08 2011-02-01 Seagate Technology Llc Asymmetric write current compensation using gate overdrive for resistive sense memory cells
US7881104B2 (en) * 2008-08-08 2011-02-01 Seagate Technology Llc Magnetic memory with separate read and write paths
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7894248B2 (en) 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US7826255B2 (en) * 2008-09-15 2010-11-02 Seagate Technology Llc Variable write and read methods for resistive random access memory
US7755923B2 (en) * 2008-09-18 2010-07-13 Seagate Technology Llc Memory array with read reference voltage cells
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US7933137B2 (en) * 2008-10-08 2011-04-26 Seagate Teachnology Llc Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures
US7933146B2 (en) * 2008-10-08 2011-04-26 Seagate Technology Llc Electronic devices utilizing spin torque transfer to flip magnetic orientation
US7852660B2 (en) * 2008-10-08 2010-12-14 Seagate Technology Llc Enhancing read and write sense margins in a resistive sense element
US8169810B2 (en) * 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8487390B2 (en) 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US8650355B2 (en) * 2008-10-15 2014-02-11 Seagate Technology Llc Non-volatile resistive sense memory on-chip cache
US9030867B2 (en) 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7855923B2 (en) * 2008-10-31 2010-12-21 Seagate Technology Llc Write current compensation using word line boosting circuitry
US7876599B2 (en) * 2008-10-31 2011-01-25 Seagate Technology Llc Spatial correlation of reference cells in resistive memory array
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US7800941B2 (en) * 2008-11-18 2010-09-21 Seagate Technology Llc Magnetic memory with magnetic tunnel junction cell sets
US7929370B2 (en) * 2008-11-24 2011-04-19 Magic Technologies, Inc. Spin momentum transfer MRAM design
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US8203869B2 (en) * 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US8027206B2 (en) * 2009-01-30 2011-09-27 Qualcomm Incorporated Bit line voltage control in spin transfer torque magnetoresistive random access memory
US8053255B2 (en) 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
US8489801B2 (en) * 2009-03-04 2013-07-16 Henry F. Huang Non-volatile memory with hybrid index tag array
US7916528B2 (en) * 2009-03-30 2011-03-29 Seagate Technology Llc Predictive thermal preconditioning and timing control for non-volatile memory cells
KR101068573B1 (ko) * 2009-04-30 2011-09-30 주식회사 하이닉스반도체 반도체 메모리 장치
US7957183B2 (en) * 2009-05-04 2011-06-07 Magic Technologies, Inc. Single bit line SMT MRAM array architecture and the programming method
US20100302838A1 (en) * 2009-05-26 2010-12-02 Magic Technologies, Inc. Read disturb-free SMT reference cell scheme
US8159856B2 (en) * 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US7940548B2 (en) * 2009-07-13 2011-05-10 Seagate Technology Llc Shared bit line and source line resistive sense memory structure
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8213213B2 (en) * 2009-11-09 2012-07-03 National Tsing Hua University Reference current generator for resistance type memory and method thereof
US8107285B2 (en) 2010-01-08 2012-01-31 International Business Machines Corporation Read direction for spin-torque based memory device
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
US8570797B2 (en) 2011-02-25 2013-10-29 Qualcomm Incorporated Magnetic random access memory (MRAM) read with reduced disturb failure
US8929132B2 (en) * 2011-11-17 2015-01-06 Everspin Technologies, Inc. Write driver circuit and method for writing to a spin-torque MRAM
KR101919040B1 (ko) 2012-08-13 2018-11-15 삼성전자주식회사 반도체 기억 소자
KR20140052695A (ko) 2012-10-25 2014-05-07 삼성전자주식회사 양방향 리드 스킴을 갖는 자기 메모리 장치
US20140355336A1 (en) * 2013-06-04 2014-12-04 Kabushiki Kaisha Toshiba Semiconductor memory device
KR102098244B1 (ko) 2014-02-04 2020-04-07 삼성전자 주식회사 자기 메모리 소자
US9431083B2 (en) 2014-03-25 2016-08-30 Samsung Electronics Co., Ltd. Nonvolatile memory device and storage device having the same
US9472256B1 (en) * 2014-10-01 2016-10-18 Everspin Technologies, Inc. Magnetic memory having two transistors and two magnetic tunnel junctions per memory cell
US9576632B2 (en) * 2015-03-03 2017-02-21 Kabushiki Kaisha Toshiba Magnetic storage device
US9799386B1 (en) * 2016-08-30 2017-10-24 International Business Machines Corporation STT MRAM midpoint reference cell allowing full write
US10325639B2 (en) * 2017-11-20 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production
KR102559577B1 (ko) 2018-08-08 2023-07-26 삼성전자주식회사 저항성 메모리 장치
US10803913B1 (en) * 2019-06-11 2020-10-13 Applied Materials, Inc. Narrow range sense amplifier with immunity to noise and variation
US11910723B2 (en) 2019-10-31 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with electrically parallel source lines
US11398262B1 (en) 2021-04-16 2022-07-26 Sandisk Technologies Llc Forced current access with voltage clamping in cross-point array

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256224B1 (en) * 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US6055178A (en) * 1998-12-18 2000-04-25 Motorola, Inc. Magnetic random access memory with a reference memory array
US6456525B1 (en) * 2000-09-15 2002-09-24 Hewlett-Packard Company Short-tolerant resistive cross point array
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
JP4084089B2 (ja) * 2002-05-30 2008-04-30 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
JP4134637B2 (ja) * 2002-08-27 2008-08-20 株式会社日立製作所 半導体装置
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
CN100533589C (zh) * 2002-11-26 2009-08-26 株式会社东芝 磁单元和磁存储器
JP2004185755A (ja) * 2002-12-05 2004-07-02 Sharp Corp 不揮発性半導体記憶装置
KR100506932B1 (ko) * 2002-12-10 2005-08-09 삼성전자주식회사 기준 셀들을 갖는 자기 램 소자 및 그 구조체
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP4192060B2 (ja) * 2003-09-12 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7173841B2 (en) * 2004-12-03 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic memory array
US7190612B2 (en) * 2005-03-31 2007-03-13 Grandis, Inc. Circuitry for use in current switching a magnetic cell

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102326204B (zh) * 2009-02-20 2014-04-02 希捷科技有限公司 自旋转移转矩存储器自基准读取方法
CN102326204A (zh) * 2009-02-20 2012-01-18 希捷科技有限公司 自旋转移转矩存储器自基准读取方法
CN101930792A (zh) * 2009-06-24 2010-12-29 索尼公司 存储器和写入控制方法
CN101930792B (zh) * 2009-06-24 2013-09-25 索尼公司 存储器和写入控制方法
CN102804279A (zh) * 2010-03-17 2012-11-28 格兰迪斯股份有限公司 用于提供反向双磁隧道结元件的方法和系统
CN102290093A (zh) * 2010-06-18 2011-12-21 索尼公司 存储元件的驱动方法和存储装置
TWI556233B (zh) * 2010-11-05 2016-11-01 三星半導體股份有限公司 以改良的切換來提供混合磁性穿隧接面元件的方法及其系統
CN102468424B (zh) * 2010-11-05 2016-01-20 格兰迪斯股份有限公司 用于提供改进转换性能的混合磁隧道结元件的方法和系统
CN102468424A (zh) * 2010-11-05 2012-05-23 格兰迪斯股份有限公司 用于提供改进转换性能的混合磁隧道结元件的方法和系统
CN110612582A (zh) * 2018-04-17 2019-12-24 高丽大学校产学协力团 磁装置
CN110612582B (zh) * 2018-04-17 2021-10-29 高丽大学校产学协力团 磁装置
US11163023B2 (en) 2018-04-17 2021-11-02 Korea University Research And Business Foundation Magnetic device
CN113419200A (zh) * 2021-07-09 2021-09-21 福州大学 探测Bi2Te3表面态六角翘曲的电流诱导自旋极化的方法
CN113419200B (zh) * 2021-07-09 2022-05-10 福州大学 探测Bi2Te3表面态六角翘曲的电流诱导自旋极化的方法
CN114676834A (zh) * 2022-05-26 2022-06-28 中科南京智能技术研究院 一种用于存内计算阵列的位线电压钳制电路
CN114676834B (zh) * 2022-05-26 2022-08-02 中科南京智能技术研究院 一种用于存内计算阵列的位线电压钳制电路

Also Published As

Publication number Publication date
EP1941511A2 (en) 2008-07-09
KR101004910B1 (ko) 2010-12-28
WO2007050679A2 (en) 2007-05-03
WO2007050679A3 (en) 2008-04-24
US7286395B2 (en) 2007-10-23
KR20080061407A (ko) 2008-07-02
EP1941511A4 (en) 2009-06-03
JP2009514137A (ja) 2009-04-02
JP4782206B2 (ja) 2011-09-28
US20070097730A1 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
CN101297371A (zh) 具有改进的读写容限的电流驱动切换磁性存储单元及采用该单元的磁性存储器
US7379327B2 (en) Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells having enhanced read and write margins
US7061800B2 (en) Nonvolatile semiconductor memory device having improved redundancy relieving rate
KR101777802B1 (ko) 스핀 전달 토크 랜덤 엑세스 메모리에 계층적 데이터 경로를 제공하는 방법 및 시스템
US8634232B2 (en) Write driver circuit for MRAM, MRAM and layout structure thereof
KR100514959B1 (ko) 박막 자성체 기억 장치
KR101274106B1 (ko) 감소된 비트 셀 크기를 갖는 스핀 전달 토크 자기저항 랜덤 액세스 메모리에 대한 기록 동작
US6870757B2 (en) Thin film magnetic memory device applying a magnetic field to write data
US7158406B2 (en) Data write method of magnetic random access memory
JP4052829B2 (ja) 薄膜磁性体記憶装置
KR20020071443A (ko) 자기 랜덤 액세스 메모리
JP2011501342A (ja) ビット線をグランドレベルにプリチャージする構成のスピントランスファートルク磁気ランダムアクセスメモリにおける読み出し動作
CN100440373C (zh) 能按照自基准方式读出数据的薄膜磁性体存储装置
CN100505085C (zh) 多个存储单元共用存取元件的薄膜磁性体存储装置
US6903965B2 (en) Thin film magnetic memory device permitting high precision data read
US7203088B2 (en) Magnetoresistive random access memory and driving method thereof
US6618317B1 (en) Write system architecture of magnetic memory array divided into a plurality of memory blocks
US8411497B2 (en) Method and system for providing a magnetic field aligned spin transfer torque random access memory
JP2008147437A (ja) 磁気抵抗性記憶装置
US20070058424A1 (en) Semiconductor memory device
EP1662510B1 (en) Arrangement of write lines in an MRAM device
KR100772797B1 (ko) 자기저항램과 그의 셀 및 셀 어레이
Beech et al. Low Power 256K MRAM Design

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081029