CN101308772A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101308772A
CN101308772A CNA2008100884312A CN200810088431A CN101308772A CN 101308772 A CN101308772 A CN 101308772A CN A2008100884312 A CNA2008100884312 A CN A2008100884312A CN 200810088431 A CN200810088431 A CN 200810088431A CN 101308772 A CN101308772 A CN 101308772A
Authority
CN
China
Prior art keywords
crystal semiconductor
area
semiconductor layer
single crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100884312A
Other languages
English (en)
Other versions
CN101308772B (zh
Inventor
宫入秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101308772A publication Critical patent/CN101308772A/zh
Application granted granted Critical
Publication of CN101308772B publication Critical patent/CN101308772B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Abstract

本发明的目的在于提供高性能且廉价的半导体装置及其制造方法。在衬底上设置具有分开单晶半导体层的第一区域和具有非单晶半导体层的第二区域。另外，更优选为在所述分开单晶半导体层或所述非单晶半导体层的任一方上形成覆盖膜，而从所述覆盖膜的上方向所述第一区域及所述第二区域照射激光束。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
开发具有使用半导体的晶体管的半导体装置的历史是为了以更低成本提供更高性能的半导体装置的挑战的历史。
作为使半导体装置高性能化的方法之一，有提高半导体的晶性的方法。
在此，其晶性最优越的半导体是单晶半导体。
作为用于单晶半导体的衬底有单晶半导体薄片、SOI(Silicon onInsulator)衬底等。
然而，这些衬底有其成本高的缺点。伴随着衬底的大面积化，该缺点明显。
另一方面，作为适合于大面积衬底的低成本的半导体装置，有使用在廉价的衬底(例如玻璃衬底)上通过成膜技术而形成的半导体的半导体装置。
在衬底上使用淀积技术而形成的半导体装置中，已尝试以廉价地提供提高半导体的晶性的高性能的半导体装置(例如，参照专利文件1)。
但是，将在衬底上通过淀积技术而形成的半导体完全地成为单晶是非常困难的。
于是，还已尝试通过将单晶半导体接合到廉价的衬底，在廉价的衬底上形成单晶半导体(专利文件2)。
[专利文件1]日本专利申请公开Hei 7-130652号公报
[专利文件2]日本专利申请公开Hei 11-163363号公报
在专利文件2中记载的发明虽然可以提供廉价且高性能的半导体装置，但是因为使用单晶，所以与专利文件1所记载的发明相比，其价格为高。
另一方面，有一种情况，即虽然半导体装置具有各种各样的电路，但是不需要所有的电路利用单晶，仅一部分的具有高功能的电路采用单晶即可的情况。
发明内容
鉴于上述问题，本发明的目的在于提供高性能且低成本的半导体装置及其制造方法。
本发明的半导体装置在衬底上包括具有分开单晶半导体层的第一区域，具有非单晶半导体层的第二区域。
其中，在第一区域中设置被要求高性能(结晶性高、在衬底面内的半导体元件的性能的不均匀较少等)的电路，并且在第二区域中设置对高性能的要求不太高的电路。
在此，分开单晶半导体层是指一种单晶半导体层，该单晶半导体层是通过如下工序来获得的：将由选自氢、氦、以及卤素中的一个或多个的原子构成的离子种注入或掺杂到单晶半导体衬底，而在离上述单晶半导体衬底的表面有一定的深度的区域中形成离子层；在上述单晶半导体衬底表面上形成接合层；在将上述接合层接合到衬底上之后，通过向上述单晶半导体衬底施加能量，而使上述离子层产生裂缝，来在上述衬底上残留单晶半导体层。
注意，在本说明书中，“注入离子种”是指以对含有离子种的源气体进行质量分离的方式将离子种引导到被处理物。另一方面，“掺杂离子种”是指以对含有离子种的源气体不进行质量分离的方式将离子种引导到到被处理物。与离子注入设备相比，因为离子掺杂设备不需要质量分离器，所以价格低廉。可以实现低成本化，因此掺杂离子种是优选的。
另外，本发明的半导体装置的制造方法的特征在于当向激光照射的最适能量密度不同的多个区域照射激光时，在任一区域中设置上述激光束的覆盖膜之后，对上述多个区域一同照射上述激光束。
或者，本发明的半导体装置的制造方法的特征在于当向激光照射的最适能量密度不同的多个区域照射激光时，在每个区域上设置吸收率不同的覆盖膜之后，对上述多个区域一同照射上述激光束。
“一同照射”是指在一个工序中(以相同工序，或者同时)进行照射。例如，指的是：通过使用线状激光束或点状激光束对整个衬底进行扫描；通过使用面状激光束向整个衬底照射激光束等。
注意，根据半导体层的膜厚度，半导体层的激光照射的最适能量密度不同。
另外，虽然是相同的膜厚度，若半导体的材料不同，则最适能量密度也不同。
半导体层的膜厚度越薄，最适能量密度越小，而半导体层的膜厚度越厚，最适能量密度越大。例如，在使用硅的情况下，当半导体层的膜厚度为50nm时，最适能量密度为350至450mJ/cm2，并且当半导体层的膜厚度为100nm时，最适能量密度为600至700mJ/cm2。
算出最适能量密度的方法通过如下任一种方法来预先进行评估即可：在准备以多个能量密度的条件照射了激光束的半导体样品之后，用显微镜观察来评估结晶性的方法；使用拉曼光谱测定仪器来评估的方法；在实际上制造薄膜晶体管来评估的方法。
注意，覆盖膜形成在半导体层的上表面。
另外，作为覆盖膜，有防反射膜和反射膜。
防反射膜是与在不形成覆盖膜的状态下的反射率相比，在形成有覆盖膜的状态下的反射率相对小的膜(吸收率相对大。)
作为防反射膜，可以使用如氧化硅膜、氮化硅膜、氮氧化硅膜、氧氮化硅膜等的单层膜。
另一方面，反射膜是与在不形成覆盖膜的状态下的反射率相比，在形成有覆盖膜的状态下的反射率相对大的膜(吸收率相对小。)
作为反射膜，可以使用由选自氧化硅膜、氮化硅膜、氮氧化硅膜、氧氮化硅膜等中的多种膜构成的叠层膜。
在本说明书中，氧氮化硅膜及氮氧化硅膜的定义是下面所记载的。氧氮化硅膜是包含50至70原子％的氧、0.5至15原子％的氮、25至35原子％的硅、0.1至10原子％的氢的膜。另一方面，氮氧化硅膜是包含5至30原子％的氧、20至55原子％的氮、25至35原子％的硅、10至25原子％的氢的膜。含有比率的值是将通过使用卢瑟福背散射光谱学法(RBS：Rutherford Backscattering Spectrometry)以及氢前方散射法(HFS：Hydrogen Forward Scattering)测量的值换算为氧、氮、硅、以及氢的四种元素的含有比率的值。
在此，为了通过使激光束的光路长度变化，来使激光束的吸收率、反射率、透过率变化，设置覆盖膜。注意，吸收率、反射率、以及透过率的总和成为1。
在此，光路长度是光行进的几何学的长度(s)和在其中光行进的媒体的折射率(n)的乘积(ns)。
通过根据覆盖膜的材料控制折射率(n)并且根据覆盖膜的膜厚度控制折射率不同的区域的几何学的长度(s)，来可以使激光束的光路长度自由地变化。
另外，供给给半导体层的能量和吸收率的关系是比例关系。
换言之，根据覆盖膜的材料和膜厚度，可以使光路长度变化。通过使光路长度变化，可以使激光束的吸收率变化。进而，通过使激光束的吸收率变化，可以使供给给半导体层的能量变化。如上所述，根据覆盖膜的材料和膜厚度，可以使供给给半导体层的能量变化。
具体而言，有半导体层的膜厚度越厚，最适能量密度越大的趋势，因此优选在膜厚度厚的半导体层上设置防反射膜。
或者，优选在膜厚度更的半导体层上设置反射膜。
另外，当设置第一半导体层和其膜厚度厚于第一半导体层的第二半导体层，并在第一半导体层上设置第一覆盖膜，并且在第二半导体层上设置第二覆盖膜时，优选使用其吸收率大于第二覆盖膜的膜作为第一覆盖膜。
另外，在本发明的半导体装置中，在衬底上具有设置有分开单晶半导体层的第一区域和设置有非单晶半导体层的第二区域，其中上述分开单晶半导体层的膜厚度厚于上述非单晶半导体层的膜厚度。
另外，在本发明的半导体装置中，优选在上述第一区域中形成有驱动电路，并且在上述第二区域中形成具有液晶显示元件的像素部分。
或者，在本发明的半导体装置中，优选在上述第一区域中形成有具有电致发光(Electro Luminescence)显示元件的像素部分，并且在上述第二区域中形成有驱动电路。
或者，在本发明的半导体装置中，优选在上述第一区域中形成有模拟电路，并且在上述第二区域中形成有数字电路。
另外，本发明的半导体装置的制造方法包括如下工序：在衬底上形成设置有分开单晶半导体层的第一区域和设置有非单晶半导体层的第二区域；在上述分开单晶半导体层上及在上述非单晶半导体层上中的任一方上形成覆盖膜；向上述第一区域及上述第二区域从上述覆盖膜的上方照射激光束。
另外，本发明的半导体装置的制造方法包括如下工序：在衬底上形成设置有分开单晶半导体层的第一区域和设置有非单晶半导体层的第二区域；第一覆盖膜及具有与上述第一覆盖膜不同的反射率的第二覆盖膜分别形成在上述分开单晶半导体层及在上述非单晶半导体层上；向上述第一区域及上述第二区域从上述第一及第二覆盖膜的上方照射激光束。
本发明的半导体装置的制造方法包括如下工序：在衬底上形成非单晶半导体膜；通过去除在所述衬底上的第一区域中的所述非单晶半导体膜，在所述衬底上的第二区域中形成非单晶半导体层；通过将离子种注入或掺杂到单晶半导体衬底，来在所述单晶半导体衬底的离其表面有预定的深度的区域中形成离子层；在所述单晶半导体衬底的表面上形成接合层；将所述接合层接合到所述第一区域；通过对所述单晶半导体衬底施加能量在所述离子层中产生裂缝，来使单晶半导体层残留在所述第一区域中；在所述单晶半导体层及所述非单晶半导体层中的任一方上形成覆盖膜；向所述第一区域及所述第二区域从所述覆盖膜的上方照射激光束。
另外，本发明的半导体装置的制造方法包括如下工序：在衬底上形成非单晶半导体膜；通过去除在所述衬底上的第一区域中的所述非单晶半导体膜，在所述衬底上的第二区域中形成非单晶半导体层；在所述第一区域上及在所述第二区域上形成覆盖膜；通过将离子种注入或掺杂到单晶半导体衬底，来在所述单晶半导体衬底的离其表面有预定的深度的区域中形成离子层；在所述单晶半导体衬底的表面上形成接合层；将所述接合层接合到所述第一区域上；通过对所述单晶半导体衬底施加能量在所述离子层中产生裂缝，来使单晶半导体层残留在所述第一区域中；向所述第一区域及所述第二区域从所述覆盖膜的上方照射激光束。
另外，本发明的半导体装置的制造方法包括如下工序：通过将离子种注入或掺杂到单晶半导体衬底，来在所述单晶半导体衬底的离其表面有预定的深度的区域中形成离子层；在所述单晶半导体衬底的表面上形成接合层；将所述接合层接合到衬底上的第一区域；通过对所述单晶半导体衬底施加能量在所述离子层中产生裂缝，来使单晶半导体层残留在所述第一区域中；在所述第一区域上及在所述衬底上的第二区域上形成覆盖膜；在所述覆盖膜上形成非单晶半导体膜；通过所述覆盖膜用作蚀刻停止层，去除在所述第一区域中的所述非单晶半导体膜，在所述第二区域中形成非单晶半导体层；向所述第一区域及所述第二区域从所述覆盖膜的上方照射激光束。
另外，本发明的半导体装置的制造方法包括如下工序：在衬底上形成非单晶半导体膜；通过去除在所述衬底上的第一区域中的所述非单晶半导体膜，在所述衬底上的第二区域中形成非单晶半导体层；通过将离子种注入或掺杂到单晶半导体衬底，来在所述单晶半导体衬底的离其表面有预定的深度的区域中形成离子层；在所述单晶半导体衬底的表面上形成接合层；将所述接合层接合到所述第一区域；通过对所述单晶半导体衬底施加能量在所述离子层中产生裂缝，来使单晶半导体层残留在所述第一区域中；在所述单晶半导体层上形成第一覆盖膜；在所述非单晶半导体层上形成具有与所述第一覆盖膜不同的反射率的第二覆盖膜；向所述第一区域及所述第二区域从所述第一及第二覆盖膜的上方照射激光束。
另外，在本发明的半导体装置的制造方法中，优选使所述分开单晶半导体层的膜厚度厚于所述非单晶半导体层的膜厚度。
另外，在本发明的半导体装置的制造方法中，优选在上述第一区域中形成驱动电路，并且在上述第二区域中形成具有液晶显示元件的像素部分。
或者，在本发明的半导体装置的制造方法中，优选在上述第一区域中形成具有电致发光(Electro Luminescence)显示元件的像素部分，并且在上述第二区域中形成驱动电路。
或者，在本发明的半导体装置的制造方法中，优选在上述第一区域中形成模拟电路，并且在上述第二区域中形成数字电路。
注意，对所述激光束的能量的设定条件优选使用通过使用由非单晶半导体构成的激光束照射试验衬底决定的最适条件。
通过在衬底上形成具有分开单晶半导体层的第一区域、具有非单晶半导体层的第二区域，可以提供高性能且低成本的半导体装置。
另外，通过使用覆盖膜一同照射激光束，可以使半导体本身具有高性能，并且可以减少激光束的照射次数，因此可以提供高性能且低成本的半导体装置。
附图说明
图1表示有源矩阵驱动的显示装置的平面图；
图2表示非接触标签的平面图；
图3表示非接触标签的方块图；
图4A至4C表示分开单晶半导体层的制造方法；
图5表示分开单晶半导体层的制造方法；
图6A至6C表示半导体装置的制造方法；
图7A至7C表示半导体装置的制造方法；
图8A至8C表示半导体装置的制造方法；
图9A至9C表示半导体装置的制造方法；
图10表示半导体装置的制造方法；
图11A至11C表示半导体装置的制造方法；
图12表示半导体装置的制造方法；
图13A至13C表示半导体装置的制造方法；
图14A和14B表示半导体装置的制造方法；
图15表示防反射膜的反射率、吸收率、透过率；
图16表示防反射膜的反射率、吸收率、透过率；
图17表示反射膜的反射率；
图18A至18E表示半导体装置的一例。
具体实施方式
下面，基于附图说明本发明的实施方式。但是，本发明可以通过多种不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式及详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在本发明的实施方式及附图所记载的内容及附图中。
注意，下面的实施方式可以适当地组合。另外，当没有特别的记载时，在附图中，使用相同标记表示的部分可以使用相同材料和方法等而形成。
实施方式1
在本实施方式中，对一种显示装置进行说明，该显示装置包括具有分开单晶半导体层的第一区域和具有非单晶半导体层的第二区域。
图1是有源矩阵驱动的液晶显示装置、有源矩阵驱动的电致发光显示装置等的平面图的一例。
在有源矩阵驱动的显示装置中，在衬底10000上源驱动器电路1001、栅驱动器电路1002等的驱动电路连接到像素部1011。
源驱动器电路1001、栅驱动器电路1002等的驱动电路是用于控制供给给形成在像素部1011中的晶体管等的有源元件的信号的电路。
并且，在液晶显示装置中，使用形成在像素部1011中的晶体管控制液晶显示元件的开关。
由此，在液晶显示装置中，形成在像素部1011中的晶体管仅用于开关，因而与驱动电路相比不要求高性能。
另一方面，液晶显示装置因为液晶显示元件的响应速度低，所以需要通过调整驱动信号提高响应速度。
当通过调整驱动信号提高响应速度时，因为驱动电路的电路结构变复杂，所以驱动电路的晶体管的个数增加。
然而，若增加晶体管的个数，则驱动电路本身的工作延迟。
由此，用于驱动电路中的晶体管的半导体层被要求高性能(高电场效应迁移率并且在衬底面内的晶体管的性能的不均匀少)。
由此，在液晶显示装置中，优选在形成源驱动器电路1001、栅驱动器电路1002等的驱动电路的区域中使用分开单晶半导体层，并且在形成像素部1011的区域中使用非单晶半导体层。
另外，像素部1011的面积大于驱动电路占有的面积，因此通过在像素部1011中使用非单晶半导体层，可以实现低成本的显示装置。
其次，电致发光显示装置通过使用形成在像素部1011中的晶体管，将电压施加到电致发光元件，来使电致发光元件发光。
在电致发光显示装置中，根据被施加的电压的大小，电致发光显示元件的发光强度不同。
另外，在全彩色的电致发光显示装置中，红色、绿色、蓝色的元件所需要的用于发光的最适电压分别不同。
由此，在电致发光显示装置中，在衬底面内的晶体管的性能的不均匀容易影响到显示时的质量。
另一方面，电致发光元件若施加电压，则发光，因此与液晶显示元件相比，响应速度快得多。
由此，关于驱动电路的电路结构，电致发光显示装置没有液晶显示装置那么复杂。
如上所述，在电致发光显示装置中，在形成像素部1011的区域中设定分开单晶半导体层，并且在形成源驱动器电路1001、栅驱动器电路1002等的驱动电路的区域中使用非单晶半导体层。
实施方式2
在本实施方式中，对可以非接触地输入/输出数据的半导体装置进行说明，该半导体装置包括具有分开单晶半导体层的第一区域、具有非单晶半导体层的第二区域。
可以非接触地输入/输出数据的半导体装置，根据利用方式被称为RFID(射频识别)标签、ID标签、IC芯片、RF(射频)标签、无线标签、电子标签、或者无线芯片。这些被总称为非接触标签(非接触芯片)。
在图2中示出非接触标签的平面图的一例，并且在图3中示出非接触标签的电路图的一例。
在衬底20000上设置有天线2001、整流电路2002、解调电路2003、调制电路2004、调整器2006、VCO2007、存储器2008、逻辑电路2009。注意，VCO是Voltagge Controlled Oscillator，就是电压控制振荡器。
整流电路2002、解调电路2003、以及调制电路2004与天线2001电连接。
解调电路2003、调制电路2004、调整器2006、VCO2007、以及存储器2008与逻辑电路2009电连接。
整流电路2002和调整器2006电连接，并且调整器2006和VCO2007电连接。
对非接触标签的工作进行说明。
非接触标签与读出/写入器组合而工作。
读出/写入器产生电源电压信号和指令信号。
天线2001接收电源电压信号和指令信号。
接收了的电源电压信号在整流电路2002中被整流，然后被供给到调整器2006。
在调整器2006中，将整流了的电源电压信号转换为一定的电压，然后发送到VCO2007和逻辑电路2009。
在VCO2007中，将来自调整器2006的一定的电压转换为一定的频率(时钟)且发送到逻辑电路2009。
另一方面，接收了的指令信号在解调电路2003中被解调，然后被发送到逻辑电路2009。
逻辑电路2009以被调整器2006供给的电压工作，并且对被解调电路2003供给的信号和存储在存储器2008中的数据进行比较而分析。
在分析之后，将响应的结果作为信号发送到调制电路2004。
然后，读出/写入器读出从解调电路2004通过天线2001响应的信号。
如上述那样，读出/写入器和非接触标签彼此进行数据的交换。
在此，逻辑电路2009、存储器2008、调制电路2004是数字驱动电路，整流电路2002、解调电路2003、调整器2006、VCO2007是模拟驱动电路。
模拟驱动电路因为根据连续变化的物理量控制驱动，所以使用使用分开单晶半导体的晶体管是优选的。
另一方面，数字电路因为根据间断的物理量控制驱动，所以可以使用其性能比用于模拟驱动电路的晶体管性能欠佳的晶体管。
因此，优选通过使用分开单晶半导体形成模拟驱动电路的晶体管，并且通过使用非单晶半导体形成数字驱动电路的晶体管。
注意，虽然调制电路2004是数字驱动电路，但是因为电路结构单纯，所以在衬底上占有的面积小，因此在空隙中设置由分开单晶半导体构成的调制电路2004，来可以实现高集成化。
实施方式3
在本实施方式中，参照图4A至4C和图5对分开单晶半导体层的制造方法进行说明。
首先，准备半导体衬底。作为半导体衬底可以使用由单晶硅构成的衬底、单晶砷化镓衬底等。另外，也可以使用由硅、锗、砷化镓等的多晶构成的半导体衬底，或者形成有硅、锗-镓砷化物等的衬底。
注意，在使用多晶半导体衬底的情况下，分离之后的半导体层成为分开多晶半导体层。
其次，清洗半导体衬底的表面之后，通过从该表面一侧将由电场加速了的离子注入或掺杂到预定的深度的区域中，以形成设置在第一单晶半导体层101和第二单晶半导体层102之间的离子层103(图4A)。
形成离子层103的位置依赖于离子的加速度。因此，通过调制离子的加速度，可以任意决定第二单晶半导体层102的膜厚度。
第二单晶半导体层102的膜厚度为5至500nm，优选为10至200nm。
通过注入或掺杂选自氢、氦及卤素中的一个原子的一个或多个的离子种进行离子添加。
当掺杂氢离子时，在其中包含原子数不同的多个氢离子，就是，H+、H2 +、H3 +离子。而且，通过在照射的离子中将H3 +离子的比率设定为最高，可以提高在单位时间中被掺杂的氢的质量，而可以缩短掺杂时间。
另外，当在表面露出的状态下进行离子注入或离子掺杂时，有时半导体衬底的表面粗糙。
在此，当在半导体衬底的表面上设置厚度50nm至200nm的保护膜时，可以防止表面粗糙，并且由于中间夹着保护膜，控制离子注入或掺杂的深度的精密性提高，因此这是优选的。
该保护膜优选为在半导体衬底的表面上形成氧化硅膜，然后在该氧化硅膜上层叠氮化硅膜或氮氧化硅膜而成的。
保护膜优选因为如下缘故：接合之后，由氮化硅膜或氮氧化硅膜防止来自衬底的污染，并且氧化硅膜用作改善基底和半导体的界面特性的基底膜。
其次，在半导体衬底的表面一侧作为接合层104形成氧化硅膜(图4B)。
作为接合层104，使用有机硅烷气体通过化学气相沉积法制造的氧化硅膜是优选的。
作为有机硅烷气体，可以使用含有硅的化合物，如四乙氧基硅烷(TEOS；Tetraethoxysilane：化学式Si(OC2H5)4)、四甲基硅烷(TMS；化学式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式SiH(OC2H5)3)、三(二甲基氨基)硅烷(化学式SiH(N(CH3)2)3)等。
这里，将这样使用有机硅烷气体通过化学气相沉积法制造的氧化硅膜称为有机硅烷膜。
有机硅烷膜因为当成膜时在反应表面上反应物质移动得快，所以台阶覆盖率高，而可以获得表面平坦的膜。
其次，对在支撑衬底100的表面和接合层104的表面进行清洗。然后，使支撑衬底100的表面和接合层104的表面密接来接合(图4C)。
仅通过密接可以接合是接合层104的表面和支撑衬底100的表面都平坦的缘故。
如果接合层104的表面和支撑衬底100的表面的任一方的表面不平坦时，接合力降低。
其次，通过进行将能量施加到半导体衬底的加热处理，沿离子层103(分离层，脆化层、分离层)产生裂缝，来分离第一单晶半导体层101(图5)。
产生裂缝的机制是如下。就是；第一，通过离子注入或掺杂在半导体衬底内发生空孔；第二，通过加热处理该空孔成长为空洞；第三，空洞集中而成为裂缝。注意，虽然图5表示以离子层103残留在单晶半导体层101一侧的方式产生裂缝的一例，但是不局限于此。也有如下情况，即：以离子层103残留在第二单晶半导体层102一侧的方式产生裂缝的情况；以离子层103分别残留在第一单晶半导体层101、第二单晶半导体层102的方式产生裂缝的情况。
加热处理优选以高于接合层104的成膜温度并且低于支撑衬底100的耐热温度的温度进行。例如，在对于支撑衬底100使用耐热性低的玻璃衬底的情况下，400至600℃的热处理是优选的。
如上所述那样，在支撑衬底100的表面上残留的第二单晶半导体层102为分开单晶半导体层。
实施方式4
在本实施方式中，对在衬底上形成具有分开单晶半导体层的第一区域和具有非单晶半导体层的第二区域的方法进行说明。
首先，在衬底500上形成基底膜502和非单晶半导体层512(图6A)。
作为衬底500可以使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等用于电子工业的各种玻璃衬底。此外也可以使用石英玻璃，或硅片等的半导体衬底。
另外，作为基底膜502，可以使用由氧化硅膜、氮化硅膜、氮氧化硅膜、氧氮化硅膜、树脂膜等的单层膜或叠层膜。
当使用玻璃衬底时，优选设置基底膜502以便防止来自衬底的污染。
当使用玻璃衬底时，优选使用通过在形成在衬底上的氮化硅膜或氮氧化硅膜上叠层氧化硅膜而形成的基底膜。
氮化硅膜或氮氧化硅膜优越于阻挡特性，而防止来自衬底的污染。然而，当将沟道形成区域和氮化硅膜接触地形成时，发生陷阱能级而给TFT的工作带来负面影响，因此作为缓冲体在半导体层512和氮化硅膜之间夹氧化硅膜是优选的。
此外，非单晶半导体层512使用非晶半导体、微晶半导体、或者多晶半导体。作为其材料使用硅、硅锗、砷化镓等。作为形成方法，可以使用CVD法、溅射法等。非单晶半导体层512的膜厚度为5至500nm、优选为10至200nm。
注意，非单晶半导体层的膜厚度优选薄于分开单晶半导体层。这是因为当分开单晶半导体层的膜厚度厚时提高分离的成功率，并且当非单晶半导体薄时其特性良好。
其次，去除形成在第一区域5001中的非单晶半导体层512及基底膜502，而将非单晶半导体层512及基底膜502仅残留在第二区域5002中(图6B)。
作为去除方法，为了维持衬底500的平坦性，优选采用湿蚀刻。
其次，利用实施方式3的方法，在第一区域5001中的衬底上形成绝缘膜501和分开单晶半导体层511(图6C)。
在此，通过用来分离的400至600℃的热处理，可以脱离在非单晶半导体层中的氢。
注意，通过进行氢的脱离，可以防止当照射激光束时非单晶半导体层的消融(ablation)。
绝缘膜501的接触于衬底表面具有平坦面。绝缘膜501也可以在与分开单晶半导体层511之间具有其他绝缘膜。
作为其他绝缘膜，优选具有接触于分开单晶半导体层511的氧化硅膜和接触于该氧化硅膜的氮化硅膜或氮氧化硅膜。
在此，由于分开单晶半导体层511因形成离子层的离子注入或掺杂受到损坏，因此需要恢复该损坏。
另一方面，非单晶半导体层512(尤其是使用非晶半导体层时)是在仅进行成膜的状态下其结晶性不够，因此需要进行晶化。
优选通过照射激光束，来进行损坏的恢复及晶化。
然而，激光束的能量的值需要选择最适值。
当采用小于该最适值的能量时，损坏的恢复及晶化不够。当采用大于该最适值的能量时，有时半导体融化或有时半导体微晶化。
根据膜厚度及膜的性质该最适值不同。例如，在采用硅的情况下，当半导体层的膜厚度为50nm时，最适值为350至450mJ/cm2，并且当半导体层的膜厚度为100nm时，最适值为600至700mJ/cm2。
其次，在分开单晶半导体层511和非单晶半导体层512中的任一方上设置覆盖膜。在此，在形成于第二区域5002中的非单晶半导体层512上设置覆盖膜522(图7A)。
作为覆盖膜，可以使用氧化硅膜、氮化硅膜、氮氧化硅膜、氧氮化硅膜等的单层膜或叠层膜。
为了通过使激光束的光路长度变化来改变激光束的吸收率，设置覆盖膜。
在此，光路长度是光行进的几何学的长度(s)和在其中光行进的媒体的折射率(n)的乘积(ns)。
通过根据覆盖膜的材料控制折射率(n)并且根据覆盖膜的膜厚度控制折射率不同的区域的几何学的长度(s)，来可以使激光束的光路长度自由地变化。
通过使光路长度变化，可以对于激光束的能量密度的最适值不同的区域一同照射激光束。
膜厚度可以根据激光束的波长和覆盖膜的折射率的关系而适当地决定。
激光束的波长依赖于激光器的种类，例如当采用受激准分子激光器时，可以发射193、248、308、351nm等的波长的激光束，并且当采用YAG激光器时，可以发射266、355、532、1064nm等的波长的激光束。注意，激光器的种类不局限于这种激光器。
另外，覆盖膜的折射率依赖于该膜的组成。例如，根据本发明人使用光谱椭偏仪(HORIBA JOBIN YVON公司制造)来测出的结果，通过CVD法形成的氮氧化硅膜的屈折率为1.75至2.0，通过CVD法形成的氧氮化硅膜的屈折率为1.45至1.55，并且通过溅射法形成的氮化硅膜的屈折率为2.0至2.3。
然而，因为根据成膜条件折射率稍微变化，所以优选制造用作覆盖膜的试验膜，通过使用光谱椭偏仪等进行测定。
其次，通过将线状激光束7000向箭形符号8000方向扫描来一同照射到分开单晶半导体层511及非单晶半导体层512(图7B)。
注意，也可以通过往返地扫描点状激光束来一同照射激光束。
其次，在去除覆盖膜之后，蚀刻分开单晶半导体层511和非单晶半导体层512而加工为岛状(图7C)。注意，也可以在将半导体层加工为岛状之后进行激光束照射。
然后，在分开单晶半导体层511和非单晶半导体层512上形成栅极绝缘膜530(图8A)。
栅极绝缘膜530可以使用氮化硅膜、氧化硅膜、氮氧化硅膜、氧氮化硅膜等。
栅极绝缘膜530的形成方法可以采用CVD法、溅射法等。栅极绝缘膜可以具有叠层结构。其膜厚度越薄越优选，200nm以下是优选的。当使栅极绝缘膜的膜厚度薄膜化时，膜厚度为50nm以下，更优选为20nm以下。
其次，在栅极绝缘膜530上形成栅电极541、栅电极542(图8B)。
通过溅射法等使用W、Ta、Mo、Cr、Cu、Nd、Al、Al-Nd、Al-Si、Al-Ti等，以单层或叠层的方式形成栅电极。另外，也可以使用N型或P型硅。膜厚度优选为50至500nm。
其次，通过添加赋予导电性的杂质来形成杂质区域。
至少对源区域及漏区域添加杂质。根据需要也可以设置低浓度的杂质区域。
作为赋予N型的杂质，可以使用磷和砷等，并且作为赋予p型的杂质，可以使用硼。杂质的添加方法可以采用离子掺杂、离子注入、激光掺杂、热扩散法等。
另外，在本实施方式中，虽然为方便起见，仅示出一个元件的例子进行说明，但是也可以采用在面内形成多个元件而形成N型TFT和P型TFT的CMOS电路。
当形成CMOS电路时，使用抗蚀剂掩模在不同工序中分别添加N型杂质和P型杂质即可。
接下来，在分开单晶半导体层511、非单晶半导体层512、栅极绝缘膜530、栅电极541、栅电极542的上方形成层间绝缘膜540。然后，在层间绝缘膜540中形成接触孔，形成布线551a、布线551b、布线552a、布线552b(图8C)。
层间绝缘膜540可以使用氮化硅膜、氧化硅膜、氮氧化硅膜、氧氮化硅膜等。另外，可以使用丙烯、聚酰亚胺、硅氧烷聚合物等有机树脂膜。层间绝缘膜既可以采用单层结构，又可以采用叠层结构。其膜厚度优选高于栅电极541的高度。
另外，在形成层间绝缘膜540前或后，也可以进行为了使杂质元素激化的热处理。
布线551a、布线551b、布线552a、布线552b使用Mo、Cr、Cu、Nd、Al、Al-Nd、Al-Si、Al-Ti等的以单层或叠层结构形成的导电膜。膜厚度优选为100nm至3μm。
另外，当制造显示装置时，形成与布线551a、布线551b、布线552a、布线552b中的任一个连接的像素电极。
之后形成显示元件。
例如，当制造液晶显示装置时，准备形成有相对电极、颜色滤光片等的相对衬底。之后，在相对衬底和形成有TFT的衬底上形成定向膜。接下来，将相对衬底和形成有TFT的衬底使用密封剂接合之后，在形成有TFT的衬底和相对衬底之间注入液晶。在此情况下，像素电极、液晶和相对电极重叠的部分为显示元件。
例如，当制造EL显示装置时，在像素电极上形成包括发光层的层，在包括发光层的层上形成电极。之后准备相对衬底。接下来，将相对衬底和形成有TFT的衬底使用密封剂接合。在此情况下，像素电极、包括发光层的层和电极重叠的部分为显示元件。
另外，根据电路的设计，也可以适当地形成将层间绝缘膜和布线层叠为多个层的叠层布线结构。
实施方式5
在本实施方式中，说明在衬底上形成具有分开单晶半导体层的第一区域和具有非单晶半导体层的第二区域的方法。
首先，在衬底500上形成基底膜502和非单晶半导体层512(图9A)。
其次，去除形成在第一区域5001中的非单晶半导体层512及基底膜502，而使非单晶半导体层512及基底膜502仅残留在第二区域5002中(图9B)。
接下来，在第一区域5001及第二区域5002上形成覆盖膜522，并且通过使用实施方式3所记载的方法，将分开单晶半导体层511接合到第一区域5001(图9C)。
在此，当作为覆盖膜522采用使用有机硅烷气体通过化学气相沉积法而形成的氧化硅膜(有机硅烷膜)时，来覆盖膜522可以发挥接合层的功能，因此可以使衬底500和分开单晶半导体层511更坚固地接合起来。另外，覆盖膜522成为兼作接合层和覆盖膜的膜。因此，可以减少制造步骤的数目。
在此，通过进行用来分离的400至600℃的热处理，可以脱离在非单晶半导体层中的氢。
注意，通过进行氢的脱离，可以防止当照射激光束时非单晶半导体层的消融(ablation)。
其次，通过将线状激光束7000向箭形符号8000方向扫描来一同照射到分开单晶半导体层511及非单晶半导体层512(图10)。
注意，也可以通过往返地扫描点状激光束来一同照射激光束。
其次，与实施方式4相同，在去除覆盖膜之后，蚀刻分开单晶半导体层511和非单晶半导体层512而加工为岛状。然后形成栅极绝缘膜及栅电极，将杂质添加到半导体层，并形成层间绝缘膜及布线。
另外，当制造显示装置时，形成与布线的任一个连接的像素电极。
之后形成显示元件。
例如，当制造液晶显示装置时，准备形成有相对电极、颜色滤光片等的相对衬底。之后，在相对衬底和形成有TFT的衬底上形成定向膜。接下来，将相对衬底和形成有TFT的衬底使用密封剂接合之后，在形成有TFT的衬底和相对衬底之间注入液晶。在此情况下，像素电极、液晶和相对电极重叠的部分为显示元件。
例如，当制造EL显示装置时，在像素电极上形成包括发光层的层，在包括发光层的层上形成电极。之后准备相对衬底。接下来，将相对衬底和形成有TFT的衬底使用密封剂接合。在此情况下，像素电极、包括发光层的层和电极重叠的部分为显示元件。
另外，根据电路的设计，也可以适当地形成将层间绝缘膜和布线层叠为多个层的叠层布线结构。
如本实施方式那样，通过以有机硅烷膜兼作覆盖膜和接合表面，与实施方式4相比，可以减少制造工序的数目。
实施方式6
在本实施方式中，说明在衬底上形成具有分开单晶半导体层的第一区域和具有非单晶半导体层的第二区域的方法。
首先，通过使用实施方式3的方法，将分开单晶半导体层511接合到第一区域5001中的衬底500(图11A)。
其次，在第一区域5001及第二区域5002中形成基底膜502(覆盖膜、蚀刻停止膜)和非单晶半导体层512(图11B)。
接下来，将基底膜502用作蚀刻停止膜，去除形成在第一区域5001的非单晶半导体层512(图11C)。
然后，将基底膜502用作覆盖膜，并且通过将线状激光束7000向箭形符号8000方向扫描来一同照射到分开单晶半导体层511及非单晶半导体层512(图12)。
如上所述，基底膜502在第一区域中兼作蚀刻停止膜和覆盖膜，并且在第二区域中成为基底膜。就是，基底膜502成为兼作蚀刻停止膜、覆盖膜、基底膜的膜。因此，可以减少制造工序的数目。
注意，也可以通过往返地扫描点状激光束来一同照射激光束。
在照射激光束之前进行为了脱离氢的热处理，来可以防止消融(ablation)，因此，这是优选的。
其次，与实施方式4相同，在去除覆盖膜之后，蚀刻分开单晶半导体层511和非单晶半导体层512而加工为岛状。然后形成栅极绝缘膜及栅电极，并且将N型或P型杂质添加到半导体层，并形成层间绝缘膜及布线。
另外，当制造显示装置时，形成与布线551a、布线551b、布线552a、布线552b中的任一个连接的像素电极。
之后形成显示元件。
例如，当制造液晶显示装置时，准备形成有相对电极、颜色滤光片等的相对衬底。之后，在相对衬底和形成有TFT的衬底上形成定向膜。接下来，将相对衬底和形成有TFT的衬底使用密封剂接合之后，在形成有TFT的衬底和相对衬底之间注入液晶。在此情况下，像素电极、液晶和相对电极重叠的部分为显示元件。
例如，当制造EL显示装置时，在像素电极上形成包括发光层的层，在包括发光层的层上形成电极。之后准备相对衬底。接下来，将相对衬底和形成有TFT的衬底使用密封剂接合。在此情况下，像素电极、包括发光层的层和电极重叠的部分为显示元件。
另外，根据电路的设计，也可以适当地形成将层间绝缘膜和布线层叠为多个层的叠层布线结构。
如本实施方式那样，通过以有机硅烷膜兼作覆盖膜和接基底膜，与实施方式4相比，可以减少制造工序的数目。
实施方式7
虽然在实施方式4至6中示出在分开单晶半导体层和非单晶半导体层的任一方上设置覆盖膜的结构，但是也可以在第一区域5001和第二区域5002上设置吸收率不同的覆盖膜。
例如，在衬底500上形成基底膜502和非单晶半导体层512(图13A)。
其次，去除形成在第一区域5001中的非单晶半导体层512及基底膜502，而使非单晶半导体层512及基底膜502仅残留在第二区域5002中(图13B)。
其次，通过使用实施方式3的方法，将分开单晶半导体层511接合到第一区域5001中(图13C)。
其次，与在第一区域5001中形成第一覆盖膜521的同时，在第二区域5002中形成第二覆盖膜522(图14A)。
第一覆盖膜521和第二覆盖膜522的吸收率分别不同。
为了获取不同的吸收率，使第一覆盖膜521的膜厚度和第二覆盖膜522的膜厚度不同。或者，使第一覆盖膜521的材料和第二覆盖膜522的材料不同。进而，也可以使第一覆盖膜521的膜厚度和第二覆盖膜522的膜厚度不同，并且使第一覆盖膜521的材料和第二覆盖膜522的材料不同。
注意，如下方法因简便，所以优选：通过在第一区域5001及第二区域5002中形成由相同材料构成的覆盖膜之后，蚀刻第一区域5001及第二区域5002中的任一方的膜，来使第一覆盖膜521和第二覆盖膜522的膜厚度不同。
其次，通过将线状激光束7000向箭形符号8000方向扫描来一同照射到分开单晶半导体层511及非单晶半导体层512(图14B)。
其次，与实施方式4相同，在去除覆盖膜之后，蚀刻分开单晶半导体层511和非单晶半导体层512而加工为岛状。然后形成栅极绝缘膜及栅电极，且将杂质添加到半导体层，并且形成层间绝缘膜及布线。
另外，当制造显示装置时，形成与布线的任一个连接的像素电极。
之后形成显示元件。
例如，当制造液晶显示装置时，准备形成有相对电极、颜色滤光片等的相对衬底。之后，在相对衬底和形成有TFT的衬底上形成定向膜。接下来，将相对衬底和形成有TFT的衬底使用密封剂接合之后，在形成有TFT的衬底和相对衬底之间注入液晶。在此情况下，像素电极、液晶和相对电极重叠的部分为显示元件。
例如，当制造EL显示装置时，在像素电极上形成包括发光层的层，在包括发光层的层上形成电极。之后准备相对衬底。接下来，将相对衬底和形成有TFT的衬底使用密封剂接合。在此情况下，像素电极、包括发光层的层和电极重叠的部分为显示元件。
另外，根据电路的设计，也可以适当地形成将层间绝缘膜和布线层叠为多个层的叠层布线结构。
实施方式8
在本实施方式中，对分开单晶半导体层及非单晶半导体层的表面的平坦性，以及使用分开单晶半导体层及非单晶半导体层的装置的特性进行说明。
首先在表1和表2中示出在照射激光束前后的分开单晶半导体层及非单晶半导体层的表面的平坦性。表1示出在不形成覆盖膜的情况下照射激光束，而对照射激光束前后的平坦性进行比较的结果。表2示出在形成覆盖膜之后行照射激光束，而对照射激光束前后的平坦性进行比较的结果。
表1
  非单晶半导体层   分开单晶半导体层
  激光束照射之前   ○   ×
  激光束照射之后(大气气氛) × ×
  激光束照射之后(惰性气氛) ○ ○
×：平坦性不良好
○：平坦性良好
表1.平坦性的比较(没有覆盖膜)
表2
  非单晶半导体层   分开单晶半导体层
  激光束照射之前   ○   ×
  激光束照射之后(大气气氛) ○ ×
  激光束照射之后(惰性气氛) ○ ×
×：平坦性不良好
○：平坦性良好
表2.平坦性的比较(有覆盖膜)
因为分开单晶半导体层采用产生裂缝之后分离的方法，在表面产生凹凸，所以其平坦性不良好。
另一方面，非单晶半导体层不采用产生裂缝之后分离的方法，因此与分开单晶半导体层相比，表面的凹凸较少，而其平坦性良好。
在不使用覆盖膜照射激光束的情况下，若在大气气氛中照射激光束，则分开单晶半导体层和非单晶半导体层双方的平坦性不良好。
另一方面，在不使用覆盖膜照射激光束的情况下，若在惰性气氛中照射激光束，则分开单晶半导体层和非单晶半导体层双方的平坦性良好。
惰性气氛是指氧浓度低的气氛，例如氮气氛、稀有气体气氛等。
这是因为当在大气气氛中照射激光束时，由于氧的影响在半导体层表面上容易发生皱纹(ridge)。
另外，通过使用覆盖膜照射激光束，无论在大气气氛下照射激光束还是在惰性气氛下照射激光束，平坦性也与照射激光束之前没有多大差异。
接下来，在表3和表4中表示照射激光束前后的结晶性。表3和表4示出在不照射激光束或者照射激光束并且改变气氛的条件下形成晶体管，而对装置的特性进行比较的结果。表3示出以没有覆盖膜的方式照射激光束的结果，并且表4示出以有覆盖膜的方式照射激光束的结果。
表3
  非单晶半导体层   分开单晶半导体层
  激光束照射之前   1   4
  激光束照射之后(大气气氛) 3 5
  激光束照射之后(惰性气氛) 2 5
※相对评估：数值越大特性越良好。
表3.装置的特性的比较(没有覆盖膜)
表4
  非单晶半导体层   分开单晶半导体层
  激光束照射之前   1   4
  激光束照射之后(大气气氛) 2 5
  激光束照射之后(惰性气氛) 2 5
※相对评估：数值越大特性越良好。
表4.装置的特性的比较(有覆盖膜)
与使用非单晶半导体层的装置比较，使用分开单晶半导体层的装置的装置特性良好。
在以不使用覆盖膜的方式照射激光束的情况下，设备的特性提高。
而且，通过在大气气氛中照射激光束，因为当晶化时大气中包含的氧进入半导体层，所以减少当形成非单晶半导体层时多量发生的悬空键。因此，使用非单晶半导体层的装置的特性进一步提高。
然而，因为分开单晶半导体层的悬空键少，所以在照射激光束的气氛中包含的氧不太影响到装置特性。
另一方面，在以使用覆盖膜的方式照射激光束的情况下，因为半导体的表面不露出，所以在照射激光束的气氛中包含的氧不太影响到装置特性。
根据上述情况，当在非单晶半导体层上设置覆盖膜，并且在惰性气氛中照射激光束时，非单晶半导体层的平坦性、结晶性、分开单晶半导体层的平坦性、以及装置特性都良好，因此这是优选的。
另外，为了尽量提高使用非单晶半导体层的装置的特性，优选不在非单晶半导体层上设置覆盖膜，并且在大气气氛中照射激光束。
实施方式9
在本实施方式中，对激光束照射试验衬底进行说明。
激光束的能量非常不稳定，即使在以相同装置且相同设定条件照射激光束的情况下，也依赖于装置的状态，而能量每次不稳定。
在此，准备与要照射激光束的半导体层相同材料及相同膜厚度的激光束照射试验衬底。一般而言，在使用半导体的制造装置制造样品衬底和激光束照射试验衬底的情况下，使样品衬底的半导体层的膜厚度和激光束照射试验衬底的半导体膜的膜厚度完全相同是非常困难的。因此，“相同”是“大约相同”即可。就是，激光束照射试验衬底通过使用与形成被照射对象的层时使用的材料(成膜气体或溅射靶子)相同的材料且接近于相同膜厚度而形成即可。换言之，激光束照射试验衬底以与形成被照射对象的层时使用的装置及设定条件相同的装置及设定条件而形成。
在对激光束照射试验衬底以多种设定条件照射激光束之后，评估在该多种设定条件中最适条件是哪一种而决定最适条件(最适的结晶性)。然后，以最适条件(最适的结晶性)照射激光束。
例如，通过使用显微镜扩大激光束照射试验衬底进行观察而分析图像，来评估结晶性。另外，也可以通过使用拉曼光谱仪评估结晶性。
在此示出最适的结晶性的评估方法的一例(当然评估方法不局限于该一例)。该评估方法是如下：准备在衬底上形成有半导体膜的多个样品衬底，对多种样品衬底照射分别改变能量密度的激光束，然后获得多种半导体膜的图像或拉曼光谱测定的结果。使用多种半导体膜制造TFT，来获得TFT的电特性值。然后，对电特性值和图像或拉曼光谱测定的结果进行比较。通过比较，可以获得一种数据，该数据示出电特性值最良好的图像或拉曼光谱测定的结果的样品衬底是具有最适的结晶性的样品衬底。若先获得该数据，则可以根据该数据随时评估结晶性。
在此，当将激光束照射到分开单晶半导体层和非单晶半导体层时，通常需要准备分开单晶半导体层和非单晶半导体层的两个激光束照射试验衬底。
然而，当在分开单晶半导体层及非单晶半导体层的任一方上设置覆盖膜且一同照射激光束的情况时，仅准备分开单晶半导体层及非单晶半导体层的任一方的激光束照射试验衬底即可。
因此，通过使用覆盖膜，可以减少激光束照射试验衬底的个数，而降低成本。
尤其是，因为与非单晶半导体层相比，分开单晶半导体层高价，所以优选利用非单晶半导体层的激光束照射试验衬底。
注意，优选以与进行处理的衬底相同的条件处理激光束照射试验衬底。在此，优选使用在其表面上形成有覆盖膜的半导体层作为形成有覆盖膜的区域的半导体膜层的激光束照射试验衬底。
实施方式10
在本实施方式中，对本发明的半导体装置的例子进行说明。
本发明可以应用于具有有机发光元件、无机发光元件、或者液晶显示元件等的显示装置的像素部以及驱动电路部等。
此外，本发明也可以应用于具有记录媒体的电子设备诸如数码相机、汽车导航系统、笔记本型个人计算机、游戏机、便携式信息终端(便携式电话机、便携式游戏机等)、家庭用游戏机等。
此外，本发明可以应用于CPU(中央处理单元：CentralProcessing Unit)等集成电路。
例如，图18A表示便携式信息终端。图18B表示数码相机。图18C表示手机。图18D表示汽车导航系统。图18E表示笔记本型个人计算机。这些都可以将本发明应用于编入在主体9201中的集成电路、或者显示部9202。
实施例1
图15和图16示出当改变覆盖膜的膜厚度时的反射率、吸收率、以及透过率。图15是采用308nm的波长时、图16是采用532nm的波长时的结果。
图15和图16是通过准备多种样品进行测定而示出反射率、吸收率、透过率的覆盖膜的膜厚度依赖性的图表。该多种样品如下：1737衬底(科宁公司制造)上通过CVD法按顺序形成氮氧化硅膜(膜厚度为50nm)、氧氮化硅膜(膜厚度为100nm)、非晶硅膜(54nm)，然后在非晶硅膜上通过使用CVD法形成各种各样的膜厚度的氧氮化硅膜作为覆盖膜。
测定仪器使用分光光谱计(HITACHI公司制造，U-4000SPECTROPHTOMETER)。
如图15和图16所示那样，与膜厚度为0nm，就是在不形成覆盖膜的状态下的吸收率相比，在以单层结构形成覆盖膜的状态下的吸收率大。
换言之，当以单层结构形成覆盖膜时反射率小，因此该覆盖膜用作防反射膜。
实施例2
图17示出当改变覆盖膜的膜厚度时的反射率、吸收率、以及透过率。图17是采用308nm的波长时的结果。
图17是通过准备多种样品进行测定而示出反射率、吸收率、透过率的覆盖膜的膜厚度依赖性的图表。该多种样品如下：1737衬底(科宁公司制造)上通过CVD法按顺序形成氮氧化硅膜(膜厚度为50nm)、氧氮化硅膜(膜厚度为100nm)、非晶硅膜(54nm)，然后在非晶硅膜上通过使用CVD法形成各种各样的膜厚度的由氮氧化硅膜(第一覆盖物)和氧氮化硅膜(第二覆盖物)构成的叠层结构的膜作为覆盖膜。
测定仪器使用分光光谱计(HITACHI公司制造，U-4000SPECTROPHTOMETER)。
在图17中，存在反射率大于在不形成覆盖膜的状态下的反射率(图15：膜厚度为0nm时的反射率)的条件。
因此，可知存在当层叠覆盖膜时可以将该覆盖膜用作防反射膜的条件。
实施例3
采用实施方式4的方法进行激光束照射。
形成在第一区域5001中的分开单晶半导体层511的膜厚度为100nm，形成在第二区域5002的非单晶半导体层512的膜厚度为50nm。
在此情况下，100nm的膜厚度的最适能量密度值为600至700mJ/cm2。另一方面，50nm的膜厚度的最适能量密度值为350至450mJ/cm2。因此，当对分开单晶半导体层511及非单晶半导体层512一同照射激光束时，为了对双方以最适能量密度照射，需要以如下能量密度条件处理，即照射到膜厚度100nm的分开单晶半导体层511的激光束的能量密度是照射到膜厚度50nm的非单晶半导体层512的激光束的能量密度的1.5至2倍。在此，选择覆盖膜的材料、覆盖膜的膜厚度、以及激光束的能量密度而进行处理，以便以1.75倍的能量密度处理分开单晶半导体层511及非单晶半导体层512。
参照图15的图表，在非单晶半导体层512上形成由40nm的膜厚度的氧氮化硅膜构成的覆盖膜。然后，将激光束照射设备的设定条件设定为1000mJ/cm2的能量密度，照射308nm的波长的受激准分子激光。
不形成覆盖膜的分开单晶半导体层511的吸收率大约为0.4。因此，每1平方厘米大约为400mJ的能量吸收于分开单晶半导体层511。
另一方面，形成有40nm的膜厚度的覆盖膜的非单晶半导体层512的吸收率大约为0.7。因此，每1平方厘米大约为700mJ的能量吸收于非单晶半导体层512。
如上所述，通过使用非覆盖膜，可以调整吸收于分开单晶半导体层511及非单晶半导体层512的能量。
实施例4
在本实施例中，对改变气氛且将激光束照射到半导体层之后，通过使用原子力显微镜(AFM，Atomic Force Microscope)评估表面的平坦性的结果进行说明。
准备如下两个衬底，即在1737衬底(科宁公司制造)上通过CVD法按顺序形成氮氧化硅膜(膜厚度为50nm)、氧氮化硅膜(膜厚度为100nm)、以及非晶硅膜(54nm)。
接下来，500℃进行1小时的加热处理，而脱离半导体中的氢。
然后，对一方的衬底不设置覆盖膜且在大气气氛中照射激光束，并且对另一方的衬底不设置覆盖膜且在氮气气氛中照射激光束。
使用发射308nm的波长的激光束的受激准分子激光器。
然后，通过使用原子力显微镜评估半导体层的表面的平坦性。表5示出其评估结果。
表5
  大气气氛   惰性气氛
  最大高低差(P-V)   91.32nm   32.49nm
  平均表面粗糙度(Ra)   10.49nm   2.64nm
  均方根粗糙度(Rms) 12.97nm 3.37nm
表5.平坦性的气氛依赖性
在最大高低差(P-V)、平均表面粗糙度(Ra)、均方根粗糙度(Rms)的所有方面，氮气气氛中照射激光束的半导体层的值比大气气氛中照射激光束的半导体层的值小且其平坦性优越。
另外，虽然几次进行相同试验，但是在所有的试验中，在氮气气氛下照射激光束的半导体层的值比大气气氛中照射激光束的半导体层的值小。
虽然该机制不明确，但是本发明人估计氧影响到结晶成长的机制，结果影响到表面的形状。
实施例5
准备AN100衬底(旭硝子公司制造)。
在衬底上通过以硅烷(SiH4)、一氧化二氮(N2O)、氨(NH3)、氢(H2)为成膜气体的等离子体CVD法，来形成氮氧化硅膜(膜厚度为50nm)。
在其上通过以硅烷和一氧化二氮为成膜气体的等离子体CVD法形成氧氮化硅膜(膜厚度为100nm)。
在其上通过以硅烷为成膜气体的等离子体CVD法形成非晶硅膜(膜厚度为54nm)。
接下来，以500℃进行1小时的加热处理，而脱离半导体中的氢。
然后，对一方在大气气氛中照射激光束，并且对另一方在氮气气氛中照射激光束。
注意，不设置覆盖膜。
使用发射308nm的波长的激光束的受激准分子激光器进行激光束照射。
然后，在将硅膜加工为岛状之后，通过以硅烷和一氧化二氮为成膜气体的等离子体CVD法形成由氧氮化硅膜构成的栅极绝缘膜(膜厚度为115nm)。其次，对栅极绝缘膜进行包含HF处理的清洗处理。由于清洗处理栅极绝缘膜的膜厚度减少5nm左右。接下来，在栅极绝缘膜上形成栅电极(在30nm的氮化钽上层叠370nm的钨的电极)。
然后，通过使用离子掺杂法将磷或硼添加到半导体层，而形成LDD区域、源区域、以及漏区域，来在衬底上形成N型晶体管和P型晶体管。
其次，通过使用等离子体CVD法形成按顺序层叠第一氧化硅膜(50nm)、氮化硅膜(100nm)、第二氧化硅膜(600nm)的层间绝缘膜。
接下来，以410℃进行1小时的加热处理。
接下来，在层间绝缘膜中形成接触孔。
接下来，形成按顺序层叠钛、氮化钛、铝、钛的布线及垫部。
然后，通过将探针器(Prober)的探针接触于焊盘部，测定每个衬底的每个区域的晶体管的电特性。
下面示出测定结果。
表6
  大气气氛   惰性气氛
  阈值电压   1.60V   2.71V
  S值   0.21V/dec   0.29V/dec
  电场效应迁移率   92.90cm2/Vs   35.96cm2/Vs
表6.装置特性的气氛依赖性(n型晶体管)
表7
  大气气氛   惰性气氛
  阈值电压   (-1.66V   (-4.10V
  S值   0.25V/dec   0.37V/dec
  电场效应迁移率   64.99cm2/Vs   38.24cm2/Vs
表7.装置特性的气氛依赖性(p型晶体管)
表6示出50个n型晶体管的平均值，并且表7示出50个p型晶体管的平均值。
因为阈值电压绝对值越大消费电力越高，因此当绝对值小时特性良好。
S值(别名：亚阈值系数)是晶体管的开关特性的优越性的指标，当S值小时开关特性良好。
电场效应迁移率是载流子迁移的速度的指标，当电场效应迁移率大时特性良好。
而且，如表6和表7所示那样，当在大气气氛中照射激光束时，n沟道型及p沟道型的晶体管的电特性都良好。
虽然当在大气气氛中照射激光束时，n型及p型的晶体管的电特性都良好的理由不明确，但是本发明人估计包含在激光束照射气氛中的氧补偿由当形成非晶硅膜时产生的多量悬空键构成的缺陷。
本申请基于2007年5月18日在日本专利局提交的日本专利申请序列号2007-132540，在此引用其全部内容作为参考。

Claims (31)

1.一种半导体装置的制造方法，包括如下工序：
在衬底上的第一区域中形成单晶半导体层；
在所述衬底上的第二区域中形成非单晶半导体层；
在所述单晶半导体层或所述非单晶半导体层上形成覆盖膜；以及
从所述覆盖膜的上方向所述第一区域及所述第二区域照射激光束。
2.根据权利要求1所述的半导体装置的制造方法，
其中所述覆盖膜设置在所述单晶半导体层下，
并且所述覆盖膜设置在所述非单晶半导体层上。
3.根据权利要求1所述的半导体装置的制造方法，
其中所述覆盖膜设置在所述单晶半导体层上，
并且所述覆盖膜设置在所述非单晶半导体层下。
4.根据权利要求1所述的半导体装置的制造方法，其中所述单晶半导体层的膜厚度大于所述非单晶半导体层的膜厚度。
5.一种半导体装置的制造方法，包括如下工序：
在衬底上的第一区域中形成单晶半导体层；
在所述衬底上的第二区域中形成非单晶半导体层；
在所述单晶半导体层上形成第一覆盖膜；
在所述非单晶半导体层上形成第二覆盖膜；以及
从所述第一覆盖膜及所述第二覆盖膜的上方向所述第一区域及所述第二区域照射激光束。
6.根据权利要求5所述的半导体装置的制造方法，其中所述第一覆盖膜的反射率和所述第二覆盖膜的反射率不同。
7.根据权利要求5所述的半导体装置的制造方法，其中所述单晶半导体层的膜厚度大于所述非单晶半导体层的膜厚度。
8.一种半导体装置的制造方法，包括如下工序：
在衬底上形成非单晶半导体膜；
通过去除在所述衬底上的第一区域中的所述非单晶半导体膜，在所述衬底上的第二区域中形成非单晶半导体层；
通过将离子种掺杂或注入到单晶半导体衬底，来在离所述单晶半导体衬底的表面有预定的深度的区域中形成离子层；
在所述单晶半导体衬底的所述表面上形成接合层；
将所述接合层接合到所述衬底上的所述第一区域；
通过对所述单晶半导体衬底施加能量在所述离子层中产生裂缝，来使单晶半导体层残留在所述衬底上的所述第一区域中；
在所述单晶半导体层或所述非单晶半导体层上形成覆盖膜；以及
从所述覆盖膜的上方向所述第一区域及所述第二区域照射激光束。
9.根据权利要求8所述的半导体装置的制造方法，还包括如下工序：
在所述第一区域中形成驱动电路；以及
在所述第二区域中形成具有液晶显示元件的像素部。
10.根据权利要求8所述的半导体装置的制造方法，还包括如下工序：
在所述第一区域中形成具有电致发光显示元件的像素部；以及
在所述第二区域中形成驱动电路。
11.根据权利要求8所述的半导体装置的制造方法，还包括如下工序：
在所述第一区域中形成模拟电路；以及
在所述第二区域中形成数字电路。
12.根据权利要求8所述的半导体装置的制造方法，其中根据通过使用由非单晶半导体构成的激光束照射试验衬底进行了评估来得到的最适条件，设定所述激光束的能量。
13.根据权利要求8所述的半导体装置的制造方法，其中所述单晶半导体层的膜厚度大于所述非单晶半导体层的膜厚度。
14.一种半导体装置的制造方法，包括如下工序：
在衬底上形成非单晶半导体膜；
通过去除在所述衬底上的第一区域中的所述非单晶半导体膜，在所述衬底上的第二区域中形成非单晶半导体层；
在去除所述非单晶半导体膜之后在所述第一区域及所述第二区域上形成覆盖膜；
通过将离子种掺杂或注入到单晶半导体衬底，来在离所述单晶半导体衬底的表面有预定的深度的区域中形成离子层；
在所述单晶半导体衬底的所述表面上形成接合层；
在形成所述覆盖膜之后，将所述接合层接合到所述第一区域；
通过对所述单晶半导体衬底施加能量在所述离子层中产生裂缝，来使单晶半导体层残留在所述第一区域中；以及
在使所述单晶半导体层残留在所述第一区域中之后，从所述覆盖膜的上方向所述第一区域及所述第二区域照射激光束。
15.根据权利要求14所述的半导体装置的制造方法，还包括如下工序：
在所述第一区域中形成驱动电路；以及
在所述第二区域中形成具有液晶显示元件的像素部。
16.根据权利要求14所述的半导体装置的制造方法，还包括如下工序：
在所述第一区域中形成具有电致发光显示元件的像素部；以及
在所述第二区域中形成驱动电路。
17.根据权利要求14所述的半导体装置的制造方法，还包括如下工序：
在所述第一区域中形成模拟电路；以及
在所述第二区域中形成数字电路。
18.根据权利要求14所述的半导体装置的制造方法，其中根据通过使用由非单晶半导体构成的激光束照射试验衬底进行了评估来得到的最适条件，设定所述激光束的能量。
19.根据权利要求14所述的半导体装置的制造方法，其中所述单晶半导体层的膜厚度大于所述非单晶半导体层的膜厚度。
20.一种半导体装置的制造方法，包括如下工序：
通过将离子种掺杂或注入到单晶半导体衬底，来在离所述单晶半导体衬底的表面有预定的深度的区域中形成离子层；
在所述单晶半导体衬底的所述表面上形成接合层；
将所述接合层接合到衬底上的第一区域；
通过对所述单晶半导体衬底施加能量在所述离子层中产生裂缝，来使单晶半导体层残留在所述第一区域中；
在使所述单晶半导体层残留在所述第一区域中之后，在所述衬底上的所述第一区域及第二区域中形成覆盖膜；
在所述覆盖膜上形成非单晶半导体膜；
通过将所述覆盖膜用作蚀刻停止物，去除在所述第一区域中的所述非单晶半导体膜，在所述衬底上的所述第二区域中形成非单晶半导体层；以及
在所述第二区域中形成所述非单晶半导体层之后，从所述覆盖膜的上方向所述第一区域及所述第二区域照射激光束。
21.根据权利要求20所述的半导体装置的制造方法，还包括如下工序：
在所述第一区域中形成驱动电路；以及
在所述第二区域中形成具有液晶显示元件的像素部。
22.根据权利要求20所述的半导体装置的制造方法，还包括如下工序：
在所述第一区域中形成具有电致发光显示元件的像素部；以及
在所述第二区域中形成驱动电路。
23.根据权利要求20所述的半导体装置的制造方法，还包括如下工序：
在所述第一区域中形成模拟电路；以及
在所述第二区域中形成数字电路。
24.根据权利要求20所述的半导体装置的制造方法，其中根据通过使用由非单晶半导体构成的激光束照射试验衬底进行了评估来得到的最适条件，设定所述激光束的能量。
25.根据权利要求20所述的半导体装置的制造方法，其中所述单晶半导体层的膜厚度大于所述非单晶半导体层的膜厚度。
26.一种半导体装置的制造方法，包括如下工序：
在衬底上形成非单晶半导体膜；
通过去除在所述衬底上的第一区域中的所述非单晶半导体膜，在所述衬底上的第二区域中形成非单晶半导体层；
通过将离子种掺杂或注入到单晶半导体衬底，来在离所述单晶半导体衬底的表面有预定的深度的区域中形成离子层；
在所述单晶半导体衬底的所述表面上形成接合层；
将所述接合层接合到所述衬底上的所述第一区域；
通过对所述单晶半导体衬底施加能量在所述离子层中产生裂缝，来使单晶半导体层残留在所述第一区域中；
在所述单晶半导体层上形成第一覆盖膜；
在所述非单晶半导体层上形成第二覆盖膜；以及
从所述第一覆盖膜及所述第二覆盖膜的上方向所述第一区域及所述第二区域照射激光束，
其中所述第一覆盖膜的反射率和所述第二覆盖膜的反射率不同。
27.根据权利要求26所述的半导体装置的制造方法，还包括如下工序：
在所述第一区域中形成驱动电路；以及
在所述第二区域中形成具有液晶显示元件的像素部。
28.根据权利要求26所述的半导体装置的制造方法，还包括如下工序：
在所述第一区域中形成具有电致发光显示元件的像素部；以及
在所述第二区域中形成驱动电路。
29.根据权利要求26所述的半导体装置的制造方法，还包括如下工序：
在所述第一区域中形成模拟电路；以及
在所述第二区域中形成数字电路。
30.根据权利要求26所述的半导体装置的制造方法，其中根据通过使用由非单晶半导体构成的激光束照射试验衬底进行了评估来得到的最适条件，设定所述激光束的能量。
31.根据权利要求26所述的半导体装置的制造方法，其中所述单晶半导体层的膜厚度大于所述非单晶半导体层的膜厚度。
CN200810088431.2A 2007-05-18 2008-03-31 半导体装置的制造方法 Expired - Fee Related CN101308772B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-132540 2007-05-18
JP2007132540 2007-05-18

Publications (2)

Publication Number Publication Date
CN101308772A true CN101308772A (zh) 2008-11-19
CN101308772B CN101308772B (zh) 2013-01-02

Family

ID=40027928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810088431.2A Expired - Fee Related CN101308772B (zh) 2007-05-18 2008-03-31 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US7960262B2 (zh)
JP (2) JP2009004756A (zh)
CN (1) CN101308772B (zh)
TW (1) TWI476927B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833924A (zh) * 2017-10-26 2018-03-23 京东方科技集团股份有限公司 顶栅型薄膜晶体管及其制备方法、阵列基板、显示面板
CN110476229A (zh) * 2017-03-31 2019-11-19 Rnr实验室公司 利用激光的间接加热方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5654206B2 (ja) 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
SG162675A1 (en) * 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN114133918A (zh) 2015-12-28 2022-03-04 日立造船株式会社 碳纳米管复合材料以及碳纳米管复合材料的制造方法
JP6743752B2 (ja) 2017-04-20 2020-08-19 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000216265A (ja) * 1999-01-22 2000-08-04 Mega Chips Corp 半導体装置及びその製造方法
JP4379943B2 (ja) 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
JP4101409B2 (ja) * 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
JP2001318652A (ja) * 2000-05-08 2001-11-16 Matsushita Electric Ind Co Ltd アクティブマトリクス液晶表示素子
JP2003142402A (ja) * 2001-08-10 2003-05-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4772258B2 (ja) * 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2003282885A (ja) * 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP4759919B2 (ja) 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP5072208B2 (ja) * 2004-09-24 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2006117900A1 (ja) * 2005-04-26 2006-11-09 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
JP2007036216A (ja) * 2005-06-24 2007-02-08 Semiconductor Energy Lab Co Ltd 半導体装置及び無線通信システム
JP2007079431A (ja) * 2005-09-16 2007-03-29 Toshiba Matsushita Display Technology Co Ltd 表示素子用アレイ基板及びその作製方法、これを用いた表示素子
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
KR101457656B1 (ko) 2007-05-17 2014-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법, 표시장치의 제조방법, 반도체장치,표시장치 및 전자기기
US7745268B2 (en) 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110476229A (zh) * 2017-03-31 2019-11-19 Rnr实验室公司 利用激光的间接加热方法
CN110476229B (zh) * 2017-03-31 2023-06-20 Rnr实验室公司 利用激光的间接加热方法
CN107833924A (zh) * 2017-10-26 2018-03-23 京东方科技集团股份有限公司 顶栅型薄膜晶体管及其制备方法、阵列基板、显示面板

Also Published As

Publication number Publication date
JP2014170959A (ja) 2014-09-18
US7960262B2 (en) 2011-06-14
US20080286911A1 (en) 2008-11-20
CN101308772B (zh) 2013-01-02
TW200903811A (en) 2009-01-16
TWI476927B (zh) 2015-03-11
JP2009004756A (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
CN101308772B (zh) 半导体装置的制造方法
KR101492464B1 (ko) 반도체장치의 제조방법
US7919392B2 (en) Semiconductor device and method of manufacturing the same
KR100532557B1 (ko) 반도체 장치 및 그의 제조 방법, ｓｏｉ기판 및 그것을사용하는 표시 장치 및 ｓｏｉ기판의 제조 방법
CN100454521C (zh) 半导体器件及其制法
KR100737337B1 (ko) 박막 반도체 장치 및 박막 반도체 장치의 제조 방법
CN102646698B (zh) 半导体装置及电子设备
CN100355044C (zh) 半导体薄膜、半导体器件及其制造方法和电子设备
US8866144B2 (en) Thin film semiconductor device having silicon nitride film
CN100479170C (zh) 电子装置及制造该电子装置的方法
CN101471248A (zh) 半导体衬底的制造方法及半导体器件的制造方法
KR100634528B1 (ko) 단결정 실리콘 필름의 제조방법
CN1182570C (zh) 场效应晶体管的制造方法
CN1581439B (zh) 半导体器件以及用于制造半导体器件的方法
CN107342297A (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
CN102738216A (zh) 半导体装置、带有单晶半导体薄膜的基板和它们的制造方法
KR100543008B1 (ko) 평판 표시 장치 및 그의 제조 방법
US7402465B2 (en) Method of fabricating single-crystal silicon film and method of fabricating TFT adopting the same
JP4684877B2 (ja) 薄膜積層基板、及びその製造方法、並びに表示装置
EP2613346B1 (en) Thin film transistor, manufacturing method thereof and display device
JP2000277579A (ja) 半導体薄膜の結晶性検査方法
KR20230076109A (ko) 비정질 실리콘의 재결정화 방법 및 이를 이용한 반도체 소자의 게이트 형성방법
Kuo ELECTRONICS AND PHOTONICS DIVISION AWARD ADDRESS: Thin Film Transistor and ULSIC Technologies-Parallel or Crossing?
CN108878456A (zh) 结晶金属氧化物层的制造方法、主动元件基板及制造方法
Marrs Mixed Oxide Thin Film Transistors for Flexible Displays

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130102

Termination date: 20190331

CF01 Termination of patent right due to non-payment of annual fee