CN101308835A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101308835A
CN101308835A CNA2008100971772A CN200810097177A CN101308835A CN 101308835 A CN101308835 A CN 101308835A CN A2008100971772 A CNA2008100971772 A CN A2008100971772A CN 200810097177 A CN200810097177 A CN 200810097177A CN 101308835 A CN101308835 A CN 101308835A
Authority
CN
China
Prior art keywords
metal
metal interconnected
semiconductor device
interlayer dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100971772A
Other languages
English (en)
Inventor
朴珍皞
柳商旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101308835A publication Critical patent/CN101308835A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

本发明提供一种半导体器件及其制造方法。具体而言，提供一种半导体器件的金属互连及其制造方法。该半导体器件可以包括半导体衬底，形成有诸如晶体管的器件结构。层间介电层可以形成在具有金属互连的半导体衬底上，该金属互连穿过层间介电层而形成。在金属互连的至少部分侧壁处形成间隔件。可以在金属互连的上表面上形成扩散阻挡。本发明可以提高半导体器件的可靠性。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
图像传感器为用于将光图像转换为电信号的半导体器件。
在各种图像传感器中，电荷耦合器件(CCD)包括多个MOS(金属氧化物硅)电容，其相互紧密排列以存储或转移电荷载体。
相反地，CMOS(互补MOS)图像传感器采用切换模式，通过使用CMOS技术相应于像素数量所制备的MOS晶体管，以顺序地检测像素输出，所述MOS晶体管使用外围器件，例如控制电路和信号处理电路。
近来，CMOS图像传感器中的像素数量增加到百万级，因此减小了像素的尺寸。这种像素尺寸上的减小导致对形成在像素上的微透镜的尺寸的限制。因此，还限制了构成像素周围的逻辑电路的金属互连层。
当CMOS图像传感器的像素数量增加时，为了增大像素面积，重要的是改进互连处理。
发明内容
本发明的实施例提供一种半导体器件和及其制造方法，所述半导体器件能够在形成金属互连时通过防制铜互连被氧化来确保金属互连的可靠性。
依据实施例的半导体器件包括：层间介电层，形成在半导体衬底上；金属互连，穿过所述层间介电层而形成；间隔件，位于所述金属互连的侧壁处；和扩散阻挡区，形成在所述金属互连的上表面上。
依据实施例的半导体器件的制造方法包括：在半导体衬底上形成低互连；在所述半导体衬底上形成层间介电层；穿过所述层间介电层形成金属互连，并将其连接至所述低互连；在所述金属互连的侧壁处形成间隔件；和在所述金属互连的上表面上形成扩散阻挡区。
本发明可以提高半导体器件的可靠性。
附图说明
图1至图7是示出依据本发明实施例的半导体器件的制造方法的横截面视图。
具体实施方式
此后，将参考附图描述依据实施例的半导体器件及其制造方法。
图7是依据实施例的半导体器件的横截面视图。
参考图7，半导体器件可以包括半导体衬底10，形成有各种器件(未示出)。可以将低互连25设置在衬底上，连接至半导体衬底10上的器件结构。层间介电层30可以形成在半导体衬底10上。金属互连40可以设置为通过层间介电层30连接到25。金属互连40可以具有形成在至少一部分金属互连的侧壁上的间隔件(spacer)。扩散阻挡区(diffusion barrier)60可以形成在金属互连40的上表面上。
在实施例中，金属互连40可以包括阻挡金属层、铜籽晶层(copper seedlayer)和铜层。
当在图像传感器中采用依据本发明实施例的金属互连40时，可以减少金属互连40和光电二极管之间的焦距，因此可以提高图像传感器的灵敏度。
金属互连40侧壁处的间隔件51可以由金属形成。这种金属可以包括例如Ta或TaN。可以使用间隔件51来防止在随后处理中在未对准情况下金属互连40的侧边露出。间隔件51防止包括铜的金属互连40被蚀刻。
扩散阻挡区60可以包括例如钴和钨(CoW)。可以使用扩散阻挡区60来防止铜扩散。
当在图像传感器中采用依据本发明实施例的金属互连40和扩散阻挡区60时，可以改进光线的折射率，从而可以提高图像传感器的质量。
此后，参考图1至7，描述依据实施例的半导体器件的制造方法。
参考图1，可以在半导体衬底10上形成包括低互连25的第一层间介电层20。
尽管在图中没有示出，但是可以在半导体衬底10上形成隔离层，以限定半导体衬底10上的有源区和场区。在有源区上可以形成各种器件结构，例如晶体管的源/漏和栅极。
如果半导体器件是图像传感器，则可以在衬底10的有源区上形成单位像素的光电二极管和CMOS电路。
当在半导体衬底10上已经形成器件之后，可以在半导体衬底10上形成连接至结构或器件的低互连25。
依据某些实施例，低互连25可以包含铜或铝。第一层间介电层20可以包含例如氧化层或氮化层。
尽管在图中没有示出，但是如果低互连25包含铜，则可以在形成有低互连25的第一层间介电层20上形成扩散阻挡区。还可以在低互连25上形成扩散阻挡区。
然后，在包含第一层间介电层20的半导体衬底10上可以形成第二层间介电层30。第二层间介电层30可以包括例如氧化层和/或氮化层。在一个实施例中，第二层间介电层30具有大约6000～18000
Figure A20081009717700061
的厚度。
然后，通过双镶嵌工艺(dual damascene process)，可以蚀刻第二层间介电层30，以形成用于露出低互连25的上表面的沟槽31(和/或通路)。
在将光致抗蚀剂膜(未示出)涂敷在第二层间介电层30之后，使用定义沟槽或通路区域的掩模，通过实施光刻工艺可以形成沟槽31。从而通过沟道31，可以露出低互连25。
尽管在图中没有示出，但是第一层间介电层20和第二层间介电层30可以具有多层结构。此外，可以在在多层结构中的多层之间设置基于氮化物的蚀刻停止层，以防止低互连和绝缘层被破坏。
参考图2，可以在第二层间介电层30的沟道31中形成金属互连。
为了形成金属互连40，在一个实施例中，通过电镀工艺将铜填充在沟槽31中，然后通过化学机械抛光(CMP)工艺对铜抛光，直至露出第二层间介电层30的表面。因此，可以获得连接至低互连25的铜金属互连40。
尽管在图中没有示出，但是在将铜填充在沟槽31中之前，可以顺序形成阻挡金属层和铜籽晶层，以分别地禁止铜扩散和促进间隙填充工艺。
参考图3，相对于第二层间介电层30，可以实施凹槽工艺，以部分露出金属互连40的侧壁。
也就是，依据实施例，使用BOE(缓冲氧化蚀刻剂)溶液，可以湿蚀刻第二层间介电层30。在一个实施例中，可以将第二层间介电层30去除大约50至2000
Figure A20081009717700071
的厚度，以使金属互连40的边缘和侧壁露出。
在某些实施例中可以使用BOE溶液，因为用于金属互连40的铜具有相对于BOE溶液的强的耐蚀刻特性。
因此，如果使用BOE溶液来实施蚀刻工艺，则在第二层间介电层30被蚀刻时金属互连40没有被蚀刻，因此可以露出金属互连40的侧壁。在一个实施例中，BOE溶液为含氟的蚀刻溶液。
参考图4，可以在金属互连40和第二层间介电层30上沉积金属层50。
金属层50可以包括Ta或TaN。在实施例中，金属层50可以被沉积大约50至2000
Figure A20081009717700072
的厚度。金属互连40中的露出的侧壁和上表面可以被金属层50所覆盖。
参考图5，在金属互连40的侧壁处可以形成间隔件51。
通过蚀刻金属层50可以获得间隔件51。在实施例中，通过完全蚀刻金属层50可以形成间隔件51。间隔件51可以形成在金属层再沉积或在蚀刻工艺期间没有被除去的地方。可以提供包含例如Cl、Br或F的卤族元素的蚀刻气体，同时蚀刻金属层50，以在金属互连40中的侧壁处形成间隔件51。
由于间隔件51，金属互连40中的侧壁没有被露出。此外，衬垫51可以禁止金属互连40中的铜扩散。
参考图6，在金属互连40上可以形成扩散阻挡区60。
扩散阻挡区60禁止金属互连40中的铜扩散扩散至第二层间介电层30或形成在金属互连40上的随后的介电层中。为此，扩散阻挡区60包括金属材料。在一个实施例中，通过沉积金属材料可以获得扩散阻挡区60。用于扩散阻挡区60的材料可以是具有大约10-3/ohm·m的电导率的CoWx(其中x是整数)。在实施例中，通过无电镀工艺可以沉积扩散阻挡区60。
如果通过无电镀处理形成扩散阻挡区60，则可以获得具有均匀厚度的高密集结构的镀层。
通过使用CoWx形成扩散阻挡区60，扩散阻挡区60的介电常数与绝缘层的介电常数相比可以被明显降低。此外，可以降低铜的迁移率，进而可以减小金属互连的阻抗，以使可以提高半导体器件的质量。
具体地，采用包括CoWx的扩散阻挡区60用于图像传感器，可以提高光线的折射率和透射率，以及可以提高图像传感器的质量。
参考图7，在具有扩散阻挡区60的衬底10上可以形成第三层间介电层70。在一个实施例中，第三绝缘层70具有大约6000～18000
Figure A20081009717700081
的厚度。
然后，通过双镶嵌工艺，可以蚀刻第三层间介电层70，以形成用于露出金属互连40的沟槽(和/或通路)。
如果通过通路-第一双镶嵌工艺初始形成通孔(via hole)，则由于掩模未对准，而可以在双镶嵌工艺期间形成露出金属互连40的侧壁的无边界(borderless)通孔73。
此外，如果无边界通孔73被过蚀刻，则还可以蚀刻设置在无边界通孔73下的金属互连40的阻挡金属层。在这种情况中，露出铜层以使铜层可以被氧化。可以使用形成在金属互连40的侧壁处的间隔件51来解决这个问题。具体地，间隔件51防止金属互连40通过无边界通孔73露出，从而提高半导体器件的可靠性。
依据实施例，将间隔件形成在金属互连的侧壁处，从而可以减少或防止由于掩模不对准所导致的金属互连的缺陷，提高半导体器件的可靠性。
此外，如果在图像传感器中采用依据某些实施例的金属互连，则可以减小入射光线的焦距，从而提高图像传感器的灵敏度。
另外，由于依据实施例可以在金属互连上形成包含稳定金属材料的扩散阻挡区，所以可以防止铜的扩散。
依据实施例，由于扩散阻挡区而可以减小图像传感器的折射率，因此可以提高图像传感器的质量。
在本说明书中提到的“一个实施例”、“实施例”、“示例性实施例”等，都意味着结合实施例所描述的特定的特征、结构、或特性被包含在本发明的至少一个实施例中。在本说明书各处出现的这些词语并不一定都指同一个实施例。此外，当结合任一实施例来描述特定的特征、结构、或特性时，则认为其落入本领域技术人员可以结合其它的实施例来实施这些特征、结构或特性的范围内。
虽然以上参考本发明的多个示例性实施例而对实施例进行了描述，但应理解的是，本领域人员可以导出落在此公开文件的原理的精神和范围内的许多其它改型和实施例。更具体地说，在此公开文件、附图以及所附权利要求书的范围内，能够对组件和/或附件组合排列中的排列进行各种变更与改型。除了组件和/或排列的变更与改型之外，本发明的其他应用对本领域技术人员而言也是显而易见的。

Claims (18)

1.一种半导体器件，包括：
层间介电层，形成在半导体衬底上；
金属互连，穿过所述层间介电层而形成；
间隔件，位于所述金属互连的侧壁处；和
扩散阻挡区，形成在所述金属互连的上表面上。
2.依据权利要求1所述的半导体器件，其中所述金属互连包括铜。
3.依据权利要求1所述的半导体器件，其中所述金属互连包括阻挡金属层和籽晶层。
4.依据权利要求1所述的半导体器件，其中所述间隔件包括金属。
5.依据权利要求4所述的半导体器件，其中所述间隔件包括Ta或TaN。
6.依据权利要求1所述的半导体器件，其中所述间隔件设置在所述金属互连的侧壁的上部。
7.依据权利要求1所述的半导体器件，其中所述扩散阻挡区包括钴和钨。
8.一种半导体器件的制造方法，其包括：
在半导体衬底上形成层间介电层；
穿过所述层间介电层形成金属互连；
在所述金属互连的侧壁处形成间隔件；和
在所述金属互连的上表面上形成扩散阻挡区。
9.依据权利要求8所述的方法，其中形成所述金属互连包括：
通过实施镶嵌工艺，在所述层间介电层中形成沟槽通孔；
在所述沟槽通孔中形成阻挡金属层和籽晶层；和
在所述籽晶层上形成铜层。
10.依据权利要求8所述的方法，其中形成所述间隔件包括：
使所述层间介电层凹进，以使所述金属互连中的至少部分侧壁露出；
在包含所述金属互连的所述层间介电层上沉积金属层；和
蚀刻所述金属层，以使所述间隔件形成在所述金属互连的侧壁处。
11.依据权利要求10所述的方法，其中使所述层间介电层凹进包括实施湿蚀刻。
12.依据权利要求11所述的方法，其中实施所述湿蚀刻包括使用BOE溶液。
13.依据权利要求12所述的方法，其中所述BOE溶液包括氟。
14.依据权利要求10所述的方法，其中所述金属层包括Ta或TaN。
15.依据权利要求10所述的方法，其中蚀刻所述金属层包括使用含有卤族元素的蚀刻气体。
16.依据权利要求15所述的方法，其中所述卤族元素为Cl、Br或F。
17.依据权利要求8所述的方法，其中形成所述扩散阻挡区包括实施无电镀工艺。
18.依据权利要求17所述的方法，其中所述扩散阻挡区包括钴和钨。
CNA2008100971772A 2007-05-17 2008-05-19 半导体器件及其制造方法 Pending CN101308835A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070047889A KR100861873B1 (ko) 2007-05-17 2007-05-17 반도체 소자 및 그 제조방법
KR10-2007-0047889 2007-05-17

Publications (1)

Publication Number Publication Date
CN101308835A true CN101308835A (zh) 2008-11-19

Family

ID=40026701

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100971772A Pending CN101308835A (zh) 2007-05-17 2008-05-19 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US8026167B2 (zh)
KR (1) KR100861873B1 (zh)
CN (1) CN101308835A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130441A (zh) * 2019-12-30 2021-07-16 爱思开海力士有限公司 具有金属互连件的半导体器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380311B1 (ko) * 2012-05-15 2014-04-02 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
US20170162444A1 (en) 2015-12-02 2017-06-08 International Business Machines Corporation Contact resistance reduction for advanced technology nodes
US10319695B2 (en) * 2017-06-29 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and bump formation process

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
JP3856919B2 (ja) 1997-08-29 2006-12-13 株式会社東芝 液晶表示装置
US6391771B1 (en) * 1998-07-23 2002-05-21 Applied Materials, Inc. Integrated circuit interconnect lines having sidewall layers
US6124203A (en) * 1998-12-07 2000-09-26 Advanced Micro Devices, Inc. Method for forming conformal barrier layers
US6144099A (en) * 1999-03-30 2000-11-07 Advanced Micro Devices, Inc. Semiconductor metalization barrier
KR100333382B1 (ko) * 1999-06-24 2002-04-18 박종섭 반도체 장치의 다층금속배선 형성방법
KR100363556B1 (ko) * 2000-04-24 2002-12-05 삼성전자 주식회사 콘택 플러그와 상부 배선을 갖는 반도체 장치의 배선 구조체 및 그 제조방법
KR20020067710A (ko) 2001-02-17 2002-08-24 한국과학기술연구원 전자기파 차폐용 금속박막 증착장치 및 그 방법
KR100474857B1 (ko) * 2002-06-29 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성방법
KR20040039591A (ko) * 2002-11-04 2004-05-12 주식회사 하이닉스반도체 구리 확산방지막 형성방법 및 이를 이용한 구리배선제조방법
US7011929B2 (en) * 2003-01-09 2006-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming multiple spacer widths
JP2005342937A (ja) * 2004-06-01 2005-12-15 National Printing Bureau 印刷機用ローラ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130441A (zh) * 2019-12-30 2021-07-16 爱思开海力士有限公司 具有金属互连件的半导体器件
CN113130441B (zh) * 2019-12-30 2024-02-27 爱思开海力士有限公司 具有金属互连件的半导体器件

Also Published As

Publication number Publication date
KR100861873B1 (ko) 2008-10-06
US20080284024A1 (en) 2008-11-20
US8026167B2 (en) 2011-09-27

Similar Documents

Publication Publication Date Title
US7541212B2 (en) Image sensor including an anti-reflection pattern and method of manufacturing the same
US10249665B2 (en) Solid-state imaging device and method of manufacturing solid-state imaging device
KR100976014B1 (ko) 고체 촬상 소자, 고체 촬상 장치 및 이들의 제조 방법
US8228426B2 (en) Semiconductor package and camera module
KR100499174B1 (ko) 이미지 소자
US20060183265A1 (en) Image sensor having improved sensitivity and method for making same
US20110090384A1 (en) Solid-state imaging device
KR100642764B1 (ko) 이미지 소자 및 그 제조 방법
JP2008192951A (ja) 固体撮像装置およびその製造方法
TW201027736A (en) Optical waveguide structures for an image sensor
JP2006229206A (ja) 向上された感度を有するイメージセンサ及びその製造方法
WO2015007182A1 (zh) 背照式图像传感器及其制作方法
KR20070070428A (ko) 씨모스 이미지 센서 및 그 제조방법
US20130203207A1 (en) Photoelectric conversion device and method of manufacturing the same
US9391227B2 (en) Manufacturing method of semiconductor device
CN101308835A (zh) 半导体器件及其制造方法
US20100203671A1 (en) Solid-state imaging device and method for making the same
US9769401B2 (en) Solid-state imaging apparatus, method of manufacturing the same, and camera
US9929303B2 (en) Method of manufacturing solid-state image sensor
CN101207077B (zh) 图像传感器及其制造方法
JP6632670B2 (ja) 半導体装置およびその製造方法
JP2020053701A (ja) 半導体デバイスの製造方法
US20080173967A1 (en) Image sensor and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081119