CN101312195A - 具有双栅电极的半导体器件及其制造方法 - Google Patents

具有双栅电极的半导体器件及其制造方法 Download PDF

Info

Publication number
CN101312195A
CN101312195A CNA2008100932941A CN200810093294A CN101312195A CN 101312195 A CN101312195 A CN 101312195A CN A2008100932941 A CNA2008100932941 A CN A2008100932941A CN 200810093294 A CN200810093294 A CN 200810093294A CN 101312195 A CN101312195 A CN 101312195A
Authority
CN
China
Prior art keywords
polysilicon layer
area
photoresist pattern
semiconductor device
grid electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100932941A
Other languages
English (en)
Inventor
赵殷相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101312195A publication Critical patent/CN101312195A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Abstract

本发明披露了一种用于形成半导体器件的双栅电极的方法，本方法可通过简化分别在PMOS区域和NMOS区域中形成栅电极的工艺来改进制造生产率，并可通过以下方式使两个栅电极具有不同的厚度和材料状态来提供性能的改进，即，两个栅电极中的一个具有单层结构而另一个具有双层结构的方式。

Description

具有双栅电极的半导体器件及其制造方法
相关申请交叉参考
本申请要求于2007年5月21日提交的第10-2007-0049032号韩国申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及具有双栅电极的半导体器件及其制造方法。更具体地，本发明的实施例涉及用于形成半导体器件的双栅电极的方法，其改进了制造生产率以及半导体性能。
背景技术
通常，在典型为半导体器件的MOSFET(金属氧化物半导体场效应晶体管)中，在半导体衬底中形成有器件绝缘层，而在相应的半导体衬底上形成有栅电极，而且形成具有注入到位于栅电极和器件隔离层之间的半导体衬底中的掺杂离子的源极区/漏极区。
这类具有注入到源极区/漏极区中的p-型掺杂离子的MOSFET被称为p-沟道MOSFET(即，PMOS晶体管)，而这类具有注入到其中的n-型掺杂离子的MOSFET被称为n-沟道MOSFET(即，NMOS晶体管)。
如上所述，由于具有PMOS和NMOS晶体管的半导体器件具有两个栅电极，所以该结构被称为双栅电极结构。一个栅电极的作用可通过两个栅电极来拓宽，并且一个栅电极可被其他栅电极替代。
此外，相应的栅电极应该具有极好的导电性和高熔点，并且应该易于图样化，且因此它们由多晶硅材料形成，这种材料易于被掺杂有处于较高浓度下的杂质，并且能够在于较高温度下进行的后续热处理工艺中保持稳定的形态。
图1a至图1j相继示出了用于形成半导体器件的双栅电极的常规方法的工艺横截面图。
首先，如图1a中所示，通过一种方法，诸如沉积，在其上具有栅极绝缘层(未示出)的半导体衬底100的整个表面上形成用于形成一个区域(例如，PMOS区域)的栅电极的第一多晶硅层110。
优选地，可将LPCVD(低压化学气相沉积)用作相应的沉积。
接下来，如图1b中所示，通过典型的光刻工艺形成第一光刻胶图样120，以盖住和限定相应的PMOS区域。相应的光刻工艺可由光刻胶溶液涂覆、曝光以及显影的一系列工艺步骤组成。
接下来，如图1c中所示，通过使用将相应的第一光刻胶图样120作为蚀刻掩模进行蚀刻来移除没有被第一光刻胶图样120盖住而是露出的区域的第一多晶硅层110。
此后，如图1d中所示，移除已用过的第一光刻胶图样120，随之可使用等离子灰化方法。
因此，由剩下的第一多晶硅层在PMOS区域中形成第一栅电极110′。
接下来，如图1e中所示，通过光刻工艺形成第二光刻胶图样130，以在顶部处盖住已形成的第一栅电极110′并对其进行保护。
此后，如图1f中所示，在NMOS区域中形成用于形成栅电极的第二多晶硅层140，该NMOS区域是通过诸如LPCVD的方法形成在另一侧上的另一区域，且因此，形成第二多晶硅层140，尤其是在包括没有被第二光刻胶图样130盖住而是露出的NMOS区域的部分中形成第二多晶硅层。
如接下来的图1g中所示，通过诸如等离子灰化的方法来移除第二光刻胶图样130。
接下来，如图1h中所示，通过光刻工艺在第一栅电极110′和第二多晶硅层140上形成第三光刻胶图样150，以使其彼此隔开，进而仅盖住和限定NMOS区域和PMOS区域的第一栅电极110′。
此后，如图1i中所示，在保护已形成的第一栅电极110′的同时，通过使用将相应的第三光刻胶图样150作为蚀刻掩模的RIE方法等进行蚀刻来移除围绕NMOS区域的第二多晶硅层140。
接下来，如图1j中所示，通过诸如等离子灰化的方法移除已用过的第三光刻胶图样150。
因此，由剩下的第二多晶硅层在NMOS区域中形成第二栅电极140′。
从而，完成双栅电极的形成过程。
然而，上述用于形成半导体器件的双栅电极的传统方法可能存在许多问题。
例如，由于制造工艺的复杂性降低了制造生产率，这是因为使用了第一至第三光刻胶图样120、130、150的三个掩模步骤。
特别地，为了改进栅电极110′和140′的导电性，将p-型掺杂离子注入到PMOS区域的栅电极110′中，并且将n-型掺杂离子注入到NMOS区域的栅电极140′中。但即使在这类离子注入的情形中也使用了掩模技术，这部分地由于所执行的掩模步骤的次数而引入了增加的工艺复杂性。
此外，PMOS和NMOS区域的栅电极110′和140′都是以相同的方式形成的，且因此对通过每个区域的不同特性来获得性能改进产生了限制。
发明内容
总的来说，本发明的示例性实施例涉及具有双栅电极的半导体器件以及用于形成半导体器件的双栅电极的方法。所披露的实施例与现有技术相比提供了多个优点，包括但并不限于，通过减少掩模步骤来改进制造生产率，以及通过制造具有不同厚度和材料状态的PMOS和NMOS区域的栅电极来改进性能。
根据一个示例性实施例，提出了一种用于形成半导体器件的双栅电极的方法，该方法包括以下步骤：在半导体衬底的整个表面上形成第一多晶硅层；在第一多晶硅层上形成第一光刻胶图样以盖住第一区域，第一区域是PMOS区域和NMOS区域中的一个；通过使用第一光刻胶图样的蚀刻来移除第一多晶硅层的露出部分，仅剩下第一区域中的第一多晶硅层；移除第一光刻胶图样；在剩下的第一多晶硅层和半导体衬底的整个表面上形成第二多晶硅层；在第二多晶硅层上形成第二光刻胶图样，以盖住第一区域并盖住和限定与第一区域不同的第二区域；通过使用第二光刻胶图样的蚀刻来移除第二多晶硅层的露出部分，以剩下堆叠在第一区域中的第一和第二多晶硅层，并且剩下第二区域中的第二多晶硅层；以及移除第二光刻胶图样。
在另一个示例性实施例中，提供了一种具有双栅电极的半导体。在所披露的实施例中，半导体器件包括堆叠在第一区域中的第一和第二多晶硅层，以及堆叠在第二区域中的第二多晶硅层。通过提供其中两个栅电极中的一个具有单层结构而另一个具有双层结构的器件，实现了对半导体性能的改进。
提供本摘要以通过简化的形式引入对构思的选择，在以下的详细描述中对这些构思进行进一步描述。本摘要并非旨在确定所要求保护的主题的主要特性或基本特征，也并非旨在用作帮助确定所要求保护的主题的范围。
另外的特征将在以下描述中阐明，并且部分地从该描述中将是显而易见的，或者可通过对在此的教导的实践来获知。本发明的特征可通过在所附权利要求中具体指出的方法及组合来实现和获得。本发明的特征从以下描述和所附权利要求中将变得更完全地显而易见，或者可通过以下所阐述的本发明的实践来获知。
附图说明
从结合附图所给出的对示例性实施例的以下描述中，本发明的示例性实施例的一些方面将变得显而易见，在附图中：
图1a至1j相继示出了用于形成半导体器件的双栅电极的传统方法的工艺横截面图；以及
图2a至2h相继示出了根据一个示例性实施例的用于形成半导体器件的双栅电极的方法的工艺横截面图。
具体实施方式
在对实施例的以下详细描述中，参照了附图，这些附图以示例的方式示出了本发明的特定实施例。在附图中，贯穿这多个视图相似的标号表示基本相似的部件。对这些实施例进行足够详细地描述，以使本领域技术人员能够实践本发明。可采用其他实施例，并且在不背离本发明的范围的前提下可做出结构、逻辑和电的改变。而且，应该理解的是，本发明的各种实施例尽管是不同的，但未必是相互排斥的。例如，在一个实施例中描述的特定特征、结构或特性可被包含在其他实施例内。因此，以下的详细描述并不应被理解成限制的意义，并且本发明的范围仅由所附权利要求及这些权利要求所授权的等同物的全部范围来限定。
在分别在具有PMOS和NMOS晶体管的半导体器件中的PMOS和NMOS区域中形成双栅极的过程中，制造生产率可通过减少掩模步骤来改进，并且两个栅电极可被制造成具有不同的厚度和材料特性，进而实现性能改进。
在传统技术中，首先，通过使用第一掩模使一个区域的第一栅电极图样化，形成具有由第二掩模盖住和保护的相应的第一栅电极的第二多晶硅层，且此后，通过使用第三掩模使第二栅电极图样化。相反地，在本发明的一个实施例中，可通过使用第一掩模使第一栅电极图样化，可在已形成的第一栅电极上形成第二多晶硅层，且此后，可通过使用用于盖住和限定与每个栅电极相对应的区域的第二掩模的蚀刻来形成双栅极。
图2a至2h相继示出了根据一个示例性实施例的用于形成半导体器件的双栅电极的方法的工艺横截面图。
首先，如图2a中所示，可在半导体衬底200的整个表面上的一个区域(例如，PMOS区域)中形成用于形成栅电极的第一多晶硅层210，其中，该半导体衬底在一个表面上具有通过诸如LPCVD(低压化学气相沉积)的方法形成的栅极绝缘层(未示出)。
接下来，如图2b中所示，可通过典型的光刻工艺形成第一光刻胶图样220以盖住PMOS区域。相应的光刻工艺可由光刻胶溶液涂覆、曝光以及显影的一系列工艺步骤组成。
随后，如图2c中所示，可通过使用将相应的第一光刻胶图样220作为蚀刻掩模的RIE(活性离子蚀刻)方法进行蚀刻来移除没有被第一光刻胶图样220盖住而是露出的区域的第一多晶硅层210。
此后，如图2d中所示，可通过诸如等离子灰化的方法来移除已用过的第一光刻胶图样220。
因此，仅剩下PMOS区域中的第一栅电极210′。
接下来，如图2e中所示，可通过诸如LPCVD的方法在剩下的第一多晶硅层210′以及露出的半导体衬底200的整个表面上形成第二多晶硅层230。
此后，如图2f中所示，可通过光刻工艺在第二多晶硅层230的侧面部分上形成第二光刻胶图样240，以分别盖住和限定PMOS和NMOS区域。
随后，如图2g中所示，通过使用将形成在侧面部分上的第二光刻胶图样240作为蚀刻掩模的RIE方法等进行蚀刻来移除所有没有被第二光刻胶图样240盖住而是露出的区域的第二多晶硅层230。
第二多晶硅230的露出部分的移除可直到位于底部处的半导体200露出时才完成。
因此，可剩下堆叠在所限定的PMOS区域中的第一多晶硅层210′和第二多晶硅层230′，并且可仅剩下所限定的NMOS区域中的第二多晶硅层230′。
如图2h中所示，此后可通过诸如等离子灰化的方法移除第二光刻胶图样240。
因此，可在剩余在PMOS区域中的第一多晶硅层210′和第二多晶硅层230′的双层结构中形成第一栅电极G1，而可通过剩余在NMOS区域中的第二多晶硅层230′形成第二栅电极G2。
从而，完成双栅电极的形成过程。
除了已描述的实施例之外还设想了其他实施例。例如，尽管本描述是关于其中PMOS区域的栅电极G1形成为双层结构而NMOS区域的栅电极G2形成为单层结构的情况做出的，但反之亦然，栅电极也可以这样形成，即，栅电极G1可形成为单层结构，而栅电极G2可形成为双层结构。
根据上述实施例，可适当地通过使用第一和第二光刻胶图样220和240的两个掩模步骤来形成双栅电极，并且与传统的三个掩模步骤相比，这由于工艺步骤的减少可导致制造生产率的改进。
此外，由于一个栅电极可形成为双层结构而另一个栅电极可形成为单层结构，故可通过由厚度的差异所造成的特性的改变来尝试改进性能。
而且，由于第一多晶硅层210和第二多晶硅层230形成为具有相同或者不同的材料状态或掺杂状态，故可通过由第一和第二多晶硅层之间的差异所造成的特性的改变来尝试改进性能。
为此，可通过控制两个多晶硅层210和230的沉积和形成过程中的工艺气体等来实现不同的材料状态和掺杂状态。
此外，在形成第一光刻图样220以限定PMOS区域并通过使用与图2b和图2c的上述步骤相同的步骤进行蚀刻的过程中，由于相应的PMOS区域可通过在图2f和图2g的后续步骤中使用第二光刻胶图样240而再次限定，故第一光刻胶图样220无需限定精确的区域。因此，由第一光刻胶图样220限定的区域可大于或小于由第二光刻胶图样240限定的区域。
此外，为了在通过于图2g的步骤中使用第二光刻胶图样240进行蚀刻时移除双层结构的最厚部分，相应的第二光刻胶图样240的厚度可大到足以承受其上的蚀刻(例如，厚于第一光刻胶图样220)。然而，可能难于以足够大的厚度形成第二光刻胶图样240，且因此，可使用用于硬掩模的薄膜图样(未示出)来代替相应的第二光刻胶图样240。
在一个示例性实施例中，可通过光刻工艺和后续的蚀刻工艺的组合来形成用于硬掩模的相应的薄膜图样，并且其材料可以是氧化物薄膜或氮化物薄膜。
如上所述，与传统的三个掩模步骤相比，由于可通过仅使用两个掩模步骤来形成双栅极，故通过工艺步骤的减少可改进制造生产率。此外，由于两个栅电极可形成为具有不同的厚度和材料状态，故可实现半导体器件的性能改进。
尽管已关于某些实施例示出和描述了本发明，但本领域技术人员应该理解的是，在不背离如所附权利要求中所限定的本发明的精神和范围的前提下，可以做出各种改变和修改。

Claims (15)

1.一种半导体器件，包括：
第一多晶硅层，堆叠在第一区域中；
第二多晶硅层，堆叠在所述第一区域中；以及
第二多晶硅层，堆叠在第二区域中。
2.一种用于形成半导体器件的双栅电极的方法，所述方法包括以下步骤：
在半导体衬底的整个表面上形成第一多晶硅层；
在所述第一多晶硅层上形成第一光刻胶图样以盖住第一区域，所述第一区域是PMOS区域和NMOS区域中的一个；
通过使用所述第一光刻胶图样进行蚀刻来移除所述第一多晶硅层的露出部分，仅剩下所述第一区域中的所述第一多晶硅层；
移除所述第一光刻胶图样；
在剩下的第一多晶硅层和所述半导体衬底的整个表面上形成第二多晶硅层；
在所述第二多晶硅层上形成第二光刻胶图样，以盖住所述第一区域并且盖住和限定与所述第一区域不同的第二区域；
通过使用所述第二光刻胶图样进行蚀刻来移除所述第二多晶硅层的露出部分，剩下堆叠在所述第一区域中的所述第一和第二多晶硅层，并且剩下所述第二区域中的所述第二多晶硅层；以及
移除所述第二光刻胶图样。
3.根据权利要求1所述的器件，其中，所述第一多晶硅层和所述第二多晶硅层以相同的材料状态形成。
4.根据权利要求2所述的方法，其中，以相同的材料状态形成所述第一多晶硅层和所述第二多晶硅层。
5.根据权利要求1所述的器件，其中，所述第一多晶硅层和所述第二多晶硅层以相同的掺杂状态形成。
6.根据权利要求2所述的方法，其中，以相同的掺杂状态形成所述第一多晶硅层和所述第二多晶硅层。
7.根据权利要求2所述的方法，其中，使用用于硬掩模的薄膜图样来代替所述第二光刻胶图样。
8.根据权利要求2所述的方法，其中，以单层结构和双层结构中的一种形成所述第一区域。
9.根据权利要求7所述的方法，其中，用于硬掩模的薄膜图样的材料是氧化物薄膜或氮化物薄膜。
10.根据权利要求9所述的方法，其中，用于硬掩模的薄膜图样通过典型的光刻工艺和后续的蚀刻工艺的组合形成。
11.根据权利要求1所述的器件，其中，所述第一多晶硅层和所述第二多晶硅层具有不同的材料状态。
12.根据权利要求2所述的方法，其中，以不同的材料状态形成所述第一多晶硅层和所述第二多晶硅层。
13.根据权利要求1所述的器件，其中，所述第一多晶硅层和所述第二多晶硅层具有不同的掺杂状态。
14.根据权利要求2所述的方法，其中，以不同的掺杂状态形成所述第一多晶硅层和所述第二多晶硅层。
15.根据权利要求2所述的方法，其中，所述第二区域是PMOS区域和NMOS区域中的一个，并以单层结构和双层结构中的一种形成。
CNA2008100932941A 2007-05-21 2008-05-21 具有双栅电极的半导体器件及其制造方法 Pending CN101312195A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070049032 2007-05-21
KR1020070049032A KR100835430B1 (ko) 2007-05-21 2007-05-21 반도체 소자의 듀얼 게이트 전극 형성 방법

Publications (1)

Publication Number Publication Date
CN101312195A true CN101312195A (zh) 2008-11-26

Family

ID=39770147

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100932941A Pending CN101312195A (zh) 2007-05-21 2008-05-21 具有双栅电极的半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US8076729B2 (zh)
KR (1) KR100835430B1 (zh)
CN (1) CN101312195A (zh)
TW (1) TW200849599A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027083A (ja) * 2007-07-23 2009-02-05 Toshiba Corp 半導体装置及びその製造方法
KR102138280B1 (ko) * 2013-04-30 2020-07-28 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2664685B2 (ja) * 1987-07-31 1997-10-15 株式会社東芝 半導体装置の製造方法
US5081054A (en) * 1989-04-03 1992-01-14 Atmel Corporation Fabrication process for programmable and erasable MOS memory device
JP2509717B2 (ja) * 1989-12-06 1996-06-26 株式会社東芝 半導体装置の製造方法
JPH07335883A (ja) * 1994-06-15 1995-12-22 Toshiba Corp 半導体装置の製造方法
US6265266B1 (en) * 1996-09-27 2001-07-24 Xilinx, Inc. Method of forming a two transistor flash EPROM cell
KR100278661B1 (ko) * 1998-11-13 2001-02-01 윤종용 비휘발성 메모리소자 및 그 제조방법
ITMI991130A1 (it) * 1999-05-21 2000-11-21 St Microelectronics Srl Metodo migliorato per fabbricare dispositivi di memoria non volatili integrati su un substrato semiconduttore organizzati in matrici di memo
US6420097B1 (en) * 2000-05-02 2002-07-16 Advanced Micro Devices, Inc. Hardmask trim process
JP4096507B2 (ja) * 2000-09-29 2008-06-04 富士通株式会社 半導体装置の製造方法
US6346445B1 (en) * 2000-11-17 2002-02-12 United Microelectronics Corp. Method for fabricating semiconductor devices with dual gate oxides
KR100399356B1 (ko) * 2001-04-11 2003-09-26 삼성전자주식회사 듀얼 게이트를 가지는 씨모스형 반도체 장치 형성 방법
US6518106B2 (en) * 2001-05-26 2003-02-11 Motorola, Inc. Semiconductor device and a method therefor
JP4540899B2 (ja) * 2001-09-13 2010-09-08 パナソニック株式会社 半導体装置の製造方法
US7115949B2 (en) * 2002-05-30 2006-10-03 Freescale Semiconductor, Inc. Method of forming a semiconductor device in a semiconductor layer and structure thereof
US6746921B2 (en) * 2002-06-24 2004-06-08 Micron Technology, Inc. Method of forming an array of FLASH field effect transistors and circuitry peripheral to such array
US6790719B1 (en) * 2003-04-09 2004-09-14 Freescale Semiconductor, Inc. Process for forming dual metal gate structures
US6897095B1 (en) * 2004-05-12 2005-05-24 Freescale Semiconductor, Inc. Semiconductor process and integrated circuit having dual metal oxide gate dielectric with single metal gate electrode
TWI367560B (en) * 2004-07-05 2012-07-01 Samsung Electronics Co Ltd Integrated circuit devices including a dual gate stack structure and methods of forming the same
US7084024B2 (en) * 2004-09-29 2006-08-01 International Business Machines Corporation Gate electrode forming methods using conductive hard mask
KR100668507B1 (ko) * 2005-06-30 2007-01-12 주식회사 하이닉스반도체 듀얼 메탈 게이트를 구비하는 반도체소자 및 그의 제조방법

Also Published As

Publication number Publication date
KR100835430B1 (ko) 2008-06-04
TW200849599A (en) 2008-12-16
US20080315314A1 (en) 2008-12-25
US8076729B2 (en) 2011-12-13

Similar Documents

Publication Publication Date Title
US20080050875A1 (en) Methods of fabricating embedded flash memory devices
US7696033B2 (en) Method of fabricating complementary metal-oxide semiconductor (CMOS) thin film transistor (TFT)
US8455354B2 (en) Layouts of POLY cut openings overlapping active regions
KR970072396A (ko) Mos트랜지스터의 제조방법 및 cmos트랜지스터의 제조방법
US8415211B2 (en) Semiconductor device, method of fabricating the same, and patterning mask utilizied by the method
US20130009250A1 (en) Dummy patterns for improving width dependent device mismatch in high-k metal gate process
JP2007142153A (ja) 半導体装置およびその製造方法
KR100937659B1 (ko) 반도체 소자의 제조 방법
CN101312195A (zh) 具有双栅电极的半导体器件及其制造方法
US8927370B2 (en) Method for fabricating memory
US20100155852A1 (en) Integrating Diverse Transistors On The Same Wafer
JPH10229178A (ja) 半導体装置の製造方法
JP2008539592A (ja) ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス
US7534677B2 (en) Method of fabricating a dual gate oxide
US7312113B2 (en) Method of forming source/drain region of semiconductor device
US7842578B2 (en) Method for fabricating MOS devices with a salicided gate and source/drain combined with a non-silicide source drain regions
JPH09321233A (ja) 半導体装置の製造方法
JP2007012779A (ja) 半導体装置およびその製造方法
JP2979864B2 (ja) 半導体集積回路装置の製造方法
KR100649026B1 (ko) 반도체 소자의 트랜지스터 형성방법
US20020072168A1 (en) Method of fabricating CMOS with different gate dielectric layers
JP2007250621A (ja) 半導体装置およびその製造方法
KR20010029935A (ko) 매립 플래쉬 메모리에 응용되는 ｎｍｏｓ 다결정 실리콘의신규한 주입 방법
JP3845238B2 (ja) 半導体装置の製造方法
KR100618809B1 (ko) 듀얼 게이트 절연막을 포함하는 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081126