CN101313422A - 具有添加金属的可逆性电阻率切换金属氧化物或氮化物层 - Google Patents

具有添加金属的可逆性电阻率切换金属氧化物或氮化物层 Download PDF

Info

Publication number
CN101313422A
CN101313422A CNA200680043939XA CN200680043939A CN101313422A CN 101313422 A CN101313422 A CN 101313422A CN A200680043939X A CNA200680043939X A CN A200680043939XA CN 200680043939 A CN200680043939 A CN 200680043939A CN 101313422 A CN101313422 A CN 101313422A
Authority
CN
China
Prior art keywords
resistivity
metal oxide
nitride
layer
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200680043939XA
Other languages
English (en)
Other versions
CN100593867C (zh
Inventor
S·布拉德·赫纳
坦迈·库马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sandy Technology Corp
SanDisk Technologies LLC
Original Assignee
SanDisk 3D LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk 3D LLC filed Critical SanDisk 3D LLC
Publication of CN101313422A publication Critical patent/CN101313422A/zh
Application granted granted Critical
Publication of CN100593867C publication Critical patent/CN100593867C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/043—Modification of the switching material, e.g. post-treatment, doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H10N70/046—Modification of the switching material, e.g. post-treatment, doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

本发明提供一种可达到至少两个稳定的电阻率状态的电阻率切换金属氧化物或氮化物层。此层可用于非易失性存储单元中的状态改变元件中，从而以此电阻率状态存储其数据状态，例如“0”或“1”。在此电阻率切换金属氧化物或氮化物化合物层中包括额外的金属原子会降低引起电阻率状态之间的切换所需的电流，从而减少以此层的电阻率状态存储数据的存储单元阵列的功率要求。在各种实施例中，存储单元可包括与另一元件(例如二极管或晶体管)串联形成的具有添加金属的电阻率切换金属氧化物或氮化物化合物层。

Description

具有添加金属的可逆性电阻率切换金属氧化物或氮化物层
技术领域
本发明涉及一种电阻率切换材料，其可用于在非易失性存储单元中存储数据状态。
背景技术
已知能可逆地在较高与较低电阻率状态之间转换的电阻率切换材料。切换可通过使电阻率切换材料经受可能会相对大的电压或电流而引起。这两个或两个以上稳定的电阻率状态使此些材料成为用于可重写的非易失性存储器阵列的有吸引力的选择。在基于此电阻率切换材料的存储器阵列中，减少功率要求通常是有利的。
因此，需要减少在稳定的电阻率状态之间切换这些电阻率切换材料所需的电压、电流或切换时间。
发明内容
本发明通过随附权利要求书来界定，且此部分中的任何描述皆不应视为对所述权利要求书的限制。总的来说，本发明是针对电阻率切换金属氧化物或氮化物。
本发明的第一方面提供一种半导体装置，其包含：可逆性状态改变元件，其包含电阻率切换金属氧化物或氮化物化合物层，所述电阻率切换金属氧化物或氮化物化合物仅包括一种金属，其中所述电阻率切换金属氧化物或氮化物化合物层包括金属添加剂，其中所述金属添加剂占金属氧化物或氮化物化合物层中的金属原子的约0.01％到约5％。
本发明的另一方面提供一种可重写入的非易失性存储单元，其包含：状态改变元件，其包含电阻率切换金属氧化物或氮化物化合物层，所述电阻率切换金属氧化物或氮化物化合物仅包括一种金属，其中所述电阻率切换金属氧化物或氮化物化合物层包括金属添加剂，其中所述金属添加剂占金属氧化物或氮化物化合物层中的金属原子的约0.01％到约5％，其中存储单元的数据状态是以电阻率切换金属氧化物或氮化物化合物层的电阻率状态存储的。
本发明的另一方面提供一种用于形成存储单元的方法，所述方法包含：形成状态改变元件，所述状态改变元件包含电阻率切换金属氧化物或氮化物化合物层，所述电阻率切换金属氧化物或氮化物化合物仅包括一种金属，其中电阻率切换金属氧化物或氮化物化合物层包括金属添加剂，其中所述金属添加剂占金属氧化物或氮化物化合物层中的金属原子的约0.01％到约5％，其中存储单元的数据状态对应于电阻率切换金属氧化物或氮化物化合物层的电阻率状态。
本发明的优选实施例提供一种单片三维存储器阵列，其包含：a)形成于衬底上方的第一存储器层级，所述第一存储器层级包含：多个第一可逆性状态改变元件，每一状态改变元件包含电阻率切换金属氧化物或氮化物化合物层，所述电阻率切换金属氧化物或氮化物化合物仅包括一种金属，其中所述电阻率切换金属氧化物或氮化物化合物层包括金属添加剂，其中所述金属添加剂占金属氧化物或氮化物层中的金属原子的约0.01％到约5％；及b)单片地形成于第一存储器层级上方的第二存储器层级。
另一优选实施例提供一种形成第一存储器层级的方法，所述方法包含：在衬底上方形成多个大体上并联、大体上共面的底部导体；在底部导体上方形成多个大体上并联、大体上共面的顶部导体；形成多个垂直定向的二极管，每一二极管设置于底部导体中的一者与顶部导体中的一者之间；形成多个可逆性状态改变元件，每一状态改变元件包含电阻率切换金属氧化物或氮化物化合物层，所述电阻率切换金属氧化物或氮化物化合物仅包括一种金属，其中所述电阻率切换金属氧化物或氮化物化合物层包括金属添加剂，其中所述金属添加剂占金属氧化物或氮化物化合物层中的金属原子的约0.01％到约5％，其中每一状态改变元件设置于二极管中的一者与顶部导体中的一者之间或二极管中的一者与底部导体中的一者之间。
本发明的另一方面提供一种用于形成包含可逆性状态改变元件的非易失性存储单元的方法，所述方法包含：形成电阻率切换金属氧化物或氮化物化合物层，所述电阻率切换金属氧化物或氮化物化合物仅包括一种金属，此金属为第一金属；及在形成所述电阻率切换金属氧化物或氮化物化合物层的步骤期间或之后，将第二金属添加到电阻率切换金属氧化物或氮化物化合物层，其中所述可逆性状态改变元件包含电阻率切换金属氧化物或氮化物化合物层。
本发明的优选实施例提供一种非易失性存储单元，其包含：状态改变元件，所述状态改变元件包含：a)本质上由第一金属氧化物或金属氮化物化合物组成的底部接触层，所述第一金属氧化物或金属氮化物化合物仅包括一种金属；b)本质上由第一金属氧化物或金属氮化物化合物及金属添加剂组成的电阻率切换层，其中金属添加剂占电阻率切换层中的金属原子的约0.01％到约5％；及c)本质上由第一金属氧化物或金属氮化物化合物组成的顶部接触层，其中所述电阻率切换层在所述底部接触层上方且与其接触，且所述顶部接触层在所述电阻率切换层上方且与其接触，其中存储单元的数据状态是以状态改变元件的电阻状态存储的。
相关实施例提供一种非易失性存储单元，其包含：状态改变元件，所述状态改变元件包含：a)本质上由第一金属氧化物或金属氮化物化合物及金属添加剂组成的底部接触层，其中所述金属添加剂占底部接触层中的金属原子的约0.01％到约5％且其中所述第一金属氧化物或金属氮化物化合物仅包括一种金属；b)本质上由第一金属氧化物或金属氮化物化合物组成的电阻率切换层；及c)本质上由第一金属氧化物或金属氮化物化合物及金属添加剂组成的顶部接触层，其中所述金属添加剂占顶部接触层中的金属原子的约0.01％到约5％，其中所述电阻率切换层在底部接触层上方且与其接触，且所述顶部接触层在电阻率切换层上方且与其接触，其中存储单元的数据状态是以状态改变元件的电阻状态存储的。
本文所描述的本发明的方面及实施例中的每一者可单独或彼此结合使用。
现在将参看随附图式描述优选方面及实施例。
附图说明
图1a及图1b为根据本发明的实施例的电阻率切换层及接触层、金属氧化物或氮化物层(其中的一者或一者以上形成有添加金属而一者或一者以上未形成有添加的金属)的化合物堆叠的横截面图。
图2为非易失性存储单元的透视图，此存储单元包括串联地设置于顶部与底部导体之间的二极管及电阻切换元件，其可有利地加以修改以使用本发明的方面。
图3为与图2的存储单元相同的存储单元的存储器层级的一部分的透视图。
图4a-图4c为说明根据本发明的一实施例形成的非易失性存储单元的存储器层级的制造阶段的横截面图。
图5为说明有利偏压方案的电路图，所述偏压方案可用于设定根据本发明所形成的选定单元而不干扰相邻单元。
图6为说明有利偏压方案的电路图，所述偏压方案可用于重设根据本发明所形成的选定单元而不干扰相邻单元。
具体实施方式
多种材料展示出可逆性电阻率切换行为。这些材料包括硫族化物、碳聚合物、钙钛矿(perovskite)及某些金属氧化物及氮化物。具体地说，存在仅包括一种金属且显示出可靠的电阻率切换行为的金属氧化物及氮化物化合物。此群包括NiO、Nb2O5、TiO2、HfO2、Al2O3、CoO、MgOx、CrO2、VO、BN及AlN。
这些材料中的一者的层可以初始状态形成，例如稳定的、相对低电阻率的状态。在施加足够的电压后，所述材料即切换成稳定的高电阻率状态。(通过施加不同的电流及电压，可实现两个以上的电阻率状态。为简明性起见，此论述将论及高及低电阻率状态，但应了解两个以上的状态是可能的且可能是有用的。)此电阻率切换是可逆的；随后施加适当的电流或电压可用以使电阻率切换材料返回到稳定的低电阻率状态。对于这些电阻率切换材料中的一些(且在一些环境中)，设定电流(其将所述材料从高电阻率状态切换成低电阻率状态)在一个方向上流动，而重设电流(其将所述材料从低电阻率状态切换成高电阻率状态)必须在相反方向上流动。对于其它电阻率切换材料(在其它环境中)，设定电流及重设电流流动的方向并不重要。
从低电阻率到高电阻率的转换可逆转，且循环可重复许多次。视材料及环境而定，初始状态可为高电阻率而非低电阻率。当此论述提到“电阻率切换材料”、“电阻率切换金属氧化物或氮化物”、“电阻率切换存储器元件”或相似术语时，将了解其意味着可逆性电阻率切换材料。
此电阻率切换行为使所关心的这些材料用于非易失性存储器阵列中。电阻率状态可存储存储单元的数据状态；例如一种电阻率状态可对应于数据“0”(例如)，而另一种电阻率状态对应于数据“1”。应注意，在一些材料中可实现两个以上的稳定电阻率状态，从而允许存储两个以上的数据状态。
实际转换方案不能很好地被理解。虽然施加了设定及重设电压，但不清楚是否是所施加的电压或电流流动实际地引起所述切换。通常设定及重设电压及电流必须相对较大。通过施加读取电压来感测电阻率状态，此读取电压小于设定或重设电压。对于给定的读取电压，当电阻率切换材料处于低电阻率状态时电流流动将比当此材料处于高电阻率状态时高。
在电子装置中，其对减少功率要求常常为有利的。在使用电阻率切换金属氧化物或氮化物的存储器阵列中，通过降低设定及重设电压及电流而减少功率要求。
已发现必须施加以引起电阻率切换的设定及重设电压或电流可通过在电阻率切换金属氧化物或氮化物化合物中引入额外金属而减少。或者，可在相同的设定或重设电压或电流但以更短的时间实现电阻率切换。
使用与硅处理相容的金属最实际；因此用作此添加剂的优选金属包括钴、铝、镓、铟、镍、铌、锆、钛、铪、钽、镁、铬、钒、硼、钇及镧。铜、铁、锰及锌可具有所要的特性且也可使用，但其通常与锌处理相容较差且因此较不优选。添加到金属氧化物或氮化物化合物的金属可与所述化合物的金属相同或不同。可通过将额外镍添加到NiO层(例如)或改为通过将例如钴或铝的不同金属添加到所述NiO来获得优势。
请注意，电阻率切换金属氧化物或氮化物层为具有两个组成元素的二元化合物，如NiO(镍及氧的化合物)或AlN(铝及氮的化合物)。此二元化合物恰好包括一种金属。在本发明中形成层，其中层的成分主要是这些单金属金属氧化物或氮化物化合物中的一者，且随后将另一金属(或相同金属)的额外原子包括于所述层中。这有别于由更复杂的化合物(其中化合物自身具有一种以上的金属)所形成的层；实例为钙钛矿，如CaTiO3。
此论述将论及具有添加金属或金属添加剂的氧化物或氮化物层。通常使用其它术语描述将金属添加到材料。当将金属(例如硼)添加到硅以增强其传导率时，例如，所添加的硼通常被描述为掺杂剂。掺杂剂通常以非常低的浓度存在；典型掺杂剂浓度为约1019掺杂剂原子/cm3。也可将一金属添加到另一金属以形成合金，在合金中两种(或两种以上)的金属以任何比率结合。为了避免可能伴随此些术语的使用而引起的对浓度的任何预期，此论述将选择更中性的术语“添加金属”及“金属添加剂”。在本发明的方面中，添加金属为完成的电阻率切换层的相当小的部分。添加金属的原子优选占电阻率切换层中所存在的金属原子的约0.01％到约5％。
电阻率切换金属氧化物或氮化物可通过包括溅镀、化学气相沉积(CVD)、称为原子层沉积(ALD)的一种形式的CVD、电沉积及蒸镀的方法而形成。可通过多种方法在层的形成期间或之后将金属添加剂引入到金属氧化物或氮化物化合物层中。将简要地描述形成具有金属添加剂的电阻率切换氧化物或氮化物化合物层的一些优选方法，但详述所有可能方法并不现实，且所属领域的技术人员应了解，通过本文未具体描述的方法所形成的此些具有添加金属的电阻率切换膜仍将属于本发明的范围。
在一些实施例中，首先通过任何常规方法形成金属氧化物或氮化物层，随后通过离子植入在层中掺杂金属添加剂。举例来说，可先形成NiO膜，随后再植入钴或铝离子。
或者，可通过任何适当的方法(例如ALD)在金属氧化物或氮化物层上方、下方、邻接处或内部提供待添加的少量金属。所提供的金属添加剂随后将扩散穿过金属氧化物或氮化物层。
通常通过反应性溅镀而形成金属氧化物及氮化物。为通过此方法形成NiO，用重惰性离子(例如氩)且通过O2轰击镍溅镀靶材。镍及氧组合形成NiO。
为了通过溅镀形成具有金属添加剂的金属氧化物或氮化物，将待添加的金属以所要比例包括于溅镀靶材中。举例来说，假定要形成NiO层，同时将钴用作金属添加剂，其中沉积层中金属原子的约95％将为镍原子且约5％将为钴。具有95原子％的镍及5原子％的钴的溅镀材料的合金靶材将以所要比例提供这些原子，且可照常通过氩及O2加以溅镀。在各种实施例中，金属添加剂的原子可占电阻率切换金属氧化物或氮化物层中的金属原子的约0.01％到约5％。尽管为简明性起见此论述将描述使用一种添加金属，但如果需要可包括一种以上的金属添加剂。
可通过CVD沉积列出的一些金属氧化物或氮化物化合物。在这些情况下，可通过原位夹杂(in situ inclusion)添加一些金属添加剂。在CVD期间，在将引起金属氧化物或氮化物沉积于衬底上的条件下使一种或一种以上前体气体流动。通过同时流动在膜形成时于膜中提供掺杂剂原子(在此情况下为金属添加剂)的前体气体，将添加金属在CVD期间原位夹杂于层中。然而，并非对所有指明的金属添加剂皆有适合的前体气体可用。(已知通过原位掺杂将传导率增强掺杂剂添加到经沉积的硅。如所描述，在本发明的方面中，以高于掺杂剂的典型浓度的浓度包括添加金属；因此所述工艺在本文描述为“原位夹杂”而非“原位掺杂”。)
也需要在具有可变成分的化合物堆叠中形成电阻率切换金属氧化物或氮化物层。图1a展示包括金属添加剂的电阻率切换金属氧化物或氮化物层10，而形成于电阻率切换层10正下方及正上方的接触层14及16由相同的金属氧化物或氮化物形成但无金属添加剂。举例来说，层10可为具有夹杂的铝或钴的NiO，而层14及16为不具有添加的铝或钴的NiO，或在其中铝或钴原子少于这些层中的金属原子的0.01％。预期接触层14及16将为电阻率切换层10提供改进的电接触，从而导致与接触层14及16不存在时相比电阻率切换层10可在较低的电流或电压下切换电阻率状态。接触层14及16也可切换电阻率状态或可不切换电阻率状态。
在图1b中所展示的替代实施例中，化合物堆叠可包括相同电阻率切换金属氧化物或氮化物的层14、10及16，其中电阻率切换层10不包括金属添加剂而接触层14及16包括金属添加剂。
赫尔纳(Herner)等人于2005年5月9日申请的标题为“包含二极管及电阻切换材料的可重写存储单元”(″Rewriteable Memory Cell Comprising a Diode and aResistance-Switching Material″)的第11/125,939号美国专利申请案(后文称为′939号申请案且以引用方式并入本文)中，二极管与电阻率切换材料配对以形成可重写非易失性存储单元，此单元可在大的高密度阵列中被形成和编程。图2中展示′939号申请案的实施例。所述单元包括底部导体200的一部分及顶部导体400的一部分。轨形顶部及底部导体优选在不同方向上延伸；例如其可为垂直的。在顶部导体400与底部导体200之间设置电性串联配置的二极管30及电阻切换元件118。电阻切换元件118包含电阻率切换材料层，其在施加电压于所述电阻切换元件118上或施加穿过所述电阻切换元件118的电流流动后即从低电阻状态转换成高电阻状态或代替地从高电阻状态转换成低电阻状态。从低电阻到高电阻的转换是可逆的。(请注意此论述论及电阻率及电阻状态两者。例如氧化镍的材料具有电阻率，而例如电阻器的离散电子元件具有电阻。)
图3展示多个底部导体200及顶部导体400连同插入柱300，柱300包含二极管及电阻切换元件。在替代实施例中，可用某种其它非欧姆装置替代所述二极管。以此方式可形成存储单元的第一层级；此处仅展示此存储器层级的一小部分。在优选实施例中，额外存储器层级可在此第一存储器层级上方堆叠形成，从而形成非常密集的单片三维存储器阵列。所述存储器阵列是由衬底(例如单晶硅衬底)上方的沉积及生长层形成。配套电路有利地形成于存储器阵列下方的衬底中。
派提(Petti)等人于2005年6月2日申请的标题为“包含串联的晶体管和电阻切换材料的可重写存储单元”(″Rewriteable Memory Cell Comprising a Transistor andResistance-Switching Material in Series″)的第11/143,269号美国专利申请案(以引用的形式并入本文中)描述了一种存储单元，其具有与MOS晶体管串联形成的此电阻率切换材料的层。在派提等人的实施例中，所述MOS晶体管为薄膜晶体管，其沟道区域在沉积半导体材料中而非在单晶晶片衬底中。
在′939号申请案或派提等人的申请案中，电阻率切换金属氧化物或氮化物可具有根据本发明添加的金属以便减少设定及重设电压或电流或者减少切换时间，且因此减少总功率消耗。状态改变元件是可获得能被可靠地感测的稳定状态的元件。可逆性状态改变元件能可逆地在状态之间切换。更大体而言，随后，在使用包含指明的电阻率切换金属氧化物或氮化物的一者的状态改变元件来存储电阻率状态(无论是作为存储单元的数据状态还是用于某种其它用途)的任何存储器或任何装置中，所述状态改变元件皆可受益于根据本发明对金属氧化物或氮化物使用金属添加剂。
将提供制造根据本发明的优选实施例形成的单片三维存储器阵列的详细实例。为清晰起见，将包括许多细节(包括步骤、材料及工艺条件)。将了解此实例为非限制性的，且可修改、省略或增加这些细节，而结果仍属于本发明的范围。
赫尔纳等人于2004年9月29日申请的标题为“不带介电反熔丝的具有高及低阻抗状态的非易失性存储单元”(″Nonvolatile Memory Cell Without a Dielectric AntifuseHaving High-and Low-Impedance States″)的第10/955,549号美国专利申请案(后文的′549号申请案且以引用方式并入本文)的存储单元描述了一种存储单元，其包括由多结晶硅(或多晶硅)形成的二极管。所述二极管的多晶硅以高电阻率状态形成且可转换为低电阻率状态。所述单元的数据状态以多晶硅的电阻率状态有效地存储。
如赫尔纳等人于2005年6月8日申请的标题为“通过提高多晶硅半导体材料中的有序性而操作的非易失性存储单元”(″Nonvolatile Memory Cell Operating by IncreasingOrder in Polycrystalline Semiconductor Material″)的第11/148,530号美国专利申请案(后文的′530号申请案且以引用方式并入本文)中所描述的，相信当非晶硅邻近某些硅化物结晶时，所得多晶硅可为更高度有序的且因此较不邻近于硅化物而结晶的硅更导电。相信(例如)邻近硅化钛层可具有这样的晶格间距及定向：其将在硅结晶时对硅提供结晶模板，从而允许硅以相对少的瑕疵结晶。简而言之，在不具有邻近硅化钛层的情况下结晶的沉积硅将具有相对高的瑕疵率且在形成时具有高电阻率，而邻近于硅化钛层而结晶的沉积硅将具有较低瑕疵率且在形成时具有低电阻率。高瑕疵率、高电阻率多晶硅可通过将其编程、转换为低电阻率多晶硅而提高其有序性；这两个状态可对应于数据状态且可为存储单元的基础。低瑕疵率多晶硅在形成时为低电阻率，且因此不能作为使用此机制的存储单元的基础。
在待描述的存储器中，存储单元将使电阻率切换金属氧化物或氮化物层(具有添加金属)与多晶硅二极管配对。所述电阻率切换金属氧化物或氮化物层将存储数据状态；因此不需要二极管的多晶硅同样存储此状态，也不需要将此状态转换为低电阻率状态所需的大电压。于是在待描述的存储器中，可能优选的是多晶硅二极管的多晶硅以低电阻率状态(具有邻近硅化物)形成。
赫尔纳等人的标题为“高密度三维存储单元”(″High-Density Three-DimensionalMemory Cell″)的第6,952,030号美国专利教示了一种包含存储单元的单片三维存储器阵列，其中每一存储单元是可一次编程的单元。所述单元以高电阻状态形成，且在施加编程电压后即永久地转换为低电阻状态。在赫尔纳等人于2004年12月17日申请的标题为“包含高度降低的垂直二极管的非易失性存储单元”(″Nonvolatile Memory CellComprising a Reduced Height Vertical Diode″)的第11/015,824号美国专利申请案、赫尔纳等人于2005年5月9日申请的标题为“在低温下制造的包含半导体二极管的高密度非易失性存储器阵列”(″High-Density Nonvolatile Memory Array Fabricated at LowTemperature Comprising Semiconductor Diodes″)的第11/125,606号美国专利申请案，及赫尔纳等人于2004年9月29日申请的标题为“包含变化的半导体成分的结二极管”(″Junction Diode Comprising Varying Semiconductor Compositions″)的第10/954,577号美国专利申请案中教示了相关存储器阵列，所有这些专利申请案皆以引用方式并入本文。派提等人的′939号申请案及其它并入的申请案及专利的教示在形成根据本发明的存储器阵列中将是有用的。为避免混淆本发明，所并入的申请案及专利的细节并不都包括在内，但将了解并不意图排除这些申请案或专利的任何教示。
实例
见图4a，存储器的形成开始于衬底100。此衬底100可为此项技术中已知的任何半导电衬底，例如单晶硅、IV-IV化合物(如硅锗或硅锗碳)、III-V化合物、II-VII化合物、此些衬底上的外延层或任何其它半导电材料。所述衬底可包括制造于其中的集成电路。
在衬底100上形成绝缘层102。所述绝缘层102可为氧化硅、氮化硅、高介电膜、Si-C-O-H膜或任何其它适合的绝缘材料。
在衬底100及绝缘体102上形成第一导体200。在绝缘层102与导电层106之间可包括粘着层104以帮助导电层106粘着。尽管可使用其它材料，但粘着层104的优选材料为氮化钛，或此层可省略。可通过任何常规方法(例如通过溅镀)来沉积粘着层104。
下一待沉积的层为导电层106。导电层106可包含此项技术中已知的任何导电材料，例如经掺杂的半导体、金属(例如钨)或者金属合金或化合物。
一旦将形成导电轨的所有层已得以沉积，便将使用任何适合的掩蔽及蚀刻工艺将所述层图案化及蚀刻以形成大体上并联、大体上共面的导体200(在图4a中以横截面加以展示)。在一个实施例中，将光致抗蚀剂沉积、通过光刻图案化且蚀刻所述层，随后使用标准工艺技术(例如在含氧等离子中的“灰化”)移除光致抗蚀剂，且剩余聚合物的条带在于常规液体溶剂(例如通过EKC调配的溶剂)中蚀刻期间得以形成。
随后在导电轨200之上及之间沉积介电材料108。介电材料108可为任何已知的电绝缘材料，例如氧化硅、氮化硅或氮氧化硅。在优选实施例中，将氧化硅用作介电材料108。可使用任何已知的工艺来沉积氧化硅，例如化学气相沉积(CVD)或(例如)高密度等离子CVD(HDPCVD)。
最后，移除导电轨200上的过量介电材料108，以暴露通过介电材料108所分离的导电轨200的顶部且留下大体上平坦的表面109。所得结构展示于图4a中。此移除介电质过量填充以形成平坦表面109可通过此项技术中已知的任何工艺(例如回蚀或化学机械研磨法(CMP))执行。举例来说，可有利地使用在拉古拉姆(Raghuram)等人于2004年6月30日申请的标题为“用以暴露掩埋的图案化特征的非选择性非图案化蚀回”(″Nonselective Unpatterned Etchback to Expose Buried Patterned Features″)的第10/883,417号美国申请案中所描述的回蚀技术，该案的全文以引用的方式并入本文中。替代地，可通过镶嵌工艺形成导电轨，在此工艺中沉积氧化物，在氧化物中蚀刻沟槽，随后用导电材料填充沟槽且移除过量填充以形成导电轨。
接下来见图4b，在完成的导电轨200上方形成垂直柱。(为节省空间，衬底100在图4b及随后的图式中省略；但假设其存在。)优选在平坦化导电轨之后将障壁层110沉积为第一层。在障壁层中可使用任何适合的材料，包括氮化钨、氮化钽、氮化钛或这些材料的组合。在优选实施例中，将氮化钛用作障壁层。在障壁层110为氮化钛的情况下，其可用与先前描述的粘着层相同的方法沉积。
沉积将被图案化成柱的下一半导体材料。可使用任何适合的半导体材料或半导体合金。硅是优选的。
本文使用的术语结二极管是指具有非欧姆导电特性的半导体装置，其具有两个端电极且由在一个电极处为p型且在另一电极处为n型的半导电材料制成。在优选实施例中，半导体柱包含结二极管，所述结二极管包含第一导电类型的底部重掺杂区域及第二导电类型的顶部重掺杂区域。顶部与底部区域之间的中间区域为第一或第二导电类型的本征或轻微掺杂区域。
在此实例中，底部重掺杂区域112为重掺杂的n型硅。在最优选的实施例中，重掺杂区域112被沉积且通过任何常规方法(优选通过原位掺杂)以n型掺杂剂(例如磷)加以掺杂。此层优选为约200埃到约800埃。
随后通过此项技术中已知的任何方法来沉积将形成二极管的剩余部分的硅。在优选实施例中，顶部重掺杂p型区域116将通过离子植入形成。于是在此步骤中待沉积的厚度将为本征区域114的最终所要厚度加上顶部重掺杂区域116植入后的所要厚度。在完成的装置中，本征区域114优选为约600埃到约2000埃，例如约1600埃。重掺杂p型区域116为约100埃到约1000埃，优选约400埃。(层116的某厚度(例如约200埃)将在稍后步骤中的硅化物形成期间消耗；因此层116的厚度可经选择以允许此预期的损耗。)于是，此步骤中未掺杂的待沉积的厚度为约700到约3000埃，优选约2000埃。
待形成的二极管优选为低泄漏p-i-n型二极管。通过最大化本征区域的厚度可在此二极管中最小化泄漏。赫尔纳等人的标题为“作为半导体装置中的掺杂扩散障壁的超薄化学生长氧化物膜”(″Ultrathin Chemically Grown Oxide Film as a Dopant DiffusionBarrier in Semiconductor Devices″)的第11/215,951号美国专利申请案(申请于2005年8月31日且以引用方式并入本文)描述了在重掺杂区域112与本征区域114之间使用化学生长氧化物，而库马(Kumar)等人的于2005年11月10日申请的标题为“掺杂有锑以避免或限制掺杂剂扩散的垂直二极管”(″Vertical Diode Doped With Antimony to Avoidor Limit Dopant Diffusion″)的第11/271,078号美国专利申请案(由本发明的受让人拥有且以引用方式并入本文)描述了用锑掺杂重掺杂区域112；两种方法皆用于防止或限制掺杂剂从重掺杂区域112扩散到本征区域114中。掺杂剂扩散到本征区域内会降低其厚度且增加泄漏；因此这些限制掺杂剂扩散的方法可有利地用于本发明的实施例中以形成低泄漏二极管。
通过离子植入p型掺杂剂(例如硼或BF2)而在此处形成顶部重掺杂区域116。本文所描述的二极管具有底部n型区域及顶部p型区域。如果优选，则可使导电类型逆转。
当通过常规方法沉积时，硅区域112、114及116在此时将为非晶形，且将在稍后步骤中结晶。如先前及在′530号申请案中所描述，如果这些层邻近硅化物(例如硅化钛)层而结晶，则所得多晶硅将具有低瑕疵率及相对低的电阻率，从而提供一个将提供相对高电流而无需首先施加较大编程电压的二极管。
在优选实施例中，沉积的下一层为钛层120，其可为约30埃到约200埃厚，优选约100埃厚。覆盖此层的为氮化钛层122，其可为约100埃厚。在稍后的步骤中，将执行退火(例如快速热退火)。此退火将引起钛层120与层116的硅反应以形成硅化钛(未图示)且将结晶硅层112、114及116。在结晶期间，硅将邻近硅化钛层从而导致所得多晶硅具有低电阻率。
在层120上形成包括金属添加物的金属氧化物或氮化物电阻率切换材料层118。此层优选为约50埃到约600埃，优选约400埃。层118可为先前描述的材料中的任一者，且优选由具有(正好包括)一种展示出电阻切换行为的金属的金属氧化物或氮化物化合物形成；优选为选自由NiO、Nb2O5、TiO2、HfO2、Al2O3、CoO、MgOx、CrO2、VO、BN及AlN组成的群组的材料。添加金属优选为钴、铝、镓、铟、锰、镍、铌、锆、钛、铪、钽、镁、铬、钒、硼、钇或镧。尽管将了解可使用其它材料，但为简明起见，此论述将描述在层118中使用具有添加钴的NiO。在优选实施例中，通过反应性溅镀形成具有添加钴的NiO层118，其中溅镀靶材为至少95原子％的镍及0.01原子％到5原子％的钴(例如约1原子％到约2原子％的钴)。
最后在优选实施例中，障壁层124沉积于NiO层118上。尽管可替代使用一些其它适合的导电障壁材料，但层124优选为氮化钛。因在层124上将执行即将到来的CMP步骤，所以此层优选为相对厚的，约为800埃。
返回到图4b，在此阶段将构成电阻切换状态改变元件的层124、118、122及120及将形成二极管的硅区域116、114及112将被图案化并蚀刻以形成柱300。柱300应具有与下方的导体200约相同间距及约相同宽度以使得每一柱300形成于导体200之上。可容许某种程度的未对准。
可使用任何适合的掩蔽及蚀刻工艺形成柱300。待蚀刻的堆叠相对较高且包括需要使用不同蚀刻剂的材料。随后优选沉积光致抗蚀剂、使用标准光刻技术来图案化光致抗蚀剂，随后蚀刻氮化钛层124、NiO层118、氮化钛层122及钛层120。蚀刻过渡金属氧化物(例如用于电阻率切换层118的许多优选材料的那些氧化物)的有利方法在拉古拉姆等人的标题为“过渡金属及其化合物的等离子蚀刻方法”(″Method of Plasma EtchingTransition Metals and Their Compounds″)的第11/179,423号美国专利申请案(申请于2005年7月11日且以引用方式并入本文)中加以描述。这些经蚀刻的层随后可在蚀刻剩余层期间充当硬掩膜。
在陈(Chen)于2003年12月5日申请的标题为“具有使用交替相移的内部非印刷窗的光掩膜特征”(″Photomask Features with Interior Nonprinting Window UsingAlternating Phase Shifting″)的第10/728,436号美国申请案或陈于2004年4月1日申请的标题为“具有不含铬的非印刷相移窗的光掩膜特征”(″Photomask Features withChromeless Nonprinting Phase Shifting Window″)的第10/815,312号美国申请案(两者皆由本发明的受让人拥有且以引用方式并入本文)中所描述的光刻技术可有利地用以执行在形成本发明的存储器阵列过程中所使用的任何光刻步骤。
介电材料108沉积在柱300之上及之间，从而填充柱之间的间隙。介电材料108可为任何已知的电绝缘材料，例如氧化硅、氮化硅或氮氧化硅。在优选实施例中，将二氧化硅用作绝缘材料。可使用任何已知的工艺(例如CVD或HDPCVD)来沉积二氧化硅。
接下来移除柱300上的介电材料，从而暴露通过介电材料108分离的柱300的顶部且留下大体上平坦的表面。可通过此项技术中已知的任何工艺(例如CMP或回蚀)来执行介电材料过量填充的移除及平坦化。举例来说，可使用在拉古拉姆等人的申请案中描述的回蚀技术。所得结构展示于图4b中。
在此实例中，层124、118、122及120在单一图案化步骤中与硅区域112及114及116一起图案化，随后进行多步骤蚀刻。然而，在一些实施例中，可能需要在分离的图案化步骤形成二极管及状态改变元件以减少蚀刻高度且避免因使NiO及金属障壁层暴露于专用于半导体蚀刻的腔室中而可能造成的污染。在此工艺(未图示)中，硅区域112及114经沉积、图案化并蚀刻以形成柱。沉积介电填充物以填充柱之间的间隙，且CMP步骤移除过量填充且以大体上平坦的表面暴露柱的顶部。通过离子植入形成顶部重掺杂区域116。将钛层120、氮化钛层122、NiO层118及钛层124沉积于此平坦表面上，随后在单独的步骤中图案化并蚀刻所述层以形成与下方的二极管柱对准的短柱。可容许某种程度的未对准。在短柱之间沉积介电填充物，且CMP步骤移除过量填充且暴露柱的顶部。
在其它替代性实施例中，障壁层122、具有添加钴的NiO层118及障壁层124可先于二极管层112、114及116形成(且因此在这些二极管层下方)，且可在相同或单独的图案化步骤中加以图案化。在此情况下，柱上方的顶部导体的第一层将为用氮化钛覆盖的钛层。在稍后的退火期间，此钛将与二极管顶部的硅反应以形成硅化钛，从而提供结晶模板以形成低瑕疵率的多晶二极管。
在其它实施例中，无添加钴的NiO的接触层可直接形成于NiO层118(其具有添加钴)的上方或下方以提供用于NiO层118的经改进的电接触。
参看图4c，在完成柱300的形成之后，沉积导电材料或堆叠以形成顶部导体400。在优选实施例中，接下来沉积氮化钛障壁层130，随后是钨层132。如先前所描述的，可图案化并蚀刻顶部导体400。在此实例中，在每一单元中，(层112、114及116的)二极管及状态改变元件已串联形成(其包含电阻切换层118)在顶部导体400与底部导体200之间。上覆的第二导体400优选将在与第一导体200不同的方向上延伸，优选大体上垂直于第一导体。图4c中展示的所得结构是存储单元的底部或第一层级。
在此存储器层级的每一存储单元中，层121、118及123以及接触层(如果包括所述接触层)将充当可逆性状态改变元件。在装置的正常操作期间，可逆性状态改变元件从第一电阻状态改变成第二电阻状态且改变回先前状态。第一电阻状态与第二电阻状态之间的电阻差可为至少五倍。
可在此第一存储器层级上方形成额外存储器层级。在一些实施例中，导体可在存储器层级之间共用；亦即顶部导体400将充当下一存储器层级的底部导体。在其它实施例中，层间电介质形成于图4c的第一存储器层级上方，其表面经过平坦化，且第二存储器层级的构造始于此平坦化层间电介质上而无共用导体。
单片三维存储器阵列为其中多个存储器层级形成于单一衬底(例如晶片)上方而无插入衬底的存储器阵列。形成一个存储器层级的层直接在一个或多个现有层级的层上沉积或生长。相反，与在里迪(Leedy)的标题为“三维结构存储器”(″Three dimensionalstructure memory″)的第5,915,167号美国专利中一样，通过在分离的衬底上形成存储器层级且将所述存储器层级堆叠地粘着来构造堆叠存储器。虽然在结合之前可将衬底变薄或从存储器层级移除，但因存储器层级起初形成于分离衬底上，所以此些存储器并非真正的单片三维存储器阵列。
形成于衬底上方的单片三维存储器阵列包含至少以第一高度形成于衬底上方的第一存储器层级、及以不同于第一高度的第二高度形成的第二存储器层级。在此多层级阵列中可在衬底上方形成三个、四个、八个或事实上任何数目的存储器层级。
用于设定及重设的阵列线的偏压
如所述的，在一些环境中，一些电阻率切换金属氧化物或氮化物需要设定电流在一个方向上流动而重设电流在相反方向上流动，而在其它实施例中电流流动的方向并不重要。
假设在如图4c的存储器阵列的存储器阵列中，二极管必须在正向上偏压以将电阻率切换层118从高电阻率状态转换为低电阻率状态(需要正向设定电流)，而二极管必须在反向上偏压以将电阻率切换层118从低电阻率状态转换成高电阻率状态(需要反向重设电流)。
必须在不会无意地切换共用顶部或底部导体的相邻单元的情况下将一个单元置于低电阻率状态。见图5，为了将选定单元S从高电阻状态切换为低电阻状态，将互连线B0设定为设定电压VSET，且将互连线W0设定为接地，从而在选定单元S上施加VSET。为避免切换所述阵列中的其它单元，将未选定的互连线B1设定为Δ且将互连线W1设定为VSET-Δ。
举例来说，假设VSET为10伏特且Δ为5伏特。将10伏特的设定电压施加在选定单元S上，从而引起单元S切换。将5伏特的正向电压施加到半选定单元H(互连线B0与互连线W1之间)与F(互连线B1与互连线W0之间)两者，所述电压太小而不能引起切换。对于选定的VSET及Δ值，在未选定的单元U上不施加任何电压。
显然可在一个范围内指定Δ的值。应选择Δ的值以使得H、F或U单元中没有一者经受足够大而能引起设定或重设的电压或电流。未选定的单元U经受Δ-(VSET-Δ)或2Δ-VSET的电压。一般而言，随后为了避免未选定的单元U的无意重设：
|2Δ-VSET|＜|VRESET|
在典型阵列中，阵列中的大多数单元对应于未选定的单元U。因此，为最小化泄漏电流，最小化在未选定的单元U上施加的电压是有利的。在本实例中，通过选择Δ＝VSET/2而进行此操作，其保证在未选定的单元U上将无电压施加或无电流流动。
参看图6，为了将选定单元S从低电阻状态切换成高电阻状态，施加重设电压，此电压在此实例中必须为负电压。将互连线B0设定为重设电压VRESET且将互连线W0设定为接地，以在选定单元S上施加VRESET。为了避免切换所述阵列中的其它单元，将未选定的互连线B1设定为Δ且将未选定的互连线W1设定为VRESET-Δ。
与在先前的实例中一样，最小化未选定的单元U上的电压及电流是有利的，这可通过选择Δ＝VRESET/2进行。举例来说，假设VRESET为-10伏特。将-10伏特的重设电压施加在选定单元S上，以引起单元S切换。将-5伏特的电压施加到半选定的单元H(互连线B0与互连线W1之间)与F(互连线B1与互连线W0之间)两者，所述电压太小而不能引起切换。在未选定的单元U上没有施加任何电压。
如上所述，Δ的值可在一个范围内，例如，使得：
|2Δ-VRESET|＜|VSET|
这些设定及重设电压及Δ的选定值仅为用于说明的实例。可选择许多值。常规的做法是基于存储单元的特性选择最佳编程电压及电流。
虽然本文已描述详细的制造方法，但可使用形成相同结构的任何其它方法，而结果仍在本发明的范围内。
以上具体实施方式仅描述了本发明可采用的许多形式中的几种。出于此目的，此具体实施方式意图用作说明而非限制。只有随附权利要求书(包括所有等效物)意图界定本发明的范围。

Claims (20)

1.一种半导体装置，其包含：
可逆性状态改变元件，其包含电阻率切换金属氧化物或氮化物化合物层，所述电阻率切换金属氧化物或氮化物化合物仅包括一种金属，
其中所述电阻率切换金属氧化物或氮化物化合物层包括金属添加剂，其中所述金属添加剂占所述金属氧化物或氮化物化合物层中的金属原子的约0.01％到约5％。
2.根据权利要求1所述的半导体装置，其中所述电阻率切换金属氧化物或氮化物化合物选自由NiO、Nb2O5、TiO2、HfO2、Al2O3、CoO、MgOx、CrO2、VO、BN及AlN组成的群组。
3.根据权利要求2所述的半导体装置，其中所述金属添加剂选自由钴、铝、镓、铟、锰、镍、铌、锆、钛、铪、钽、镁、铬、钒、硼、钇及镧组成的群组。
4.根据权利要求3所述的半导体装置，其中所述电阻率切换金属氧化物或氮化物化合物是NiO且所述金属添加剂是钴或铝。
5.根据权利要求1所述的半导体装置，其中所述金属添加剂是通过离子植入引入的。
6.根据权利要求1所述的半导体装置，其中所述金属添加剂是通过扩散引入的。
7.根据权利要求1所述的半导体装置，其中所述金属添加剂是通过溅镀引入的。
8.根据权利要求1所述的半导体装置，其中所述装置包含非易失性存储单元。
9.根据权利要求1所述的半导体装置，其中在所述装置的正常操作期间，所述可逆性状态改变元件从第一电阻状态改变成第二电阻状态，所述第一电阻状态不同于所述第二电阻状态。
10.根据权利要求9所述的半导体装置，其中所述第一电阻状态与所述第二电阻状态之间的差为至少五倍。
11.根据权利要求9所述的半导体装置，其中所述可逆性状态改变元件是通过使设定电流或重设电流流经所述状态改变元件或在所述状态改变元件上施加设定电压或重设电压而从第一电阻状态改变成第二电阻状态。
12.一种可重写的非易失性存储单元，其包含：
状态改变元件，其包含电阻率切换金属氧化物或氮化物化合物层，所述电阻率切换金属氧化物或氮化物化合物仅包括一种金属，
其中所述电阻率切换金属氧化物或氮化物化合物层包括金属添加剂，其中所述金属添加剂占所述金属氧化物或氮化物化合物层中的金属原子的约0.01％到约5％，
其中所述存储单元的数据状态是以所述电阻率切换金属氧化物或氮化物化合物层的电阻率状态存储的。
13.根据权利要求12所述的可重写的非易失性存储单元，其中所述存储单元形成于衬底上方。
14.根据权利要求13所述的可重写的非易失性存储单元，其进一步包含二极管，所述二极管及所述状态改变元件电性串联在第一导体与第二导体之间。
15.根据权利要求14所述的可重写的非易失性存储单元，其中所述第二导体位于所述第一导体上方，所述第一导体位于所述衬底上方，且其中所述二极管及所述状态改变元件垂直地设置在所述第一导体与所述第二导体之间。
16.根据权利要求14所述的可重写的非易失性存储单元，其中所述二极管是半导体结二极管。
17.根据权利要求12所述的可重写的非易失性存储单元，其中所述电阻率切换金属氧化物或氮化物化合物选自由NiO、Nb2O5、TiO2、HfO2、Al2O3、CoO、MgOx、CrO2、VO、BN及AlN组成的群组。
18.根据权利要求17所述的可重写的非易失性存储单元，其中所述金属添加剂选自由钴、铝、镓、铟、锰、镍、铌、锆、钛、铪、钽、镁、铬、钒、硼、钇及镧组成的群组。
19.一种单片三维存储器阵列，其包含：
a)形成于衬底上方的第一存储器层级，所述第一存储器层级包含：
多个第一可逆性状态改变元件，每一状态改变元件包含电阻率切换金属氧化物或氮化物化合物层，所述电阻率切换金属氧化物或氮化物化合物仅包括一种金属，
其中所述电阻率切换金属氧化物或氮化物化合物层包括金属添加剂，其中所述金属添加剂占所述金属氧化物或氮化物层中的金属原子的约0.01％到约5％；及b)单片地形成于所述第一存储器层级上方的第二存储器层级。
20.根据权利要求19所述的单片三维存储器阵列，其中所述电阻率切换金属氧化物或氮化物化合物选自由NiO、Nb2O5、TiO2、HfO2、Al2O3、CoO、MgOx、CrO2、VO、BN及AlN组成的群组。
CN200680043939A 2005-11-23 2006-11-20 具有添加金属的可逆性电阻率切换金属氧化物或氮化物层 Expired - Fee Related CN100593867C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/287,452 US7816659B2 (en) 2005-11-23 2005-11-23 Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US11/287,452 2005-11-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2010100042523A Division CN101853921B (zh) 2005-11-23 2006-11-20 具有添加金属的可逆性电阻率切换金属氧化物或氮化物层

Publications (2)

Publication Number Publication Date
CN101313422A true CN101313422A (zh) 2008-11-26
CN100593867C CN100593867C (zh) 2010-03-10

Family

ID=37898555

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2010100042523A Active CN101853921B (zh) 2005-11-23 2006-11-20 具有添加金属的可逆性电阻率切换金属氧化物或氮化物层
CN200680043939A Expired - Fee Related CN100593867C (zh) 2005-11-23 2006-11-20 具有添加金属的可逆性电阻率切换金属氧化物或氮化物层
CN2006800439510A Active CN101313423B (zh) 2005-11-23 2006-11-20 包含氧化镍钴切换元件的存储单元

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2010100042523A Active CN101853921B (zh) 2005-11-23 2006-11-20 具有添加金属的可逆性电阻率切换金属氧化物或氮化物层

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2006800439510A Active CN101313423B (zh) 2005-11-23 2006-11-20 包含氧化镍钴切换元件的存储单元

Country Status (7)

Country Link
US (1) US7816659B2 (zh)
EP (1) EP1952451A1 (zh)
JP (1) JP5237105B2 (zh)
KR (1) KR20080070076A (zh)
CN (3) CN101853921B (zh)
TW (1) TWI323463B (zh)
WO (1) WO2007062022A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834274A (zh) * 2010-04-15 2010-09-15 复旦大学 一种阻变金属氮化物材料的制备方法
CN101771131B (zh) * 2008-12-29 2014-06-18 海力士半导体有限公司 制造电阻式存储器件的方法

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405465B2 (en) 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
KR101176542B1 (ko) * 2006-03-02 2012-08-24 삼성전자주식회사 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7808810B2 (en) * 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
KR101239962B1 (ko) * 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
US9680686B2 (en) 2006-05-08 2017-06-13 Sandisk Technologies Llc Media with pluggable codec methods
JP4655019B2 (ja) * 2006-10-04 2011-03-23 セイコーエプソン株式会社 可変抵抗素子
JP4655021B2 (ja) * 2006-10-12 2011-03-23 セイコーエプソン株式会社 可変抵抗素子
KR101206036B1 (ko) * 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
KR100982424B1 (ko) * 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
US7678607B2 (en) * 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7972897B2 (en) * 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7704789B2 (en) 2007-02-05 2010-04-27 Intermolecular, Inc. Methods for forming resistive switching memory elements
US20080185687A1 (en) * 2007-02-07 2008-08-07 Industry-University Cooperation Foundation Hanyang University Memory device and method for fabricating the same
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
WO2008140979A1 (en) * 2007-05-09 2008-11-20 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
US8173989B2 (en) * 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
US7800939B2 (en) * 2007-06-29 2010-09-21 Sandisk 3D Llc Method of making 3D R/W cell with reduced reverse leakage
US7759666B2 (en) * 2007-06-29 2010-07-20 Sandisk 3D Llc 3D R/W cell with reduced reverse leakage
US7846785B2 (en) * 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7773446B2 (en) 2007-06-29 2010-08-10 Sandisk 3D Llc Methods and apparatus for extending the effective thermal operating range of a memory
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
EP2165337A2 (en) 2007-06-29 2010-03-24 Sandisk 3D LLC 3d r/w cell with diode and resistive semiconductor element and method of making thereof
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7902537B2 (en) * 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
CN102709471B (zh) * 2007-06-29 2014-12-24 桑迪士克3D公司 利用选择性生长的可逆电阻切换元件的存储器单元以及形成该存储器单元的方法
US7881092B2 (en) * 2007-07-24 2011-02-01 Rising Silicon, Inc. Increased switching cycle resistive memory element
KR101482814B1 (ko) * 2007-07-25 2015-01-14 인터몰레큘러 인코퍼레이티드 다중상태 비휘발성 메모리 소자
US8294219B2 (en) * 2007-07-25 2012-10-23 Intermolecular, Inc. Nonvolatile memory element including resistive switching metal oxide layers
KR101019984B1 (ko) * 2007-08-10 2011-03-09 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
US8946020B2 (en) * 2007-09-06 2015-02-03 Spansion, Llc Method of forming controllably conductive oxide
US7759201B2 (en) * 2007-12-17 2010-07-20 Sandisk 3D Llc Method for fabricating pitch-doubling pillar structures
US7887999B2 (en) * 2007-12-27 2011-02-15 Sandisk 3D Llc Method of making a pillar pattern using triple or quadruple exposure
US7706169B2 (en) * 2007-12-27 2010-04-27 Sandisk 3D Llc Large capacity one-time programmable memory cell using metal oxides
US7746680B2 (en) 2007-12-27 2010-06-29 Sandisk 3D, Llc Three dimensional hexagonal matrix memory array
US8143092B2 (en) 2008-03-10 2012-03-27 Pragati Kumar Methods for forming resistive switching memory elements by heating deposited layers
US7786015B2 (en) * 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
US7869258B2 (en) * 2008-06-27 2011-01-11 Sandisk 3D, Llc Reverse set with current limit for non-volatile storage
US7781269B2 (en) * 2008-06-30 2010-08-24 Sandisk 3D Llc Triangle two dimensional complementary patterning of pillars
US8072793B2 (en) * 2008-09-04 2011-12-06 Macronix International Co., Ltd. High density resistance based semiconductor device
US7943515B2 (en) * 2008-09-09 2011-05-17 Sandisk 3D Llc Shared masks for x-lines and shared masks for y-lines for fabrication of 3D memory arrays
KR101493874B1 (ko) * 2008-11-12 2015-02-16 삼성전자주식회사 비휘발성 메모리 소자
KR20100062570A (ko) * 2008-12-02 2010-06-10 삼성전자주식회사 저항성 메모리 소자
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
JP2011066313A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体装置
JP5006369B2 (ja) * 2009-09-18 2012-08-22 株式会社東芝 不揮発性半導体記憶装置
US8227896B2 (en) * 2009-12-11 2012-07-24 International Business Machines Corporation Resistive switching in nitrogen-doped MgO
JP2011165854A (ja) * 2010-02-09 2011-08-25 Toshiba Corp 記憶装置及びその製造方法
US8216862B2 (en) * 2010-03-16 2012-07-10 Sandisk 3D Llc Forming and training processes for resistance-change memory cell
JP2011204785A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 不揮発性記憶装置
JP5161911B2 (ja) * 2010-03-25 2013-03-13 株式会社東芝 抵抗変化メモリ
US8207520B2 (en) * 2010-04-02 2012-06-26 Hewlett-Packard Development Company, L.P. Programmable crosspoint device with an integral diode
CN101847688B (zh) * 2010-04-29 2012-07-04 北京大学 一种减小阻变存储器阻值离散性的方法
US20130214235A1 (en) * 2010-10-26 2013-08-22 Industry-University Cooperation Foundation Hanyang University Resistive memory having rectifying characteristics or an ohmic contact layer
KR101124340B1 (ko) * 2010-12-13 2012-03-16 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
US8557654B2 (en) * 2010-12-13 2013-10-15 Sandisk 3D Llc Punch-through diode
US8699259B2 (en) 2011-03-02 2014-04-15 Sandisk 3D Llc Non-volatile storage system using opposite polarity programming signals for MIM memory cell
KR101259842B1 (ko) 2011-06-21 2013-05-02 에스케이하이닉스 주식회사 상변화 메모리 장치 및 그의 제조방법
US8853099B2 (en) 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
JP5684104B2 (ja) * 2011-12-27 2015-03-11 株式会社東芝 メタルブリッジ型記憶装置の製造方法
JP5818679B2 (ja) 2011-12-27 2015-11-18 株式会社東芝 半導体装置の製造方法
US8741772B2 (en) 2012-02-16 2014-06-03 Intermolecular, Inc. In-situ nitride initiation layer for RRAM metal oxide switching material
US8779409B2 (en) 2012-09-28 2014-07-15 Hewlett-Packard Development Company, L.P. Low energy memristors with engineered switching channel materials
US8907314B2 (en) 2012-12-27 2014-12-09 Intermolecular, Inc. MoOx-based resistance switching materials
US9047940B2 (en) 2013-01-10 2015-06-02 Intermolecular, Inc. Resistive random access memory cells having variable switching characteristics
US9627057B2 (en) 2013-03-15 2017-04-18 Crossbar, Inc. Programming two-terminal memory cells with reduced program current
CN104241248B (zh) * 2013-06-18 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种硅通孔结构
US9246087B1 (en) * 2014-11-24 2016-01-26 Intermolecular, Inc. Electron barrier height controlled interfaces of resistive switching layers in resistive random access memory cells
US10147879B2 (en) * 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
CN105679785B (zh) * 2016-01-18 2018-11-27 苏州大学 一种基于多层氮化硼的rram器件及其制备方法
CN113113538B (zh) * 2021-04-13 2024-02-02 湖北大学 一种基于铝掺杂氧化铌的抗串扰阻变器件及其制备方法

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2655609A (en) * 1952-07-22 1953-10-13 Bell Telephone Labor Inc Bistable circuits, including transistors
GB1284645A (en) 1970-01-30 1972-08-09 Welwyn Electric Ltd Then film device
US3796926A (en) * 1971-03-29 1974-03-12 Ibm Bistable resistance device which does not require forming
IT982622B (it) 1972-06-05 1974-10-21 Ibm Dispositivo di memorizzazione perfezionato
US4204028A (en) * 1978-03-16 1980-05-20 Ppg Industries, Inc. Conductive metal oxide film for solar energy control
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4646266A (en) * 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
JPS6242582A (ja) 1985-08-20 1987-02-24 Matsushita Electric Ind Co Ltd 非線形抵抗素子及びその製造方法
FR2623038B1 (fr) * 1987-11-10 1994-05-20 Thomson Csf Matrice d'elements photosensibles associant un phototransistor et une capacite de stockage
DE3817826A1 (de) * 1988-05-26 1989-11-30 Deutsche Automobilgesellsch Waessrige nickelhydroxid-paste hoher fliessfaehigkeit
US5037200A (en) * 1989-07-11 1991-08-06 Tosoh Corporation Laser-operated detector
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5311055A (en) * 1991-11-22 1994-05-10 The United States Of America As Represented By The Secretary Of The Navy Trenched bipolar transistor structures
US5273915A (en) * 1992-10-05 1993-12-28 Motorola, Inc. Method for fabricating bipolar junction and MOS transistors on SOI
US6653733B1 (en) * 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
WO1997032340A1 (en) * 1996-03-01 1997-09-04 Micron Technology, Inc. Novel vertical diode structures with low series resistance
US6750091B1 (en) * 1996-03-01 2004-06-15 Micron Technology Diode formation method
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
GB9608716D0 (en) 1996-04-26 1996-07-03 Isis Innovation Spin transistor
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US5774394A (en) * 1997-05-22 1998-06-30 Motorola, Inc. Magnetic memory cell with increased GMR ratio
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
WO2000049659A1 (en) 1999-02-17 2000-08-24 International Business Machines Corporation Microelectronic device for storing information and method thereof
JP4491870B2 (ja) * 1999-10-27 2010-06-30 ソニー株式会社 不揮発性メモリの駆動方法
DE10000005C1 (de) * 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
GB0006142D0 (en) 2000-03-14 2000-05-03 Isis Innovation Spin transistor
US6761985B2 (en) * 2000-10-05 2004-07-13 Battelle Memorial Institute Magnetic transparent conducting oxide film and method of making
US6587370B2 (en) * 2000-11-01 2003-07-01 Canon Kabushiki Kaisha Magnetic memory and information recording and reproducing method therefor
US7195840B2 (en) * 2001-07-13 2007-03-27 Kaun Thomas D Cell structure for electrochemical devices and method of making same
US6778441B2 (en) * 2001-08-30 2004-08-17 Micron Technology, Inc. Integrated circuit memory device and method
US6541792B1 (en) * 2001-09-14 2003-04-01 Hewlett-Packard Development Company, Llp Memory device having dual tunnel junction memory cells
US6879525B2 (en) 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
US6549447B1 (en) * 2001-10-31 2003-04-15 Peter Fricke Memory cell structure
US6483734B1 (en) * 2001-11-26 2002-11-19 Hewlett Packard Company Memory device having memory cells capable of four states
US6534841B1 (en) * 2001-12-14 2003-03-18 Hewlett-Packard Company Continuous antifuse material in memory structure
TWI224403B (en) 2002-03-15 2004-11-21 Axon Technologies Corp Programmable structure, an array including the structure, and methods of forming the same
NZ519371A (en) * 2002-06-04 2004-11-26 Auckland Uniservices Ltd Immunomodulatory constructs and their uses
US6952043B2 (en) * 2002-06-27 2005-10-04 Matrix Semiconductor, Inc. Electrically isolated pillars in active devices
US6774458B2 (en) * 2002-07-23 2004-08-10 Hewlett Packard Development Company, L.P. Vertical interconnection structure and methods
US6970375B2 (en) * 2002-08-02 2005-11-29 Unity Semiconductor Corporation Providing a reference voltage to a cross point memory array
US6753561B1 (en) * 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US7326979B2 (en) * 2002-08-02 2008-02-05 Unity Semiconductor Corporation Resistive memory device with a treated interface
US6870755B2 (en) * 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
US6836421B2 (en) * 2002-08-02 2004-12-28 Unity Semiconductor Corporation Line drivers that fit within a specified line pitch
US6965137B2 (en) * 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
US6798685B2 (en) * 2002-08-02 2004-09-28 Unity Semiconductor Corporation Multi-output multiplexor
US6834008B2 (en) * 2002-08-02 2004-12-21 Unity Semiconductor Corporation Cross point memory array using multiple modes of operation
US6850429B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Cross point memory array with memory plugs exhibiting a characteristic hysteresis
US6831854B2 (en) * 2002-08-02 2004-12-14 Unity Semiconductor Corporation Cross point memory array using distinct voltages
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US6859382B2 (en) * 2002-08-02 2005-02-22 Unity Semiconductor Corporation Memory array of a non-volatile ram
US7186569B2 (en) * 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
US6850455B2 (en) * 2002-08-02 2005-02-01 Unity Semiconductor Corporation Multiplexor having a reference voltage on unselected lines
US7038935B2 (en) * 2002-08-02 2006-05-02 Unity Semiconductor Corporation 2-terminal trapped charge memory device with voltage switchable multi-level resistance
US7071008B2 (en) * 2002-08-02 2006-07-04 Unity Semiconductor Corporation Multi-resistive state material that uses dopants
US6856536B2 (en) * 2002-08-02 2005-02-15 Unity Semiconductor Corporation Non-volatile memory with a single transistor and resistive memory element
US7042035B2 (en) * 2002-08-02 2006-05-09 Unity Semiconductor Corporation Memory array with high temperature wiring
US6940744B2 (en) * 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
US6989806B2 (en) * 2002-11-20 2006-01-24 Osram Opto Semiconductors Gmbh Current limiting device
US20050226067A1 (en) * 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
US7176064B2 (en) * 2003-12-03 2007-02-13 Sandisk 3D Llc Memory cell comprising a semiconductor junction diode crystallized adjacent to a silicide
US20060249753A1 (en) 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US7800933B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
US20050158950A1 (en) 2002-12-19 2005-07-21 Matrix Semiconductor, Inc. Non-volatile memory cell comprising a dielectric layer and a phase change material in series
JP2006511965A (ja) * 2002-12-19 2006-04-06 マトリックス セミコンダクター インコーポレイテッド 高密度不揮発性メモリを製作するための改良された方法
US7285464B2 (en) * 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
US8637366B2 (en) * 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
US7265049B2 (en) * 2002-12-19 2007-09-04 Sandisk 3D Llc Ultrathin chemically grown oxide film as a dopant diffusion barrier in semiconductor devices
US6946719B2 (en) * 2003-12-03 2005-09-20 Matrix Semiconductor, Inc Semiconductor device including junction diode contacting contact-antifuse unit comprising silicide
US7606059B2 (en) * 2003-03-18 2009-10-20 Kabushiki Kaisha Toshiba Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
WO2005008783A1 (ja) 2003-07-18 2005-01-27 Nec Corporation スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路およびメモリ素子
US7274035B2 (en) 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
DE10342026A1 (de) 2003-09-11 2005-04-28 Infineon Technologies Ag Speicherzelle mit Ionenleitungsspeichermechanismus und Verfahren zu deren Herstellung
WO2005041303A1 (ja) * 2003-10-23 2005-05-06 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
US7172840B2 (en) * 2003-12-05 2007-02-06 Sandisk Corporation Photomask features with interior nonprinting window using alternating phase shifting
US20050221200A1 (en) * 2004-04-01 2005-10-06 Matrix Semiconductor, Inc. Photomask features with chromeless nonprinting phase shifting window
DE102004020575B3 (de) * 2004-04-27 2005-08-25 Infineon Technologies Ag Halbleiterspeicherbauelement in Cross-Point-Architektur
KR101051704B1 (ko) * 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
DE102004024610B3 (de) * 2004-05-18 2005-12-29 Infineon Technologies Ag Festkörperelektrolytschaltelement
US7307013B2 (en) * 2004-06-30 2007-12-11 Sandisk 3D Llc Nonselective unpatterned etchback to expose buried patterned features
US7224013B2 (en) * 2004-09-29 2007-05-29 Sandisk 3D Llc Junction diode comprising varying semiconductor compositions
US20060067117A1 (en) * 2004-09-29 2006-03-30 Matrix Semiconductor, Inc. Fuse memory cell comprising a diode, the diode serving as the fuse element
KR100657911B1 (ko) * 2004-11-10 2006-12-14 삼성전자주식회사 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
US7391064B1 (en) * 2004-12-01 2008-06-24 Spansion Llc Memory device with a selection element and a control line in a substantially similar layer
US7300876B2 (en) * 2004-12-14 2007-11-27 Sandisk 3D Llc Method for cleaning slurry particles from a surface polished by chemical mechanical polishing
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US20060250836A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US20070010100A1 (en) * 2005-07-11 2007-01-11 Matrix Semiconductor, Inc. Method of plasma etching transition metals and their compounds
JP3889023B2 (ja) 2005-08-05 2007-03-07 シャープ株式会社 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
US20070102724A1 (en) * 2005-11-10 2007-05-10 Matrix Semiconductor, Inc. Vertical diode doped with antimony to avoid or limit dopant diffusion
US7834338B2 (en) * 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7875871B2 (en) * 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7501331B2 (en) * 2006-03-31 2009-03-10 Sandisk 3D Llc Low-temperature metal-induced crystallization of silicon-germanium films
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7808810B2 (en) 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US20070236961A1 (en) * 2006-04-05 2007-10-11 Panor Corporation Night light
KR100717286B1 (ko) * 2006-04-21 2007-05-15 삼성전자주식회사 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자
JP5091491B2 (ja) * 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
US7824956B2 (en) * 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US20090104756A1 (en) 2007-06-29 2009-04-23 Tanmay Kumar Method to form a rewriteable memory cell comprising a diode and a resistivity-switching grown oxide
US7846785B2 (en) * 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
JP5297011B2 (ja) * 2007-07-26 2013-09-25 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771131B (zh) * 2008-12-29 2014-06-18 海力士半导体有限公司 制造电阻式存储器件的方法
CN101834274A (zh) * 2010-04-15 2010-09-15 复旦大学 一种阻变金属氮化物材料的制备方法
CN101834274B (zh) * 2010-04-15 2012-08-01 复旦大学 一种阻变金属氮化物材料的制备方法

Also Published As

Publication number Publication date
JP5237105B2 (ja) 2013-07-17
KR20080070076A (ko) 2008-07-29
CN101313423A (zh) 2008-11-26
CN100593867C (zh) 2010-03-10
WO2007062022A1 (en) 2007-05-31
CN101853921B (zh) 2013-08-21
TWI323463B (en) 2010-04-11
TW200733113A (en) 2007-09-01
US20070114508A1 (en) 2007-05-24
CN101853921A (zh) 2010-10-06
EP1952451A1 (en) 2008-08-06
JP2009517864A (ja) 2009-04-30
US7816659B2 (en) 2010-10-19
CN101313423B (zh) 2010-11-17

Similar Documents

Publication Publication Date Title
CN100593867C (zh) 具有添加金属的可逆性电阻率切换金属氧化物或氮化物层
JP5042233B2 (ja) ｎ形ドーパント拡散を最小限にするための被着された半導体構造体および製造方法
US7833823B2 (en) Programmable resistance memory element and method for making same
CN101208752B (zh) 包括二极管和电阻切换材料的非易失性存储器单元
CN101258600B (zh) 包括可切换电阻器和晶体管的非易失性存储器单元
US7834338B2 (en) Memory cell comprising nickel-cobalt oxide switching element
CN101681921B (zh) 包括碳纳米管织物元件和转向元件的存储器单元及其形成方法
US8410582B2 (en) 3D polysilicon diode with low contact resistance and method for forming same
US20060273298A1 (en) Rewriteable memory cell comprising a transistor and resistance-switching material in series
US20080017890A1 (en) Highly dense monolithic three dimensional memory array and method for forming
JP2009516374A (ja) ドーパント拡散を回避または制限するためにアンチモンでドープされた垂直ダイオード
US20230133638A1 (en) Semiconductor device and method for fabricating the same
US20240099157A1 (en) Variable resistance element and semiconductor device including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Texas, USA

Patentee after: SANDISK TECHNOLOGIES LLC

Address before: Texas, USA

Patentee before: Sandy Technology Corp.

TR01 Transfer of patent right

Effective date of registration: 20160714

Address after: Texas, USA

Patentee after: Sandy Technology Corp.

Address before: California, USA

Patentee before: Sandisk 3D LLC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100310

Termination date: 20211120